KR101444527B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101444527B1
KR101444527B1 KR1020120084458A KR20120084458A KR101444527B1 KR 101444527 B1 KR101444527 B1 KR 101444527B1 KR 1020120084458 A KR1020120084458 A KR 1020120084458A KR 20120084458 A KR20120084458 A KR 20120084458A KR 101444527 B1 KR101444527 B1 KR 101444527B1
Authority
KR
South Korea
Prior art keywords
film
substrate
concave portion
insulating film
gas
Prior art date
Application number
KR1020120084458A
Other languages
English (en)
Other versions
KR20130016094A (ko
Inventor
다다히로 이시자카
아츠시 고미
겐지 스즈키
다츠오 하타노
야스시 미즈사와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012033310A external-priority patent/JP5862353B2/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130016094A publication Critical patent/KR20130016094A/ko
Application granted granted Critical
Publication of KR101444527B1 publication Critical patent/KR101444527B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

SiCOH막으로 이루어지는 층간 절연막에 형성된 매립용의 오목부에 동재를 매설해서 도전로를 형성함에 있어서, 도전로의 저항을 낮게 하는 반도체 장치의 제조 방법을 제공한다. 상기 반도체 장치의 제조 방법에 있어서, SiCOH막에 플라즈마에 의해 오목부를 형성하면 표면이 소수성이 되며, 이 SiCOH막에 수소 가스의 리모트 플라즈마를 공급하고, H 래디컬 및 H 이온에 의해 오목부의 표면을 친수성으로 개질한다. 또, 플라즈마 대신에 과산화수소수를 공급해도 좋고, 이 경우, 표면에 OH기가 형성된다. 이어서, 예를 들면, Ru3(CO)12 가스와 CO 가스를 이용하여 CVD에 의해 Ru막(4)을 성막하고, 그 후, 동재(5)를 매립하며, CMP 처리를 하여 상층측의 배선 구조를 형성한다. 또, 개질에 있어서, 글라임, DMEDA 등을 이용해도 좋다.

Description

반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
본 발명은 반도체 장치의 제조 방법에 있어서, 저유전율막인 절연막에 형성된 매립용의 오목부에 동을 매립해서 배선을 형성하는 기술분야에 관한 것이다．
반도체 장치의 제조 공정의 하나인 다층 배선 구조의 형성 공정에 있어서는, 예를 들면, 실리콘(Si), 탄소(C), 수소(H) 및 산소(O)로 이루어지는 저유전율막인 SiCOH막을 층간 절연막으로서 형성하고, 이 층간 절연막에 트렌치(trench)와 비어 홀(via hole)을 포함하는 오목부를 형성하고, 이 오목부 내에 동을 매립해서 하층의 배선과 접속된 상층측의 배선을 형성하는 것이 실행되고 있다. 그리고, 동이 층간 절연막 중으로 확산되는 것을 방지하기 위해, 동 배선과 층간 절연막의 사이에는, 예를 들면, Ta(탄탈, tantalum), TaN(탄탈 나이트라이드, tantalum nitride) 또는 이들의 적층막 등이 소위 배리어막으로서 사용되고, 그 외에 Ti(티탄, titanium), TiN(티탄 나이트라이드, titan nitride) 또는 이들의 적층막 등이 사용되는 것도 알려져 있다.
반도체 장치의 패턴의 미세화에 수반해서 동 배선의 선폭의 미세화가 진행하면, 배선 저항이나 비어 홀 내의 전극 저항(비어 저항)의 상승이 반도체 장치의 성능에 영향을 준다. 이들 도전로(배선 및 전극)의 저항을 작게 하기 위해서는 동의 부피를 크게 하는 것과, 비어 홀의 바닥부의 배리어막이나 밀착막의 막 두께를 얇게 하고, 계면의 수를 작게 하여 비어 저항을 억제하는 것이 중요하다.
그런데, 배리어막으로서 사용되고 있는 상술한 재료는 매립용의 오목부의 선폭이 미세해지고 또한 애스펙트비(aspect ratio)가 커지면, 매립 특성이 저하되고, 또한 재료 자체의 저항이 크다는 점도 불리하게 작용한다.
이러한 관점에서 배리어막으로서 상술한 재료 대신에, 매립 특성이 양호하고 저항이 작은 Ru(루테늄)를 이용하는 것이 제안되어 있다(특허문헌 1). 도 25a~25e는 Ru를 배리어막으로서 이용한 경우에 있어서, 동 배선의 형성 상태를 나타내는 도면이다. 우선, 상층 측의 층간 절연막(SiCOH막)(1)에 트렌치 및 비어 홀을 포함하는 매립용의 오목부(2)를 형성한 후(도 25a), 상술한 Ta나 TaN 등의 하지막(3)을 오목부(2) 내에 성막하고(도 25b), 다음에 하지막(3)의 위에 Ru막(4)을 성막한다(도 25c). 그 후에 오목부(2) 내에 동재(동으로 이루어지는 매립 재료)(5)를 매립하고(도 25d), 여분의 동재(5)를 화학적/기계적 연마(CMP)에 의해 제거해서 상층 측의 배선 구조를 구축한다(도 25e). 부호 ‘61’∼‘63’은 각각 하층의 층간 절연막, 동 배선 및 배리어층이고, ‘64’는 동의 확산 방지 기능을 구비한 에칭 스토퍼막(에칭시에 스토퍼 기능을 하는 막)이다.
여기서, 하지막(3)을 층간 절연막(1)과 Ru막(4)의 사이에 개재시키고 있는 이유는 다음과 같다. 층간 절연막(1)인 SiCOH막은 에칭시 혹은 애싱시에 플라즈마에 의해 막 중의 결합이 끊겨 C가 막으로부터 이탈하고, C의 이탈에 의해서 생성된 미결합손에는 대기 중의 수분 등이 결합해서 Si-OH로 되어, 표층부가 데미지층으로 되는 경우가 있다. 이 데미지층은 C의 함유량이 적기 때문에 비유전율이 약간 상승하므로, 그 정도에 따라서, 제거하는 것이 바람직하다. 그리고, 에칭이나 애싱에 의한 잔사를 기판의 표면으로부터 제거하기 위해, 혹은 또한 상기 데미지층을 제거하기 위해 기판의 표층부를, 예를 들면, 불산으로 제거하는 경우가 있다. 따라서, 배리어막이 매립되기 직전의 층간 절연막(1)의 표면 상태는 소수성의 정도가 큰 경우가 많다.
한편, Ru는 산화물 형성의 깁스(Gibbs)의 자유 에너지가 커서, SiCOH막의 O와 결합하기 어렵기 때문에, 산화물 형성의 깁스의 자유 에너지가 작은, Ta 등으로 이루어지는 하지막(3)을 얇게 개재시키고 있다. 이 경우, Ru막(4)을 배리어막으로서 이용하고 있으므로 하지막(3)의 매립 특성의 저하나 고저항에 의한 영향은 적게 되지만, 비어 홀의 바닥부에서 하층측의 동과 상층측의 동의 사이에 Ru막(4)에 부가해서 하지막(3)이 개재하고 있기 때문에, 도전로의 저항을 작게 하고자 하는 관점에서 보면 추가적인 개선이 요구된다.
또, 특허문헌 2에는 SiCOH막을 플라즈마 에칭했을 때의 막의 일부가 매립용의 오목부 내에 결합하고, 이로 인해 메틸기 등을 중심으로 한 핵 생성이 일어나는데, 그대로 배리어막을 성막하면 막질이 나빠지는 문제가 있다. 이를 해결하기 위해, SiCOH막을 수소 플라즈마로 처리하고, 오목부의 표면의 메틸기 등을 제거해서 결합손을 H로 종단시키는 것이 기재되어 있다. 이 기술은 처리 대상이 되는 오목부의 표면이 친수성으로 되어 있다.
미국 특허공개공보 US2008/237860 (도 1) 일본 특허공개공보 제2005-347472 (도 1 및 도 3)
본 발명은 상기의 점을 감안해서 이루어진 것으로서, SiCOH막으로 이루어지는 절연막에 형성된 매립용의 오목부에 동을 매립해서 도전로를 형성함에 있어서, 도전로의 저항을 낮게 할 수 있는 기술을 제공한다.
본 발명의 실시형태에 있어서, 반도체 장치의 제조 방법은 기판 상에 성막된 실리콘, 탄소, 수소 및 산소를 포함하는 절연막으로서, 바닥부에 하층측의 도전로가 노출되어 있는 매립용의 오목부가 형성되고, 그 표면이 소수성인 절연막에 대해, H 이온 및 H 래디컬을 포함하는 플라즈마, 또는 NHx(예컨대, x=1, 2 또는 3) 이온 및 NHx 래디컬을 포함하는 플라즈마를 공급해서 상기 절연막의 표면을 친수성으로 개질하는 공정과, 친수성으로 개질된 상기 오목부의 표면에 Ru막으로 이루어지는 배리어막을 직접 형성하는 공정과, 그 후, 상기 오목부 내에 도전로가 되는 동을 매립하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시형태에 있어서, 반도체 장치의 제조 방법은 기판 상에 성막된 실리콘, 탄소, 수소 및 산소를 포함하고, 바닥부에 하층측의 도전로가 노출되어 있는 매립용의 오목부가 형성된 절연막에 대해, 과산화수소수를 공급해서 상기 오목부의 표면을 개질하는 공정과, 개질된 상기 오목부의 표면에 Ru막으로 이루어지는 배리어막을 직접 형성하는 공정과, 그 후, 상기 오목부 내에 도전로가 되는 동을 매립하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시형태에 있어서, 반도체 장치의 제조 방법은 기판 상에 성막된 실리콘, 탄소, 수소 및 산소를 포함하고, 바닥부에 하층측의 도전로가 노출되어 있는 매립용의 오목부가 형성된 절연막에 대해, 글라임(glyme)을 액체 또는 가스의 상태로 공급해서 상기 오목부의 표면을 개질하는 공정과, 개질된 상기 오목부의 표면에 Ru막으로 이루어지는 배리어막을 직접 형성하는 공정과, 그 후, 상기 오목부 내에 도전로가 되는 동을 매립하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시형태에 있어서, 상기 글라임 대신에 디메틸에틸렌디아민(DMEDA)을 이용해도 좋다.
도 1a~1c는 본 발명의 제 1 실시형태에서 실행되는 개질 처리의 전단에서 실행되는 공정의 상태를 나타내는 설명도이다.
도 2a~2d는 제 1 실시형태에서 실행되는 동 배선 형성을 위한 일련의 처리를 단계적으로 나타내는 설명도이다.
도 3은 상기 개질 처리를 실행하기 위한 장치의 일예를 나타내는 종단면도이다.
도 4는 상기 실시형태에서 실행되는 개질 처리 전의 절연막의 표면에 있어서의 분자 구조를 모식적으로 나타내는 설명도이다.
도 5a~5b는 상기 개질 처리 후의 절연막의 표면에 있어서의 분자 구조를 모식적으로 나타내는 설명도이다.
도 6은 Ru막을 성막하기 위한 모듈(장치)의 일예를 나타내는 종단면도이다.
도 7은 제 1 실시형태에서 실행되는 일련의 처리를 실행하는 멀티 챔버 시스템(multi chamber system)인 기판 처리 장치를 나타내는 개략 평면도이다.
도 8은 SiCOH막의 표면 처리와 표면 에너지의 관계를 나타내는 설명도이다.
도 9는 본 발명의 제 2 또는 제 3 실시형태에서 실행되는 개질 처리를 실행하기 위한 모듈의 일예를 나타내는 종단면도이다.
도 10a~10c는 제 4 실시형태에서 실행되는 동 배선 형성을 위한 일련의 처리를 단계적으로 나타내는 설명도이다.
도 11a~11b는 제 4 실시형태에 이용되는 약제의 분자 구조식을 나타내는 설명도이다.
도 12a~12b는 제 4 실시형태에서 실행하는 개질 처리 후의 절연막의 표면에 있어서의 분자 구조를 모식적으로 나타내는 설명도이다.
도 13은 제 4 실시형태에서 실행되는 일련의 처리를 실행하는 멀티 챔버 시스템인 기판 처리 장치를 나타내는 개략 평면도이다.
도 14는 제 5 실시형태에 이용되는 약제의 분자 구조식을 나타내는 설명도이다.
도 15a~15b는 제 5 실시형태에서 실행하는 개질 처리 후의 절연막의 표면에 있어서의 분자 구조를 모식적으로 나타내는 설명도이다.
도 16a~16f는 제 1 실시형태의 효과를 확인하기 위해 Ru의 성막의 상태를 촬영한 SEM(주사 전자 현미경) 사진이다.
도 17a~17f는 제 1 실시형태의 효과를 확인하기 위해 Ru의 성막의 상태를 촬영한 SEM 사진이다.
도 18a~18b는 제 1 실시형태의 효과를 확인하기 위해 기판의 표면의 물방울을 떨어뜨려 관찰한 관찰 결과를 나타내는 설명도이다.
도 19는 제 3 실시형태의 효과를 확인하기 위한 XPS(X선 광전자 분석) 스펙트럼을 나타내는 특성도이다.
도 20은 제 3 실시형태의 효과를 확인하기 위한 XPS 스펙트럼을 나타내는 특성도이다.
도 21은 제 4 실시형태의 효과를 확인하기 위한 XPS 스펙트럼을 나타내는 특성도이다.
도 22는 제 5 실시형태의 효과를 확인하기 위한 XPS 스펙트럼을 나타내는 특성도이다.
도 23은 제 4 및 제 5 실시형태의 효과를 확인하기 위한 Ru의 성막의 상태를 촬영한 SEM 사진이다.
도 24는 도 23에 나타낸 사진에 의거하여 Ru의 피복률을 구한 결과를 나타내는 특성도이다.
도 25a~25e는 종래의 동 배선 형성을 위한 일련의 처리를 단계적으로 나타내는 설명도이다.
〔제 1 실시형태〕
본 발명의 반도체 장치의 제조 방법의 실시형태를 도면을 참조하면서 설명한다. 도 1a~1c 및 도 2a~2d는 반도체 장치의 제조 단계로서 하층측의 배선 구조의 위에 상층측의 배선 구조를 형성하는 상태를 나타내고 있고, 이미 기술한 도 25a~25e에 나타내는 부분과 동일한 부분에 대해서는 동일한 부호를 붙이고 있다. 또한, 부호 ‘65’는 배리어막인, 예를 들면, Ru막이다.
우선, 하층측의 배선 구조가 형성된, 예를 들면, 반도체 웨이퍼인 기판 위에 SiCOH막인 층간 절연막(1)을 성막한다(도 1a). 이 성막은, 예를 들면, 처리 가스로서 DEMS(diethoxymethylsilane)을 이용하고, 플라즈마 CVD(chemical vapor deposition)법에 의해 실행된다. 이어서, 층간 절연막(1)에 배선 홈이 되는 트렌치와 하층 배선의 접속 부분인 전극을 형성하기 위한 비어 홀을 포함하는 오목부(2)를 형성한다(도 1b). 오목부(2)의 형성 공정은 레지스트 패턴을 형성하고, 또한, 예를 들면, 희생막을 이용하여 복수 단계의 플라즈마 에칭을 조합해서 실행할 수 있다. 트렌치의 선폭은, 예를 들면, 20∼50㎚, 비어 홀의 직경은, 예를 들면, 20∼50㎚로 설계된다.
그 후, 오목부(2)의 형성을 위한 에칭, 애싱시에 기판의 표면에 부착된 잔사를 제거하기 위해 세정액에 의해 세정한다.
오목부(2)를 형성할 때에 층간 절연막(SiCOH막)(1)의 표층부가 플라즈마에 의해 이미 기술한 바와 같이 손상을 받아(결합이 절단되어) C가 막으로부터 이탈하고, 그 후, 대기 중의 수분 등에 의해 Si-OH기가 형성된다. 도 1b에 있어서의 부호 ‘10’은 배경기술의 항목에서 설명한 데미지층을 나타내고 있다. 이 예에서는 데미지층(10)은, 예를 들면, 불산 용액에 의해 습식 에칭(wet etching)해서 제거된다(도 1c).
이상의 처리가 실행된 기판은 계속해서 도 2a~2d에 나타내는 바와 같이 개질 처리를 포함하는 일련의 동 매립을 위한 처리가 실행된다. 먼저, 상기 개질 처리를 실행하기 위한 처리 모듈에 대해서 도 3을 참조하면서 설명해 둔다. 도 3에 있어서 ‘71’은 진공 챔버로 이루어지는 처리용기이며, 이 처리용기(71) 안에는 가열부인 히터를 구비한 스테이지(stage)(72)가 마련되는 동시에, 바닥부에는 배기관(73)이 접속되어 있다. 배기관(73)의 하류 측에는 진공 배기 기구(74)가 마련되어 있다. 처리용기(71)의 천장부의 중앙에는 수직으로 연장하는 플라즈마 생성관(75)이 접속되어 있고, 이 플라즈마 생성관(75)의 상단부에는 가스 공급로(76)가 접속되어 있다. 플라즈마 생성관(75)의 외주에는, 가스 공급로(76)로부터 공급된 가스, 본 예에서는 수소 가스를 플라즈마화하기 위한 유도 전계를 발생하는 유도 코일(77)이 두루 감겨 있다. 유도 코일(77)의 양단에는 고주파 전원(78)이 접속되어 있다.
가스 공급로(76)로부터 플라즈마 생성관(75)에 수소 가스가 공급되면서 유도 코일(77)로 고주파 전원(78)으로부터, 예를 들면, 1.5kw의 고주파 전력이 공급되면, 도 3에 있어서 부호 P를 이용하여 모식적으로 나타내고 있는 바와 같이, 수소 가스가 플라즈마화되어 유도 결합 플라즈마가 발생한다. 이 플라즈마화에 의해 발생한 H 래디컬(수소 래디컬) 및 H+나 H- 등의 H 이온을 포함하는 활성종이 처리용기(1) 내에 보내져 스테이지(72) 상의 기판(S)에 공급된다. 즉, 이 처리 모듈은 리모트 플라즈마에 의해 기판에 대해 개질 처리인 플라즈마 처리를 실행하고 있다.
기판(S) 상의 층간 절연막(1)의 표면(오목부(2)의 내면 포함)은 이미 기술한 바와 같이 데미지층(10)이 제거되어 있기 때문에 도 4에 나타내는 바와 같이 메틸기가 배열되어 있고, 소수성으로 되어 있다. 이 표면에 H 래디컬 및 H 이온이 공급되면, Si-CH3의 결합이 절단되고, 그 미결합손에 H 원자가 결합해서 도 5a에 나타내는 바와 같이 Si-H의 결합이 형성된다. 또한, 기판(S)이 놓이는 분위기에 수분이 존재하고 있는 경우에는 도 5b에 나타내는 바와 같이 층간 절연막(1)의 표면은 수분에 의해 산화되어 Si-H가 Si-OH로 된다. 도 5a 및 5b의 어느 표면 상태도 친수성으로서, H 래디컬 및 H 이온에 의해 층간 절연막(1)의 표면이 소수성으로부터 친수성으로 개질된 것이다. 도 2a는 이 개질 처리의 단계를 나타내고 있다.
또한, 처리 모듈에 있어서 기판(S)은 스테이지(72)에 마련된 히터(도시하지 않음)에 의해, 예를 들면, 250℃까지 가열되고, 이 때문에 기판(S)이 대기 중에 놓여 있었을 때 등에 부착된 유기물이나, 이미 기술한 세정 공정에 의해 모두 제거할 수 없었던 잔사물 등의 불순물이 가스화되어 제거된다. 또한, 기판(S)이 대기 중에 놓였을 때에 수분이나 산소에 의해, 층간 절연막(1)의 오목부(2)의 바닥부에 노출되어 있는 하층측의 동 배선(62)의 표면이 산화되지만, H 래디컬에 의해 동 배선(62)의 표면의 산화물이 환원된다.
여기서, 종래에는, 동 배선(62)의 표면의 산화물을 H 래디컬에 의해 환원하는 것이 실행되었으며, 이 경우에는 층간 절연막(1)의 표면에 데미지를 부여하는 것(메틸기의 제거)을 피하기 위해 플라즈마 중의 H 이온이 제거되었다. H 래디컬만으로 기판을 처리하기 위해서는, 플라즈마 발생 공간과 기판의 사이에, 예를 들면, 도전성의 그물 부재를 마련하고, 이 그물 부재에 의해 H 이온을 제거하고, H 래디컬만을 기판에 공급하는 것에 의해서 실행될 수 있다.
본 발명자는 H 이온이 존재하면 층간 절연막(1)의 표면은 친수성으로 개질되지만, 처리 시간 및 가스의 유량 등을 조절하는 것에 의해, 메틸기의 제거 작용은 표면에만 머무르고, 막의 내부까지 진행하지 않는 것을 파악하였다. 이 때문에 처리 시간의 일예로서는, 예를 들면, 15∼30초, 수소 가스의 유량의 일예로서는, 예를 들면, 5∼100 sccm이다. 또, 프로세스 압력의 일예로서는, 예를 들면, 30∼90 Pa이다. 이러한 처리 조건에서 기판(S)을 처리하면, 층간 절연막(1)의 표면의 개질에 부가해서, 하층측의 동 배선(62)의 표면의 산화물도 환원할 수 있는 것을 확인하였다.
또, 도 3에 나타내는 플라즈마 생성관(75)의 출구 측에 도전성, 예를 들면, 금속제의 그물 부재를, 해당 출구를 막는 위치와 해당 출구를 개방하는 위치의 사이에서 이동 가능하게 마련해 두고, 그물 부재로 상기 출구를 막는 것에 의해 H 래디컬만을 기판에 공급해서 하층측의 동 배선(62)의 표면의 산화물의 환원 처리를 실행하는 공정과, 그물 부재를 퇴피시켜 상기 출구를 개방하고, H 래디컬과 H 이온에 의해 층간 절연막(1)의 표면의 개질 처리를 실행하는 공정을 따로따로 실행하고, 각각의 공정에 최적의 처리 조건에서 실시하도록 해도 좋다.
이와 같이 해서 층간 절연막(1)의 표면의 개질 처리를 종료한 후, 기판의 표면, 즉 층간 절연막(1)의 표면 및 비어 홀의 바닥부에 노출되어 있는 하층측의 동 배선(62)의 상면에 대해 Ru막(4)을 성막한다(도 2b).
도 6은 Ru막을 성막하기 위한 열 CVD 장치를 이루는 처리 모듈이다. ‘81’은 버섯형의 진공 챔버인 처리용기, ‘82’는 배기관, ‘83’은 진공 배기 기구, ‘84’는 도시하지 않은 히터가 내장된 스테이지, ‘85’는 처리 가스를 스테이지(84) 상의 기판(S)에 공급하기 위한 가스 샤워헤드이다. 가스 샤워헤드(85)는 가스를 균일하게 처리 분위기에 공급하기 위한 가스 토출 구멍(852)이 다수 뚫어 마련된 샤워판(851)을 구비하고 있고, 이 샤워판(851)에는 온도 조절부를 이루는, 예를 들면, 온도 조절 유체의 유로(853)가 형성되어 있다.
가스 샤워헤드(85)에는 외부로부터 처리 가스 공급로(94)의 일단이 접속되어 있고, 이 처리 가스 공급로(94)의 타단 측에는 원료 용기(91)가 접속되어 있다. 원료 용기(91) 내에는 Ru의 전구물질인, 예를 들면, Ru3(CO)12로 이루어지는 분체(粉)(90)가 수용되어 있고, 예를 들면, 이 분체(90) 내에는 캐리어 가스 공급관(93)의 일단이 도입되고, 캐리어 가스 공급관(93)의 타단에는 CO 가스의 공급원(92)이 접속되어 있다. 따라서, 캐리어 가스인 CO 가스가 원료 용기(91)에 공급되면, Ru3(CO)12가 승화되어, 그 가스가 가스 샤워헤드(85)로 보내진다. ‘931’, ‘941’은 밸브나 유량 조정부 등의 가스 공급 기기군을 나타내고 있다.
이 처리 모듈에 있어서는 외부로부터 도시하지 않은 승강 핀을 거쳐서 스테이지(84) 상에 기판(S)이 반입되어, 예를 들면, 150∼300℃로 가열되면, 원료 용기(91)로부터, CO 가스를 운반 매개로 하여 Ru3(CO)12 가스가 가스 공급관(94) 및 가스 샤워헤드(85)를 거쳐서 처리용기(81) 내에 공급된다. 이 때문에 기판(S) 상에서 CVD 반응이 일어나고, Ru막(4)이 성막된다. Ru막(4)의 막 두께는, 예를 들면, 2㎚로 설정된다.
층간 절연막(1)의 표면은 이미 기술한 바와 같이 친수성으로 개질되어 있기 때문에, 표면 에너지가 높아져 있고, 이로 인해 원료 가스가 흡착하기 쉽다. 따라서, 후술하는 실험예로부터도 뒷받침되고 있는 바와 같이, 성막 초기에 있어서의 Ru의 핵 생성 속도가 향상되고, 연속막을 형성할 수 있다. 따라서, 층간 절연막(1)의 표면에 직접 Ru막(4)을 성막할 수 있다. Ru3(CO)12 가스와 CO 가스를 이용하여 Ru막(4)을 성막하면, 반응을 억제한 상태에서 성막할 수 있으므로, 막 두께를 정밀도 좋게 컨트롤할 수 있는 이점이 있다. 또, Ru의 원료로서는 상술한 원료 이외의, 예를 들면, 특허문헌 2에 개시되어 있는 Ru 유기 화합물을 이용해도 좋다. 또, Ru막을 성막하기 위한 처리로서는 CVD법에 한정되지 않고, Ru의 전구 물질인 가스와 이 전구 물질과 반응하는 반응 가스를 교대로 기판에 공급하는 동시에 가스의 전환시에는 진공 배기하고, 이와 같이 해서 원자층 혹은 분자층을 1층씩 적층해서 적층막을 얻는 소위 ALD법을 이용해도 좋다.
그 후, 기판(S)에 대해 동의 스퍼터링을 실행해서 동재(5)를 오목부(2) 내에 매립한다(도 2c). 동재(5)의 매립 공정은 우선 오목부(2) 내에 스퍼터링에 의해 동의 시드(seed)층을 형성하고, 그 후에 도금법에 의해 동을 매립하도록 해도 좋다. 오목부(2) 내에 동재(5)를 매립한 후에는, 예를 들면, 진공 분위기 중에서 기판(S)을 150℃로 가열해서 어닐링을 실행하고, 동재(5)의 입자 크기를 안정화시킨다. 또, 이하의 설명에서는 기재를 간략화하기 위해, 동재, 동 배선, 동 전극의 어느 것에 대해서도 부호 ‘ 5’를 할당하게 된다.
동의 매립 공정 후에는 기판(S)의 표면을 CMP에 의해 연마해서 여분의 동을 제거하고, 이와 같이 해서 상층 측의 동 배선 구조가 구성된다(도 2d).
도 2a~2c에 나타낸 공정을 실시하기 위한 기판 처리 시스템을 도 7에 도시한다. ‘101’은 반송 용기(100)를 반입 반출하는 반입출 포트, ‘102’는 대기 반송실, ‘103’은 대기 반송 아암(arm), ‘104’는 기판(반도체 웨이퍼)(S)의 중심 위치 및 방향을 맞추기 위한 위치 맞춤 모듈이며, 반송 용기(100)가 후프(FOUP)인 경우에는 반입출 포트(101)와 대기 반송실(102)의 사이에는 후프의 덮개 개폐 기구 등이 개재하고 있다. 대기 반송실(102)의 안쪽 측에는 로드록실(105, 106)을 거쳐서 처리 스테이션이 기밀하게 접속되어 있다. 반입출 포트(101)에 반입된 반송 용기(100) 내에 수납되어 있는 기판(S)은 층간 절연막(1)의 데미지층(10)이 제거된 후의 상태(도 1c의 상태)이다.
처리 스테이션은 처리 모듈(202, 203, 204, 205)이 주위에 접속되고, 제 1 기판 반송 아암(201)이 마련된 제 1 진공 반송실(200)과, 처리 모듈(302, 303, 204, 205)이 주위에 접속되고, 제 2 기판 반송 아암(301)이 마련된 제 2 진공 반송실(300)을 구비하고 있다. 처리 모듈(204, 205)은 도 3에 나타낸 개질 처리를 실행하기 위한 개질 처리 모듈로서, 입구, 출구가 각각 제 1 진공 반송실(200) 및 제 2 진공 반송실(300)에 접속되어 있다. 또, ‘302’ 및 ‘303’은 도 6에 나타낸 Ru막(4)을 성막하기 위한 열 CVD모듈이며, ‘202’, ‘203’은 동 매립을 위한 스퍼터링 모듈이다.
이러한 기판 처리 시스템에 있어서는 반송 용기(100)로부터 취출된 기판(S)은 위치 맞춤 모듈(104)에서 위치 맞춤이 실행된 후, 로드록실(105)(혹은 (106)), 제 1 기판 반송실(200)을 거쳐서 개질 처리 모듈(204)(혹은 (205))에 반입되고, 여기서 H 래디컬 및 H 이온을 이용해서 이미 기술한 개질 처리가 실행된다. 그 후, 기판(S)은 제 2 진공 반송실(300)을 거쳐서 CVD 모듈(302)(혹은 (303))에 반입되어 Ru막(4)의 성막 처리가 실행되고, 그 후에 제 2 진공 반송실(300), 로드록실(206) 및 제 1 진공 반송실(200)을 거쳐서 스퍼터링 모듈(202)(혹은 (203))에 반입된다. 그리고, 기판(S)은 여기서 동의 스퍼터링에 의해 오목부(2) 내에 동재(5)가 매립되고, 그 후, 제 1 진공 반송실(200), 로드록실(105)(혹은 (106)) 및 대기 반송실(102)을 거쳐서 반송 용기(100)에 되돌려진다.
상술한 실시형태에 의하면, 소수성인 SiCOH막(층간 절연막(1))의 표면을 H 래디컬과 H 이온에 의해 친수성으로 개질하는 것에 의해 표면 에너지가 높아지고, 그 때문에 이미 상세하게 기술한 바와 같이 층간 절연막(1)의 표면에 직접 Ru막(4)을 CVD에 의해 성막할 수 있으므로, 이미 기술한 특허문헌 2에 기재되어 있는 바와 같은 Ta 등으로 이루어지는 하지막이 불필요하게 된다. 그 결과, 비어 홀의 바닥부에 있어서의 하층측의 동 배선(62)과 비어 홀 내의 동 전극(5)의 사이에는 Ru막(4)의 하지막이 개재하지 않기 때문에, 이들 사이의 접촉 저항이 작아지고, 또 트렌치 내에도 상기 하지막이 개재하지 않기 때문에 그 만큼 동의 부피를 크게 확보할 수 있고, 따라서 배선 및 비어를 포함하는 도전로의 저항을 낮게 억제할 수 있다.
또, 자외선 조사를 이용해서 오존을 층간 절연막(1)의 표면에 공급하면, 해당 표면을 친수화할 수 있지만, 이 경우에는 오목부(2)의 바닥부에 노출되어 있는 동 배선(62)의 표면을 산화해 버리는 불합리한 점이 있다.
여기서, 층간 절연막(1)의 표면을 친수성으로 개질하기 위한 활성종으로서는 수소 가스를 플라즈마화한 것에 한정되지 않고, 암모니아(NH3) 가스를 플라즈마화해서 얻어진 활성종 혹은 질소(N2) 가스와 수소 가스의 혼합 가스를 플라즈마화해서 얻어진 활성종을 사용할 수 있다. 이 경우에 있어서도 도 3에 나타낸 장치를 이용하고, 수소 가스 대신에, 상술한 가스를 공급하는 것에 의해 실시할 수 있다.
도 8은 SiCOH막의 표면 에너지를 측정한 결과이며, 횡축에는 SiCOH막에 대한 처리의 내용을 기재하고 있다. SiCOH막에 대해 아무런 처리를 하고 있지 않은 경우나 SiCOH막을 가열해서 수소 가스를 공급한 경우에는 표면 에너지는 작지만, 수소 가스를 플라즈마화해서 얻어진 활성종(H 래디컬 및 H 이온)을 SiCOH막에 공급한 경우에는 표면 에너지가 크게 된 것을 알 수 있다. 그리고, 암모니아 가스를 플라즈마화한 경우나 질소 가스와 수소 가스의 혼합 가스를 플라즈마화한 경우에는 표면 에너지가 더욱 크고, SiCOH막의 표면을 친수성으로 개질할 수 있다.
상기 실시형태에 있어서, 매립용의 오목부가 형성되고, 그 표면이 소수성인 SiCOH막으로 이루어지는 절연막에 대해, H 이온 및 H 래디컬을 포함하는 플라즈마를 공급하는 것에 의해, 상기 오목부의 표면을 친수성으로 개질하고 있다. 따라서, 상기 오목부의 표면은 친수성으로 되어 있기 때문에 표면 에너지가 높아져서, 하지막을 이용하는 일 없이 Ru막을 오목부의 표면에 직접 형성할 수 있다. 이 때문에, 동을 오목부에 매립해서 형성되는 도전로의 저항을 낮게 할 수 있어, 패턴의 선폭이 미세화되는 반도체 장치의 제조 방법으로서 적합하다.
[제 2 실시형태]
이 실시형태는 제 1 실시형태에 있어서 소수성인 층간 절연막(1)의 표면(데미지층(10)을 불산에 의해 제거한 후의 표면)을 친수성으로 개질함에 있어서, 플라즈마 처리를 실행하는 대신에 과산화수소수를 층간 절연막(1)의 표면에 공급하는 방법이다. 이 경우에는 층간 절연막(1)의 표면의 메틸기가 OH기로 교체되므로, 제 1 실시형태와 동일한 효과가 얻어진다.
도 9은 과산화수소수에 의해 표면 처리를 실행하기 위한 모듈의 일예를 나타내고 있다. 도 9 중, ‘401’은 회전 기구(402)에 의해 회전축(403)을 거쳐서 회전하는 스핀 척(spin chuck)이며, ‘404’는 액이 주위로 비산하는 것을 방지하기 위한 용기(用器)체, ‘405’는 배기관, ‘406’은 배액관이다. 기판(S)은 스핀 척(401)에 탑재된 후 회전하고, 이 상태에서 노즐(407)로부터 기판(S)의 중앙부에 과산화수소수가, 예를 들면, 300초간 공급되고, 그 후 노즐(407) 대신에 노즐(408)로부터 기판(S)의 중앙부에 순수한 물이 공급되어 그 표면이 세정된다.
[제 3 실시형태]
이 실시형태는 제 1 실시형태에 있어서, 오목부(2)를 형성한 후의 층간 절연막(1)의 표층부에 형성된 데미지층(10)을 불산용액으로 제거하는 것(도 1c) 대신에, 과산화수소수에 의해 데미지층(10)을 제거한다. 그리고, 이 처리에 있어서도, 예를 들면, 도 9에 나타낸 모듈을 이용할 수 있고, 과산화수소수의 공급 시간은, 예를 들면, 300초로 설정된다.
이 경우에는 데미지층(10)의 제거와 개질 처리를 동시에 실행할 수 있고, 그 후에 있어서 층간 절연막(1)의 오목부(2)에 직접 Ru막(4)을 성막할 수 있지만, 표면 처리에 요하는 시간이 길어지기 때문에, 이 점에 있어서는 불산에 의해 데미지층(10)을 제거하는 방법 쪽이 우수하다.
[제 4 실시형태]
제 4 실시형태는 층간 절연막(1)의 표면을 개질하기 위해 약제로서 글라임, 예를 들면, 모노글라임(monoglyme)(디메톡시에탄)을 이용하고 있다. 도 10a~10c는 제 4 실시형태에 있어서의 개질 처리를 포함하는 일련의 처리를 나타내고 있다. 기판에 대해 플라즈마 에칭에 의해 층간 절연막(1)에 오목부를 형성한 후, 예를 들면, 불산 용액에 의해 기판의 표면을 세정한 후의 기판의 표면에 대해 도 10a에 나타내는 바와 같이 모노글라임 용액을 공급한다. 모노글라임의 분자 구조식은 도 11a에 나타내고 있다.
모노글라임 용액을 공급하는 방법으로서는 도 9에 나타내는 장치를 이용하고, 기판의 중앙부에 모노글라임 용액을 공급하는 동시에 기판을 회전시키면서 해당 용액을 넓게 퍼뜨리는 스핀 도포법을 채용할 수 있지만, 복수개의 기판을 병렬로 유지 기구에 유지하여 약액조(液槽)에 침지하는 방법이어도 좋다. 프로세스 레시피의 일예로서는 100%의 모노글라임 용액을 60초간 기판에 공급하는 예를 들 수 있다.
그 후, 예를 들면, 기판을 순수한 물로 세정하고, 제 1 실시형태에서 기술한 것과 같이, Ru막을 기판의 표면에 성막한다. Ru의 성막 처리는, 예를 들면, 진공 분위기에서 도 3에 나타내는 처리 모듈을 이용하여 실행되지만, Ru의 성막 처리를 실행하기 전에 기판을 청정화하기 위한 전처리인 청정화 처리를 실행한다. 이 처리는 오목부(2)를 형성할 때의 플라즈마 에칭이나 애싱시에 있어서의 잔사 등을 가열에 의해 제거하는 처리인 동시에, 기판을 순수한 물로 세정했을 때 및 대기 반송했을 때에, 오목부(2)의 저부(바람직하게는 비어 홀의 저부)에 노출되어 있는 동 배선(62)의 표면이 산화되기 때문에, 산화물을 제거하는 처리도 겸하고 있다. 또, 청정화 처리는 기판의 표면에 부착되어 있는 수분을 제거하는 역할도 포함한다.
청정화 처리는 기판을 진공 분위기 중의 탑재대에 탑재해서 가열하면서, 청정화 처리용의 가스인 수소 가스를 플라즈마화하고, 플라즈마 중의 H 이온을 제거한 가스(H 래디컬을 포함한 가스)를 기판에 공급하는 것에 의해 실행된다. H 래디컬 대신에, 수소 가스를 플라즈마화하지 않고 그대로 기판에 공급하도록 해도 좋다. 도 10b는 이 단계를 나타내고 있으며, 도 10c에 나타내는 Ru막(4)의 성막 이후의 처리는 제 1 실시형태와 동일하다.
도 12a는 모노글라임 용액을 기판의 표면에 공급해서 표면 처리(개질 처리라고도 할 수 있음)가 실행된 상태를 추정한 모식도이다. 이 도면에서는 모노글라임의 메틸기와 SiCOH막의 수소가 치환된 상태를 나타내고 있지만, 모노글라임이 극성을 갖고 있으면 SiCOH막의 산소에 흡착될 가능성도 있다. 이러한 상태는 추측이지만, 후술하는 X선 광전자 분석(XPS)의 결과를 포함하는 실시예로부터 뒷받침되어 있는 바와 같이, 모노글라임이 SiCOH막의 표면에 흡착되어 있는 것은 확실하다.
이와 같이 메틸기가 결락한 모노글라임이 기판의 표면에 종방향으로 흡착된 상태가 되면, 흡착물이 Ru의 흡착 부위(흡착 사이트)로 되어 Ru가 핵 성장하기 쉬워지고, 다시 말하면 도 12b에 나타내는 바와 같이 원료 가스가 흡착되기 쉬워지고, 그 결과 성막 초기에 있어서의 Ru의 핵 생성 속도가 향상되며, 연속막을 형성할 수 있어, 제 1 실시형태와 마찬가지의 결과가 얻어진다.
글라임은 모노글라임에 한정되지 않으며, 도 11b에 나타내는 바와 같이 디글라임(diglyme) 등이어도 마찬가지의 효과가 얻어진다고 충분히 추측된다.
또, 글라임, 예를 들면, 모노글라임을 기판에 공급하는 방법으로서는 액체로 공급하는 대신에 가스로서 공급해도 좋다. 가스에 의해 처리하는 모듈의 구성으로서는, 예를 들면, 도 6에 나타내는 Ru의 성막 모듈에 있어서, 처리 가스의 공급계통을 모노글라임의 가스 공급계통으로 치환한 모듈을 사용할 수 있다. 모노글라임의 가스를 처리용기 내에 공급하는 방법으로서는 처리 분위기를 진공 분위기로 하고, 예를 들면, 약액인 모노글라임을 He 가스 등의 캐리어가스에 의해 기화해서 공급하는 방법을 채용할 수 있다.
글라임을 가스의 상태에서 기판에 공급하여 표면 처리를 실행하는 경우에 있어서, 층간 절연막(1)에 오목부(2)가 형성된 기판에 대해 일련의 처리를 실행하는 기판 처리 시스템의 일예를 도 13에 나타내 둔다. 도 13에 있어서, 도 7의 기판 처리 시스템과 다른 개소는 H 래디컬에 의해 개질 처리를 실행하는 모듈(204, 205) 대신에 청정화 처리를 실행하는 모듈(401, 402)을 마련하는 동시에, 글라임 가스를 이용한 표면 처리를 실행하는 처리 모듈(403, 404)을 제 2 진공 반송실(300)에 접속하고 있는 점에 있다.
이 기판 처리 시스템에 있어서는 반송 용기(100)로부터 취출된 기판(S)은 우선, 모듈(401 혹은 402)에서 청정화 처리가 실행된다. 이 모듈(401)((402))은, 예를 들면, 도 3에 나타내는 장치에 있어서, 기판(S)과 플라즈마 발생 공간의 사이에 도전성의 그물 부재를 마련하여, 플라즈마 중의 H 이온을 제거하고, 그물 부재를 통과한 H 래디컬을 기판(S)에 공급하는 모듈을 들 수 있다. 청정화 처리된 후의 기판(S)은 표면(개질) 처리 모듈(403 혹은 404)에서 글라임 가스에 의해 처리되고, 그 후, CVD 모듈(302 혹은 303)에 반입되어 Ru막(4)의 성막 처리가 실행되며, 이후는 도 7에서 설명한 것과 같이, 기판에 대해 처리가 실행된다.
[제 5 실시형태]
이 실시형태는 층간 절연막(1)의 표면을 개질하기 위해 약제로서 제 4 실시형태에서 이용한 글라임 대신에 DMEDA(N,N'-디메틸에틸렌디아민)를 이용하는 것 이외는 제 4 실시형태와 마찬가지이다. DMEDA의 분자 구조는 도 14에 나타내고 있고, 도 10a에 나타낸 표면 구조를 갖는 기판의 표면에 DMEDA를 액체 혹은 가스의 상태로 공급하여 표면 처리(개질 처리)를 실행한다.
DMEDA를 SiCOH막에 공급하면, 모노글라임에 대해 이미 설명한 바와 같이 추측한 바와 같이, DMEDA의 메틸기와 SiCOH막의 수소가 치환된다. DMEDA가 극성을 갖고 있으면 SiCOH막의 산소에 흡착되어 있을 가능성도 있다.
이 때문에 DMEDA의 주요 부분이 도 15a에 나타내는 바와 같이 화학 흡착된 상태로 되어 있다고 추측된다. 이 추측은 후술하는 X선 광전자 분광(XPS)의 결과에 의거하고 있다. 이 때문에, 제 4 실시형태와 마찬가지로 Ru가 핵 성장하기 쉬워지지고(도 15b 참조), 제 1 실시형태와 마찬가지의 효과가 얻어진다.
상기 제 2 실시형태 ~ 제 5 실시형태에 있어서, 매립용의 오목부가 형성된 SiCOH막으로 이루어지는 절연막에 대해, 과산화수소수, 글라임 혹은 DMEDA를 공급해서 상기 오목부의 표면을 개질하고 있다. 이 때문에 상기 오목부의 표면을 친수성으로 할 수 있어서, 하지막을 이용하는 일 없이 Ru막을 오목부의 표면에 직접 형성할 수 있으므로 상기 실시형태와 부합되는 효과가 있다.
(실시예1)
기판 상에 SiCOH막을 성막한 후, 표면 처리를 실행하지 않는 막의 표면을 시료 1로 하고, 도 3에 나타내는 처리 모듈의 플라즈마 생성관(75)의 출구에 금속 그물 부재를 마련하여 H 이온을 제거하고, H 래디컬만을 SiCOH막에 공급한 후의 막의 표면을 시료 2로 하였다. 또, 도 3에 나타내는 처리 모듈을 이용하여 H 래디컬 및 H 이온에 의해 제 1 실시형태와 같이 개질 처리를 실행한 막의 표면을 시료 3으로 하였다.
이들 시료 1∼3의 표면에 대해 X선 광전자 분광법에 의해 SiCOH막 표면의 Si와 C의 조성비를 비교한 결과, 시료 1은 0.74, 시료 2는 0.70, 시료 3은 0.31이었다. 따라서, 본 발명에서 실행되는 개질 처리에 의하면, SiCOH막의 표면으로부터 CH3이 제거되고 있는 것을 알 수 있다.
이 예에서는 본 발명의 제 1 실시형태에 따른 개질 처리를 실행한 SiCOH막의 상기 피크 강도는 표면 처리를 실행하지 않은 SiCOH막의 상기 피크 강도에 대해 절반 이하이며, Ru막을 연속 성막하는 효과를 얻기 위해서는 50% 이하이면 좋다.
(실시예 2)
기판 상에 SiCOH막을 성막하고, 이 막에 대해 소수성으로부터 친수성으로 개질하기 위한 개질 처리를 실행하지 않고, 제 1 실시형태에서 설명한 방법에 의해 해당 SiCOH막의 표면에 Ru막의 성막 처리를 실행하였다. 이 프로세스를 비교예 2로 한다.
한편, SiCOH막에 대해 제 1 실시형태에서 설명한 바와 같이 H 래디컬 및 H 이온에 의해 개질 처리를 실행하고, 그 후에 해당 SiCOH막의 표면에 Ru막의 성막 처리를 마찬가지로 실행하였다. 이 프로세스를 실시예 2로 한다.
그리고, Ru막의 성막 처리를 시작하고 나서, 100초 후, 200초 후, 300초 후의 각각의 시점에서 SEM(주사 전자 현미경) 사진에 의해 기판의 표면을 관찰하였다. 그 관찰 결과를 도 16a~16f에 나타낸다. 실시예 2(즉, 도 16d~16e)에 있어서 1.5㎚ 등의 표시는 Ru막의 막 두께를 나타내고 있다. 이 결과로부터 알 수 있는 바와 같이, SiCOH막에 대해 개질 처리를 실행하지 않는 경우에는 표면이 소수성이기 때문에 Ru의 핵 성장이 진행하지 않고, 연속 성막이 이루어지고 있지 않지만, 개질 처리를 실행한 경우에는 Ru의 핵 성장이 진행하여, 연속 성막이 이루어지고 있다.
(실시예 3)
기판 상에 SiCOH막을 성막하고, 이 막을 반응성 이온 에칭(Reactive Ion Etching)에 의해 에칭하였다. 그리고, 제 1 실시형태에서 설명한 방법에 의해 해당 SiCOH막의 표면에 Ru막의 성막 처리를 실행하였다. 이 프로세스를 비교예 3으로 한다.
한편, RIE로 에칭한 후의 SiCOH막에 대해 제 2 실시형태에서 설명한 바와 같이 과산화수소수를 공급해서 개질 처리를 실행하고, 그 후에 해당 SiCOH막의 표면에 Ru막의 성막 처리를 마찬가지로 실행하였다. 이 프로세스를 실시예 3으로 한다.
그리고, Ru막의 성막 처리를 시작하고 나서, 100초 후, 200초 후, 300초 후의 각각의 시점에서 SEM 사진에 의해 기판의 표면을 관찰하였다. 그 관찰 결과를 도 17a~17b에 나타낸다. 이 결과로부터 알 수 있는 바와 같이 비교예 3에서는 300초 후에 있어서도 연속막에 이르고 있지 않지만, 실시예 3에서는 200초 후에는 연속막이 형성되어 있고, 따라서 과산화수소수의 공급에 의해, SiCOH막의 표면을 소수성으로부터 친수성으로 개질할 수 있다.
(실시예 4)
기판 상에 SiCOH막을 성막하고, 이 막의 위에 물방울을 떨어뜨려, 해당 물방울을 카메라에 의해 촬상하였다. 이를 비교예 4로 한다.
상기 기판에 대해 제 1 실시형태에서 설명한 바와 같이 H 래디컬 및 H 이온을 포함한 플라즈마를 기판에 공급해서 기판의 표면을 개질하고, 개질 후의 막의 위에 물방울을 떨어뜨려, 해당 물방울을 카메라에 의해 촬상하였다. 이를 실시예 4로 한다.
도 18a~18b는 각 예의 촬상 결과에 의거하여 작성한 개략도이고, ‘400’은 물방울이다. 이 결과로부터 제 1 실시형태에 의하면, SiCOH막의 표면이 소수성에서 친수성으로 변하고 있는 것이 뒷받침된다.
(실시예 5)
제 3 실시형태(과산화수소수에 의해 SiCOH막의 표면을 개질하는 방법)의 효과를 확인하기 위해 비교예 5의 기판과 실시예 5의 기판을 준비하였다. 비교예 5는 상기 오목부(2)를 형성할 때에 통상 이용되는 CF계의 가스의 플라즈마에 의해 SiCOH막을 에칭한 기판이며, 실시예 5는 해당 기판에 대해 과산화수소수를 공급하여 표면 처리한 기판이다.
이들 기판의 표면에 대해 XPS를 실행한 결과, 도 19 및 도 20에 나타내는 결과가 얻어졌다. 각 도면의 횡축은 조사한 X선을 기준으로 했을 때의 광전자의 에너지, 종축은 관측된 광전자의 개수이다. 도 19 및 도 20은 각각 O1s 궤도 및 Si2p 궤도에 대응하는 에너지 부근의 스펙트럼이다. 이들 스펙트럼으로부터 과산화수소수에 의해 표면 처리하는 것에 의해, Si-O 결합이 증가되어 있는 것을 파악할 수 있다. 이것은 도 4에 나타낸 SiCOH막에 있어서의 실리콘에 결합되어 있는 메틸기가 과산화수소수의 산소로 치환된 것으로 추측된다. 따라서, 과산화수소수에 의해 SiCOH막의 표면이 친수성으로 되는 것이 확인되었다.
[실시예 6]
제 4 실시형태(글라임에 의해 SiCOH막의 표면을 개질하는 방법)의 효과를 확인하기 위해 비교예 6의 기판과 실시예 6의 기판을 준비하였다. 비교예 6은 상기 오목부(2)를 형성할 때에 통상적으로 이용되는 CF계의 가스의 플라즈마에 의해 SiCOH막을 에칭한 기판이며, 실시예 6은 해당 기판에 대해 모노글라임 용액을 침지식에 의해 표면 처리한 기판이다.
이들 기판의 표면에 대해 XPS를 실행한 결과, 도 21에 나타내는 결과가 얻어졌다. 도 21은 C1s 궤도에 대응하는 에너지 부근의 스펙트럼이다. 이들 스펙트럼으로부터 모노글라임 용액에 의해 표면 처리하는 것에 의해, Si-C 결합이 증가 된 것을 파악할 수 있다. 후술하는 바와 같이 모노글라임 용액으로 표면 처리하면, Ru가 양호하게 성막되는 것을 고려하면, 상기 Si-C결합은 Si-C=O 결합이라고 고려된다.
[실시예 7]
제 5 실시형태(DMEDA에 의해 SiCOH막의 표면을 개질하는 방법)의 효과를 확인하기 위해 비교예 7의 기판과 실시예 7의 기판을 준비하였다. 비교예 7의 기판은 비교예 6과 마찬가지로 작성한 기판이다. 실시예 7은 비교예 7과 마찬가지의 기판에 대해 DMEDA 용액을 침지식에 의해 표면 처리한 기판이다. 이들 기판의 표면에 대해 XPS를 실행한 결과, 도 22에 나타내는 결과가 얻어졌다. 도 22는 N1s 궤도에 대응하는 에너지 부근의 스펙트럼이다. 이들 스펙트럼으로부터 DMEDA 용액에 의해 표면 처리하는 것에 의해, N-H 결합이 나타나는 것이 확인되었다. 따라서, DMEDA(상세하게는 DMEDA의 주요 부분)가 SiCOH막의 표면에 흡착된 것이 뒷받침되었다.
[실시예 8 및 9]
도 4 및 도 5a~5b의 실시형태의 결과를 확인하기 위해 다음과 같은 실험을 하였다. 비교예 6과 동일한 기판의 표면에, 제 1 실시형태에서 설명한 방법에 의해 Ru막의 성막 처리를 실행하였다. 이 프로세스를 비교예 8로 한다. 또, 비교예 6과 동일한 기판의 표면에 모노글라임 용액을 스핀 도포법에 의해 공급하여 표면 처리하고, 그 후에 Ru막의 성막 처리를 마찬가지로 실행하였다. 이 프로세스를 실시예 8로 한다. 또한, 모노글라임 용액 대신에 DMEDA 용액을 이용한 것 이외는 동일한 프로세스를 실행하였으며, 이 프로세스를 실시예 9로 한다.
그리고, Ru막의 성막 처리를 시작하고 나서, 100초 후, 200초 후, 300초 후의 각각의 시점에서 SEM 사진에 의해 기판의 표면을 관찰하였다. 그 관찰 결과를 도 23에 나타낸다. 또, 각 타이밍마다 Ru에 의한 기판의 표면의 피복률(被覆率)을 사진의 화상으로부터 구하였다. 그 결과를 도 24에 나타낸다. 이 결과로부터 알 수 있는 바와 같이, SiCOH막에 대해 표면(개질) 처리를 실행하지 않는 경우에는 표면이 소수성이기 때문에 Ru의 핵 성장이 진행하지 않아 연속 처리가 이루어져 있지 않지만, 모노글라임 용액 혹은 DMEDA 용액을 이용해서 표면 처리를 실행한 경우에는 Ru의 핵 성장이 진행하여 연속 처리가 이루어져 있는 것을 확인할 수 있었다.
1 층간 절연막(SiCOH막) 10 데미지층
2 매립용의 오목부 3 하지막
4 Ru막 5 동, 동 배선
61 하층측의 층간 절연막(SiCOH막) 62 하층측의 동 배선
71 처리용기 72 스테이지
75 플라즈마 생성관 P 플라즈마
S 기판 81 처리용기
84 스테이지 85 샤워헤드

Claims (4)

  1. 기판 상에 성막된 실리콘, 탄소, 수소 및 산소를 포함하는 절연막으로서, 바닥부에 하층측의 도전로가 노출되어 있는 매립용의 오목부가 형성되고, 오목부의 표면이 소수성인 절연막에 대해, H 이온 및 H 래디컬을 포함하는 플라즈마, 또는 NHx(x=1, 2 또는 3) 이온 및 NHx 래디컬을 포함하는 플라즈마를 공급해서 상기 오목부의 표면을 친수성으로 개질하는 공정과,
    친수성으로 개질된 오목부의 바닥부를 포함하는 상기 오목부의 표면에 Ru막으로 이루어지는 배리어막을 직접 형성하는 공정과,
    그 후, 상기 오목부 내에 도전로가 되는 동을 매립하는 공정을 포함하는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  2. 기판 상에 성막된 실리콘, 탄소, 수소 및 산소를 포함하고, 바닥부에 하층측의 도전로가 노출되어 있는 매립용의 오목부가 형성된 절연막에 대해, 과산화수소수를 공급해서 상기 오목부의 표면을 개질하는 공정과,
    개질된 오목부의 바닥부를 포함하는 상기 오목부의 표면에 Ru막으로 이루어지는 배리어막을 직접 형성하는 공정과,
    그 후, 상기 오목부 내에 도전로가 되는 동을 매립하는 공정을 포함하는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  3. 기판 상에 성막된 실리콘, 탄소, 수소 및 산소를 포함하고, 바닥부에 하층측의 도전로가 노출되어 있는 매립용의 오목부가 형성된 절연막에 대해, 글라임을 액체 또는 가스의 상태로 공급해서 상기 오목부의 표면을 개질하는 공정과,
    개질된 오목부의 바닥부를 포함하는 상기 오목부의 표면에 Ru막으로 이루어지는 배리어막을 직접 형성하는 공정과,
    그 후, 상기 오목부 내에 도전로가 되는 동을 매립하는 공정을 포함하는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  4. 기판 상에 성막된 실리콘, 탄소, 수소 및 산소를 포함하고, 바닥부에 하층측의 도전로가 노출되어 있는 매립용의 오목부가 형성된 절연막에 대해, 디메틸에틸렌디아민을 액체 또는 가스의 상태로 공급해서 상기 오목부의 표면을 개질하는 공정과,
    개질된 오목부의 바닥부를 포함하는 상기 오목부의 표면에 Ru막으로 이루어지는 배리어막을 직접 형성하는 공정과,
    그 후, 상기 오목부 내에 도전로가 되는 동을 매립하는 공정을 포함하는 것을 특징으로 하는
    반도체 장치의 제조 방법.
KR1020120084458A 2011-08-05 2012-08-01 반도체 장치의 제조 방법 KR101444527B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2011-172265 2011-08-05
JP2011172265 2011-08-05
JP2012033310A JP5862353B2 (ja) 2011-08-05 2012-02-17 半導体装置の製造方法
JPJP-P-2012-033310 2012-02-17

Publications (2)

Publication Number Publication Date
KR20130016094A KR20130016094A (ko) 2013-02-14
KR101444527B1 true KR101444527B1 (ko) 2014-09-24

Family

ID=47895720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120084458A KR101444527B1 (ko) 2011-08-05 2012-08-01 반도체 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR101444527B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7066929B2 (ja) * 2015-06-05 2022-05-16 東京エレクトロン株式会社 インターコネクトのためのルテニウムメタルによるフィーチャ充填

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419272B1 (ko) * 2000-01-25 2004-02-18 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
KR100516337B1 (ko) * 2002-02-14 2005-09-22 엔이씨 일렉트로닉스 가부시키가이샤 반도체 디바이스 및 그 제조 방법
KR20080028493A (ko) * 2005-08-19 2008-03-31 아사히 가세이 가부시키가이샤 적층체 및 그것의 제조방법
JP2009004541A (ja) * 2007-06-21 2009-01-08 Toshiba Corp 半導体装置の製造方法
KR20110081155A (ko) * 2008-09-29 2011-07-13 도쿄엘렉트론가부시키가이샤 루테늄 금속캡층의 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419272B1 (ko) * 2000-01-25 2004-02-18 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
KR100516337B1 (ko) * 2002-02-14 2005-09-22 엔이씨 일렉트로닉스 가부시키가이샤 반도체 디바이스 및 그 제조 방법
KR20080028493A (ko) * 2005-08-19 2008-03-31 아사히 가세이 가부시키가이샤 적층체 및 그것의 제조방법
JP2009004541A (ja) * 2007-06-21 2009-01-08 Toshiba Corp 半導体装置の製造方法
KR20110081155A (ko) * 2008-09-29 2011-07-13 도쿄엘렉트론가부시키가이샤 루테늄 금속캡층의 형성 방법

Also Published As

Publication number Publication date
KR20130016094A (ko) 2013-02-14

Similar Documents

Publication Publication Date Title
US9390914B2 (en) Wet oxidation process performed on a dielectric material formed from a flowable CVD process
KR101178650B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 전자 기기, 반도체 제조 장치 및 기억 매체
KR101657859B1 (ko) 반도체 장치의 제조 방법
US9245847B2 (en) Method for manufacturing semiconductor device for forming metal element-containing layer on insulating layer in which concave portion is formed, semiconductor device including insulating layer in which concave portion is formed, and semiconductor layer on insulating layer in which concave portion is formed
US6656840B2 (en) Method for forming silicon containing layers on a substrate
US20100015800A1 (en) Method for forming metal film using carbonyl material, method for forming multi-layer wiring structure, and method for manufacturing semiconductor device
JP6117588B2 (ja) Ｃｕ配線の形成方法
US20160326646A1 (en) Method for forming manganese-containing film
KR20180038977A (ko) 성막 방법
WO2021132163A1 (ja) 成膜方法及び成膜装置
JP5862353B2 (ja) 半導体装置の製造方法
KR101444527B1 (ko) 반도체 장치의 제조 방법
WO2022080153A1 (ja) 基板処理方法および基板処理装置
JP4640281B2 (ja) バリヤメタル層及びその形成方法
JP2006024668A (ja) 半導体装置の製造方法
KR20220116244A (ko) 성막 방법 및 성막 장치
WO2011010650A1 (ja) 成膜方法
JP2006024667A (ja) 半導体装置の製造方法
JP2006147895A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 5