KR20220116244A - 성막 방법 및 성막 장치 - Google Patents

성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR20220116244A
KR20220116244A KR1020227024286A KR20227024286A KR20220116244A KR 20220116244 A KR20220116244 A KR 20220116244A KR 1020227024286 A KR1020227024286 A KR 1020227024286A KR 20227024286 A KR20227024286 A KR 20227024286A KR 20220116244 A KR20220116244 A KR 20220116244A
Authority
KR
South Korea
Prior art keywords
region
substrate
self
film
monomolecular film
Prior art date
Application number
KR1020227024286A
Other languages
English (en)
Other versions
KR102608036B1 (ko
Inventor
유미코 가와노
신이치 이케
슈지 아즈모
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220116244A publication Critical patent/KR20220116244A/ko
Application granted granted Critical
Publication of KR102608036B1 publication Critical patent/KR102608036B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00Processes for applying liquids or other fluent materials
    • B05D1/18Processes for applying liquids or other fluent materials performed by dipping
    • B05D1/185Processes for applying liquids or other fluent materials performed by dipping applying monomolecular layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00Processes for applying liquids or other fluent materials
    • B05D1/002Processes for applying liquids or other fluent materials the substrate being rotated
    • B05D1/005Spin coating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00Processes for applying liquids or other fluent materials
    • B05D1/02Processes for applying liquids or other fluent materials performed by spraying
    • B05D1/12Applying particulate materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00Processes for applying liquids or other fluent materials
    • B05D1/60Deposition of organic layers from vapour phase
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/10Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by other chemical means
    • B05D3/107Post-treatment of applied coatings
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0272Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/403Oxides of aluminium, magnesium or beryllium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742Mechanical parts of transfer devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67766Mechanical parts of transfer devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

성막 방법은, 하기 (A) 내지 (C)를 포함한다. (A) 제1 재료가 노출되는 제1 영역, 및 상기 제1 재료와는 다른 제2 재료가 노출되는 제2 영역을 표면에 갖는 기판을 준비한다. (B) 상기 제1 영역 및 상기 제2 영역 중 상기 제1 영역에 선택적으로 자기 조직화 단분자막을 형성한다. (C) 상기 제1 영역에 형성된 상기 자기 조직화 단분자막을 사용하여, 상기 제1 영역 및 상기 제2 영역 중 상기 제2 영역에 원하는 대상막을 형성한다. 상기 (B)는, 하기 (Ba) 내지 (Bb)를 포함한다. (Ba) 상기 자기 조직화 단분자막의 제1 원료를 포함하는 제1 처리액을 사용하여, 상기 제1 영역에 선택적으로 상기 자기 조직화 단분자막을 형성한다. (Bb) 상기 제1 처리액과는 다른 농도로 상기 자기 조직화 단분자막의 제2 원료를 포함하는 제2 처리액을 사용하여, 상기 제1 처리액으로 형성된 상기 자기 조직화 단분자막을 개질한다.

Description

성막 방법 및 성막 장치
본 개시는, 성막 방법 및 성막 장치에 관한 것이다.
특허문헌 1 내지 3에는, 포토리소그래피 기술을 사용하지 않고, 기판의 특정 영역에 선택적으로 대상막을 형성하는 기술이 개시되어 있다. 구체적으로는, 대상막의 형성을 저해하는 자기 조직화 단분자막(Self-Assembled Monolayer: SAM)을 기판의 일부의 영역에 형성하고, 기판의 나머지 영역에 대상막을 형성하는 기술이 개시되어 있다.
특허문헌 1에서는, SAM의 원료로서, 제1 유기 전구체와, 제2 유기 전구체를 집적 회로 구조의 표면에 공급한다. 제1 유기 전구체는 제1 분자쇄 길이를 갖고, 제2 유기 전구체는 제1 분자쇄 길이보다 짧은 제2 분자쇄 길이를 갖는다. 집적 회로 구조는, 제1 표면 및 제1 표면과는 다른 제2 표면을 갖는다. 제1 유기 전구체는 제1 표면의 일부를 피복하고, 제2 유기 전구체는 제1 표면의 잔부를 피복한다.
특허문헌 2에서는, SAM의 원료와 용매를 포함하는 용액 중에 기판을 침지하고, 노출된 규소 함유 표면에 SAM을 형성한다. SAM의 원료는, 예를 들어 오르가노실란이다. 규소 함유 표면은, 예를 들어 SiO2 표면이다. SAM은, 규소 함유 표면 상의 저유전율 유전체층의 형성을 억제한다. 저유전율 유전체층은, 규소 표면(Si 표면)에 선택적으로 퇴적된다.
특허문헌 3에서는, SAM의 원료와 용매를 포함하는 용액을 스핀 코트법으로 기판에 도포하고, 그 후 기판을 회전시키는 방법, 또는 건조된 공기 혹은 질소 가스 등을 분사하는 방법으로 기판 표면을 건조시켜, 기판 표면에 SAM을 형성한다. SAM의 원료는, 예를 들어 알킬실란 화합물이다.
일본 특허 공표 제2013-520028호 공보 일본 특허 공표 제2018-512504호 공보 일본 특허 공개 제2009-290187호 공보
본 개시의 일 양태는, SAM의 블록 성능을 향상시킬 수 있는 기술을 제공한다.
본 개시의 일 양태의 성막 방법은, 하기 (A) 내지 (C)를 포함한다. (A) 제1 재료가 노출되는 제1 영역, 및 상기 제1 재료와는 다른 제2 재료가 노출되는 제2 영역을 표면에 갖는 기판을 준비한다. (B) 상기 제1 영역 및 상기 제2 영역 중 상기 제1 영역에 선택적으로 자기 조직화 단분자막을 형성한다. (C) 상기 제1 영역에 형성된 상기 자기 조직화 단분자막을 사용하여, 상기 제1 영역 및 상기 제2 영역 중 상기 제2 영역에 원하는 대상막을 형성한다. 상기 (B)는, 하기 (Ba) 내지 (Bb)를 포함한다. (Ba) 상기 자기 조직화 단분자막의 제1 원료를 포함하는 제1 처리액을 사용하여, 상기 제1 영역에 선택적으로 상기 자기 조직화 단분자막을 형성한다. (Bb) 상기 제1 처리액과는 다른 농도로 상기 자기 조직화 단분자막의 제2 원료를 포함하는 제2 처리액을 사용하여, 상기 제1 처리액으로 형성된 상기 자기 조직화 단분자막을 개질한다.
본 개시의 일 양태에 따르면, SAM의 블록 성능을 향상시킬 수 있다.
도 1은, 일 실시 형태에 관한 성막 방법을 도시하는 흐름도이다.
도 2는, 도 1의 S2의 일례를 도시하는 흐름도이다.
도 3의 (A)는 도 1의 S1에서의 기판의 일례를 도시하는 측면도, 도 3의 (B)는 도 2의 S21에서의 기판의 일례를 도시하는 측면도, 도 3의 (C)는 도 2의 S22에서의 기판의 일례를 도시하는 측면도, 도 3의 (D)는 도 2의 S24에서의 기판의 일례를 도시하는 측면도, 도 3의 (E)는 도 1의 S3에서의 기판의 일례를 도시하는 측면도이다.
도 4는, 일 실시 형태에 관한 성막 장치를 도시하는 평면도이다.
도 5는, 도 4의 제1 처리부의 일례를 도시하는 단면도이다.
도 6은, 도 4의 제1 처리부의 변형예를 도시하는 단면도이다.
도 7은, 도 4의 제2 처리부의 일례를 도시하는 단면도이다.
도 8은, 실시예 1의 S21의 직후의, 기판의 표면 상태를 도시하는 SEM 사진이다.
도 9는, 실시예 1의 S22의 직후의, 기판의 표면 상태를 도시하는 SEM 사진이다.
도 10은, 참고예의 S22의 직후의, 기판의 표면 상태를 도시하는 SEM 사진이다.
도 11은, 실시예 1 및 비교예 1 내지 2에 대하여, AlO막의 성막 직후의 제1 영역의 표면 상태를 X선 광전자 분광(XPS) 장치로 측정한 데이터를 도시하는 도면이다.
도 12는, 실시예 1 내지 2 및 비교예 3에 대하여, AlO막의 성막 직후의 제1 영역의 표면 상태를 X선 광전자 분광(XPS) 장치로 측정한 데이터를 도시하는 도면이다.
도 13은, 실시예 3 및 비교예 4에 대하여, AlO막의 성막 직후의 제1 영역의 표면 상태를 X선 광전자 분광(XPS) 장치로 측정한 데이터를 도시하는 도면이다.
도 14는, 실시예 4 및 비교예 5에 대하여, AlO막의 성막 직후의 제1 영역의 표면 상태를 X선 광전자 분광(XPS) 장치로 측정한 데이터를 도시하는 도면이다.
이하, 본 개시의 실시 형태에 대하여 도면을 참조하여 설명한다. 또한, 각 도면에 있어서 동일 또는 대응하는 구성에는 동일한 부호를 붙이고, 설명을 생략하는 경우가 있다.
도 1에 도시하는 바와 같이, 성막 방법은 S1 내지 S3을 갖는다. 우선, 도 1의 S1에서는, 도 3의 (A)에 도시하는 기판(10)을 준비한다. 기판(10)은, 제1 재료가 노출되는 제1 영역(A1)과, 제1 재료와는 다른 제2 재료가 노출되는 제2 영역(A2)을 표면(10a)에 갖는다. 제1 영역(A1)과 제2 영역(A2)은, 기판(10)의 판 두께 방향 편측에 마련된다.
제1 영역(A1)의 수는, 도 3의 (A)에서는 1개이지만, 복수여도 된다. 예를 들어 2개의 제1 영역(A1)이 제2 영역(A2)을 사이에 두도록 배치되어도 된다. 마찬가지로, 제2 영역(A2)의 수는, 도 3의 (A)에서는 1개이지만, 복수여도 된다. 예를 들어 2개의 제2 영역(A2)이 제1 영역(A1)을 사이에 두도록 배치되어도 된다. 제1 영역(A1)과 제2 영역(A2)은 인접하고 있지만, 이격되어 있어도 된다.
또한, 도 3의 (A)에 도시하는 기판(10)은, 그 표면(10a)에 제1 영역(A1) 및 제2 영역(A2)만을 갖지만, 제3 영역을 더 가져도 된다. 제3 영역은, 제1 재료 및 제2 재료와는 다른 제3 재료가 노출되는 영역이다. 제3 영역은, 제1 영역(A1)과 제2 영역(A2) 사이에 배치되어도 되고, 제1 영역(A1) 및 제2 영역(A2)의 밖에 배치되어도 된다.
제1 재료는, 예를 들어 금속이다. 금속은, 예를 들어 Cu, W, Co 또는 Ru이다. 제1 재료는, 본 실시 형태에서는 금속이지만, 반도체여도 된다. 반도체는, 예를 들어 아몰퍼스 실리콘 또는 다결정 실리콘이다. 반도체는, 도펀트를 포함해도 되고, 포함하지 않아도 된다.
제2 재료는, 예를 들어 절연 재료이다. 절연 재료는, 예를 들어 금속 화합물 또는 카본이다. 금속 화합물은, 산화규소, 질화규소, 산질화규소, 탄화규소, 산화알루미늄, 산화지르코늄, 또는 산화하프늄 등이다. 절연 재료는, SiO2보다 유전율이 낮은 저유전율 재료(Low-k 재료)여도 된다.
기판(10)은, 예를 들어 상기 절연 재료로 형성되는 절연막(12)과, 상기 금속으로 형성되는 금속막(11)을 갖는다. 금속막(11) 대신에, 상기 반도체로 형성되는 반도체막이 형성되어도 된다. 또한, 기판(10)은, 절연막(12)과 금속막(11)이 형성되는 하지 기판(14)을 갖는다. 하지 기판(14)은, 예를 들어 실리콘 웨이퍼 등의 반도체 기판이다. 또한, 하지 기판(14)은, 유리 기판 등이어도 된다.
또한, 기판(10)은, 하지 기판(14)과 절연막(12) 사이에, 하지 기판(14) 및 절연막(12)과는 다른 재료로 형성되는 하지막을 더 가져도 된다. 마찬가지로, 기판(10)은, 하지 기판(14)과 금속막(11) 사이에, 하지 기판(14) 및 금속막(11)과는 다른 재료로 형성되는 하지막을 더 가져도 된다.
다음에, 도 1의 S2에서는, 도 3의 (B) 내지 도 3의 (D)에 도시하는 바와 같이, 제1 영역(A1) 및 제2 영역(A2) 중 제1 영역(A1)에 선택적으로 자기 조직화 단분자막(Self-Assembled Monolayer: SAM)(20)을 형성한다. 또한, SAM(20)의 일부에는, 다른 단분자막이 혼재해도 되고, 복수 분자막이 형성되어도 된다. 도 1의 S2는, 예를 들어 도 2에 도시하는 S21 내지 S24를 갖는다.
우선, 도 2의 S21에서는, 도 3의 (B)에 도시하는 바와 같이, SAM(20)의 제1 원료(21)를 포함하는 제1 처리액을 사용하여, 제1 원료(21)를 기판(10)의 표면(10a)에 퇴적한다. 예를 들어, 제1 처리액의 증기를 기판(10)의 표면(10a)에 공급하여, 제1 원료(21)를 기판(10)의 표면(10a)에 퇴적한다. 제1 원료(21)는 유기 화합물이며, 예를 들어 티올계 화합물이다.
티올계 화합물은, 예를 들어 일반식 R-SH로 표시되는 화합물이다. 여기서, R은, 지방족 탄화수소기 또는 방향족 탄화수소기이며, 수소의 일부를 할로겐으로 치환해도 된다. 할로겐은 불소, 염소, 브롬, 또는 요오드 등을 포함한다. 티올계 화합물은, 예를 들어 CF3(CF2)X(CH2)2SH(X=0 내지 17) 또는 CH3(CH2)XSH(X=1 내지 19)이다.
티올계 화합물의 주쇄의 탄소수는, 예를 들어 20 이하, 바람직하게는 10 이하이다. 탄소수가 적을수록, 주쇄의 길이가 짧고, 증기압이 높다. 그 때문에, 탄소수가 적을수록, 증기의 공급량이 증가하기 쉽다.
티올계 화합물은, 상기 절연 재료에 화학 흡착되지 않고, 상기 금속 또는 반도체에 화학 흡착된다. 예를 들어, 티올계 화합물과, 상기 금속 또는 반도체가 반응하여, R-S-M의 결합이 생성된다. 여기서, M은, 상기 금속 또는 반도체이다. 티올계 화합물은, 상기 금속 또는 반도체와 반응하므로, 제1 영역(A1) 및 제2 영역(A2) 중 제1 영역(A1)에 선택적으로 화학 흡착된다.
제1 처리액은, 예를 들어 SAM(20)의 제1 원료(21) 외에, 그 제1 원료(21)를 용해하는 용매를 포함한다. 제1 원료(21)는, 상온 상압에서 액체여도 되고 고체여도 된다. 용매는, 제1 원료(21)에 따라 적절하게 선택되지만, 예를 들어 톨루엔 등이다. 용매의 비점은, 예를 들어 40℃ 내지 120℃이다. 제1 처리액에서 차지하는 제1 원료(21)의 농도는, 예를 들어 0.1체적% 내지 10체적%이다.
예를 들어, 도 2의 S21에서는, 도 5에 도시하는 바와 같이, 제1 처리 용기(210)의 내부에 기판(10)과 제1 처리액(22)의 양쪽을 수용하고, 제1 처리액(22)의 증기(23)를 기판(10)의 표면(10a)에 공급해도 된다. 이 경우, 기판(10)은, 제1 처리액(22)의 액적으로 젖지 않도록, 예를 들어 제1 처리액(22)의 액면보다 상방에 배치된다.
혹은, 도 2의 S21에서는, 도 6에 도시하는 바와 같이, 제1 처리액(22)을 수용하는 제2 처리 용기(215)의 내부에서 증기(23)를 생성하고, 생성된 증기(23)를 제2 처리 용기(215)로부터 기판(10)을 수용하는 제1 처리 용기(210)로 보내도 된다. 제2 처리 용기(215)가 제1 처리 용기(210)의 외부에 마련되므로, 기판(10)의 온도 T1과, 제1 처리액(22)의 온도 T0을 각각 제어하기 쉽다.
또한, 도 6에 도시하는 바와 같이, 제2 처리 용기(215)의 내부에서 제1 처리액(22)을 버블링해도 된다. 버블링 관(216)은, 질소 가스 또는 아르곤 가스 등의 불활성 가스를 제1 처리액(22)의 내부에 공급하여, 제1 처리액(22)의 내부에 기포를 형성한다. 제1 처리액(22)의 버블링에 의해, 증기(23)의 생성을 촉진할 수 있다.
도 2의 S21에서는, 기판(10)의 온도 T1을 제1 처리액(22)의 온도 T0보다 높은 온도로 제어해도 된다. 증기(23)는, 온도 T0에서 생성되므로, 온도 T0보다 낮은 온도가 되면 액화할 수 있다. 기판(10)의 온도 T1이 제1 처리액(22)의 온도 T0보다 높으면, 기판(10)의 표면(10a)에서의 증기(23)의 액화를 방지할 수 있어, 액적의 부착을 방지할 수 있다.
또한, 도 2의 S21에서는, 제1 처리 용기(210)의 내벽면의 증기(23)에 접촉하는 부분의 온도 T2를, 제1 처리액(22)의 온도 T0보다 높은 온도로 제어해도 된다. 제1 처리 용기(210)는 기판(10)을 수용하는 것이다. 제1 처리 용기(210)의 내벽면의 온도 T2가 제1 처리액(22)의 온도 T0보다 높으면, 제1 처리 용기(210)의 내벽면에서의 증기(23)의 액화를 방지할 수 있어, 액적의 부착을 방지할 수 있다.
제1 처리액(22)의 온도 T0은, 예를 들어 20℃ 내지 110℃이다. 기판(10)의 온도 T1은, 예를 들어 10℃ 내지 200℃, 바람직하게는 60℃ 내지 200℃이다. 제1 처리 용기(210)의 내벽면의 증기(23)에 접촉하는 부분의 온도 T2는, 예를 들어 10℃ 내지 200℃, 바람직하게는 60℃ 내지 200℃이다. 도 2의 S21에서 기판(10)의 표면(10a)에 증기(23)를 공급하는 시간은, 예를 들어 60초 내지 300초이다.
또한, 본 실시 형태의 S21에서는, 제1 처리액(22)의 증기(23)를 기판(10)의 표면(10a)에 공급하는데, 그 공급 방법은 특별히 한정되지 않는다. 제1 처리액(22)의 증기(23) 대신에, 제1 처리액(22) 그 자체를 기판(10)의 표면(10a)에 공급해도 된다. 구체적으로는, 예를 들어 딥 코트법 또는 스핀 코트법으로 제1 처리액(22)을 기판(10)의 표면(10a)에 도포해도 된다. 단, 제1 처리액(22)의 증기(23)를 기판(10)의 표면(10a)에 공급하면, 제1 처리액(22) 그 자체를 기판(10)의 표면(10a)에 공급하는 것보다, SAM(20)의 블록 성능을 향상시킬 수 있다. 기판(10)이 가열되면서 증기(23)에 폭로되므로, 폭로와 동시에 티올계 화합물과 상기 금속 또는 반도체의 반응이 진행되고, R-S-M의 결합이 진행되어, 강한 결합이 얻어지기 때문이다.
다음에, 도 2의 S22에서는, 도 3의 (C)에 도시하는 바와 같이, 기판(10)의 표면(10a)에 퇴적된, 표면(10a)에 미반응인 제1 원료(21)를 제거한다. 미반응의 제1 원료(21)의 제거는, 예를 들어 제1 원료(21)를 용해하는 용매로, 기판(10)의 표면(10a)을 세정하는 것을 포함한다. 세정력 향상을 위해, 용매를 가열해도 된다. 용매의 가열 온도는, 예를 들어 65℃ 내지 85℃이다. 또한, 도 2의 S21에서 제1 영역(A1)에 형성된 SAM(20)은 반응이 완료되었으므로, 용매에 용해되지 않는다.
또한, 제1 원료(21)의 제거는, 제1 원료(21)를 용해하는 용매로 기판(10)의 표면(10a)을 세정하는 것 대신에, 대기압보다 압력이 낮은 감압 분위기 하에서 기판(10)을 가열하여, 미반응의 제1 원료(21)를 기화시키는 것을 포함해도 된다. 기판(10)의 가열 온도는, 예를 들어 100℃ 정도이다. 또한, 도 2의 S21에서 제1 영역(A1)에 형성된 SAM(20)은 반응이 완료되었으므로, 기화되지 않는다.
또한, 본 실시 형태의 S2는, 도 2의 S21 내지 S22를 포함하지만, S21을 포함하면 되고, S22를 포함하지 않아도 된다. 예를 들어, S21에서, 제1 처리 용기(210)의 내부를 진공 펌프 등으로 배기하면서 기판(10)을 가열하면, 미반응의 제1 원료(21)를 증기의 상태로 제1 처리 용기(210)의 외부로 배출할 수 있고, 제1 영역(A1)에 선택적으로 SAM(20)을 형성할 수 있으므로, S22는 불필요하다. 단, 도 2의 S21에서, 제1 처리 용기(210)의 내부를 진공 펌프 등으로 배기하지 않는 경우, 진공 설비가 불필요해진다는 이점이 있다.
다음에, 도 2의 S23에서는, 기판(10)의 표면(10a)을 대기 분위기에 노출시킨다. 대기 분위기는, 제1 영역(A1)의 SAM(20)이 형성되어 있지 않은 부분(이하, 「제1 영역(A1)의 미반응 부분」이라고도 칭함)을 자연 산화시킨다. 상기 금속 또는 반도체를 적절하게 산화할 수 있어, 후술하는 SAM(20)의 개질을 촉진할 수 있다. 이것은, 적절하게 산화된 금속 또는 반도체와, 티올계 화합물은, 탈수 반응에 의해 R-S-M의 결합을 생성하기 쉽기 때문이다.
다음에, 도 2의 S24에서는, 제1 처리액(22)과는 다른 농도로 SAM(20)의 제2 원료를 포함하는 제2 처리액을 사용하여, 도 3의 (D)에 도시하는 바와 같이, 제1 처리액(22)으로 형성된 SAM(20)을 개질한다. 제2 처리액의 티올계 화합물은, 제1 영역(A1)의 미반응 부분에 화학 흡착되어, SAM(20)의 표면 밀도를 높인다. 따라서, SAM(20)의 블록 성능을 향상시킬 수 있다.
제1 처리액(22)의 제1 원료(21)와, 제2 처리액의 제2 원료는, 동일한 것이어도 되고, 상이한 것이어도 된다. 즉, 제1 처리액(22)의 티올계 화합물과, 제2 처리액의 티올계 화합물은, 동일한 것이어도 되고, 상이한 것이어도 된다. 티올계 화합물로서는, 그 공급 방법에 적합한 것이 선택된다. 제1 처리액(22)에서 차지하는 제1 원료(21)의 농도와, 제2 처리액에서 차지하는 제2 원료의 농도가 다르면 된다.
제2 처리액에서 차지하는 티올계 화합물의 농도는, 바람직하게는 제1 처리액(22)에서 차지하는 티올계 화합물의 농도보다 높다. 티올계 화합물 농도가 높은 증기를 기판(10)의 표면(10a)에 공급할 수 있고, 제1 영역(A1)의 미반응 부분에 티올계 화합물을 들어가게 할 수 있어, SAM(20)의 표면 밀도를 효율적으로 높일 수 있다.
예를 들어, 제1 처리액(22)은 용매를 포함하는 용액인 것에 비해, 제2 처리액은 용매를 포함하지 않는 원액이다. 원액은, 티올계 화합물만을 포함하는 것이다. 또한, 티올계 화합물은 순도 100%의 상태이며, 액체가 아니라 고체여도 된다. 그 고체의 증기를 기판(10)의 표면(10a)에 공급해도 된다.
본 실시 형태에서는, 제2 처리액의 증기를 기판(10)의 표면(10a)에 공급한다. 이 경우, 증기의 공급량이 증가하기 쉽도록, 주쇄의 탄소수가 적은 티올계 화합물이 선택된다. 또한, 주쇄의 탄소수가 적으면, 주쇄의 길이가 짧으므로, 티올계 화합물이 제1 영역(A1)의 미반응 부분에 들어가기 쉽다.
다음에, 도 1의 S3에서는, 제1 영역(A1)에 형성된 SAM(20)을 사용하여, 도 3의 (E)에 도시하는 바와 같이 제1 영역(A1) 및 제2 영역(A2) 중 제2 영역(A2)에 원하는 대상막(30)을 형성한다. 대상막(30)은, SAM(20)과는 다른 재료로 형성된다. SAM(20)은 예를 들어 소수성을 갖고, 대상막(30)의 형성을 저해하므로, 대상막(30)은 제2 영역(A2)에 선택적으로 형성된다.
대상막(30)은, 예를 들어 CVD(Chemical Vapor Deposition)법 또는 ALD(Atomic Layer Deposition)법으로 형성된다. 대상막(30)은, 예를 들어 절연 재료로 형성된다. 제2 영역(A2)에 원래 존재하는 절연막(12)에, 추가로 절연성의 대상막(30)을 적층할 수 있다. 절연성의 대상막(30)은, 예를 들어 금속 화합물로 형성된다. 금속 화합물은, 예를 들어 금속 산화물 또는 금속 산질화물이다. 금속 산질화물은 예를 들어 실리콘 산질화물이다.
절연성의 대상막(30)은, 특별히 한정되지 않지만, 예를 들어 산화알루미늄으로 형성된다. 이하, 산화알루미늄을, 산소와 알루미늄의 조성비에 관계없이 「AlO」라고도 표기한다. 대상막(30)으로서 AlO막을 ALD법으로 형성하는 경우, 트리메틸알루미늄(TMA: (CH3)3Al) 가스 등의 Al 함유 가스와, 수증기(H2O 가스) 등의 산화 가스가, 기판(10)에 대하여 교호로 공급된다. 수증기는 소수성의 SAM(20)에 흡착되지 않으므로, AlO는 제2 영역(A2)에 선택적으로 퇴적된다. Al 함유 가스 및 산화 가스 외에, 수소(H2) 가스 등의 개질 가스가 기판(10)에 대하여 공급되어도 된다. 이들 가스는, 화학 반응을 촉진하기 위해 플라스마화되어도 된다. 또한, 이들 가스는, 화학 반응을 촉진하기 위해 가열되어도 된다.
절연성의 대상막(30)은, 산화하프늄으로 형성되어도 된다. 이하, 산화하프늄을, 산소와 하프늄의 조성비에 관계없이 「HfO」라고도 표기한다. 대상막(30)으로서 HfO막을 ALD법으로 형성하는 경우, 테트라키스디메틸아미도하프늄(TDMAH: Hf[N(CH3)2]4) 가스 등의 Hf 함유 가스와, 수증기(H2O 가스) 등의 산화 가스가, 기판(10)에 대하여 교호로 공급된다. 수증기는 소수성의 SAM(20)에 흡착되지 않으므로, HfO는 제2 영역(A2)에 선택적으로 퇴적된다. Hf 함유 가스 및 산화 가스 외에, 수소(H2) 가스 등의 개질 가스가 기판(10)에 대하여 공급되어도 된다. 이들 가스는, 화학 반응을 촉진하기 위해 플라스마화되어도 된다. 또한, 이들 가스는, 화학 반응을 촉진하기 위해 가열되어도 된다.
또한, 절연성의 대상막(30)은, 질화바나듐으로 형성되어도 된다. 이하, 질화바나듐을, 질소와 바나듐의 조성비에 관계없이 「VN」이라고도 표기한다. 대상막(30)으로서 VN막을 ALD법으로 형성하는 경우, 테트라키스에틸메틸아미노바나듐(V[N(CH3)C2H5]4) 가스 등의 V 함유 가스와, 암모니아 가스(NH3 가스) 등의 질화 가스가, 기판(10)에 대하여 교호로 공급된다. VN은 제2 영역(A2)에 선택적으로 퇴적된다. V 함유 가스 및 질화 가스 외에, 수소(H2) 가스 등의 개질 가스가, 기판(10)에 대하여 공급되어도 된다. 이들 가스는, 화학 반응을 촉진하기 위해 플라스마화되어도 된다. 또한, 이들 가스는, 화학 반응을 촉진하기 위해 가열되어도 된다.
또한, 상기 실시 형태에서는, 제1 영역(A1)의 제1 재료는 금속 또는 반도체이고, 제2 영역(A2)의 제2 재료는 절연 재료이고, SAM(20)의 제1 원료(21) 및 제2 원료는 티올계 화합물이지만, 본 개시의 기술은 이 조합에 한정되지 않는다. 예를 들어, 제1 영역(A1)의 제1 재료는 절연 재료이고, 제2 영역(A2)의 제2 재료는 금속 또는 반도체이고, SAM(20)의 제1 원료(21) 및 제2 원료는 실란계 화합물이어도 된다.
실란계 화합물은, 예를 들어 일반식 R-SiH3-xClx(x=1, 2, 3)로 표시되는 화합물, 또는 R'-Si(O-R)3으로 표시되는 화합물(실란 커플링제)이다. 여기서, R, R'는 알킬기 또는 알킬기의 수소의 적어도 일부를 불소로 치환한 기 등의 관능기이다. 그 관능기의 말단기는 CH계, CF계 중 어느 것이어도 된다. 또한, O-R은 가수분해 가능한 관능기, 예를 들어 메톡시기, 에톡시기이다. 실란 커플링제의 일례로서, 옥타메틸트리메톡시실란(OTS)을 들 수 있다.
실란계 화합물은, OH기를 갖는 표면에 화학 흡착되기 쉬우므로, 금속이나 반도체에 비하여, 금속 화합물이나 카본에 화학 흡착되기 쉽다. 따라서, 실란계 화합물은, 제1 영역(A1) 및 제2 영역(A2) 중 제1 영역(A1)에 선택적으로 화학 흡착된다. 그 결과, 제1 영역(A1)에 선택적으로 SAM(20)이 형성된다.
SAM(20)의 제1 원료(21) 및 제2 원료가 실란계 화합물인 경우, 대상막(30)은 예를 들어 도전 재료로 형성된다. 제2 영역(A2)에 원래 존재하는 도전성의 금속막에, 도전성의 대상막(30)을 더 적층할 수 있다. 도전성의 대상막(30)은, 예를 들어 금속, 금속 화합물, 또는 도펀트를 포함하는 반도체로 형성된다.
또한, 상기한 바와 같이, 제2 영역(A2)에는, 금속막 대신에 반도체막이 원래 존재해도 되고, 그 반도체막은 도펀트를 포함하는 것이어도 되고, 도전성이 부여된 것이어도 된다. 도전성의 반도체막에 도전성의 대상막(30)을 적층할 수 있다.
도전성의 대상막(30)은, 특별히 한정되지 않지만, 예를 들어 질화티타늄으로 형성된다. 이하, 질화티타늄을, 질소와 티타늄의 조성비에 관계없이 「TiN」이라고도 표기한다. 대상막(30)으로서 TiN막을 ALD법으로 형성하는 경우, 테트라키스디메틸아미노티타늄(TDMA: Ti[N(CH3)2]4) 가스 또는 사염화티타늄(TiCl4) 가스 등의 Ti 함유 가스와, 암모니아(NH3) 가스 등의 질화 가스가, 기판(10)에 대하여 교호로 공급된다. Ti 함유 가스 및 질화 가스 외에, 수소(H2) 가스 등의 개질 가스가 기판(10)에 대하여 공급되어도 된다. 이들 가스는, 화학 반응을 촉진하기 위해 플라스마화되어도 된다. 또한, 이들 가스는, 화학 반응을 촉진하기 위해 가열되어도 된다.
또한, 성막 방법은, 도 1에 도시하는 처리 이외의 처리를 더 포함해도 된다. 예를 들어, 성막 방법은, 도 1의 S1 전에, 전처리로서, 기판(10)의 표면(10a)에 붙은 이물을 세정액으로 제거해도 된다. 유기물을 제거하는 세정액으로서, 예를 들어 과산화수소(H2O2)의 수용액이 사용된다. 또한, 도 1의 S1 전에 행해지는 CMP(Chemical Mechanical Polishing)로 슬러리에 첨가되는 산화 방지제에 의해 형성된 벤조트리아졸제2구리((C6H4N3)2Cu) 및 금속막(11)(또는 반도체막)의 표면의 자연 산화막을 제거하는 세정액으로서, 포름산(HCOOH) 또는 시트르산(C(OH)(CH2COOH)2COOH) 등의 수용액이 사용된다. 기판(10)은, 세정액으로 세정된 후, 건조되어 S2에 제공된다.
다음에, 도 4를 참조하여, 상기 성막 방법을 실시하는 성막 장치(100)에 대하여 설명한다. 도 4에 도시하는 바와 같이, 성막 장치(100)는, 제1 처리부(200)와, 제2 처리부(300)와, 제3 처리부(301)와, 반송부(400)와, 제어부(500)를 갖는다. 제1 처리부(200)는, SAM(20)의 제1 원료(21)를 포함하는 제1 처리액(22)을 사용하여, 제1 영역(A1) 및 제2 영역(A2) 중 제1 영역(A1)에 선택적으로 SAM(20)을 형성한다. 제2 처리부(300)는, 제1 처리액(22)과는 다른 농도로 SAM(20)의 제2 원료를 포함하는 제2 처리액을 사용하여, 제1 처리부(200)에 의해 형성된 SAM(20)을 개질한다. 제3 처리부(301)는, 제2 처리부(300)에 의해 개질된 SAM(20)을 사용하여, 제2 영역(A2)에 선택적으로 원하는 대상막(30)을 형성한다. 반송부(400)는, 제1 처리부(200), 제2 처리부(300) 및 제3 처리부(301)에 대하여 기판(10)을 반송한다. 제어부(500)는, 제1 처리부(200), 제2 처리부(300), 제3 처리부(301) 및 반송부(400)를 제어한다.
반송부(400)는, 제1 반송실(401)과, 제1 반송 기구(402)를 갖는다. 제1 반송실(401)의 내부 분위기는 대기 분위기이다. 제1 반송실(401)의 내부에 제1 반송 기구(402)가 마련된다. 제1 반송 기구(402)는, 기판(10)을 보유 지지하는 암(403)을 포함하고, 레일(404)을 따라 주행한다. 레일(404)은, 캐리어 C의 배열 방향으로 연장되어 있다. 제1 반송실(401)에는, 게이트 밸브 G를 통해 제1 처리부(200)가 접속된다. 게이트 밸브 G는, 기판(10)의 반송 경로를 개폐한다. 게이트 밸브 G는, 기본적으로 반송 경로를 폐색하고 있고, 기판(10)의 통과 시에만 반송 경로를 개방한다.
또한, 반송부(400)는, 제2 반송실(411)과, 제2 반송 기구(412)를 갖는다. 제2 반송실(411)의 내부 분위기는 진공 분위기이다. 제2 반송실(411)의 내부에 제2 반송 기구(412)가 마련된다. 제2 반송 기구(412)는, 기판(10)을 보유 지지하는 암(413)을 포함하고, 암(413)은, 연직 방향 및 수평 방향으로 이동 가능하게, 또한 연직축 주위로 회전 가능하게 배치된다. 제2 반송실(411)에는, 다른 게이트 밸브 G를 통해 제2 처리부(300)와 제3 처리부(301)가 접속된다.
또한, 반송부(400)는, 제1 반송실(401)과 제2 반송실(411) 사이에, 로드 로크실(421)을 갖는다. 로드 로크실(421)의 내부 분위기는, 진공 분위기와 대기 분위기 사이에서 전환된다. 이에 의해, 제2 반송실(411)의 내부를 항상 진공 분위기로 유지할 수 있다. 또한, 제1 반송실(401)로부터 제2 반송실(411)에 가스가 유입되는 것을 억제할 수 있다. 제1 반송실(401)과 로드 로크실(421) 사이, 및 제2 반송실(411)과 로드 로크실(421) 사이에는, 게이트 밸브 G가 마련된다.
제어부(500)는, 예를 들어 컴퓨터이며, CPU(Central Processing Unit)(501)와, 메모리 등의 기억 매체(502)를 갖는다. 기억 매체(502)에는, 성막 장치(100)에 있어서 실행되는 각종 처리를 제어하는 프로그램이 저장된다. 제어부(500)는, 기억 매체(502)에 기억된 프로그램을 CPU(501)에 실행시킴으로써, 성막 장치(100)의 동작을 제어한다.
다음에, 성막 장치(100)의 동작에 대하여 설명한다. 우선, 제1 반송 기구(402)가, 캐리어 C로부터 기판(10)을 취출하고, 취출한 기판(10)을 제1 처리부(200)로 반송한다. 제1 처리부(200)는, 도 2의 S21 내지 S22를 실시한다. 즉, 제1 처리부(200)는, 제1 영역(A1) 및 제2 영역(A2) 중 제1 영역(A1)에 선택적으로 SAM(20)을 형성한다.
다음에, 제1 반송 기구(402)가, 제1 처리부(200)로부터 기판(10)을 취출하고, 제1 반송실(401)에서 기판(10)을 반송하면서, 기판(10)을 대기 분위기에 노출시킨다. 이에 의해, 도 2의 S23이 실시된다. 그 후, 제1 반송 기구(402)는, 기판(10)을 로드 로크실(421)로 반송하고, 로드 로크실(421)로부터 퇴출한다.
다음에, 로드 로크실(421)의 내부 분위기가 대기 분위기로부터 진공 분위기로 전환된다. 그 후, 제2 반송 기구(412)가, 로드 로크실(421)로부터 기판(10)을 취출하고, 취출한 기판(10)을 제2 처리부(300)로 반송한다.
다음에, 제2 처리부(300)가, 도 2의 S24를 실시한다. 즉, 제2 처리부(300)가, 제1 처리부(200)에 의해 형성된 SAM(20)을 개질한다. SAM(20)의 표면 밀도를 향상시킬 수 있어, SAM(20)의 블록 성능을 향상시킬 수 있다.
다음에, 제2 반송 기구(412)가, 제2 처리부(300)로부터 기판(10)을 취출하고, 취출한 기판(10)을 제3 처리부(301)로 반송한다. 이 동안, 기판(10)의 주변 분위기를 진공 분위기로 유지할 수 있어, 개질 후의 SAM(20)의 블록 성능의 저하를 억제할 수 있다.
다음에, 제3 처리부(301)는, 도 1의 S3을 실시한다. 즉, 제3 처리부(301)는, 제2 처리부(300)에 의해 개질된 SAM(20)을 사용하여, 제2 영역(A2)에 선택적으로 원하는 대상막(30)을 형성한다.
다음에, 제2 반송 기구(412)가, 제3 처리부(301)로부터 기판(10)을 취출하고, 취출한 기판(10)을 로드 로크실(421)로 반송하고, 로드 로크실(421)로부터 퇴출한다. 계속해서, 로드 로크실(421)의 내부 분위기가 진공 분위기로부터 대기 분위기로 전환된다. 그 후, 제1 반송 기구(402)가, 로드 로크실(421)로부터 기판(10)을 취출하고, 취출한 기판(10)을 캐리어 C에 수용한다.
또한, 성막 장치(100)의 구성은, 도 4에 도시하는 구성에 한정되지는 않는다. 예를 들어, 제1 처리부(200)는, 제1 반송실(401)에 인접 설치되어 있지 않고, 1개의 장치로서 별도 마련되어 있어도 된다. 후자의 경우, 기판(10)은, 제1 처리부(200)에서 처리된 후, 캐리어 C에 수용되고, 그 후 캐리어 C로부터 로드 로크실(421)로 반송된다.
다음에, 도 5를 참조하여, 제1 처리부(200)에 대하여 설명한다. 제1 처리부(200)는, 제1 처리 용기(210)와, 기판 보유 지지부(220)와, 제1 온도 조절기(230)와, 제2 온도 조절기(231)와, 제3 온도 조절기(232)와, 가스 공급 장치(240)와, 가스 배출 장치(250)를 갖는다. 제1 처리 용기(210)는, 기판(10)과 제1 처리액(22)의 양쪽을 수용한다. 기판 보유 지지부(220)는, 제1 처리 용기(210)의 내부에서 기판(10)을 보유 지지한다. 제1 온도 조절기(230)는, 제1 처리액(22)의 온도를 조절한다. 제2 온도 조절기(231)는, 기판(10)의 온도를 조절한다. 제3 온도 조절기(232)는, 제1 처리 용기(210)의 내벽면의 증기(23)에 접하는 부분의 온도를 조절한다. 가스 공급 장치(240)는, 제1 처리 용기(210)의 내부에 불활성 가스 등의 가스를 공급한다. 가스 배출 장치(250)는, 제1 처리 용기(210)의 내부로부터 가스를 배출한다.
제1 처리 용기(210)는, 기판(10)의 반입출구(212)를 갖는다. 반입출구(212)는, 제1 처리액(22)의 액면보다 높은 위치에 배치된다. 반입출구(212)에는, 반입출구(212)를 개폐하는 게이트 밸브 G가 마련된다. 게이트 밸브 G는, 기본적으로 반입출구(212)를 폐쇄하고 있고, 기판(10)이 반입출구(212)를 통과할 때 반입출구(212)를 개방한다. 반입출구(212)의 개방 시에, 제1 처리 용기(210)의 내부의 처리실(211)과, 제1 반송실(401)이 연통된다.
제1 처리 용기(210)는, 증기(23)의 통로를 개폐하는 개폐기(213)를 가져도 된다. 개폐기(213)가 통로를 개방하면, 제1 처리액(22)의 액면으로부터 기판(10)을 향하여 증기(23)가 흐르고, 기판(10)의 표면(10a)에 증기가 공급된다. 한편, 개폐기(213)가 통로를 폐색하면, 기판(10)으로의 증기(23)의 공급이 중단된다. 제1 처리 용기(210)에 대한 기판(10)의 반입출 시에, 개폐기(213)가 증기(23)의 통로를 폐쇄하고, 가스 배출 장치(250)를 사용하여 증기(23)를 배기하면서, 가스 공급 장치(240)로부터 Ar이나 N2 등의 불활성 가스를 공급하면, 제1 반송 기구(402)의 암(403)이 증기(23)에 노출되는 것을 억제할 수 있다.
기판 보유 지지부(220)는, 제1 처리 용기(210)의 내부에서, 기판(10)을 보유 지지한다. 기판(10)은, 제1 처리액(22)으로 젖지 않도록, 제1 처리액(22)의 액면의 상방에 배치된다. 기판 보유 지지부(220)는, 기판(10)의 표면(10a)을 위로 향하여, 기판(10)을 하방으로부터 수평으로 보유 지지한다. 기판 보유 지지부(220)는 매엽식이며, 1매의 기판(10)을 보유 지지한다. 또한, 기판 보유 지지부(220)는 배치식이어도 되며, 동시에 복수매의 기판(10)을 보유 지지해도 된다. 배치식의 기판 보유 지지부(220)는, 복수매의 기판(10)을, 연직 방향으로 간격을 두고 보유 지지해도 되고, 수평 방향으로 간격을 두고 보유 지지해도 된다.
제1 온도 조절기(230), 제2 온도 조절기(231) 및 제3 온도 조절기(232)는, 각각 예를 들어 전기 히터를 포함하며, 독립적으로 제어된다. 제1 온도 조절기(230)는, 예를 들어 제1 처리 용기(210)의 저벽 등에 매립되고, 저벽을 가열함으로써, 제1 처리액(22)을 원하는 온도로 가열한다. 또한, 제2 온도 조절기(231)는, 예를 들어 기판 보유 지지부(220)에 매립되고, 기판 보유 지지부(220)를 가열함으로써, 기판(10)을 원하는 온도로 가열한다. 또한, 제3 온도 조절기(232)는, 제1 처리 용기(210)의 측벽 및 천장 등에 매립되고, 측벽 및 천장을 가열함으로써, 그것들의 내벽면의 증기(23)와 접촉하는 부분을 원하는 온도로 가열한다.
또한, 제1 온도 조절기(230), 제2 온도 조절기(231) 및 제3 온도 조절기(232)는, 도 5에 도시하는 배치에 한정되지 않는다. 예를 들어, 제1 온도 조절기(230)는, 제1 처리액(22)의 내부에 침지되어도 된다. 또한, 제2 온도 조절기(231)는, 석영창을 통해 기판 보유 지지부(220)를 가열하는 램프를 포함해도 된다. 제3 온도 조절기(232)는, 제1 처리 용기(210)의 외부에 설치되어도 된다.
가스 공급 장치(240)와 가스 배출 장치(250)는, 기판(10)의 반입 시 또는 반출 시에, 제1 처리 용기(210)의 내부의 분위기를 조절하고, 제1 원료(21)의 퇴적시에 비하여, 증기(23)의 농도를 낮춘다. 제1 반송 기구(402)의 암(403)이 증기(23)에 노출되는 것을 억제할 수 있다.
제1 처리부(200)는, 제1 처리액(22)의 증기(23)를 기판(10)의 표면(10a)에 공급함으로써, 도 2의 S21을 실시한다. 또한, 제1 처리부(200)는, 가스 배출 장치(250)에 의해 기판(10)의 주변 분위기를 감압 분위기로 함과 함께, 제2 온도 조절기(231)로 기판(10)을 가열함으로써, 도 2의 S22를 실시한다.
또한, 제1 처리부(200)는, 도 2의 S22를 실시하기 위해, 도시하지 않은 노즐을 더 가져도 된다. 노즐은, 제1 원료(21)를 용해시키는 용매를, 기판(10)의 표면(10a)을 향하여 토출한다. 후술하는 도 6에 도시하는 제1 처리부(200)에 있어서도 마찬가지이다.
다음에, 도 6을 참조하여, 제1 처리부(200)의 변형예에 대하여 설명한다. 제1 처리부(200)는, 제1 처리 용기(210)와, 제2 처리 용기(215)와, 기판 보유 지지부(220)와, 제1 온도 조절기(230)와, 제2 온도 조절기(231)와, 제3 온도 조절기(232)와, 가스 공급 장치(240)와, 가스 배출 장치(250)를 갖는다. 제1 처리 용기(210)는 기판(10)을 수용하고, 제2 처리 용기(215)는 제1 처리액(22)을 수용한다. 이하, 본 변형예의 제1 처리부(200)와, 도 5의 제1 처리부(200)의 상위점에 대하여, 주로 설명한다.
제2 처리 용기(215)는, 제1 처리 용기(210)의 외부에 배치된다. 그 때문에, 기판(10)의 온도 T1과, 제1 처리액(22)의 온도 T0을 각각 제어하기 쉽다. 또한, 제1 처리 용기(210)의 내벽면의 온도 T2와, 제1 처리액(22)의 온도 T0을 각각 제어하기 쉽다. 제1 온도 조절기(230)는, 예를 들어 제2 처리 용기(215)의 저벽, 측벽 및 천장에 마련되고, 저벽, 측벽 및 천장을 가열함으로써, 제1 처리액(22)을 원하는 온도로 가열한다. 또한, 제1 온도 조절기(230)는, 제1 처리액(22)의 내부에 침지되어도 된다.
제1 처리부(200)는, 버블링 관(216)을 더 가져도 된다. 버블링 관(216)은, 질소 가스 또는 아르곤 가스 등의 불활성 가스를 제1 처리액(22)의 내부에 공급하여, 제1 처리액(22)의 내부에 기포를 형성한다. 제1 처리액(22)의 버블링에 의해, 증기(23)의 생성을 촉진할 수 있다. 증기(23)는, 배관(217)을 통해 제2 처리 용기(215)로부터 제1 처리 용기(210)로 보내진다. 배관(217)의 도중에는 개폐 밸브(218)가 마련되어도 된다.
다음에, 도 7을 참조하여, 제2 처리부(300)에 대하여 설명한다. 제2 처리부(300)는, 처리 용기(310)와, 기판 보유 지지부(320)와, 온도 조절기(330)와, 가스 공급 장치(340)와, 가스 배출 장치(350)를 갖는다. 처리 용기(310)는, 기판(10)을 수용한다. 기판 보유 지지부(320)는, 처리 용기(310)의 내부에서 기판(10)을 보유 지지한다. 온도 조절기(330)는, 기판(10)의 온도를 조절한다. 가스 공급 장치(340)는, 처리 용기(310)의 내부에 가스를 공급한다. 가스는, 제2 처리액의 증기를 포함한다. 가스 배출 장치(350)는, 처리 용기(310)의 내부로부터 가스를 배출한다.
처리 용기(310)는, 기판(10)의 반입출구(312)를 갖는다. 반입출구(312)에는, 반입출구(312)를 개폐하는 게이트 밸브 G가 마련된다. 게이트 밸브 G는, 기본적으로 반입출구(312)를 폐쇄하고 있고, 기판(10)이 반입출구(312)를 통과할 때 반입출구(312)를 개방한다. 반입출구(312)의 개방 시에, 처리 용기(310)의 내부의 처리실(311)과, 제2 반송실(411)이 연통된다.
기판 보유 지지부(320)는, 처리 용기(310)의 내부에서 기판(10)을 보유 지지한다. 기판 보유 지지부(320)는, 기판(10)의 표면(10a)을 위로 향하여, 기판(10)을 하방으로부터 수평으로 보유 지지한다. 기판 보유 지지부(320)는 매엽식이며, 1매의 기판(10)을 보유 지지한다. 또한, 기판 보유 지지부(320)는 배치식이어도 되며, 동시에 복수매의 기판(10)을 보유 지지해도 된다. 배치식의 기판 보유 지지부(320)는, 복수매의 기판(10)을, 연직 방향으로 간격을 두고 보유 지지해도 되고, 수평 방향으로 간격을 두고 보유 지지해도 된다.
온도 조절기(330)는, 기판(10)의 온도를 조절한다. 온도 조절기(330)는, 예를 들어 전기 히터를 포함한다. 온도 조절기(330)는, 예를 들어 기판 보유 지지부(320)에 매립되고, 기판 보유 지지부(320)를 가열함으로써, 기판(10)을 원하는 온도로 가열한다. 또한, 온도 조절기(330)는, 석영창을 통해 기판 보유 지지부(320)를 가열하는 램프를 포함해도 된다. 이 경우, 석영창이 퇴적물로 불투명해지는 것을 방지하기 위해, 기판 보유 지지부(320)와 석영창 사이에 아르곤 가스 등의 불활성 가스가 공급되어도 된다. 또한, 온도 조절기(330)는, 처리 용기(310)의 외부에 설치되며, 처리 용기(310)의 외부로부터 기판(10)의 온도를 조절해도 된다.
가스 공급 장치(340)는, 기판(10)에 대하여 미리 설정된 가스를 공급한다. 가스 공급 장치(340)는, 예를 들어 가스 공급관(341)을 통해 처리 용기(310)와 접속된다. 가스 공급 장치(340)는, 가스의 공급원과, 각 공급원으로부터 개별로 가스 공급관(341)까지 연장되는 개별 배관과, 개별 배관의 도중에 마련되는 개폐 밸브와, 개별 배관의 도중에 마련되는 유량 제어기를 갖는다. 개폐 밸브가 개별 배관을 개방하면, 공급원으로부터 가스 공급관(341)으로 가스가 공급된다. 그 공급량은 유량 제어기에 의해 제어된다. 한편, 개폐 밸브가 개별 배관을 폐쇄하면, 공급원으로부터 가스 공급관(341)으로의 가스의 공급이 정지된다.
가스 공급관(341)은, 가스 공급 장치(340)로부터 공급되는 가스를, 처리 용기(310)의 내부에 공급한다. 가스 공급관(341)은, 가스 공급 장치(340)로부터 공급되는 가스를, 예를 들어 샤워 헤드(342)에 공급한다. 샤워 헤드(342)는, 기판 보유 지지부(320)의 상방에 마련된다. 샤워 헤드(342)는, 내부에 공간(343)을 갖고, 공간(343)에 저류된 가스를 다수의 가스 토출 구멍(344)으로부터 연직 하방을 향하여 토출한다. 샤워상의 가스가, 기판(10)에 대하여 공급된다.
제2 처리부(300)는, 가스 공급 장치(340)와는 별도로, 가스 공급 장치(360)를 더 가져도 된다. 가스 공급 장치(340)는, 제2 처리액의 증기를, 샤워 헤드(342)를 통해 처리실(311)에 공급한다. 또한, 후술하는 바와 같이 제2 처리부(300)와 마찬가지로 제3 처리부(301)가 구성되는 경우, 제3 처리부(301)의 가스 공급 장치(340)는 TMA 등의 유기 금속 가스를 샤워 헤드(342)를 통해 처리실(311)에 공급한다. 한편, 가스 공급 장치(360)는, H2O, O2, O3 등의 산화 가스를, 샤워 헤드(362)를 통해 처리실(311)에 공급한다. 2개의 샤워 헤드(342, 362)는 따로따로 형성된다. 그 때문에, 이들의 공간(343, 363)에서의 유기 금속 가스와 산화 가스의 혼합을 억제할 수 있어, 이들의 공간(343, 363)에서의 파티클의 발생을 억제할 수 있다. 가스 공급 장치(360)는, 가스 공급관(361)을 통해 샤워 헤드(362)에 산화 가스를 공급한다. 산화 가스는, 샤워 헤드(362)의 내부의 공간(363)으로부터, 가스 토출 구멍(364)을 통과하여, 처리실(311)에 공급된다.
가스 배출 장치(350)는, 처리 용기(310)의 내부로부터 가스를 배출한다. 가스 배출 장치(350)는, 배기관(353)을 통해 처리 용기(310)와 접속된다. 가스 배출 장치(350)는, 진공 펌프 등의 배기원(351)과, 압력 제어기(352)를 갖는다. 배기원(351)을 작동시키면, 처리 용기(310)의 내부로부터 가스가 배출된다. 처리 용기(310)의 내부의 기압은, 압력 제어기(352)에 의해 제어된다.
또한, 제3 처리부(301)는, 제2 처리부(300)와 마찬가지로 구성되므로, 도시 및 설명을 생략한다. 제3 처리부(301)는, 제2 처리부(300)와는 달리, 제2 처리액의 증기 대신에, CVD 또는 ALD에서 사용되는 가스를 기판(10)의 표면(10a)에 공급하여, 대상막(30)을 형성한다.
<실시예 1 및 비교예 1 내지 2>
실시예 1에서는, 제1 처리액(22)을 사용한 SAM(20)의 형성과, 제2 처리액을 사용한 SAM(20)의 개질을 실시하였다. 제1 처리액(22)으로서 티올계 화합물을 1체적% 포함하는 용액을 사용한 것에 비해, 제2 처리액으로서는 티올계 화합물을 약 100체적% 포함하는 원액을 사용하였다. 한편, 비교예 1에서는, 원액을 사용한 SAM의 형성만을 실시하였다. 또한, 비교예 2에서는, 원액을 사용한 SAM(20)의 형성과, 원액을 사용한 SAM(20)의 개질을 실시하였다. 이하, 상세에 대하여 설명한다.
(실시예 1)
우선, 도 1의 S1에서는, 기판(10)으로서, Cu가 노출되는 제1 영역(A1)과, SiOC가 노출되는 제2 영역(A2)을 표면(10a)에 갖는 것을 준비하였다. SAM(20)의 선택 성막의 전처리로서, 기판(10)의 표면(10a)을 시트르산 1% 수용액에 의해 1분간 60℃에서 세정하였다. 또한, 제1 처리액(22)으로서, 제1 원료(21)인 CH3(CH2)5SH를 1체적%, 용매인 톨루엔을 99체적% 포함하는 용액을 준비하였다. 또한, 제2 처리액으로서, 제2 원료인 CH3(CH2)5SH를 약 100체적% 포함하는 원액을 준비하였다. 실시예 1에서는, 제2 처리액의 티올계 화합물과, 제1 처리액의 티올계 화합물은 동일한 것이었다.
다음에, 도 2의 S21에서는, 기판(10)과 제1 처리액(22)의 양쪽을 용기의 내부에 수용하고, 기판(10)을 제1 처리액(22)의 액면보다 상방에 배치하였다. 그 상태에서, 용기의 전체를 외측으로부터 히터로 균일하게 가열하였다. 가열 온도는 85℃, 가열 시간은 5분(300초)이었다. 이에 의해, 제1 처리액(22)의 증기(23)를 기판(10)의 표면(10a)에 공급하였다. 그 후, 주사 전자 현미경(SEM)으로 기판(10)의 표면(10a)을 관찰한바, 도 8에 도시하는 바와 같이, 제1 영역(A1)과 제2 영역(A2)의 양쪽에, SAM(20)의 제1 원료(21)의 퇴적이 확인되었다.
다음에, 도 2의 S22에서는, 기판(10)을 65℃의 톨루엔으로 세정하여, 기판(10)의 표면(10a)에 퇴적된, 표면(10a)에 미반응인 제1 원료(21)를 제거하였다. 그 후, 주사 전자 현미경(SEM)으로 기판(10)의 표면(10a)을 관찰한바, 도 9에 도시하는 바와 같이, 제1 영역(A1)에 선택적으로 SAM(20)이 형성된 것을 확인할 수 있었다. SAM(20)이 톨루엔으로 제거되지 않은 것은, 제1 원료(21)인 CH3(CH2)5SH와 Cu가 반응하여, CH3(CH2)5S-Cu의 결합이 생성되었기 때문이라고 추정된다.
또한, 기판(10)을 65℃의 톨루엔으로 세정하는 대신에, 상온의 톨루엔으로 세정한 경우, 도 10에 도시하는 바와 같이, 제2 영역(A2) 등에 미반응의 제1 원료(21)가 남아버렸다. 따라서, 미반응의 제1 원료(21)를 제거하는 데에는, 용매를 65℃ 이상으로 가열하는 것이 바람직한 것을 알 수 있다.
다음에, 도 2의 S23에서는, 기판(10)의 표면(10a)을 상온에서 5분간, 대기 분위기에 노출시켰다.
다음에, 도 2의 S24에서는, 도 7에 도시하는 처리 용기(310)의 내부에 기판(10)을 수용하고, 처리 용기(310)의 내부의 기압을 900Pa로 제어함과 함께, 기판(10)의 온도를 150℃로 제어하면서, 원액의 증기를 기판(10)의 표면(10a)에 1분간 공급하였다. 그 후, 주사 전자 현미경(SEM)으로 기판(10)의 표면(10a)을 관찰한바, 제1 영역(A1)에 선택적으로 SAM(20)이 형성된 것을 확인할 수 있었다.
마지막으로, 도 1의 S3에서는, ALD법으로 AlO막을 기판(10)의 표면(10a)에 퇴적하였다. 구체적으로는, 처리 용기의 내부의 기압을 400Pa로 제어함과 함께, 기판(10)의 온도를 120℃로 제어하면서, TMA 가스와 수증기를 교호로 기판(10)의 표면(10a)에 공급하는 것을 75회 반복하였다. 그 후, 주사 전자 현미경(SEM)으로 기판(10)의 표면(10a)을 관찰한바, 제2 영역(A2)에 선택적으로 AlO막이 형성된 것을 확인할 수 있었다. AlO막의 막 두께는 6nm였다.
(비교예 1)
비교예 1에서는, 도 2의 S21 내지 S24를 실시하는 대신에, 원액을 사용한 SAM의 형성만을 실시한 것 이외에, 실시예 1과 마찬가지로, 기판(10)의 처리를 실시하였다. 원액을 사용한 SAM의 형성은, 실시예 1의 S24와 동일한 조건에서 실시하였다. 원액은, 실시예 1의 원액과 동일하게, CH3(CH2)5SH를 100체적% 포함하는 것이었다.
(비교예 2)
비교예 2에서는, 도 2의 S21에서 용액을 사용하여 SAM을 형성하는 대신에, 원액을 사용하여 SAM을 형성한 것 이외에, 실시예 1과 마찬가지로, 기판(10)의 처리를 실시하였다. 원액을 사용한 SAM의 형성은, 실시예 1의 S24와 동일한 조건에서 실시하였다. 원액은, 실시예 1의 원액과 동일하게, CH3(CH2)5SH를 100체적% 포함하는 것이었다. 즉, 비교예 2에서는, 원액의 증기의 공급을, 대기 폭로를 사이에 두고 2회 실시하였다.
(평가 1)
도 11에, 실시예 1 및 비교예 1 내지 2에 대하여, AlO막의 성막 직후의 제1 영역(A1)의 표면 상태를 X선 광전자 분광(XPS) 장치로 측정한 데이터를 도시한다. 도 11로부터 명백한 바와 같이, 실시예 1에 따르면, 비교예 1 내지 2에 비하여, Al의 피크에 대한 Cu의 피크의 상대적인 강도가 강하여, AlO막의 성막이 저해되었음을 알 수 있다.
도 11로부터, 용액을 사용한 SAM(20)의 형성과, 원액을 사용한 SAM(20)의 개질을 실시하면, 원액을 사용한 SAM의 형성만을 실시하는 경우는 물론, 원액을 사용한 SAM의 형성과, 원액을 사용한 SAM의 개질을 실시하는 경우보다, SAM(20)의 블록 성능을 향상시킬 수 있는 것을 알 수 있다.
즉, 도 11로부터, 농도가 다른 제1 처리액(22)과 제2 처리액을 사용함으로써, SAM(20)의 블록 성능을 향상시킬 수 있는 것을 알 수 있다.
<실시예 2 및 비교예 3>
상기 실시예 1 외에, 하기의 실시예 2를 실시하여, 티올계 화합물의 주쇄의 카본수와, SAM의 블록 성능의 관계에 대하여 조사하였다. 또한, 하기의 실시예 2 외에, 하기의 비교예 3도 실시하였다.
(실시예 2)
실시예 2에서는, SAM(20)의 제1 원료(21)를 변경한 것 이외에, 실시예 1과 마찬가지로, 기판(10)의 처리를 실시하였다. 제1 처리액(22)으로서, 제1 원료(21)인 CH3(CH2)17SH를 1체적%, 용매인 톨루엔을 99체적% 포함하는 용액을 준비하였다. 또한, 제2 처리액으로서, 제2 원료인 CH3(CH2)17SH를 100체적% 포함하는 원액을 준비하였다. 실시예 2에서는, 제2 처리액의 티올계 화합물과, 제1 처리액의 티올계 화합물은 동일한 것이었다.
도 1의 S2 후이며 S3 전에, 주사 전자 현미경(SEM)으로 기판(10)의 표면(10a)을 관찰한바, 제1 영역(A1)에 선택적으로 SAM이 형성된 것을 확인할 수 있었다. 또한, 도 1의 S3 후에, 주사 전자 현미경(SEM)으로 기판(10)의 표면(10a)을 관찰한바, 제2 영역(A2)에 선택적으로 AlO막이 형성된 것을 확인할 수 있었다.
(비교예 3)
비교예 3에서는, 도 2의 S21 내지 S24를 실시하는 대신에, 원액을 사용한 SAM의 형성만을 실시한 것 이외에, 실시예 2와 마찬가지로, 기판(10)의 처리를 실시하였다. 원액을 사용한 SAM의 형성은, 실시예 2의 S24와 동일한 조건에서 실시하였다. 원액은, 실시예 2의 원액과 동일하게, CH3(CH2)17SH를 100체적% 포함하는 것이었다.
(평가 2)
도 12에, 실시예 1 내지 2 및 비교예 3에 대하여, AlO막의 성막 직후의 제1 영역(A1)의 표면 상태를 X선 광전자 분광(XPS) 장치로 측정한 데이터를 도시한다. 도 12로부터 명백한 바와 같이, 실시예 1에 따르면, 실시예 2에 비하여, Al의 피크에 대한 Cu의 피크의 상대적인 강도가 강하여, AlO막의 성막이 저해되었음을 알 수 있다. 따라서, 티올계 화합물의 주쇄의 탄소수가 10 이하이면, SAM(20)의 블록 성능을 향상시킬 수 있는 것을 알 수 있다.
또한, 도 12로부터 명백한 바와 같이, 실시예 2에 따르면, 비교예 3에 비하여, Al의 피크에 대한 Cu의 피크의 상대적인 강도가 강하여, AlO막의 성막이 저해되었음을 알 수 있다. 따라서, 용액을 사용한 SAM(20)의 형성과, 원액을 사용한 SAM(20)의 개질을 실시하면, 원액을 사용한 SAM의 형성만을 실시하는 경우보다, SAM(20)의 블록 성능을 향상시킬 수 있는 것을 알 수 있다.
<실시예 3 및 비교예 4>
실시예 3 및 비교예 4에서는, 실시예 1 등과는 달리, 도 2의 S21에서, 딥 코트법으로 제1 처리액(22)을 기판(10)의 표면(10a)에 도포하였다. 실시예 3에서는, 제1 처리액(22)을 사용한 SAM(20)의 형성과, 제2 처리액을 사용한 SAM(20)의 개질을 실시하였다. 한편, 비교예 4에서는, 제1 처리액(22)을 사용한 SAM(20)의 형성만을 실시하였다. 이하, 상세에 대하여 설명한다.
(실시예 3)
실시예 3에서는, 도 2의 S21에서 딥 코트법으로 제1 처리액(22)을 기판(10)의 표면(10a)에 도포한 것, 및 AlO막의 형성 시에, TMA 가스와 수증기를 교호로 기판(10)의 표면(10a)에 공급하는 것을 40회 반복한 것 이외에, 실시예 1과 마찬가지로, 기판(10)의 처리를 실시하였다.
딥 코트법에서는, 85℃에서 30분간, 기판(10)의 전체를 제1 처리액(22)에 침지하였다. 제1 처리액(22)은, 실시예 1의 제1 처리액(22)과 동일하게, CH3(CH2)5SH를 1체적%, 용매인 톨루엔을 99체적% 포함하는 용액이었다.
또한, 제2 처리액도, 실시예 1의 제2 처리액과 동일하게, CH3(CH2)5SH를 100체적% 포함하는 원액이었다. 실시예 3에서는, 제2 처리액의 티올계 화합물과, 제1 처리액의 티올계 화합물은 동일한 것이었다.
도 1의 S2 후이며 S3 전에, 주사 전자 현미경(SEM)으로 기판(10)의 표면(10a)을 관찰한바, 제1 영역(A1)에 선택적으로 SAM이 형성된 것을 확인할 수 있었다. 또한, 도 1의 S3 후에, 주사 전자 현미경(SEM)으로 기판(10)의 표면(10a)을 관찰한바, 제2 영역(A2)에 선택적으로 AlO막이 형성된 것을 확인할 수 있었다. AlO막의 막 두께는 3nm였다.
(비교예 4)
비교예 4에서는, 도 2의 S21 내지 S24를 실시하는 대신에, 용액을 사용한 SAM의 형성만을 실시한 것 이외에, 실시예 3과 마찬가지로, 기판(10)의 처리를 실시하였다. 용액을 사용한 SAM의 형성은, 실시예 3의 S21과 동일한 조건에서 실시하였다. 용액은, 실시예 3의 용액과 동일하게, CH3(CH2)5SH를 1체적%, 용매인 톨루엔을 99체적% 포함하는 것이었다.
(평가 3)
도 13에, 실시예 3 및 비교예 4에 대하여, AlO막의 성막 직후의 제1 영역(A1)의 표면 상태를 X선 광전자 분광(XPS) 장치로 측정한 데이터를 도시한다. 도 13으로부터 명백한 바와 같이, 실시예 3에 따르면, 비교예 4에 비하여, Al의 피크에 대한 Cu의 피크의 상대적인 강도가 강하여, AlO막의 성막이 저해되었음을 알 수 있다.
도 13으로부터, 도 2의 S21에서 딥 코트법으로 제1 처리액(22)을 기판(10)의 표면(10a)에 도포하는 경우라도, 제1 처리액(22)의 증기를 기판(10)의 표면(10a)에 공급하는 경우와 마찬가지의 경향이 얻어지는 것을 알 수 있다. 즉, 용액을 사용한 SAM(20)의 형성과, 원액을 사용한 SAM(20)의 개질을 실시하면, 용액을 사용한 SAM의 형성만을 실시하는 경우보다, SAM(20)의 블록 성능을 향상시킬 수 있다.
<실시예 4 및 비교예 5>
실시예 4에서는, 제1 처리액(22)을 사용한 SAM(20)의 형성과, 제2 처리액을 사용한 SAM(20)의 개질을 실시하였다. 제1 처리액(22)으로서 티올계 화합물을 1체적% 포함하는 용액을 사용한 것에 비해, 제2 처리액으로서는 티올계 화합물을 100체적% 포함하는 원액을 사용하였다. 한편, 비교예 5에서는, 원액을 사용한 SAM의 형성만을 실시하였다. 이하, 상세에 대하여 설명한다.
(실시예 4)
실시예 4에서는, AlO막의 형성 시에, TMA 가스와 수증기를 교호로 기판(10)의 표면(10a)에 공급하는 것을 80회 반복한 것 이외에, 실시예 3과 마찬가지로, 기판(10)의 처리를 실시하였다.
딥 코트법에서는, 85℃에서 30분간, 기판(10)의 전체를 제1 처리액(22)에 침지하였다. 제1 처리액(22)은, 실시예 3의 제1 처리액(22)과 동일하게, CH3(CH2)5SH를 1체적%, 용매인 톨루엔을 99체적% 포함하는 용액이었다.
또한, 제2 처리액도, 실시예 3의 제2 처리액과 동일하게, CH3(CH2)5SH를 100체적% 포함하는 원액이었다. 실시예 4에서는, 제2 처리액의 티올계 화합물과, 제1 처리액의 티올계 화합물은 동일한 것이었다.
도 1의 S2 후이며 S3 전에, 주사 전자 현미경(SEM)으로 기판(10)의 표면(10a)을 관찰한바, 제1 영역(A1)에 선택적으로 SAM이 형성된 것을 확인할 수 있었다. 또한, 도 1의 S3 후에, 주사 전자 현미경(SEM)으로 기판(10)의 표면(10a)을 관찰한바, 제2 영역(A2)에 선택적으로 AlO막이 형성된 것을 확인할 수 있었다. AlO막의 막 두께는 7nm였다.
(비교예 5)
비교예 5에서는, 도 2의 S21 내지 S24를 실시하는 대신에, 원액을 사용한 SAM의 형성만을 실시한 것 이외에, 실시예 4와 마찬가지로, 기판(10)의 처리를 실시하였다. 원액을 사용한 SAM의 형성은, 실시예 4의 S24와 동일한 조건에서 실시하였다. 원액은, 실시예 4의 원액과 동일하게, CH3(CH2)5SH를 약 100체적% 포함하는 것이었다.
(평가 4)
도 14에, 실시예 4 및 비교예 5에 대하여, AlO막의 성막 직후의 제1 영역(A1)의 표면 상태를 X선 광전자 분광(XPS) 장치로 측정한 데이터를 도시한다. 도 14로부터 명백한 바와 같이, 실시예 4에 따르면, 비교예 5에 비하여, Al의 피크에 대한 Cu의 피크의 상대적인 강도가 강하여, AlO막의 성막이 저해되었음을 알 수 있다.
도 14로부터, 도 2의 S21에서 딥 코트법으로 제1 처리액(22)을 기판(10)의 표면(10a)에 도포하는 경우라도, 제1 처리액(22)의 증기를 기판(10)의 표면(10a)에 공급하는 경우와 마찬가지의 경향이 얻어지는 것을 알 수 있다. 즉, 용액을 사용한 SAM(20)의 형성과, 원액을 사용한 SAM(20)의 개질을 실시하면, 원액을 사용한 SAM의 형성만을 실시하는 경우보다, SAM(20)의 블록 성능을 향상시킬 수 있다.
<실시예 5 및 비교예 6>
실시예 5 및 비교예 6에서는, 실시예 1 등과는 달리, 도 2의 S21에서, 스핀 코트법으로 제1 처리액(22)을 기판(10)의 표면(10a)에 도포하였다. 실시예 5에서는, 제1 처리액(22)을 사용한 SAM(20)의 형성과, 제2 처리액을 사용한 SAM(20)의 개질을 실시하였다. 한편, 비교예 6에서는, 제1 처리액(22)을 사용한 SAM(20)의 형성만을 실시하였다. 이하, 상세에 대하여 설명한다.
(실시예 5)
실시예 5에서는, 도 2의 S21에서 스핀 코트법으로 제1 처리액(22)을 기판(10)의 표면(10a)에 도포한 것, 및 제1 처리액(22)으로서, 제1 원료(21)인 CH3(CH2)17SH를 1체적%, 용매인 톨루엔을 99체적% 포함하는 용액을 준비한 것 이외에, 실시예 1과 마찬가지로, 기판(10)의 처리를 실시하였다.
스핀 코트법에서는, 기판(10)을 50rpm으로 회전시키면서, 기판(10)의 상면인 표면(10a)의 중심에 제1 처리액(22)을 적하하였다. 기판(10)의 온도는 27℃였다. 제1 처리액(22)은, 실시예 2의 제1 처리액(22)과 동일하게, 제1 원료(21)인 CH3(CH2)17SH를 1체적%, 용매인 톨루엔을 99체적% 포함하는 용액이었다.
또한, 제2 처리액은, 실시예 1의 제2 처리액과 동일하게, 제2 원료인 CH3(CH2)5SH를 100체적% 포함하는 원액이었다. 실시예 5에서는, 제2 처리액의 티올계 화합물과, 제1 처리액의 티올계 화합물은 다른 것이었다.
도 1의 S2 후이며 S3 전에, 주사 전자 현미경(SEM)으로 기판(10)의 표면(10a)을 관찰한바, 제1 영역(A1)에 선택적으로 SAM이 형성된 것을 확인할 수 있었다. 또한, 도 1의 S3 후에, 주사 전자 현미경(SEM)으로 기판(10)의 표면(10a)을 관찰한바, 제2 영역(A2)에 선택적으로 AlO막이 형성된 것을 확인할 수 있었다. AlO막의 막 두께는 3nm였다.
(비교예 6)
비교예 6에서는, 도 2의 S21 내지 S24를 실시하는 대신에, 용액을 사용한 SAM의 형성만을 실시한 것 이외에, 실시예 5와 마찬가지로, 기판(10)의 처리를 실시하였다. 용액을 사용한 SAM의 형성은, 실시예 5의 S21과 동일한 조건에서 실시하였다. 용액은, 실시예 5의 용액과 동일하게, 제1 원료(21)인 CH3(CH2)17SH를 1체적%, 용매인 톨루엔을 99체적% 포함하는 용액이었다.
(평가 5)
AlO막의 성막 후에, 주사 전자 현미경(SEM)으로 기판(10)의 표면(10a)을 관찰한바, 비교예 6에 따르면, 제2 영역(A2)뿐만 아니라 제1 영역(A1)에도 AlO막이 확인된 것에 비해, 실시예 5에 따르면, 제1 영역(A1)에 AlO막이 확인되지 않았다.
따라서, 도 2의 S21에서 스핀 코트법으로 제1 처리액(22)을 기판(10)의 표면(10a)에 도포하는 경우라도, 제1 처리액(22)의 증기를 기판(10)의 표면(10a)에 공급하는 경우와 마찬가지의 경향이 얻어지는 것을 알 수 있다. 즉, 용액을 사용한 SAM(20)의 형성과, 원액을 사용한 SAM(20)의 개질을 실시하면, 용액을 사용한 SAM의 형성만을 실시하는 경우보다, SAM(20)의 블록 성능을 향상시킬 수 있다.
이상, 본 개시에 관한 성막 방법 및 성막 장치의 실시 형태에 대하여 설명하였지만, 본 개시는 상기 실시 형태 등에 한정되지 않는다. 청구범위에 기재된 범주 내에서, 각종 변경, 수정, 치환, 부가, 삭제 및 조합이 가능하다. 그것들에 대해서도 당연히 본 개시의 기술적 범위에 속한다.
예를 들어, 제1 처리액(22)의 농도와, 제2 처리액의 농도의 대소 관계는 반대여도 된다. 즉, 제2 처리액의 농도는, 상기 실시 형태에서는 제1 처리액(22)의 농도보다 높지만, 낮아도 된다. 후자의 경우도, SAM(20)의 블록 성능을 향상시킬 수 있을 가능성이 있다.
본 출원은 2019년 12월 27일에 일본 특허청에 출원한 일본 특허 출원 제2019-239350호에 기초하는 우선권을 주장하는 것이며, 일본 특허 출원 제2019-239350호의 전체 내용을 본 출원에 원용한다.
10: 기판
10a: 표면
A1: 제1 영역
A2: 제2 영역
20: SAM(자기 조직화 단분자막)
21: 제1 원료
22: 제1 처리액
23: 증기
30: 대상막

Claims (12)

  1. 제1 재료가 노출되는 제1 영역, 및 상기 제1 재료와는 다른 제2 재료가 노출되는 제2 영역을 표면에 갖는 기판을 준비하는 것과,
    상기 제1 영역 및 상기 제2 영역 중 상기 제1 영역에 선택적으로 자기 조직화 단분자막을 형성하는 것과,
    상기 제1 영역에 형성된 상기 자기 조직화 단분자막을 사용하여, 상기 제1 영역 및 상기 제2 영역 중 상기 제2 영역에 원하는 대상막을 형성하는 것
    을 갖고,
    상기 자기 조직화 단분자막을 형성하는 것은,
    상기 자기 조직화 단분자막의 제1 원료를 포함하는 제1 처리액을 사용하여, 상기 제1 영역에 선택적으로 상기 자기 조직화 단분자막을 형성하는 것과,
    상기 제1 처리액과는 다른 농도로 상기 자기 조직화 단분자막의 제2 원료를 포함하는 제2 처리액을 사용하여, 상기 제1 처리액으로 형성된 상기 자기 조직화 단분자막을 개질하는 것
    을 포함하는, 성막 방법.
  2. 제1항에 있어서,
    상기 제1 처리액은, 상기 제1 원료와, 상기 제1 원료를 용해하는 용매를 포함하고,
    상기 제2 처리액에서 차지하는 상기 제2 원료의 농도는, 상기 제1 처리액에서 차지하는 상기 제1 원료의 농도보다도 높은, 성막 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 처리액을 사용하여 상기 자기 조직화 단분자막을 개질하는 것은, 상기 제2 처리액의 증기를 상기 기판의 상기 표면에 공급하는 것을 포함하는, 성막 방법.
  4. 제1 재료가 노출되는 제1 영역, 및 상기 제1 재료와는 다른 제2 재료가 노출되는 제2 영역을 표면에 갖는 기판을 준비하는 것과,
    상기 제1 영역 및 상기 제2 영역 중 상기 제1 영역에 선택적으로 자기 조직화 단분자막을 형성하는 것과,
    상기 제1 영역에 형성된 상기 자기 조직화 단분자막을 사용하여, 상기 제1 영역 및 상기 제2 영역 중 상기 제2 영역에 원하는 대상막을 형성하는 것
    을 갖고,
    상기 자기 조직화 단분자막을 형성하는 것은,
    상기 자기 조직화 단분자막의 제1 원료 및 용매를 포함하는 제1 처리액을 사용하여, 상기 제1 영역에 선택적으로 상기 자기 조직화 단분자막을 형성하는 것과,
    상기 자기 조직화 단분자막의 제2 원료인 고체의 증기를 상기 기판의 상기 표면에 공급하여, 상기 제1 처리액으로 형성된 상기 자기 조직화 단분자막을 개질하는 것
    을 포함하는, 성막 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 처리액을 사용하여 상기 제1 영역에 선택적으로 상기 자기 조직화 단분자막을 형성하는 것은, 상기 제1 처리액의 증기를 상기 기판의 상기 표면에 공급하는 것을 포함하는, 성막 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 처리액을 사용하여 상기 제1 영역에 선택적으로 상기 자기 조직화 단분자막을 형성하는 것은, 딥 코트법으로 상기 제1 처리액을 상기 기판의 상기 표면에 도포하는 것을 포함하는, 성막 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 처리액을 사용하여 상기 제1 영역에 선택적으로 상기 자기 조직화 단분자막을 형성하는 것은, 스핀 코트법으로 상기 제1 처리액을 상기 기판의 상기 표면에 도포하는 것을 포함하는, 성막 방법.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 제1 처리액을 사용하여 상기 제1 영역에 선택적으로 상기 자기 조직화 단분자막을 형성하는 것은, 상기 제1 처리액의 공급에 의해 상기 제1 원료를 상기 기판의 상기 표면에 퇴적하는 것과, 상기 표면에 퇴적된 상기 표면에 미반응인 상기 제1 원료를 제거하는 것을 포함하는, 성막 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 자기 조직화 단분자막을 형성하는 것은, 상기 제1 처리액을 사용한 상기 자기 조직화 단분자막의 형성 후, 상기 자기 조직화 단분자막의 개질 전에, 상기 기판의 상기 표면을 대기 분위기에 노출시키는 것을 더 포함하는, 성막 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 제1 영역의 상기 제1 재료는 금속 또는 반도체이고,
    상기 제2 영역의 상기 제2 재료는 절연 재료이고,
    상기 자기 조직화 단분자막의 상기 제1 원료 및 상기 제2 원료는 티올계 화합물인, 성막 방법.
  11. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 제1 영역의 상기 제1 재료는 절연 재료이고,
    상기 제2 영역의 상기 제2 재료는 금속 또는 반도체이고,
    상기 자기 조직화 단분자막의 상기 제1 원료 및 상기 제2 원료는 실란계 화합물인, 성막 방법.
  12. 제1 재료가 노출되는 제1 영역, 및 상기 제1 재료와는 다른 제2 재료가 노출되는 제2 영역을 표면에 갖는 기판 상에 원하는 대상막을 성막하는 성막 장치로서,
    자기 조직화 단분자막의 제1 원료를 포함하는 제1 처리액을 사용하여, 상기 제1 영역 및 상기 제2 영역 중 상기 제1 영역에 선택적으로 상기 자기 조직화 단분자막을 형성하는 제1 처리부와,
    상기 제1 처리액과는 다른 농도로 상기 자기 조직화 단분자막의 제2 원료를 포함하는 제2 처리액을 사용하여, 상기 제1 처리부에 의해 형성된 상기 자기 조직화 단분자막을 개질하는 제2 처리부와,
    상기 제2 처리부에 의해 개질된 상기 자기 조직화 단분자막을 사용하여, 상기 제1 영역 및 상기 제2 영역 중 상기 제2 영역에 원하는 대상막을 형성하는 제3 처리부와,
    상기 제1 처리부, 상기 제2 처리부, 및 상기 제3 처리부에 대하여, 상기 기판을 반송하는 반송부와,
    상기 제1 처리부, 상기 제2 처리부, 상기 제3 처리부, 및 상기 반송부를 제어하는 제어부
    를 구비하는, 성막 장치.
KR1020227024286A 2019-12-27 2020-12-14 성막 방법 및 성막 장치 KR102608036B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019239350A JP7257949B2 (ja) 2019-12-27 2019-12-27 成膜方法及び成膜装置
JPJP-P-2019-239350 2019-12-27
PCT/JP2020/046621 WO2021131873A1 (ja) 2019-12-27 2020-12-14 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
KR20220116244A true KR20220116244A (ko) 2022-08-22
KR102608036B1 KR102608036B1 (ko) 2023-11-30

Family

ID=76574535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227024286A KR102608036B1 (ko) 2019-12-27 2020-12-14 성막 방법 및 성막 장치

Country Status (4)

Country Link
US (1) US20230009551A1 (ko)
JP (1) JP7257949B2 (ko)
KR (1) KR102608036B1 (ko)
WO (1) WO2021131873A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023136081A1 (ja) * 2022-01-17 2023-07-20 富士フイルム株式会社 薬液、修飾基板の製造方法、積層体の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177283A (ja) * 2007-01-17 2008-07-31 Sharp Corp 有機薄膜の形成方法および有機薄膜形成装置
JP2009290187A (ja) 2008-05-27 2009-12-10 Toppan Printing Co Ltd 自己組織化単分子膜の形成方法及び構造体、電界効果型トランジスタ
KR20100107228A (ko) * 2009-03-25 2010-10-05 포항공과대학교 산학협력단 선택적 증착법을 이용한 반도체 소자의 콘택트 형성방법
JP2013520028A (ja) 2010-02-17 2013-05-30 エーエスエム アメリカ インコーポレイテッド 蒸着に対する反応部位の不活性化
KR20170034892A (ko) * 2014-07-24 2017-03-29 도쿄엘렉트론가부시키가이샤 유기 단분자막 형성 방법 및 표면 처리 방법
KR20170135760A (ko) * 2016-05-31 2017-12-08 도쿄엘렉트론가부시키가이샤 표면 처리에 의한 선택적 퇴적
JP2018512504A (ja) 2015-02-26 2018-05-17 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 自己組織化単分子膜を用いた選択的誘電体堆積のための方法
WO2019018379A1 (en) * 2017-07-18 2019-01-24 Applied Materials, Inc. METHODS OF DEPOSITING BLOCKING LAYERS ON METAL SURFACES
WO2019060413A1 (en) * 2017-09-19 2019-03-28 Applied Materials, Inc. METHODS FOR SELECTIVE DEPOSITION OF DIELECTRIC ON SILICON OXIDE

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177283A (ja) * 2007-01-17 2008-07-31 Sharp Corp 有機薄膜の形成方法および有機薄膜形成装置
JP2009290187A (ja) 2008-05-27 2009-12-10 Toppan Printing Co Ltd 自己組織化単分子膜の形成方法及び構造体、電界効果型トランジスタ
KR20100107228A (ko) * 2009-03-25 2010-10-05 포항공과대학교 산학협력단 선택적 증착법을 이용한 반도체 소자의 콘택트 형성방법
JP2013520028A (ja) 2010-02-17 2013-05-30 エーエスエム アメリカ インコーポレイテッド 蒸着に対する反応部位の不活性化
KR20170034892A (ko) * 2014-07-24 2017-03-29 도쿄엘렉트론가부시키가이샤 유기 단분자막 형성 방법 및 표면 처리 방법
JP2018512504A (ja) 2015-02-26 2018-05-17 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 自己組織化単分子膜を用いた選択的誘電体堆積のための方法
KR20170135760A (ko) * 2016-05-31 2017-12-08 도쿄엘렉트론가부시키가이샤 표면 처리에 의한 선택적 퇴적
WO2019018379A1 (en) * 2017-07-18 2019-01-24 Applied Materials, Inc. METHODS OF DEPOSITING BLOCKING LAYERS ON METAL SURFACES
WO2019060413A1 (en) * 2017-09-19 2019-03-28 Applied Materials, Inc. METHODS FOR SELECTIVE DEPOSITION OF DIELECTRIC ON SILICON OXIDE

Also Published As

Publication number Publication date
JP7257949B2 (ja) 2023-04-14
WO2021131873A1 (ja) 2021-07-01
US20230009551A1 (en) 2023-01-12
JP2021108336A (ja) 2021-07-29
KR102608036B1 (ko) 2023-11-30

Similar Documents

Publication Publication Date Title
WO2021132163A1 (ja) 成膜方法及び成膜装置
KR20210021050A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
WO2004027849A1 (ja) 半導体装置の製造方法および基板処理装置
KR102650949B1 (ko) 성막 방법 및 성막 장치
KR102651019B1 (ko) 성막 방법 및 성막 장치
KR102608036B1 (ko) 성막 방법 및 성막 장치
WO2020184284A1 (ja) 成膜方法および成膜装置
JP2022055462A (ja) 成膜方法及び成膜装置
WO2022059538A1 (ja) 成膜方法及び成膜装置
KR20230034350A (ko) 성막 방법 및 성막 장치
WO2020189509A1 (ja) 成膜方法および成膜装置
JP3915697B2 (ja) 成膜方法及び成膜装置
WO2023132245A1 (ja) 成膜方法及び成膜装置
WO2024090268A1 (ja) 成膜方法及び成膜装置
WO2023153284A1 (ja) 成膜方法及び成膜装置
WO2023022039A1 (ja) 成膜方法及び成膜装置
WO2021060092A1 (ja) 成膜方法及び成膜装置
WO2024090275A1 (ja) 成膜方法及び成膜装置
WO2024070696A1 (ja) 成膜方法及び成膜装置
JP2023136579A (ja) 成膜方法及び成膜装置
JP2006191151A (ja) 半導体装置の製造方法および基板処理装置
JP2023142601A (ja) 成膜方法及び成膜装置
JP2023142602A (ja) 成膜方法及び成膜装置
KR20240022988A (ko) 성막 방법 및 성막 장치
JP2024065012A (ja) 成膜方法及び成膜装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant