JPH077801B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH077801B2 JPH077801B2 JP25901287A JP25901287A JPH077801B2 JP H077801 B2 JPH077801 B2 JP H077801B2 JP 25901287 A JP25901287 A JP 25901287A JP 25901287 A JP25901287 A JP 25901287A JP H077801 B2 JPH077801 B2 JP H077801B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- insulating film
- film
- hole
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に係り、特に多層配線を
有する半導体装置の層間絶縁膜として、塗布により形成
された絶縁膜と、気相成長あるいはプラズマ気相成長に
より形成された膜とを積層し、スルーホールを形成する
製造方法に関する。
有する半導体装置の層間絶縁膜として、塗布により形成
された絶縁膜と、気相成長あるいはプラズマ気相成長に
より形成された膜とを積層し、スルーホールを形成する
製造方法に関する。
従来のこの種の半導体装置では、第６図に示すように、
まず半導体基板11上に、絶縁膜12、下層配線層13、第１
の層間絶縁膜14、塗布絶縁膜15、第２の層間絶縁膜16、
唯一のフォトレジスト17を順に形成する。ここで、塗布
絶縁膜15の他に層間絶縁膜14,16として、気相成長ある
いはプラズマ気相成長法により形成した絶縁膜を、単層
あるいは積層して用いており、スルーホール19を形成す
る際には、フォトレジスト17をマスクとして、この層間
膜を選択的に等方性、異方性のエッチングを組み合わせ
てエッチングし、その際にフォトレジスト17の表面部に
生じた炭化変質層18を除去するために、酸素プラズマに
さらし、低温にて酸化する方法が導入されている。その
方法は、従来のフォトエッチングや微細加工技術等によ
り、真空容器に半導体ウエハを入れ、一度排気して次に
酸素を低い圧力で流し、高周波の無電極放電を起こす。
このようして発生したグロー放電により、反応性に富む
酸素ラジカルが生成されるので、レジストはこのラジカ
ルにより室温で酸化され、炭酸ガスと水となって除去さ
れる。しかし、レジスト中に含まれる金属不純物やスル
ーホールエッチングの際に付着した不純物等は、ほとん
ど残留する為、通常はさらに剥離剤を100℃前後に加熱
し、除去する工程を行なっている。この剥離剤として
は、例えば石炭酸や四塩化エチレン、ジフロールベンゼ
ン、アルキルベルゼンスルホン酸等の混合溶媒である。
まず半導体基板11上に、絶縁膜12、下層配線層13、第１
の層間絶縁膜14、塗布絶縁膜15、第２の層間絶縁膜16、
唯一のフォトレジスト17を順に形成する。ここで、塗布
絶縁膜15の他に層間絶縁膜14,16として、気相成長ある
いはプラズマ気相成長法により形成した絶縁膜を、単層
あるいは積層して用いており、スルーホール19を形成す
る際には、フォトレジスト17をマスクとして、この層間
膜を選択的に等方性、異方性のエッチングを組み合わせ
てエッチングし、その際にフォトレジスト17の表面部に
生じた炭化変質層18を除去するために、酸素プラズマに
さらし、低温にて酸化する方法が導入されている。その
方法は、従来のフォトエッチングや微細加工技術等によ
り、真空容器に半導体ウエハを入れ、一度排気して次に
酸素を低い圧力で流し、高周波の無電極放電を起こす。
このようして発生したグロー放電により、反応性に富む
酸素ラジカルが生成されるので、レジストはこのラジカ
ルにより室温で酸化され、炭酸ガスと水となって除去さ
れる。しかし、レジスト中に含まれる金属不純物やスル
ーホールエッチングの際に付着した不純物等は、ほとん
ど残留する為、通常はさらに剥離剤を100℃前後に加熱
し、除去する工程を行なっている。この剥離剤として
は、例えば石炭酸や四塩化エチレン、ジフロールベンゼ
ン、アルキルベルゼンスルホン酸等の混合溶媒である。
前述した従来の製造方法を、層間絶縁膜として塗布によ
り形成された絶縁膜15と気相成長、プラズマ気相成長法
あるいはスパッタ法により形成された膜14を積層して形
成する半導体装置のスルーホール19形成工程にそのまま
適用した場合には、レジスト除去のために酸素プラズマ
中での酸化処理の際に、前記塗布により形成された絶縁
膜15が酸化されて膜が除去されたり、あるいは第６図に
示すように、酸化により膜15の性質が変わってしまっ
て、スルーホール側面部21に変質部が形成され、層間膜
としての信頼性を低下させたりする欠点がある。
り形成された絶縁膜15と気相成長、プラズマ気相成長法
あるいはスパッタ法により形成された膜14を積層して形
成する半導体装置のスルーホール19形成工程にそのまま
適用した場合には、レジスト除去のために酸素プラズマ
中での酸化処理の際に、前記塗布により形成された絶縁
膜15が酸化されて膜が除去されたり、あるいは第６図に
示すように、酸化により膜15の性質が変わってしまっ
て、スルーホール側面部21に変質部が形成され、層間膜
としての信頼性を低下させたりする欠点がある。
例えば、ポリイミド系の塗布絶縁膜15では、酸素プラズ
マ中でエッチングされてしまったり、膜表面が酸化によ
り、吸水性となり水分を吸着し、後工程で配線を腐触し
たりして、信頼性を低下させるなどの欠点がある。
マ中でエッチングされてしまったり、膜表面が酸化によ
り、吸水性となり水分を吸着し、後工程で配線を腐触し
たりして、信頼性を低下させるなどの欠点がある。
本発明の目的は、前記欠点が解決され、必要な部分の絶
縁膜が除去されたり、変質したりしないようにした半導
体装置の製造方法を提供することにある。
縁膜が除去されたり、変質したりしないようにした半導
体装置の製造方法を提供することにある。
本発明の特徴は、上下配線層間の層間絶縁膜の主表面上
に第１のフォトレジストを形成する工程と、前記第１の
フォトレジストをマスクにして前記層間絶縁膜にスルー
ホールをエッチングにより形成する工程と、前記スルー
ホール内を第２のフォトレジストで覆う工程と、しかる
後、前記スルーホールを形成するエッチングの際に前記
第１のフォトレジストの主表面部分に生じた炭化変質層
を酸素プラズマ中で除去する工程とを有する半導体装置
の製造方法にある。
に第１のフォトレジストを形成する工程と、前記第１の
フォトレジストをマスクにして前記層間絶縁膜にスルー
ホールをエッチングにより形成する工程と、前記スルー
ホール内を第２のフォトレジストで覆う工程と、しかる
後、前記スルーホールを形成するエッチングの際に前記
第１のフォトレジストの主表面部分に生じた炭化変質層
を酸素プラズマ中で除去する工程とを有する半導体装置
の製造方法にある。
次に本発明について図面を参照して説明する。
第１図乃至第４図は本発明の第１の実施例半導体装置の
製造方法を工程順に示す断面図である。まず第１図に示
す様に、半導体基板11上に絶縁膜12、下層配線層13が順
に形成されている。この絶縁膜12は、熱酸化膜や、気相
成長膜、PSG等であり、下層配線層13の金属としては、
アルミニウム、アルミニウム合金、又は高融点金属、あ
るいはシリサイド等が用いられる。次に、第１の層間絶
縁膜14が、気相成長法、プラズマ気相成長法あるいはス
パッタ法により、形成されている。例えば、5000Å厚程
度のCVDシリコン酸化（SiO2）膜、PSG膜、プラズマ窒化
膜、プラズマSiON膜、プラズマ酸化膜スパッタ酸化膜等
である。次に回転塗布法により、有機塗布膜；スピンオ
ングラスやシリコーンポリイミド等の塗布絶縁膜15を形
成する。この膜厚は、500Å乃至5000Å厚程度である。
製造方法を工程順に示す断面図である。まず第１図に示
す様に、半導体基板11上に絶縁膜12、下層配線層13が順
に形成されている。この絶縁膜12は、熱酸化膜や、気相
成長膜、PSG等であり、下層配線層13の金属としては、
アルミニウム、アルミニウム合金、又は高融点金属、あ
るいはシリサイド等が用いられる。次に、第１の層間絶
縁膜14が、気相成長法、プラズマ気相成長法あるいはス
パッタ法により、形成されている。例えば、5000Å厚程
度のCVDシリコン酸化（SiO2）膜、PSG膜、プラズマ窒化
膜、プラズマSiON膜、プラズマ酸化膜スパッタ酸化膜等
である。次に回転塗布法により、有機塗布膜；スピンオ
ングラスやシリコーンポリイミド等の塗布絶縁膜15を形
成する。この膜厚は、500Å乃至5000Å厚程度である。
次に、第２の層間絶縁膜16を、気相成長法、プラズマ気
相成長法、あるいはスパッタ法により形成する。例え
ば、5000Å厚程度のCVDSiO2膜、PSG膜、プラズマ窒化
膜、プラズマSiON膜、プラズマ酸化膜、スパッタ酸化膜
等である。次に、第１のフォトレジスト17をマスクとし
て、スルーホール19を形成する。エッチングは、（CF4
＋O2）ガスを用いる等方性のプラズマエッチ法、（CF4
＋H2）等のガスを用いるリアクティブイオンエッチ法な
どを組合せて行なう。このエッチング中に、フォトレジ
スト17の表面部分は、エッチヤングにアタックされて炭
化され、炭化変質層18が形成される。この炭化されたフ
ォトレジストは、有機溶剤主体の剥離剤を用いた剥離法
では、完全に除去されず、残ったままである。尚、第１
図は構造が従来例と同様であるので、本実施例に同図を
引用した。
相成長法、あるいはスパッタ法により形成する。例え
ば、5000Å厚程度のCVDSiO2膜、PSG膜、プラズマ窒化
膜、プラズマSiON膜、プラズマ酸化膜、スパッタ酸化膜
等である。次に、第１のフォトレジスト17をマスクとし
て、スルーホール19を形成する。エッチングは、（CF4
＋O2）ガスを用いる等方性のプラズマエッチ法、（CF4
＋H2）等のガスを用いるリアクティブイオンエッチ法な
どを組合せて行なう。このエッチング中に、フォトレジ
スト17の表面部分は、エッチヤングにアタックされて炭
化され、炭化変質層18が形成される。この炭化されたフ
ォトレジストは、有機溶剤主体の剥離剤を用いた剥離法
では、完全に除去されず、残ったままである。尚、第１
図は構造が従来例と同様であるので、本実施例に同図を
引用した。
次に、全面に回転塗布法により、第２のフォトレジスト
20、又はこのフォトレジストと酸素プラズマ中での灰化
速度が近い膜を形成し、第２図に示す様に、スルーホー
ル19を埋め込み、ほぼ平坦化する工程を行なう。
20、又はこのフォトレジストと酸素プラズマ中での灰化
速度が近い膜を形成し、第２図に示す様に、スルーホー
ル19を埋め込み、ほぼ平坦化する工程を行なう。
次に第３図に示す様に、酸素プラズマ中で前記第２のフ
ォトレジスト20の平坦部分と第１のフォトレジスト17表
面の炭化された部分とを灰化し、除去する工程を行な
う。
ォトレジスト20の平坦部分と第１のフォトレジスト17表
面の炭化された部分とを灰化し、除去する工程を行な
う。
本工程は、半導体ウエハ全面にわたりバラツキなく、か
つ再現性よく実施する必要があるため、通常のプラズマ
・アッシング装置を用いる場合には、灰化速度の管理を
充分にする必要がある。より望ましくは、枚葉型等の平
行平板型のプラズマ・エッチング装置をアッシング装置
として用いるのが良い。
つ再現性よく実施する必要があるため、通常のプラズマ
・アッシング装置を用いる場合には、灰化速度の管理を
充分にする必要がある。より望ましくは、枚葉型等の平
行平板型のプラズマ・エッチング装置をアッシング装置
として用いるのが良い。
次に、有機系のレジスト剥離剤により、残存している第
１のフォトレジスト17′と、第２のフォトレジスト20′
とを除去する。第４図は、本工程を終了した断面図であ
る。
１のフォトレジスト17′と、第２のフォトレジスト20′
とを除去する。第４図は、本工程を終了した断面図であ
る。
第５図は本発明の第２の実施例の半導体装置の製造方法
の一工程を示す断面図である。本実施例において、まず
前記第１の実施例と同様な第１図、第２図の工程を経る
が、同様なので、その説明は省略する。但し、第２のフ
ォトレジスト20等は、本実施例ではポジ型のフォトレジ
ストに限定する。さて、第２図の工程まで終了した後、
全面を露光して現像を行なう。露光量及び現像条件とし
て、第２のフォトレジスト20の表面部が除去可能で、か
つスルーホール19に埋め込まれた第２のフォトレジスト
20が残存しうる条件に定めて、第５図に示す半導体基板
が得られる。次に前記第１の実施例と同様に第３図、第
４図の工程を経る。
の一工程を示す断面図である。本実施例において、まず
前記第１の実施例と同様な第１図、第２図の工程を経る
が、同様なので、その説明は省略する。但し、第２のフ
ォトレジスト20等は、本実施例ではポジ型のフォトレジ
ストに限定する。さて、第２図の工程まで終了した後、
全面を露光して現像を行なう。露光量及び現像条件とし
て、第２のフォトレジスト20の表面部が除去可能で、か
つスルーホール19に埋め込まれた第２のフォトレジスト
20が残存しうる条件に定めて、第５図に示す半導体基板
が得られる。次に前記第１の実施例と同様に第３図、第
４図の工程を経る。
本第２の実施例では、露光により第２のフォトレジスト
20の平坦部を除去してから、ホトレジストの除去工程を
行なうので通常のレジスト・アッシング装置を使用した
場合でも、第３図以降の工程が再現性良く行なえる利点
がある。
20の平坦部を除去してから、ホトレジストの除去工程を
行なうので通常のレジスト・アッシング装置を使用した
場合でも、第３図以降の工程が再現性良く行なえる利点
がある。
この様にして、信頼度の高い塗布絶縁膜を使用した多層
配線構造の半導体装置が形成できる。
配線構造の半導体装置が形成できる。
従来例では、前述したように第１図の工程より直ちに第
６図の工程に進むために、塗布絶縁膜の側面部21が変質
してしまう。
６図の工程に進むために、塗布絶縁膜の側面部21が変質
してしまう。
即ち、本第２の実施例では、全主表面に第２のポジ型フ
ォトレジストを塗布により形成し、開孔部を埋め込み平
坦化した後、第２のレジストの表面部を除去可能な露光
量にて全面を露光して現像を行なった後、第１のフォト
レジスト表面の炭化変質層を灰化し除去する工程と、有
機系のレジスト剥離剤により残っている第１、第２のフ
ォトレジストを除去する工程を含む。
ォトレジストを塗布により形成し、開孔部を埋め込み平
坦化した後、第２のレジストの表面部を除去可能な露光
量にて全面を露光して現像を行なった後、第１のフォト
レジスト表面の炭化変質層を灰化し除去する工程と、有
機系のレジスト剥離剤により残っている第１、第２のフ
ォトレジストを除去する工程を含む。
以上第１、第２の実施例において、第１のフォトレジス
トをマスクとして、スルーホール部分となるべき層間絶
縁膜を選択的にエッチング除去した後に、第２のフォト
レジストを少なくとも前記スルーホール部分に埋め込み
主表面を平坦化した後に、酸素プラズマ中で前記第２の
フォトレジストのうち前記スルーホール部分を残して前
記第１のフォトレジストの主表面部分の炭化レジスト層
までを除去し、その際に前記塗布絶縁膜は前記酸素プラ
ズマにさらされない。即ち、前記第２のフォトレジスト
がこの膜を覆っているので、前記塗布絶縁膜が酸化され
るのを防止できる。
トをマスクとして、スルーホール部分となるべき層間絶
縁膜を選択的にエッチング除去した後に、第２のフォト
レジストを少なくとも前記スルーホール部分に埋め込み
主表面を平坦化した後に、酸素プラズマ中で前記第２の
フォトレジストのうち前記スルーホール部分を残して前
記第１のフォトレジストの主表面部分の炭化レジスト層
までを除去し、その際に前記塗布絶縁膜は前記酸素プラ
ズマにさらされない。即ち、前記第２のフォトレジスト
がこの膜を覆っているので、前記塗布絶縁膜が酸化され
るのを防止できる。
以上説明した様に、本発明は、層間絶縁膜として塗布に
より形成された絶縁膜15と気相成長法、プラズマ気相成
長法、あるいはスパッタ法により形成された膜14を積層
して形成する半導体装置のスルーホール19開孔後のプラ
ズマアッシング時にこのスルーホール19の側面部21に露
出した塗布絶縁膜15を酸素プラズマにさらすことなく、
レジストの除去が行なえるので、この塗布絶縁膜15が酸
化されて除去されたり、あるいは酸化により膜15の性質
が変化して吸水性となり、水分を吸着し、後工程で配線
を腐触したりして、信頼性を低下させるなどの恐れが全
くなくなるという効果がある。
より形成された絶縁膜15と気相成長法、プラズマ気相成
長法、あるいはスパッタ法により形成された膜14を積層
して形成する半導体装置のスルーホール19開孔後のプラ
ズマアッシング時にこのスルーホール19の側面部21に露
出した塗布絶縁膜15を酸素プラズマにさらすことなく、
レジストの除去が行なえるので、この塗布絶縁膜15が酸
化されて除去されたり、あるいは酸化により膜15の性質
が変化して吸水性となり、水分を吸着し、後工程で配線
を腐触したりして、信頼性を低下させるなどの恐れが全
くなくなるという効果がある。
第１図乃至第４図は本発明の第１の実施例の半導体装置
の製造方法を工程順に示す断面図、第５図は本発明の第
２の実施例の半導体装置の製造方法の一工程を示す断面
図、第６図は従来の半導体装置の製造方法の一工程を示
す断面図である。 11……半導体基板、12……絶縁膜、13……下層配線層、
14……第１の層間絶縁膜、15……塗布絶縁膜、16……第
２の層間絶縁膜、17……第１のフォトレジスト、18……
主表面の炭化変質層、19……スルーホール、20……第２
のフォトレジスト、21……塗布絶縁膜のスルーホール側
面部。
の製造方法を工程順に示す断面図、第５図は本発明の第
２の実施例の半導体装置の製造方法の一工程を示す断面
図、第６図は従来の半導体装置の製造方法の一工程を示
す断面図である。 11……半導体基板、12……絶縁膜、13……下層配線層、
14……第１の層間絶縁膜、15……塗布絶縁膜、16……第
２の層間絶縁膜、17……第１のフォトレジスト、18……
主表面の炭化変質層、19……スルーホール、20……第２
のフォトレジスト、21……塗布絶縁膜のスルーホール側
面部。
Claims (1)
- 【請求項１】上下配線層間の層間絶縁膜の主表面上に第
１のフォトレジストを形成する工程と、前記第１のフォ
トレジストをマスクにして前記層間絶縁膜にスルーホー
ルをエッチングにより形成する工程と、前記スルーホー
ル内を第２のフォトレジストで覆う工程と、しかる後、
前記スルーホールを形成するエッチングの際に前記第１
のフォトレジストの主表面部分に生じた炭化変質層を酸
素プラズマ中で除去する工程とを有することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25901287A JPH077801B2 (ja) | 1987-10-13 | 1987-10-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25901287A JPH077801B2 (ja) | 1987-10-13 | 1987-10-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01100946A JPH01100946A (ja) | 1989-04-19 |
| JPH077801B2 true JPH077801B2 (ja) | 1995-01-30 |
Family
ID=17328123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25901287A Expired - Lifetime JPH077801B2 (ja) | 1987-10-13 | 1987-10-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077801B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2537994B2 (ja) * | 1988-09-28 | 1996-09-25 | 松下電器産業株式会社 | スル―ホ―ルの形成方法 |
| US5070037A (en) * | 1989-08-31 | 1991-12-03 | Delco Electronics Corporation | Integrated circuit interconnect having dual dielectric intermediate layer |
| KR100312376B1 (ko) * | 1995-07-11 | 2003-08-06 | 주식회사 하이닉스반도체 | 반도체소자의금속층간절연막형성방법 |
| US6406836B1 (en) * | 1999-03-22 | 2002-06-18 | Axcelis Technologies, Inc. | Method of stripping photoresist using re-coating material |
| JP2004056123A (ja) * | 2000-02-23 | 2004-02-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2006303379A (ja) * | 2005-04-25 | 2006-11-02 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1987
- 1987-10-13 JP JP25901287A patent/JPH077801B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01100946A (ja) | 1989-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3353743B2 (ja) | 半導体装置とその製造方法 | |
| US5444023A (en) | Method of fabricating a semiconductor device having a multilayer wiring structure and using a fluorine compound-containing gas | |
| USRE39273E1 (en) | Hard masking method for forming patterned oxygen containing plasma etchable layer | |
| JP2003504693A (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
| JP3803523B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| JPH077801B2 (ja) | 半導体装置の製造方法 | |
| JPH07335748A (ja) | 半導体素子の製造方法 | |
| JPH10135210A (ja) | 半導体装置の多層配線形成方法 | |
| JP3959790B2 (ja) | 半導体装置の製造方法 | |
| JP2842405B2 (ja) | 半導体装置の製造方法 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JPH07176502A (ja) | 半導体装置の製造方法 | |
| JP2757618B2 (ja) | 半導体装置の製造方法 | |
| KR19990009557A (ko) | 배선 형성 방법 | |
| JP2882065B2 (ja) | 半導体装置の製造方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| JPS6058636A (ja) | 絶縁分離領域の形成方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JPH05109673A (ja) | 半導体装置の製造方法 | |
| JP2873759B2 (ja) | 半導体装置のウエットエッチング前処理方法 | |
| JPH05206083A (ja) | 半導体装置の製造方法 | |
| JPH04290460A (ja) | 半導体装置の製造方法 | |
| JPS6056295B2 (ja) | 半導体装置の製造方法 | |
| KR100198645B1 (ko) | 반도체 소자의 패턴 방법 |