JP2004266066A - Ｃｖｄ装置、半導体装置及びその製造方法 - Google Patents
Ｃｖｄ装置、半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004266066A JP2004266066A JP2003054008A JP2003054008A JP2004266066A JP 2004266066 A JP2004266066 A JP 2004266066A JP 2003054008 A JP2003054008 A JP 2003054008A JP 2003054008 A JP2003054008 A JP 2003054008A JP 2004266066 A JP2004266066 A JP 2004266066A
- Authority
- JP
- Japan
- Prior art keywords
- cvd
- chamber
- film
- substrate
- processed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】ＣＶＤ膜をエッチングした際にエッチング異常が発生することを抑制できる半導体装置及びその製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、Ａｌパッド９又は配線層を有する半導体基板に、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で前処理を行う工程と、Ａｌパッド９上又は前記配線層上にＴＥＯＳを用いたＣＶＤ法によりシリコン酸化膜１０を形成し、このシリコン酸化膜１０上にシリコン窒化膜１１をＣＶＤ法により形成する工程と、を具備する。このようにＣＶＤ法によりシリコン酸化膜を形成する前の半導体基板に前処理を行うことにより、半導体基板の最表面の有機成分や水分等を除去することができる。このため、その後の工程でシリコン酸化膜及びシリコン窒化膜をエッチングした際、エッチング異常の発生を抑制することができる。
【選択図】 図２
【解決手段】本発明に係る半導体装置の製造方法は、Ａｌパッド９又は配線層を有する半導体基板に、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で前処理を行う工程と、Ａｌパッド９上又は前記配線層上にＴＥＯＳを用いたＣＶＤ法によりシリコン酸化膜１０を形成し、このシリコン酸化膜１０上にシリコン窒化膜１１をＣＶＤ法により形成する工程と、を具備する。このようにＣＶＤ法によりシリコン酸化膜を形成する前の半導体基板に前処理を行うことにより、半導体基板の最表面の有機成分や水分等を除去することができる。このため、その後の工程でシリコン酸化膜及びシリコン窒化膜をエッチングした際、エッチング異常の発生を抑制することができる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＶＤ装置、半導体装置及びその製造方法に係わり、特に、ＣＶＤ膜をエッチングした際にエッチング異常が発生することを抑制できるＣＶＤ装置、半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
図４は、従来の半導体装置の製造方法を示す断面図である。
まず、半導体素子などが形成されたシリコン基板（図示せず）の上に絶縁膜１０１を形成する。次いで、この絶縁膜１０１の上にＡｌ合金膜をスパッタリングにより堆積し、このＡｌ合金膜をパターニングすることにより、絶縁膜１０１上にはＡｌ合金配線（図示せず）及びそれに繋げられたＡｌパッド１０２が形成される。
【０００３】
次いで、Ａｌパッド１０２、Ａｌ合金配線及び絶縁膜１０１の上にＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）を用いてプラズマＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法によりシリコン酸化膜１０３を堆積する。次いで、このシリコン酸化膜１０３の上にプラズマＣＶＤ法によりシリコン窒化膜１０４を堆積する。次いで、このシリコン窒化膜１０４の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、シリコン窒化膜１０４の上にはＡｌパッド１０２上に開口部を有するレジストパターンが形成される。
【０００４】
次いで、このレジストパターンをマスクとしてシリコン窒化膜１０４及びシリコン酸化膜１０３をエッチングすることにより、シリコン窒化膜及びシリコン酸化膜にはＡｌパッド上に位置する開口部１０４ａが形成され、Ａｌパッド１０２の表面が露出される。次いで、レジストパターンを除去する。
【０００５】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置の製造方法では、Ａｌパッド１０２を形成した後に、ウエハ表面に前処理を施すことなく、プラズマＣＶＤ法によりシリコン酸化膜及びシリコン窒化膜を形成している。このため、シリコン酸化膜１０３及びシリコン窒化膜１０４を形成する前のウエハの最表面は有機成分や水分等が付着した状態となっていることがある。この有機成分や水分等によって、後のシリコン窒化膜及びシリコン酸化膜をエッチングする工程で、エッチング異常が発生することがある。
【０００６】
つまり、図４に示すように、シリコン窒化膜１０４とシリコン酸化膜１０３の界面付近やＡｌパッドとシリコン窒化膜の界面付近にサイドエッチ１０５が発生することがある。このようにシリコン窒化膜及びシリコン酸化膜がサイドから内側にエッチングされると、後で行うＡｌパッドへのボンディング工程でＡｌパッドの強度が弱くなりボンディング剥がれが発生することがある。その結果、それに起因するチップ不良が発生することになる。
【０００７】
本発明は上記のような事情を考慮してなされたものであり、その目的は、ＣＶＤ膜をエッチングした際にエッチング異常が発生することを抑制できるＣＶＤ装置、半導体装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明に係るＣＶＤ装置は、ＣＶＤ成膜チャンバーと、
前記ＣＶＤ成膜チャンバーに接続され、被処理基板の搬送を行う搬送用チャンバーと、
前記搬送用チャンバーに接続され、ＣＶＤ成膜を行う前に被処理基板から有機物又は水を除去する前処理用チャンバーと、
を具備する。
【０００９】
本発明に係るＣＶＤ装置は、ＣＶＤ成膜チャンバーと、
前記ＣＶＤ成膜チャンバーに接続され、ＣＶＤ成膜を行う前に被処理基板から有機物又は水を除去する前処理用チャンバーと、
を具備する。
【００１０】
また、本発明に係るＣＶＤ装置において、前記前処理用チャンバーは、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で被処理基板に前処理を行うものであることも可能である。
また、本発明に係るＣＶＤ装置において、前記ＣＶＤ成膜チャンバーは、被処理基板上に絶縁膜を成膜するものであることも可能である。
【００１１】
本発明に係る半導体装置の製造方法は、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で被処理基板に前処理を行う工程と、
前記被処理基板上にＣＶＤ法により膜を形成する工程と、
を具備する。
【００１２】
上記半導体装置の製造方法によれば、ＣＶＤ法により膜を形成する前の被処理基板に、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で前処理を行うことにより、被処理基板の最表面の有機成分や水分等を除去することができる。このため、その後の工程で前記膜をエッチングした際、エッチング異常の発生を抑制することができる。
【００１３】
また、本発明に係る半導体装置の製造方法において、前記膜は、シリコン窒化膜又はシリコン酸化膜であることが好ましい。
【００１４】
本発明に係る半導体装置の製造方法は、電極パッド又は配線層を有する被処理基板に、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で前処理を行う工程と、
前記電極パッド上又は前記配線層上にＣＶＤ法によりシリコン酸化膜を形成する工程と、
を具備する。
【００１５】
また、本発明に係る半導体装置の製造方法においては、前記シリコン酸化膜を形成する工程の後に、前記シリコン酸化膜に、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で前処理を行う工程と、前記シリコン酸化膜上にＣＶＤ法によりシリコン窒化膜を形成する工程と、をさらに具備することも可能である。
【００１６】
また、本発明に係る半導体装置の製造方法において、前記シリコン窒化膜を形成する工程の後に、前記シリコン窒化膜及びシリコン酸化膜をエッチングすることにより、該シリコン窒化膜及びシリコン酸化膜に前記電極パッド上又は前記配線層上に位置する開口部を形成する工程をさらに具備することも可能である。
【００１７】
本発明に係る半導体装置の製造方法は、ＣＶＤ成膜チャンバーと、
前記ＣＶＤ成膜チャンバーに接続され、被処理基板の搬送を行う搬送用チャンバーと、
前記搬送用チャンバーに接続され、ＣＶＤ成膜を行う前に被処理基板から有機物又は水を除去する前処理用チャンバーと、を具備するＣＶＤ装置を用いた半導体装置の製造方法であって、
被処理基板を搬送用チャンバー内に挿入し、
前記被処理基板を前記搬送用チャンバーから前記前処理用チャンバー内に搬送し、
前記前処理用チャンバー内で、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で前記被処理基板に前処理を行い、
前記被処理基板を前記前処理用チャンバーから前記搬送用チャンバーに搬送し、
前記被処理基板を前記搬送用チャンバーから前記ＣＶＤ成膜チャンバーに搬送し、
前記ＣＶＤ成膜チャンバー内で、前記被処理基板上にＣＶＤ法により膜を形成する。
【００１８】
本発明に係る半導体装置の製造方法は、ＣＶＤ成膜チャンバーと、
前記ＣＶＤ成膜チャンバーに接続され、ＣＶＤ成膜を行う前に被処理基板から有機物又は水を除去する前処理用チャンバーと、を具備するＣＶＤ装置を用いた半導体装置の製造方法であって、
前記前処理用チャンバー内で、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で前記被処理基板に前処理を行い、
前記被処理基板を前記前処理用チャンバーから前記ＣＶＤ成膜チャンバーに搬送し、
前記ＣＶＤ成膜チャンバー内で、前記被処理基板上にＣＶＤ法により膜を形成する。
【００１９】
本発明に係る半導体装置は、前記の半導体装置の製造方法を用いて製造されたものである。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明に係る第１の実施の形態によるＣＶＤ装置を模式的に示す構成図である。
このＣＶＤ装置は、前処理用チャンバー（デガスチャンバー）１、第１〜第５のＣＶＤ成膜チャンバー２〜６及び搬送用チャンバー７を備えている。デガスチャンバー１及び第１〜第５のＣＶＤ成膜チャンバーそれぞれは搬送用チャンバー７に接続されている。
【００２１】
搬送用チャンバー７内には半導体基板などのウエハを搬送する搬送機構（図示せず）が配置されている。この搬送機構は、ウエハを搬送用チャンバー７内に挿入する工程、ウエハを搬送用チャンバー７からデガスチャンバー１に移動させる工程、ウエハをデガスチャンバー１から搬送用チャンバー７に移動させる工程、ウエハを搬送用チャンバー７から第１〜第５のＣＶＤ成膜チャンバー２〜６のうちのいずれかに移動させる工程、ウエハを第１〜第５のＣＶＤ成膜チャンバー２〜６のうちのいずれかから搬送用チャンバー７に移動させる工程、ウエハを搬送用チャンバー７から外部に取り出す工程などに用いるものである。なお、搬送機構の具体的な構成は公知の技術を用いる。
【００２２】
デガスチャンバー１、第１〜第５のＣＶＤ成膜チャンバー２〜６及び搬送用チャンバー７それぞれには真空ポンプなどの真空排気機構（図示せず）が接続されている。また、第１〜第５のＣＶＤ成膜チャンバー２〜６は、プラズマＣＶＤ法によりウエハにＣＶＤ膜を成膜する機構を備えており、この機構の具体的な構成は公知の技術を用いる。このＣＶＤ膜としては、種々の膜を適用することが可能であるが、例えばシリコン窒化膜やシリコン酸化膜などを適用することも可能である。
【００２３】
デガスチャンバー１は、ＣＶＤ成膜チャンバーにてＣＶＤ膜を成膜する前に、被処理基板としてのウエハ（半導体基板）の最表面から有機物又は水分などを除去する機構を有している。この機構は、デガスチャンバー内をアルゴンなどの不活性ガス雰囲気、圧力を１０−６Ｔｏｒｒ以上大気圧未満、温度を室温より高く４５０℃以下の条件にすることにより、デガスチャンバー１内に挿入されたウエハの最表面から有機物又は水分などを除去するものである。
【００２４】
尚、上記ＣＶＤ装置では、５つのＣＶＤ成膜チャンバー２〜６を備えているが、これに限定されるものではなく、１つ以上のＣＶＤ成膜チャンバーを備えていれば、ＣＶＤ成膜チャンバーの数を適宜変更することも可能である。
また、上記ＣＶＤ装置では、１つのデガスチャンバーを備えているが、これに限定されるものではなく、２つ以上のデガスチャンバーを備えていることも可能である。
【００２５】
次に、本実施の形態による半導体装置の製造方法について図２を参照しつつ説明する。図２（Ａ）〜（Ｃ）は、本実施の形態による半導体装置の製造方法を示す断面図である。
まず、図２（Ａ）に示すように、半導体素子などが形成されたシリコン基板（図示せず）の上にシリコン酸化膜などの絶縁膜８をＣＶＤ法により形成する。
【００２６】
次いで、この絶縁膜８の上にバリアメタル膜として例えばＴｉ膜（図示せず）をスパッタリングにより堆積し、このＴｉ膜上に導電膜として例えばＡｌ合金膜をスパッタリングにより堆積する。次いで、このＡｌ合金膜８の上に反射防止膜として例えばＴｉ膜（図示せず）及びＴｉＮ膜（図示せず）を順次スパッタリングにより堆積する。
【００２７】
次いで、この反射防止膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、Ａｌ合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして反射防止膜、Ａｌ合金膜及びバリアメタル膜をエッチングすることにより、絶縁膜８上にはＡｌ合金配線（図示せず）及びそれに繋げられたＡｌパッド（電極パッド）９が形成される。
【００２８】
次に、このシリコン基板（ウエハ）を図１に示すＣＶＤ装置の搬送用チャンバー７に挿入し、この搬送用チャンバー７からデガスチャンバー１に搬送機構によりウエハを移動させる。次いで、このデガスチャンバー１内をアルゴンなどの不活性ガス雰囲気、圧力を１０−６Ｔｏｒｒ以上大気圧未満、温度を室温より高く４５０℃以下の条件に調整し、この条件下でウエハを数十秒〜数分間保持する。このようにしてウエハの前処理を行うことにより、Ａｌパッド９、Ａｌ合金配線及び絶縁膜８を含む全表面の有機成分や水分等を除去することができる。
【００２９】
なお、上記のウエハの前処理における温度条件は、後のＣＶＤ成膜工程の温度とほぼ同一条件とすることが好ましく、３００〜４５０℃とすることが好ましい。このように温度条件を後のＣＶＤ成膜工程の温度とほぼ同一条件とする理由は、ほぼ同一条件の温度で前処理を行っておくことにより、後のＣＶＤ成膜工程での有機物や水分等の影響を低減することができるからである。
【００３０】
次いで、ウエハを図１に示すＣＶＤ装置においてデガスチャンバー１から搬送用チャンバー７に搬送機構により移動させ、搬送用チャンバー７から第１のＣＶＤ成膜チャンバー２にウエハを搬送機構により移動させる。次いで、Ａｌパッド９、Ａｌ合金配線及び絶縁膜８の上にＴＥＯＳを用いてプラズマＣＶＤ法によりシリコン酸化膜１０を堆積する。
【００３１】
次いで、ウエハを第１のＣＶＤ成膜チャンバー２から搬送用チャンバー７に搬送機構により移動させ、搬送用チャンバー７から第２のＣＶＤ成膜チャンバー３にウエハを搬送機構により移動させる。次いで、シリコン酸化膜１０の上にプラズマＣＶＤ法によりシリコン窒化膜１１を堆積する。このようにしてウエハを図２（Ａ）に示す状態にする。次いで、ウエハを第２のＣＶＤ成膜チャンバー３から搬送用チャンバー７に搬送機構により移動させ、搬送用チャンバー７から外部にウエハを取り出す。
【００３２】
この後、図２（Ｂ）に示すように、このシリコン窒化膜１１の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、シリコン窒化膜１１の上にはＡｌパッド８上に開口部を有するレジストパターン１２が形成される。次いで、このレジストパターン１２をマスクとしてシリコン窒化膜１１及びシリコン酸化膜１０をエッチングする。これにより、シリコン窒化膜１１及びシリコン酸化膜１０にはＡｌパッド９上に位置する開口部１１ａが形成され、Ａｌパッド９の表面が露出される。次いで、図２（Ｃ）に示すように、レジストパターン１２を除去する。
【００３３】
上記半導体装置の製造方法によれば、シリコン酸化膜及びシリコン窒化膜を成膜する前のウエハに前処理を行うことにより、Ａｌパッド９、Ａｌ合金配線及び絶縁膜８を含む全表面の有機成分や水分等を除去することができる。このため、その後の工程でＡｌパッドを含む全面上にシリコン酸化膜１０及びシリコン窒化膜１１をＣＶＤ法により堆積した際、下層から上層まで同質のＣＶＤ膜を成膜することができる。これにより、シリコン窒化膜１１及びシリコン酸化膜１０を図２（Ｂ）に示すようにエッチングした際、従来のようにシリコン窒化膜１１及びシリコン酸化膜１０がサイドから内側にエッチングされるようなエッチング異常の発生を抑制することができる。これにより、後で行うＡｌパッド９へのボンディング工程でＡｌパッド９の強度が弱くなることがなく、ボンディング剥がれが発生することを抑制できる。その結果、それに起因するチップ不良の発生を防止することができる。
【００３４】
尚、上記第１の実施の形態では、シリコン酸化膜及びシリコン窒化膜を成膜する前のウエハに前処理を行っているが、シリコン酸化膜及びシリコン窒化膜以外のＣＶＤ膜を成膜する前のウエハに前処理を行うことも可能であり、この場合もエッチング異常の発生の抑制という効果を得ることができる。
【００３５】
図３は、本発明に係る第２の実施の形態によるＣＶＤ装置を模式的に示す構成図であり、図１と同一部分には同一符号を付す。
このＣＶＤ装置は、前処理用チャンバー（デガスチャンバー）１及びＣＶＤ成膜チャンバー２を備えている。本ＣＶＤ装置は、第１の実施の形態のような搬送用チャンバーを有していないが、デガスチャンバー１からＣＶＤ成膜チャンバー２にウエハを搬送する搬送機構（図示せず）を有している。
【００３６】
デガスチャンバー１及びＣＶＤ成膜チャンバー２それぞれには真空ポンプなどの真空排気機構（図示せず）が接続されている。また、ＣＶＤ成膜チャンバー２は、プラズマＣＶＤ法によりウエハにＣＶＤ膜を成膜する機構を備えている。このＣＶＤ膜としては、種々の膜を適用することが可能であるが、例えばシリコン窒化膜やシリコン酸化膜などを適用することも可能である。
【００３７】
デガスチャンバー１は、第１の実施の形態と同様に、ＣＶＤ成膜チャンバー２にてＣＶＤ膜を成膜する前に、被処理基板としてのウエハ（半導体基板）の最表面から有機物又は水分などを除去する機構を有している。この機構は、デガスチャンバー内をアルゴンなどの不活性ガス雰囲気、圧力を１０−６Ｔｏｒｒ以上大気圧未満、温度を室温より高く４５０℃以下の条件にすることにより、デガスチャンバー１内に挿入されたウエハの最表面から有機物又は水分などを除去するものである。
【００３８】
次に、本実施の形態による半導体装置の製造方法について図２を参照しつつ説明するが、第１の実施の形態と同一部分の説明は省略する。
Ａｌパッド９が形成されたウエハを図３に示すＣＶＤ装置のデガスチャンバー１に挿入し、このデガスチャンバー１内をアルゴンなどの不活性ガス雰囲気、圧力を１０−６Ｔｏｒｒ以上大気圧未満、温度を室温より高く４５０℃以下の条件に調整し、この条件下でウエハを数十秒〜数分間保持する。このようにしてウエハの前処理を行うことにより、Ａｌパッド９、Ａｌ合金配線及び絶縁膜８を含む全表面の有機成分や水分等を除去することができる。
【００３９】
次いで、ウエハをデガスチャンバー１からＣＶＤ成膜チャンバー２に搬送機構により移動させる。次いで、Ａｌパッド９、Ａｌ合金配線及び絶縁膜８の上にＴＥＯＳを用いてプラズマＣＶＤ法によりシリコン酸化膜１０を堆積する。次いで、原料ガスや成膜条件などを変更し、ＣＶＤ成膜チャンバー２内で、シリコン酸化膜１０の上にプラズマＣＶＤ法によりシリコン窒化膜１１を堆積する。このようにしてウエハを図２（Ａ）に示す状態にする。次いで、ウエハをＣＶＤ成膜チャンバー２から外部に取り出す。
【００４０】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
尚、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【００４１】
また、上記第１及び第２の実施の形態では、本発明をＣＶＤ装置、半導体装置の製造方法に適用した例を示しているが、これに限定されるものではなく、本発明を半導体装置に適用することも可能である。例えば、第１又は第２の実施の形態による半導体装置の製造方法を用いて製造された半導体装置についても本発明の適用範囲に含まれる。
【図面の簡単な説明】
【図１】第１の実施の形態によるＣＶＤ装置を模式的に示す構成図。
【図２】本実施の形態による半導体装置の製造方法を示す断面図。
【図３】第２の実施の形態によるＣＶＤ装置を模式的に示す構成図。
【図４】従来の半導体装置の製造方法を示す断面図。
【符号の説明】
１…前処理用チャンバー（デガスチャンバー）、２〜６…第１〜第５のＣＶＤ成膜チャンバー、７…搬送用チャンバー、８，１０１…絶縁膜、９，１０２…Ａｌパッド、１０，１０３…シリコン酸化膜、１１，１０４…シリコン窒化膜、１１ａ，１０４ａ…開口部、１２…レジストパターン、１０５…サイドエッチ
【発明の属する技術分野】
本発明は、ＣＶＤ装置、半導体装置及びその製造方法に係わり、特に、ＣＶＤ膜をエッチングした際にエッチング異常が発生することを抑制できるＣＶＤ装置、半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
図４は、従来の半導体装置の製造方法を示す断面図である。
まず、半導体素子などが形成されたシリコン基板（図示せず）の上に絶縁膜１０１を形成する。次いで、この絶縁膜１０１の上にＡｌ合金膜をスパッタリングにより堆積し、このＡｌ合金膜をパターニングすることにより、絶縁膜１０１上にはＡｌ合金配線（図示せず）及びそれに繋げられたＡｌパッド１０２が形成される。
【０００３】
次いで、Ａｌパッド１０２、Ａｌ合金配線及び絶縁膜１０１の上にＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）を用いてプラズマＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法によりシリコン酸化膜１０３を堆積する。次いで、このシリコン酸化膜１０３の上にプラズマＣＶＤ法によりシリコン窒化膜１０４を堆積する。次いで、このシリコン窒化膜１０４の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、シリコン窒化膜１０４の上にはＡｌパッド１０２上に開口部を有するレジストパターンが形成される。
【０００４】
次いで、このレジストパターンをマスクとしてシリコン窒化膜１０４及びシリコン酸化膜１０３をエッチングすることにより、シリコン窒化膜及びシリコン酸化膜にはＡｌパッド上に位置する開口部１０４ａが形成され、Ａｌパッド１０２の表面が露出される。次いで、レジストパターンを除去する。
【０００５】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置の製造方法では、Ａｌパッド１０２を形成した後に、ウエハ表面に前処理を施すことなく、プラズマＣＶＤ法によりシリコン酸化膜及びシリコン窒化膜を形成している。このため、シリコン酸化膜１０３及びシリコン窒化膜１０４を形成する前のウエハの最表面は有機成分や水分等が付着した状態となっていることがある。この有機成分や水分等によって、後のシリコン窒化膜及びシリコン酸化膜をエッチングする工程で、エッチング異常が発生することがある。
【０００６】
つまり、図４に示すように、シリコン窒化膜１０４とシリコン酸化膜１０３の界面付近やＡｌパッドとシリコン窒化膜の界面付近にサイドエッチ１０５が発生することがある。このようにシリコン窒化膜及びシリコン酸化膜がサイドから内側にエッチングされると、後で行うＡｌパッドへのボンディング工程でＡｌパッドの強度が弱くなりボンディング剥がれが発生することがある。その結果、それに起因するチップ不良が発生することになる。
【０００７】
本発明は上記のような事情を考慮してなされたものであり、その目的は、ＣＶＤ膜をエッチングした際にエッチング異常が発生することを抑制できるＣＶＤ装置、半導体装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明に係るＣＶＤ装置は、ＣＶＤ成膜チャンバーと、
前記ＣＶＤ成膜チャンバーに接続され、被処理基板の搬送を行う搬送用チャンバーと、
前記搬送用チャンバーに接続され、ＣＶＤ成膜を行う前に被処理基板から有機物又は水を除去する前処理用チャンバーと、
を具備する。
【０００９】
本発明に係るＣＶＤ装置は、ＣＶＤ成膜チャンバーと、
前記ＣＶＤ成膜チャンバーに接続され、ＣＶＤ成膜を行う前に被処理基板から有機物又は水を除去する前処理用チャンバーと、
を具備する。
【００１０】
また、本発明に係るＣＶＤ装置において、前記前処理用チャンバーは、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で被処理基板に前処理を行うものであることも可能である。
また、本発明に係るＣＶＤ装置において、前記ＣＶＤ成膜チャンバーは、被処理基板上に絶縁膜を成膜するものであることも可能である。
【００１１】
本発明に係る半導体装置の製造方法は、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で被処理基板に前処理を行う工程と、
前記被処理基板上にＣＶＤ法により膜を形成する工程と、
を具備する。
【００１２】
上記半導体装置の製造方法によれば、ＣＶＤ法により膜を形成する前の被処理基板に、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で前処理を行うことにより、被処理基板の最表面の有機成分や水分等を除去することができる。このため、その後の工程で前記膜をエッチングした際、エッチング異常の発生を抑制することができる。
【００１３】
また、本発明に係る半導体装置の製造方法において、前記膜は、シリコン窒化膜又はシリコン酸化膜であることが好ましい。
【００１４】
本発明に係る半導体装置の製造方法は、電極パッド又は配線層を有する被処理基板に、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で前処理を行う工程と、
前記電極パッド上又は前記配線層上にＣＶＤ法によりシリコン酸化膜を形成する工程と、
を具備する。
【００１５】
また、本発明に係る半導体装置の製造方法においては、前記シリコン酸化膜を形成する工程の後に、前記シリコン酸化膜に、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で前処理を行う工程と、前記シリコン酸化膜上にＣＶＤ法によりシリコン窒化膜を形成する工程と、をさらに具備することも可能である。
【００１６】
また、本発明に係る半導体装置の製造方法において、前記シリコン窒化膜を形成する工程の後に、前記シリコン窒化膜及びシリコン酸化膜をエッチングすることにより、該シリコン窒化膜及びシリコン酸化膜に前記電極パッド上又は前記配線層上に位置する開口部を形成する工程をさらに具備することも可能である。
【００１７】
本発明に係る半導体装置の製造方法は、ＣＶＤ成膜チャンバーと、
前記ＣＶＤ成膜チャンバーに接続され、被処理基板の搬送を行う搬送用チャンバーと、
前記搬送用チャンバーに接続され、ＣＶＤ成膜を行う前に被処理基板から有機物又は水を除去する前処理用チャンバーと、を具備するＣＶＤ装置を用いた半導体装置の製造方法であって、
被処理基板を搬送用チャンバー内に挿入し、
前記被処理基板を前記搬送用チャンバーから前記前処理用チャンバー内に搬送し、
前記前処理用チャンバー内で、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で前記被処理基板に前処理を行い、
前記被処理基板を前記前処理用チャンバーから前記搬送用チャンバーに搬送し、
前記被処理基板を前記搬送用チャンバーから前記ＣＶＤ成膜チャンバーに搬送し、
前記ＣＶＤ成膜チャンバー内で、前記被処理基板上にＣＶＤ法により膜を形成する。
【００１８】
本発明に係る半導体装置の製造方法は、ＣＶＤ成膜チャンバーと、
前記ＣＶＤ成膜チャンバーに接続され、ＣＶＤ成膜を行う前に被処理基板から有機物又は水を除去する前処理用チャンバーと、を具備するＣＶＤ装置を用いた半導体装置の製造方法であって、
前記前処理用チャンバー内で、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で前記被処理基板に前処理を行い、
前記被処理基板を前記前処理用チャンバーから前記ＣＶＤ成膜チャンバーに搬送し、
前記ＣＶＤ成膜チャンバー内で、前記被処理基板上にＣＶＤ法により膜を形成する。
【００１９】
本発明に係る半導体装置は、前記の半導体装置の製造方法を用いて製造されたものである。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明に係る第１の実施の形態によるＣＶＤ装置を模式的に示す構成図である。
このＣＶＤ装置は、前処理用チャンバー（デガスチャンバー）１、第１〜第５のＣＶＤ成膜チャンバー２〜６及び搬送用チャンバー７を備えている。デガスチャンバー１及び第１〜第５のＣＶＤ成膜チャンバーそれぞれは搬送用チャンバー７に接続されている。
【００２１】
搬送用チャンバー７内には半導体基板などのウエハを搬送する搬送機構（図示せず）が配置されている。この搬送機構は、ウエハを搬送用チャンバー７内に挿入する工程、ウエハを搬送用チャンバー７からデガスチャンバー１に移動させる工程、ウエハをデガスチャンバー１から搬送用チャンバー７に移動させる工程、ウエハを搬送用チャンバー７から第１〜第５のＣＶＤ成膜チャンバー２〜６のうちのいずれかに移動させる工程、ウエハを第１〜第５のＣＶＤ成膜チャンバー２〜６のうちのいずれかから搬送用チャンバー７に移動させる工程、ウエハを搬送用チャンバー７から外部に取り出す工程などに用いるものである。なお、搬送機構の具体的な構成は公知の技術を用いる。
【００２２】
デガスチャンバー１、第１〜第５のＣＶＤ成膜チャンバー２〜６及び搬送用チャンバー７それぞれには真空ポンプなどの真空排気機構（図示せず）が接続されている。また、第１〜第５のＣＶＤ成膜チャンバー２〜６は、プラズマＣＶＤ法によりウエハにＣＶＤ膜を成膜する機構を備えており、この機構の具体的な構成は公知の技術を用いる。このＣＶＤ膜としては、種々の膜を適用することが可能であるが、例えばシリコン窒化膜やシリコン酸化膜などを適用することも可能である。
【００２３】
デガスチャンバー１は、ＣＶＤ成膜チャンバーにてＣＶＤ膜を成膜する前に、被処理基板としてのウエハ（半導体基板）の最表面から有機物又は水分などを除去する機構を有している。この機構は、デガスチャンバー内をアルゴンなどの不活性ガス雰囲気、圧力を１０−６Ｔｏｒｒ以上大気圧未満、温度を室温より高く４５０℃以下の条件にすることにより、デガスチャンバー１内に挿入されたウエハの最表面から有機物又は水分などを除去するものである。
【００２４】
尚、上記ＣＶＤ装置では、５つのＣＶＤ成膜チャンバー２〜６を備えているが、これに限定されるものではなく、１つ以上のＣＶＤ成膜チャンバーを備えていれば、ＣＶＤ成膜チャンバーの数を適宜変更することも可能である。
また、上記ＣＶＤ装置では、１つのデガスチャンバーを備えているが、これに限定されるものではなく、２つ以上のデガスチャンバーを備えていることも可能である。
【００２５】
次に、本実施の形態による半導体装置の製造方法について図２を参照しつつ説明する。図２（Ａ）〜（Ｃ）は、本実施の形態による半導体装置の製造方法を示す断面図である。
まず、図２（Ａ）に示すように、半導体素子などが形成されたシリコン基板（図示せず）の上にシリコン酸化膜などの絶縁膜８をＣＶＤ法により形成する。
【００２６】
次いで、この絶縁膜８の上にバリアメタル膜として例えばＴｉ膜（図示せず）をスパッタリングにより堆積し、このＴｉ膜上に導電膜として例えばＡｌ合金膜をスパッタリングにより堆積する。次いで、このＡｌ合金膜８の上に反射防止膜として例えばＴｉ膜（図示せず）及びＴｉＮ膜（図示せず）を順次スパッタリングにより堆積する。
【００２７】
次いで、この反射防止膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、Ａｌ合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして反射防止膜、Ａｌ合金膜及びバリアメタル膜をエッチングすることにより、絶縁膜８上にはＡｌ合金配線（図示せず）及びそれに繋げられたＡｌパッド（電極パッド）９が形成される。
【００２８】
次に、このシリコン基板（ウエハ）を図１に示すＣＶＤ装置の搬送用チャンバー７に挿入し、この搬送用チャンバー７からデガスチャンバー１に搬送機構によりウエハを移動させる。次いで、このデガスチャンバー１内をアルゴンなどの不活性ガス雰囲気、圧力を１０−６Ｔｏｒｒ以上大気圧未満、温度を室温より高く４５０℃以下の条件に調整し、この条件下でウエハを数十秒〜数分間保持する。このようにしてウエハの前処理を行うことにより、Ａｌパッド９、Ａｌ合金配線及び絶縁膜８を含む全表面の有機成分や水分等を除去することができる。
【００２９】
なお、上記のウエハの前処理における温度条件は、後のＣＶＤ成膜工程の温度とほぼ同一条件とすることが好ましく、３００〜４５０℃とすることが好ましい。このように温度条件を後のＣＶＤ成膜工程の温度とほぼ同一条件とする理由は、ほぼ同一条件の温度で前処理を行っておくことにより、後のＣＶＤ成膜工程での有機物や水分等の影響を低減することができるからである。
【００３０】
次いで、ウエハを図１に示すＣＶＤ装置においてデガスチャンバー１から搬送用チャンバー７に搬送機構により移動させ、搬送用チャンバー７から第１のＣＶＤ成膜チャンバー２にウエハを搬送機構により移動させる。次いで、Ａｌパッド９、Ａｌ合金配線及び絶縁膜８の上にＴＥＯＳを用いてプラズマＣＶＤ法によりシリコン酸化膜１０を堆積する。
【００３１】
次いで、ウエハを第１のＣＶＤ成膜チャンバー２から搬送用チャンバー７に搬送機構により移動させ、搬送用チャンバー７から第２のＣＶＤ成膜チャンバー３にウエハを搬送機構により移動させる。次いで、シリコン酸化膜１０の上にプラズマＣＶＤ法によりシリコン窒化膜１１を堆積する。このようにしてウエハを図２（Ａ）に示す状態にする。次いで、ウエハを第２のＣＶＤ成膜チャンバー３から搬送用チャンバー７に搬送機構により移動させ、搬送用チャンバー７から外部にウエハを取り出す。
【００３２】
この後、図２（Ｂ）に示すように、このシリコン窒化膜１１の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、シリコン窒化膜１１の上にはＡｌパッド８上に開口部を有するレジストパターン１２が形成される。次いで、このレジストパターン１２をマスクとしてシリコン窒化膜１１及びシリコン酸化膜１０をエッチングする。これにより、シリコン窒化膜１１及びシリコン酸化膜１０にはＡｌパッド９上に位置する開口部１１ａが形成され、Ａｌパッド９の表面が露出される。次いで、図２（Ｃ）に示すように、レジストパターン１２を除去する。
【００３３】
上記半導体装置の製造方法によれば、シリコン酸化膜及びシリコン窒化膜を成膜する前のウエハに前処理を行うことにより、Ａｌパッド９、Ａｌ合金配線及び絶縁膜８を含む全表面の有機成分や水分等を除去することができる。このため、その後の工程でＡｌパッドを含む全面上にシリコン酸化膜１０及びシリコン窒化膜１１をＣＶＤ法により堆積した際、下層から上層まで同質のＣＶＤ膜を成膜することができる。これにより、シリコン窒化膜１１及びシリコン酸化膜１０を図２（Ｂ）に示すようにエッチングした際、従来のようにシリコン窒化膜１１及びシリコン酸化膜１０がサイドから内側にエッチングされるようなエッチング異常の発生を抑制することができる。これにより、後で行うＡｌパッド９へのボンディング工程でＡｌパッド９の強度が弱くなることがなく、ボンディング剥がれが発生することを抑制できる。その結果、それに起因するチップ不良の発生を防止することができる。
【００３４】
尚、上記第１の実施の形態では、シリコン酸化膜及びシリコン窒化膜を成膜する前のウエハに前処理を行っているが、シリコン酸化膜及びシリコン窒化膜以外のＣＶＤ膜を成膜する前のウエハに前処理を行うことも可能であり、この場合もエッチング異常の発生の抑制という効果を得ることができる。
【００３５】
図３は、本発明に係る第２の実施の形態によるＣＶＤ装置を模式的に示す構成図であり、図１と同一部分には同一符号を付す。
このＣＶＤ装置は、前処理用チャンバー（デガスチャンバー）１及びＣＶＤ成膜チャンバー２を備えている。本ＣＶＤ装置は、第１の実施の形態のような搬送用チャンバーを有していないが、デガスチャンバー１からＣＶＤ成膜チャンバー２にウエハを搬送する搬送機構（図示せず）を有している。
【００３６】
デガスチャンバー１及びＣＶＤ成膜チャンバー２それぞれには真空ポンプなどの真空排気機構（図示せず）が接続されている。また、ＣＶＤ成膜チャンバー２は、プラズマＣＶＤ法によりウエハにＣＶＤ膜を成膜する機構を備えている。このＣＶＤ膜としては、種々の膜を適用することが可能であるが、例えばシリコン窒化膜やシリコン酸化膜などを適用することも可能である。
【００３７】
デガスチャンバー１は、第１の実施の形態と同様に、ＣＶＤ成膜チャンバー２にてＣＶＤ膜を成膜する前に、被処理基板としてのウエハ（半導体基板）の最表面から有機物又は水分などを除去する機構を有している。この機構は、デガスチャンバー内をアルゴンなどの不活性ガス雰囲気、圧力を１０−６Ｔｏｒｒ以上大気圧未満、温度を室温より高く４５０℃以下の条件にすることにより、デガスチャンバー１内に挿入されたウエハの最表面から有機物又は水分などを除去するものである。
【００３８】
次に、本実施の形態による半導体装置の製造方法について図２を参照しつつ説明するが、第１の実施の形態と同一部分の説明は省略する。
Ａｌパッド９が形成されたウエハを図３に示すＣＶＤ装置のデガスチャンバー１に挿入し、このデガスチャンバー１内をアルゴンなどの不活性ガス雰囲気、圧力を１０−６Ｔｏｒｒ以上大気圧未満、温度を室温より高く４５０℃以下の条件に調整し、この条件下でウエハを数十秒〜数分間保持する。このようにしてウエハの前処理を行うことにより、Ａｌパッド９、Ａｌ合金配線及び絶縁膜８を含む全表面の有機成分や水分等を除去することができる。
【００３９】
次いで、ウエハをデガスチャンバー１からＣＶＤ成膜チャンバー２に搬送機構により移動させる。次いで、Ａｌパッド９、Ａｌ合金配線及び絶縁膜８の上にＴＥＯＳを用いてプラズマＣＶＤ法によりシリコン酸化膜１０を堆積する。次いで、原料ガスや成膜条件などを変更し、ＣＶＤ成膜チャンバー２内で、シリコン酸化膜１０の上にプラズマＣＶＤ法によりシリコン窒化膜１１を堆積する。このようにしてウエハを図２（Ａ）に示す状態にする。次いで、ウエハをＣＶＤ成膜チャンバー２から外部に取り出す。
【００４０】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
尚、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【００４１】
また、上記第１及び第２の実施の形態では、本発明をＣＶＤ装置、半導体装置の製造方法に適用した例を示しているが、これに限定されるものではなく、本発明を半導体装置に適用することも可能である。例えば、第１又は第２の実施の形態による半導体装置の製造方法を用いて製造された半導体装置についても本発明の適用範囲に含まれる。
【図面の簡単な説明】
【図１】第１の実施の形態によるＣＶＤ装置を模式的に示す構成図。
【図２】本実施の形態による半導体装置の製造方法を示す断面図。
【図３】第２の実施の形態によるＣＶＤ装置を模式的に示す構成図。
【図４】従来の半導体装置の製造方法を示す断面図。
【符号の説明】
１…前処理用チャンバー（デガスチャンバー）、２〜６…第１〜第５のＣＶＤ成膜チャンバー、７…搬送用チャンバー、８，１０１…絶縁膜、９，１０２…Ａｌパッド、１０，１０３…シリコン酸化膜、１１，１０４…シリコン窒化膜、１１ａ，１０４ａ…開口部、１２…レジストパターン、１０５…サイドエッチ
Claims (12)
- ＣＶＤ成膜チャンバーと、
前記ＣＶＤ成膜チャンバーに接続され、被処理基板の搬送を行う搬送用チャンバーと、
前記搬送用チャンバーに接続され、ＣＶＤ成膜を行う前に被処理基板から有機物又は水を除去する前処理用チャンバーと、
を具備するＣＶＤ装置。 - ＣＶＤ成膜チャンバーと、
前記ＣＶＤ成膜チャンバーに接続され、ＣＶＤ成膜を行う前に被処理基板から有機物又は水を除去する前処理用チャンバーと、
を具備するＣＶＤ装置。 - 前記前処理用チャンバーは、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で被処理基板に前処理を行うものである請求項１又は２に記載のＣＶＤ装置。
- 前記ＣＶＤ成膜チャンバーは、被処理基板上に絶縁膜を成膜するものである請求項１〜３のうちいずれか１項記載のＣＶＤ装置。
- 圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で被処理基板に前処理を行う工程と、
前記被処理基板上にＣＶＤ法により膜を形成する工程と、
を具備する半導体装置の製造方法。 - 前記膜は、シリコン窒化膜又はシリコン酸化膜である請求項５に記載の半導体装置の製造方法。
- 電極パッド又は配線層を有する被処理基板に、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で前処理を行う工程と、
前記電極パッド上又は前記配線層上にＣＶＤ法によりシリコン酸化膜を形成する工程と、
を具備する半導体装置の製造方法。 - 前記シリコン酸化膜を形成する工程の後に、前記シリコン酸化膜に、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で前処理を行う工程と、前記シリコン酸化膜上にＣＶＤ法によりシリコン窒化膜を形成する工程と、をさらに具備する請求項７に記載の半導体装置の製造方法。
- 前記シリコン窒化膜を形成する工程の後に、前記シリコン窒化膜及びシリコン酸化膜をエッチングすることにより、該シリコン窒化膜及びシリコン酸化膜に前記電極パッド上又は前記配線層上に位置する開口部を形成する工程をさらに具備する請求項８に記載の半導体装置の製造方法。
- ＣＶＤ成膜チャンバーと、
前記ＣＶＤ成膜チャンバーに接続され、被処理基板の搬送を行う搬送用チャンバーと、
前記搬送用チャンバーに接続され、ＣＶＤ成膜を行う前に被処理基板から有機物又は水を除去する前処理用チャンバーと、を具備するＣＶＤ装置を用いた半導体装置の製造方法であって、
被処理基板を搬送用チャンバー内に挿入し、
前記被処理基板を前記搬送用チャンバーから前記前処理用チャンバー内に搬送し、
前記前処理用チャンバー内で、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で前記被処理基板に前処理を行い、
前記被処理基板を前記前処理用チャンバーから前記搬送用チャンバーに搬送し、
前記被処理基板を前記搬送用チャンバーから前記ＣＶＤ成膜チャンバーに搬送し、
前記ＣＶＤ成膜チャンバー内で、前記被処理基板上にＣＶＤ法により膜を形成する半導体装置の製造方法。 - ＣＶＤ成膜チャンバーと、
前記ＣＶＤ成膜チャンバーに接続され、ＣＶＤ成膜を行う前に被処理基板から有機物又は水を除去する前処理用チャンバーと、を具備するＣＶＤ装置を用いた半導体装置の製造方法であって、
前記前処理用チャンバー内で、圧力が１０−６Ｔｏｒｒ以上大気圧未満、温度が室温より高く４５０℃以下の条件で前記被処理基板に前処理を行い、
前記被処理基板を前記前処理用チャンバーから前記ＣＶＤ成膜チャンバーに搬送し、
前記ＣＶＤ成膜チャンバー内で、前記被処理基板上にＣＶＤ法により膜を形成する半導体装置の製造方法。 - 請求項５〜請求項１１のうちのいずれか一項に記載の半導体装置の製造方法を用いて製造された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003054008A JP2004266066A (ja) | 2003-02-28 | 2003-02-28 | Ｃｖｄ装置、半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003054008A JP2004266066A (ja) | 2003-02-28 | 2003-02-28 | Ｃｖｄ装置、半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004266066A true JP2004266066A (ja) | 2004-09-24 |
Family
ID=33118465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003054008A Withdrawn JP2004266066A (ja) | 2003-02-28 | 2003-02-28 | Ｃｖｄ装置、半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004266066A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102389567B1 (ko) * | 2021-05-04 | 2022-04-25 | 연세대학교 산학협력단 | 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법 |
-
2003
- 2003-02-28 JP JP2003054008A patent/JP2004266066A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102389567B1 (ko) * | 2021-05-04 | 2022-04-25 | 연세대학교 산학협력단 | 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7462565B2 (en) | Method of manufacturing semiconductor device | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| US8870164B2 (en) | Substrate processing method and storage medium | |
| US6784109B2 (en) | Method for fabricating semiconductor devices including wiring forming with a porous low-k film and copper | |
| US6566269B1 (en) | Removal of post etch residuals on wafer surface | |
| US6979633B2 (en) | Method of manufacturing semiconductor device | |
| JP2004266066A (ja) | Ｃｖｄ装置、半導体装置及びその製造方法 | |
| JP5493165B2 (ja) | 半導体装置の製造方法 | |
| US7488681B2 (en) | Method for fabricating Al metal line | |
| JPH0547720A (ja) | 自然酸化膜の除去方法 | |
| JP4559565B2 (ja) | 金属配線の形成方法 | |
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| JP3327994B2 (ja) | 半導体装置の製造方法 | |
| JPH10125661A (ja) | 半導体装置の製造方法 | |
| JP3592209B2 (ja) | 半導体装置の製造方法 | |
| JPH1022379A (ja) | 半導体装置の製造方法 | |
| JP3269104B2 (ja) | 半導体装置の製造方法 | |
| JP2991176B2 (ja) | 半導体装置の製造方法 | |
| JP2730499B2 (ja) | 半導体装置の製造方法 | |
| JPH0547759A (ja) | 半導体装置の製造方法 | |
| JPH05234866A (ja) | 半導体製造装置及び半導体製造方法 | |
| JPH0327526A (ja) | 半導体集積回路装置の製造方法 | |
| JP2008244034A (ja) | Ｃｕ配線の形成方法 | |
| JP3886854B2 (ja) | 半導体装置の製造方法 | |
| JPH1012616A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |