JPH10125661A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10125661A JPH10125661A JP23635797A JP23635797A JPH10125661A JP H10125661 A JPH10125661 A JP H10125661A JP 23635797 A JP23635797 A JP 23635797A JP 23635797 A JP23635797 A JP 23635797A JP H10125661 A JPH10125661 A JP H10125661A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- photoresist
- semiconductor device
- gas
- coating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 導電層に開口部を有する被覆膜を備えた半
導体装置において、導電層の露出部にフッ化物が残留し
ないようにする製造方法を提供すること。 【解決手段】 フッ素を含むガスプラズマドライエッ
チング処理によって被覆膜を開口した後、以下のような
条件のいずれかで２００℃以上の酸素プラズマ処理を行
うか、もしくは、両処理を同一容器内の減圧真空下若し
くは乾燥不活性ガス下で行って２００℃よりも低温で、
特に１００℃以上で、酸素プラズマ処理を行う。これら
により、導電層の露出部に残留したフッ素及びフッ化物
が除去できる。
導体装置において、導電層の露出部にフッ化物が残留し
ないようにする製造方法を提供すること。 【解決手段】 フッ素を含むガスプラズマドライエッ
チング処理によって被覆膜を開口した後、以下のような
条件のいずれかで２００℃以上の酸素プラズマ処理を行
うか、もしくは、両処理を同一容器内の減圧真空下若し
くは乾燥不活性ガス下で行って２００℃よりも低温で、
特に１００℃以上で、酸素プラズマ処理を行う。これら
により、導電層の露出部に残留したフッ素及びフッ化物
が除去できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、半導体装置の製造方法における合金
等の導電層を露出させるためのフッ素を含むガスプラズ
マドライエッチング処理に次いで酸素プラズマ処理を行
って該導電層上にフッ化物が発生しないようにした半導
体装置の製造方法に関する。
方法に関し、特に、半導体装置の製造方法における合金
等の導電層を露出させるためのフッ素を含むガスプラズ
マドライエッチング処理に次いで酸素プラズマ処理を行
って該導電層上にフッ化物が発生しないようにした半導
体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の製造過程においては、導電
層を被覆する膜を開口して導電層を露出させる過程があ
る。従来この過程においては、以下のような処理が行わ
れていた。
層を被覆する膜を開口して導電層を露出させる過程があ
る。従来この過程においては、以下のような処理が行わ
れていた。
【０００３】（ａ）まず、開口部を有するレジストを形
成し、（ｂ）ついで、フッ素を含むガスプラズマドライ
エッチング処理を行って開口部の被覆膜を除去し、
（ｃ）さらに、酸素プラズマによるアッシング処理を行
ってレジスト表面の硬化層を除去する。
成し、（ｂ）ついで、フッ素を含むガスプラズマドライ
エッチング処理を行って開口部の被覆膜を除去し、
（ｃ）さらに、酸素プラズマによるアッシング処理を行
ってレジスト表面の硬化層を除去する。
【０００４】しかしこのような処理においては、特に導
電層が金属からなる場合には、レジスト中に残留したフ
ッ素が大気中の水分と反応してフッ化物が発生し、これ
が導電層露出部の表面に堆積するため、以下のような問
題が生じていた。
電層が金属からなる場合には、レジスト中に残留したフ
ッ素が大気中の水分と反応してフッ化物が発生し、これ
が導電層露出部の表面に堆積するため、以下のような問
題が生じていた。
【０００５】（１）導電層と接続される配線との電気的
接続が劣化する。
接続が劣化する。
【０００６】（２）特に、導電層がボンディングパッド
である場合には、ボンダビリティが劣化する。
である場合には、ボンダビリティが劣化する。
【０００７】図３を参照して従来の手法の過程を具体的
に説明する。
に説明する。
【０００８】（ａ）まず、基板１００上に半導体素子を
形成する。図中ではこの半導体素子は省略する。
形成する。図中ではこの半導体素子は省略する。
【０００９】（ｂ）次に、基板１００及び半導体素子の
上に層間絶縁膜１０１を形成する。
上に層間絶縁膜１０１を形成する。
【００１０】（ｃ）さらに、層間絶縁膜１０１を開口し
て半導体素子と接続される導電層１０３を形成する。導
電層１０３としては例えばアルミニウム配線が用いられ
る。図中では、導電層１０３と半導体素子との接続部は
省略する。
て半導体素子と接続される導電層１０３を形成する。導
電層１０３としては例えばアルミニウム配線が用いられ
る。図中では、導電層１０３と半導体素子との接続部は
省略する。
【００１１】（ｄ）続いて、導電層１０３の上にこれを
被覆する被覆膜１０２を形成する。被覆膜１０２として
は例えば、１μｍ厚さ程度のプラズマ窒化膜が用いられ
る。
被覆する被覆膜１０２を形成する。被覆膜１０２として
は例えば、１μｍ厚さ程度のプラズマ窒化膜が用いられ
る。
【００１２】（ｅ）さらに、被覆膜１０２の上に開口部
を有するフォトレジスト１０５を形成する。この様子を
図３（ａ）に示す。
を有するフォトレジスト１０５を形成する。この様子を
図３（ａ）に示す。
【００１３】（ｆ）ついで、フォトレジスト１０５をエ
ッチングのマスクとして使用して、被覆膜１０２を開口
する。エッチングには、例えば、以下のような条件が用
いられている。
ッチングのマスクとして使用して、被覆膜１０２を開口
する。エッチングには、例えば、以下のような条件が用
いられている。
【００１４】平行平板型のドライエッチング装置を使用
し、４フッ化炭素ガス ２０００ＳＣＣＭ に対し、酸素
ガス ２０ＳＣＣＭ を混合した混合ガスを使用し、圧力
は ２００ｍＴｏｒｒ とし、温度は６０℃とし、６イン
チウェハーを使用し、４５０ワットのＲＦを印加する。
し、４フッ化炭素ガス ２０００ＳＣＣＭ に対し、酸素
ガス ２０ＳＣＣＭ を混合した混合ガスを使用し、圧力
は ２００ｍＴｏｒｒ とし、温度は６０℃とし、６イン
チウェハーを使用し、４５０ワットのＲＦを印加する。
【００１５】この処理を行うと、導電層１０３の露出表
面やフォトレジストの表面などに活性フッ素１０６が残
留する。この様子を図３（ｂ）に示す。
面やフォトレジストの表面などに活性フッ素１０６が残
留する。この様子を図３（ｂ）に示す。
【００１６】（ｇ）エッチングによりフォトレジスト１
０５の表面には硬化層が形成されるため、この層の除去
を目的として例えば酸素プラズマによるアッシング処理
を行う。酸素プラズマによるアッシング処理には、例え
ば、以下のような条件が用いられている。
０５の表面には硬化層が形成されるため、この層の除去
を目的として例えば酸素プラズマによるアッシング処理
を行う。酸素プラズマによるアッシング処理には、例え
ば、以下のような条件が用いられている。
【００１７】平行平板型のドライエッチング装置を使用
し、酸素ガス １００ＳＣＣＭ のガスを使用し、圧力は
２００ｍＴｏｒｒ とし、温度は６０℃とし、６インチ
ウェハーを使用し、２５０ワットのＲＦを印加し、アッ
シング時間は３０秒とする。
し、酸素ガス １００ＳＣＣＭ のガスを使用し、圧力は
２００ｍＴｏｒｒ とし、温度は６０℃とし、６インチ
ウェハーを使用し、２５０ワットのＲＦを印加し、アッ
シング時間は３０秒とする。
【００１８】この処理によっても、フッ素１０６は表面
に付着したままとなる。大気中の水分をフッ素１０６が
吸着するためなどの原因が考えられるが、詳細は不明で
ある。この様子を図３（ｃ）に示す。
に付着したままとなる。大気中の水分をフッ素１０６が
吸着するためなどの原因が考えられるが、詳細は不明で
ある。この様子を図３（ｃ）に示す。
【００１９】（ｈ）この後、有機アルカリ系の剥離液で
フォトレジスト１０５を除去する。この処理後には、残
留したフッ素の一部がフッ化物１０７となって導電層の
露出部表面を覆うことになる。この様子を図３（ｄ）に
示す。
フォトレジスト１０５を除去する。この処理後には、残
留したフッ素の一部がフッ化物１０７となって導電層の
露出部表面を覆うことになる。この様子を図３（ｄ）に
示す。
【００２０】ここで注意すべきは、従来技術においては
ドライエッチング処理と酸素プラズマ処理の間に、製造
途中の半導体装置が大気にさらされている点である。例
えば湿度６０パーセント、気温２７℃のクリーンルーム
化で２４時間放置すると、このようなフッ化物１０７が
発生する。
ドライエッチング処理と酸素プラズマ処理の間に、製造
途中の半導体装置が大気にさらされている点である。例
えば湿度６０パーセント、気温２７℃のクリーンルーム
化で２４時間放置すると、このようなフッ化物１０７が
発生する。
【００２１】フッ化物１０７の発生を抑制するため、従
来は、レジストをすべて除去する手法がとられていた。
しかし、この手法では、フッ化物の発生が十分に抑制で
きないことがわかっている。
来は、レジストをすべて除去する手法がとられていた。
しかし、この手法では、フッ化物の発生が十分に抑制で
きないことがわかっている。
【００２２】
【発明が解決しようとする課題】本発明は、以上のよう
な問題を解決するためになされたもので、導電層上の被
覆膜をフッ素を含むガスによるドライエッチングを用い
て開口して、導電層の一部を露出させる半導体装置の製
造方法において、導電層の露出部の表面におけるフッ化
物の発生を抑制する方法を提供することを目的とする。
な問題を解決するためになされたもので、導電層上の被
覆膜をフッ素を含むガスによるドライエッチングを用い
て開口して、導電層の一部を露出させる半導体装置の製
造方法において、導電層の露出部の表面におけるフッ化
物の発生を抑制する方法を提供することを目的とする。
【００２３】
【課題を解決するための手段】以上の目的を達成するた
めの発明は下記の発明である。
めの発明は下記の発明である。
【００２４】第１の発明は、以下の工程を備えたことを
特徴とする半導体装置の製造方法である。
特徴とする半導体装置の製造方法である。
【００２５】（ａ）導電層を形成する工程と、（ｂ）前
記導電層を覆う被覆層を形成する工程と、（ｃ）前記被
覆層を覆い、開口部を有するフォトレジストを形成する
工程と、（ｄ）前記フォトレジストをマスクとして、フ
ッ素を含むガスによってプラズマドライエッチングを行
って前記被覆層を開口して前記導電層の一部を露出させ
る工程と、（ｅ）酸素プラズマ処理を行って前記露出し
た導電層の一部の表面に残留するフッ素及びその化合物
を除去する工程と、（ｆ）前記フォトレジストを除去す
る工程。
記導電層を覆う被覆層を形成する工程と、（ｃ）前記被
覆層を覆い、開口部を有するフォトレジストを形成する
工程と、（ｄ）前記フォトレジストをマスクとして、フ
ッ素を含むガスによってプラズマドライエッチングを行
って前記被覆層を開口して前記導電層の一部を露出させ
る工程と、（ｅ）酸素プラズマ処理を行って前記露出し
た導電層の一部の表面に残留するフッ素及びその化合物
を除去する工程と、（ｆ）前記フォトレジストを除去す
る工程。
【００２６】本発明においては、酸素プラズマ処理によ
って導電層露出部に残留するフッ素等が除去される。こ
のためフッ化物による悪影響を防止することができる。
って導電層露出部に残留するフッ素等が除去される。こ
のためフッ化物による悪影響を防止することができる。
【００２７】第２の発明は、前記工程（ｅ）において、
処理温度を２００℃以上とすることを特徴とする請求項
１に記載の半導体装置の製造方法である。
処理温度を２００℃以上とすることを特徴とする請求項
１に記載の半導体装置の製造方法である。
【００２８】本発明における酸素プラズマ処理は、従来
技術における酸素プラズマ処理とは、処理に用いる温度
の点で異なる。従来技術においては低温で処理されるた
め、残留したフッ素を除去することができない。一方、
本発明においては２００℃以上と高温で処理されるた
め、残留した活性フッ素やフッ化物が導電層の露出部表
面から離脱する。
技術における酸素プラズマ処理とは、処理に用いる温度
の点で異なる。従来技術においては低温で処理されるた
め、残留したフッ素を除去することができない。一方、
本発明においては２００℃以上と高温で処理されるた
め、残留した活性フッ素やフッ化物が導電層の露出部表
面から離脱する。
【００２９】第３の発明は、前記工程（ｄ）及び前記工
程（ｅ）が同一容器内の 減圧真空下若しくは乾燥不活
性ガス下 で行われることを特徴とする半導体装置の製
造方法である。
程（ｅ）が同一容器内の 減圧真空下若しくは乾燥不活
性ガス下 で行われることを特徴とする半導体装置の製
造方法である。
【００３０】本発明においては、ドライエッチング処理
の後、製造途中の半導体装置を大気にさらさない。これ
により、活性フッ素と大気中の水分によるフッ化物発生
反応が抑制できる。このため、比較的低温の酸素プラズ
マ処理であっても残留フッ素を除去することができる。
の後、製造途中の半導体装置を大気にさらさない。これ
により、活性フッ素と大気中の水分によるフッ化物発生
反応が抑制できる。このため、比較的低温の酸素プラズ
マ処理であっても残留フッ素を除去することができる。
【００３１】第４の発明は、前記工程（ｅ）において、
処理温度を１００℃以上とすることを特徴とする請求項
３に記載の半導体装置の製造方法である。
処理温度を１００℃以上とすることを特徴とする請求項
３に記載の半導体装置の製造方法である。
【００３２】本発明においては、前発明に比較して、さ
らに残留フッ素の除去を確実にすることができる。
らに残留フッ素の除去を確実にすることができる。
【００３３】
【発明の実施の形態】以下に、図１を参照して本発明の
実施形態を説明する。
実施形態を説明する。
【００３４】第１の実施形態においては、以下のように
処理を行う。
処理を行う。
【００３５】（ａ）基板１００の上に半導体素子を、こ
れらの上に層間絶縁膜１０１を、この上に導電層１０３
を、この上に被覆膜１０２を、この上に開口部を有する
フォトレジストを、それぞれ形成する。これらの工程
は、従来の技術と同様である。この様子を図１（ａ）に
示す。
れらの上に層間絶縁膜１０１を、この上に導電層１０３
を、この上に被覆膜１０２を、この上に開口部を有する
フォトレジストを、それぞれ形成する。これらの工程
は、従来の技術と同様である。この様子を図１（ａ）に
示す。
【００３６】導電層としては、例えば以下のものが考え
られる。
られる。
【００３７】アルミニウム 金 銀 銅 チタン コバルト モリブデン タングステン これらを主成分とする合金若しくはシリサイド被覆膜と
しては、例えば以下のものが考えられる。
しては、例えば以下のものが考えられる。
【００３８】窒化チタン 酸化シリコン 窒化シリコン 酸化窒化シリコン 被覆膜が窒化チタンの場合には、導電層１０３上にハレ
ーション膜として設置され、導電層１０３と同一パター
ンに形成されている場合もある。
ーション膜として設置され、導電層１０３と同一パター
ンに形成されている場合もある。
【００３９】さらに、被覆膜が、酸化シリコン、窒化シ
リコンなどの層間絶縁膜である場合には、被覆膜１０２
は、酸化シリコン、窒化シリコンなどの単層からなる場
合のみならず、プラズマシリコン酸化膜、ＢＰＳＧ膜、
プラズマシリコン酸化膜の組合せ、あるいは、プラズマ
シリコン酸化膜、ＳＯＧ膜、プラズマシリコン酸化膜の
組合せ等の、多層の絶縁膜の組み合わせからなるような
場合もある。
リコンなどの層間絶縁膜である場合には、被覆膜１０２
は、酸化シリコン、窒化シリコンなどの単層からなる場
合のみならず、プラズマシリコン酸化膜、ＢＰＳＧ膜、
プラズマシリコン酸化膜の組合せ、あるいは、プラズマ
シリコン酸化膜、ＳＯＧ膜、プラズマシリコン酸化膜の
組合せ等の、多層の絶縁膜の組み合わせからなるような
場合もある。
【００４０】（ｂ）次に、フォトレジスト１０５をエッ
チングのマスクとして使用して、被覆膜１０２を開口す
る。例えば、被覆膜１０２がプラズマ窒化膜である場合
には、エッチングには、以下のような条件を用いる。
チングのマスクとして使用して、被覆膜１０２を開口す
る。例えば、被覆膜１０２がプラズマ窒化膜である場合
には、エッチングには、以下のような条件を用いる。
【００４１】平行平板型のドライエッチング装置を使用
し、４フッ化炭素ガス ２００ＳＣＣＭ に対し、酸素ガ
ス ２０ＳＣＣＭ を混合した混合ガスを使用し、圧力は
２００ｍＴｏｒｒ とし、温度は６０℃とし、６インチ
ウェハーを使用し、４５０ワットのＲＦを印加する。
し、４フッ化炭素ガス ２００ＳＣＣＭ に対し、酸素ガ
ス ２０ＳＣＣＭ を混合した混合ガスを使用し、圧力は
２００ｍＴｏｒｒ とし、温度は６０℃とし、６インチ
ウェハーを使用し、４５０ワットのＲＦを印加する。
【００４２】なお、被覆膜がプラズマ窒化膜である場合
には、４フッ化炭素ガスと酸素ガスの混合ガスではな
く、以下のようなフッ素を含むガスを使用すればよい。
には、４フッ化炭素ガスと酸素ガスの混合ガスではな
く、以下のようなフッ素を含むガスを使用すればよい。
【００４３】ＣＦ4ガス ＣＨＦ3ガス ＣＦ4ガスとＣＨＦ3ガスとの混合ガス Ｃ2Ｆ6ガス Ｃ3Ｆ8ガス Ｃ4Ｆ8ガス これらと酸素ガスとの混合ガス なお、この処理後は、まだ活性フッ素１０６が残留す
る。この様子を図１（ｂ）に示す。
る。この様子を図１（ｂ）に示す。
【００４４】（ｃ）さらに、フォトレジスト１０５表面
の硬化層の除去のみならず、活性フッ素１０６の除去を
も目的として酸素プラズマによるアッシング処理を行
う。この処理には、例えば、以下のような条件を用い
る。
の硬化層の除去のみならず、活性フッ素１０６の除去を
も目的として酸素プラズマによるアッシング処理を行
う。この処理には、例えば、以下のような条件を用い
る。
【００４５】平行平板型のドライエッチング装置を使用
し、酸素ガス １００ＳＣＣＭ のガスを使用し、圧力は
２００ｍＴｏｒｒ とし、温度は ２００℃ とし、６イ
ンチウェハーを使用し、２５０ワットのＲＦを印加し、
アッシング時間は３０秒とする。
し、酸素ガス １００ＳＣＣＭ のガスを使用し、圧力は
２００ｍＴｏｒｒ とし、温度は ２００℃ とし、６イ
ンチウェハーを使用し、２５０ワットのＲＦを印加し、
アッシング時間は３０秒とする。
【００４６】（ｄ）この後、有機アルカリ系の剥離液で
フォトレジスト１０５を除去する。この処理後には、金
属顕微鏡による外観観察、及び、ＥＤＸ分析器による分
析からフッ化物が残留していないことが判明している。
フォトレジスト１０５を除去する。この処理後には、金
属顕微鏡による外観観察、及び、ＥＤＸ分析器による分
析からフッ化物が残留していないことが判明している。
【００４７】次に第２の実施例について説明する。第２
の実施例の主要なプロセスは第１の実施例と同様である
ため、異なる部分を説明する。
の実施例の主要なプロセスは第１の実施例と同様である
ため、異なる部分を説明する。
【００４８】（ａ）フッ素を含むガスによるドライエッ
チング処理と、酸素プラズマ処理とは、同一エッチング
チャンバ内で減圧真空を保ったまま行う。これは、製造
途中の半導体装置を水分を含む大気にさらさないためで
ある。
チング処理と、酸素プラズマ処理とは、同一エッチング
チャンバ内で減圧真空を保ったまま行う。これは、製造
途中の半導体装置を水分を含む大気にさらさないためで
ある。
【００４９】なお、大気にさらされなければフッ化物は
発生しないと考えられるので、同一エッチングチャンバ
内で減圧真空に保つほか、以下のような手段も考えられ
る。
発生しないと考えられるので、同一エッチングチャンバ
内で減圧真空に保つほか、以下のような手段も考えられ
る。
【００５０】（１）露点マイナス５０℃以下の乾燥した
不活性ガス中を経由する。活性フッ素からフッ化物が発
生する原因を除去すればよいからである。
不活性ガス中を経由する。活性フッ素からフッ化物が発
生する原因を除去すればよいからである。
【００５１】（２）複数のチャンバを含み、これらを囲
むチャンバを備える装置を使用する。図２においては、
１３１は半導体装置の入れ口、１３３はドライエッチン
グ処理チャンバ、１３５は酸素プラズマ処理チャンバ、
１３７は半導体装置の出し口、１３８は隔壁、１３９は
全体のチャンバである。製造工程にしたがって矢印の方
向へ処理の対象が進む。
むチャンバを備える装置を使用する。図２においては、
１３１は半導体装置の入れ口、１３３はドライエッチン
グ処理チャンバ、１３５は酸素プラズマ処理チャンバ、
１３７は半導体装置の出し口、１３８は隔壁、１３９は
全体のチャンバである。製造工程にしたがって矢印の方
向へ処理の対象が進む。
【００５２】（ｂ）酸素プラズマ処理において、温度を
６０℃として処理を行う。同一真空内で処理が進むた
め、第１の実施例に比較して低い温度での処理でも実用
上十分にフッ素を除去できることがわかっている。
６０℃として処理を行う。同一真空内で処理が進むた
め、第１の実施例に比較して低い温度での処理でも実用
上十分にフッ素を除去できることがわかっている。
【００５３】次に第３の実施例について説明する。第３
の実施例は主要なプロセスが第２の実施例と同様である
ため、異なる部分について説明する。
の実施例は主要なプロセスが第２の実施例と同様である
ため、異なる部分について説明する。
【００５４】第３の実施例では、酸素プラズマ処理にお
いて、温度を１００℃とし、アッシング時間を１５秒と
する。第２の実施例に比較して温度を高くしたため、フ
ッ化物の除去に必要なアッシング時間が短くてすむ。
いて、温度を１００℃とし、アッシング時間を１５秒と
する。第２の実施例に比較して温度を高くしたため、フ
ッ化物の除去に必要なアッシング時間が短くてすむ。
【００５５】なお、上記の第１から第３の実施例におい
ても、低温条件下では、半導体装置完成後に長時間大気
にさらされればフッ化物が析出することがある。ただ
し、これは、現実の製造工程においては問題とならな
い。次の工程までの時間が短かいからである。しかし、
場合によっては、レジスト除去処理の後に、以下のよう
なアルカリ処理を行うとよい。
ても、低温条件下では、半導体装置完成後に長時間大気
にさらされればフッ化物が析出することがある。ただ
し、これは、現実の製造工程においては問題とならな
い。次の工程までの時間が短かいからである。しかし、
場合によっては、レジスト除去処理の後に、以下のよう
なアルカリ処理を行うとよい。
【００５６】（ａ）ポジレジスト用現像液を用いて６０
秒ないし１２０秒の間処理を行い、（ｂ）その後に水で
洗浄する。
秒ないし１２０秒の間処理を行い、（ｂ）その後に水で
洗浄する。
【００５７】このアルカリ処理はレジスト除去に用いる
有機アルカリ処理とは異なる処理である。この処理によ
り、フッ化物の除去により完璧を期すことができ、特
に、半導体装置完成後のフッ化物析出までの時間を大幅
に伸ばすことができる。
有機アルカリ処理とは異なる処理である。この処理によ
り、フッ化物の除去により完璧を期すことができ、特
に、半導体装置完成後のフッ化物析出までの時間を大幅
に伸ばすことができる。
【００５８】なお、これらの実施例は本発明の範囲を限
定することを意図するものではない。したがって、当業
者であれば、本発明の原理を逸脱しない範囲で、他の実
施形態をとることが可能である。
定することを意図するものではない。したがって、当業
者であれば、本発明の原理を逸脱しない範囲で、他の実
施形態をとることが可能である。
【００５９】
【発明の効果】以上説明したように、本願発明によれ
ば、被覆膜の開口部によって露出した導電層の表面にお
けるフッ化物の発生を防止及び抑制することができ、製
造コストを増大させずに信頼性の高い半導体装置を提供
することができる。
ば、被覆膜の開口部によって露出した導電層の表面にお
けるフッ化物の発生を防止及び抑制することができ、製
造コストを増大させずに信頼性の高い半導体装置を提供
することができる。
【図１】本願発明の実施例を説明する工程図である。
【図２】本願発明の実施例を説明する説明図である。
【図３】従来の実施例を説明する工程図である。
１００ 基板 １０１ 層間絶縁膜 １０２ 被覆膜 １０３ 導電層 １０５ フォトレジスト １０６ フッ素 １３１ 半導体入れ口 １３３ ドライエッチング処理チャンバ １３５ 酸素プラズマ処理チャンバ １３７ 半導体出し口 １３８ 隔壁 １３９ 全体チャンバ
Claims (6)
- 【請求項１】 以下の工程を備えたことを特徴とする半
導体装置の製造方法。 （ａ）導電層を形成する工程と、 （ｂ）前記導電層を覆う被覆層を形成する工程と、 （ｃ）前記被覆層を覆い、開口部を有するフォトレジス
トを形成する工程と、 （ｄ）前記フォトレジストをマスクとして、フッ素を含
むガスによってプラズマドライエッチングを行って前記
被覆層を開口して前記導電層の一部を露出させる工程
と、 （ｅ）酸素プラズマ処理を行って前記露出した導電層の
一部の表面に残留するフッ素及びその化合物を除去する
工程と、 （ｆ）前記フォトレジストを除去する工程。 - 【請求項２】 前記工程（ｅ）において、処理温度を２
００℃以上とすることを特徴とする請求項１に記載の半
導体装置の製造方法。 - 【請求項３】 前記工程（ｄ）及び前記工程（ｅ）が同
一容器内の減圧真空下で行われることを特徴とする請求
項１に記載の半導体装置の製造方法。 - 【請求項４】 前記工程（ｅ）において、処理温度を１
００℃以上とすることを特徴とする請求項３に記載の半
導体装置の製造方法。 - 【請求項５】 前記工程（ｄ）及び前記工程（ｅ）が乾
燥不活性ガス下で行われることを特徴とする請求項１に
記載の半導体装置の製造方法。 - 【請求項６】 前記工程（ｅ）において、処理温度を１
００℃以上とすることを特徴とする請求項３に記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23635797A JPH10125661A (ja) | 1996-09-02 | 1997-09-01 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-232332 | 1996-09-02 | ||
| JP23233296 | 1996-09-02 | ||
| JP23635797A JPH10125661A (ja) | 1996-09-02 | 1997-09-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125661A true JPH10125661A (ja) | 1998-05-15 |
Family
ID=26530403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23635797A Pending JPH10125661A (ja) | 1996-09-02 | 1997-09-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10125661A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001110895A (ja) * | 1999-10-07 | 2001-04-20 | Matsushita Electronics Industry Corp | 金属配線の形成方法 |
| JP2008181996A (ja) * | 2007-01-24 | 2008-08-07 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体 |
-
1997
- 1997-09-01 JP JP23635797A patent/JPH10125661A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001110895A (ja) * | 1999-10-07 | 2001-04-20 | Matsushita Electronics Industry Corp | 金属配線の形成方法 |
| JP4559565B2 (ja) * | 1999-10-07 | 2010-10-06 | パナソニック株式会社 | 金属配線の形成方法 |
| JP2008181996A (ja) * | 2007-01-24 | 2008-08-07 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003504693A (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
| US5863834A (en) | Semiconductor device and method of manufacturing the same | |
| US6784109B2 (en) | Method for fabricating semiconductor devices including wiring forming with a porous low-k film and copper | |
| US6566269B1 (en) | Removal of post etch residuals on wafer surface | |
| JPH06232098A (ja) | 酸化防止方法およびドライエッチング方法 | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| JPH10125661A (ja) | 半導体装置の製造方法 | |
| JP2861785B2 (ja) | 半導体装置の配線の形成方法 | |
| US7055532B2 (en) | Method to remove fluorine residue from bond pads | |
| US7067433B2 (en) | Method to reduce the fluorine contamination on the Al/Al-Cu pad by a post high cathod temperature plasma treatment | |
| JP4559565B2 (ja) | 金属配線の形成方法 | |
| US6329294B1 (en) | Method for removing photoresist mask used for etching of metal layer and other etching by-products | |
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| JP3204041B2 (ja) | 絶縁膜の形成方法 | |
| JPH0547720A (ja) | 自然酸化膜の除去方法 | |
| US20070218697A1 (en) | Method for removing polymer from wafer and method for removing polymer in interconnect process | |
| JP2757618B2 (ja) | 半導体装置の製造方法 | |
| US20050158666A1 (en) | Lateral etch inhibited multiple etch method for etching material etchable with oxygen containing plasma | |
| JP2003257951A (ja) | 半導体製造装置 | |
| US20040018743A1 (en) | Method for removing photoresist after metal layer etching in a semiconductor device | |
| KR20000071322A (ko) | 반도체 장치 제조 방법 | |
| JP2004266066A (ja) | Ｃｖｄ装置、半導体装置及びその製造方法 | |
| JP3886854B2 (ja) | 半導体装置の製造方法 | |
| US20190043755A1 (en) | Process for producing connections to an electronic chip | |
| JP3473302B2 (ja) | 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置 |