TW300325B - - Google Patents

Download PDF

Info

Publication number
TW300325B
TW300325B TW085109158A TW85109158A TW300325B TW 300325 B TW300325 B TW 300325B TW 085109158 A TW085109158 A TW 085109158A TW 85109158 A TW85109158 A TW 85109158A TW 300325 B TW300325 B TW 300325B
Authority
TW
Taiwan
Prior art keywords
vacuum chamber
substrate
film
item
gas
Prior art date
Application number
TW085109158A
Other languages
English (en)
Original Assignee
Toshiba Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Co Ltd filed Critical Toshiba Co Ltd
Application granted granted Critical
Publication of TW300325B publication Critical patent/TW300325B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562Selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)

Description

經濟部中央標準局員工消費合作社印装 A7 B7 五、發明説明(1 ) 發明背景 本發明相關於選擇澱積金靥膜的方法,特別相關於實 現與金屬膜的下方層的良好電接觸及金屬膜的生長的髙選 擇性的方法。 半導體裝置的髙度積體化已藉著將裝置的組成元件微 小化而產生。但是,在半導體裝置的製程中,已發生以下 所示的不同問題。例如,在接線製程中,接線寬度由於根 據微小化的設計規則的減縮而變小,且用來連接上方接線 層與下方線層的接觸孔的高寬比(接觸孔的深度/接觸孔 的寬度)增加。因此,當藉著使用一般的濺鍍法形成A又 —S i - C u合金層於接觸孔時,變得難以形成可靠的接 線,因爲接線於接觸孔的底部破裂或斷開。 至於解決由此接觸孔的髙髙寬比所導致的問題的方法 ,提出有藉著傳導材料而形成埋入接觸孔的接線材料,然 後使其平坦的一些方法。這些方法的其中之一爲選擇性化 學蒸鍍(CVD)技術,其只於接觸孔選擇性形成金饜膜 ,例如鎢(W)。此技術值得注意,因爲金靥膜可從接觸 孔底部生長,即使接觸孔很深。 以下說明選擇性CVD技術。 絕緣膜形成在形成在半導體裝置或元件的半導體基體 上,且如果用來實施電連接的接觸孔係藉著反應離子蝕刻 (RI E)而開設,則RI E損壞層會形成於接觸孔底部 。此RIE損壤層形成的理由如下。 在施加抗蝕劑及藉著光學曝露法轉移想要的圖型於絕 (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -4 一 A7 B7 五、發明説明(2 ) 緣膜上之後,使用R I E法的接觸孔的開設係藉著蝕刻絕 緣膜不由抗蝕劑保護的區域。例如,如果絕緣膜爲氧化砂 的情況,則蝕刻使用包含氟原子的化合物氣體例如C F4 而實施。 當使用雷漿於此R I E製程時,帶電粒子或離子被置 於基體上。從抗蝕劑產生的C Η系統的殘餘物體及來自電 漿氣體的F及C存留於接觸孔底部。另外,存留於基體表 面的抗蝕劑在開設接觸孔後去除。抗蝕劑的去除一般是藉 著使用氧氣的放電以利用氧基(〇 * )使抗蝕劑成灰而執 行。接觸孔底部也在此成灰處理中氧化。R I Ε損壤層由 RIE製程及成灰處理形成* 如果R I Ε損壤層存在於接觸孔底部,則由選擇 CVD法形成的金靥膜不生長,因爲R I Ε損壞層可能作 用成爲絕緣膜。因此,R I Ε損壞層必須在金屬膜的生長 前去除* 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 一種去除RIΕ損壞層的方法爲藉著稀有氟化氫等的 濕化學處理。但是,在濕化學處理後,基體由純水洗淨且 ΜΝ2環境中乾燥,並通常在曝露於大氣下輸送至用來實 施選擇CVD的裝置。因此,天然的氧化層再次於在大氣 中输送的過程中生長於基體表面,即使是純金屬表面或純 半導體表面藉著濕化學處理而曝露。在存在有天然氧化層 的此種情況中,電性質會變差,因爲金靥膜經由天然氧化 物生長•因此,藉由濕化學處理的方法不實用。 因此,在去除R I Ε損.壤層及曝露純表面之後,必須 本紙張尺度適用中國國家標率(CNS ) Α4規格(210X297公釐) 5 經濟部中央標準局負工消費合作社印聚 A7 B7 五、發明説明(3 ) 在不曝露於大氣下於純表面上形成金饜膜。 日本專利公告(Kokai )第60 — 96931號(習 知技術1 )顯示此方法的一例。根據此方法,W在曝露於 氣體電漿以去除R I E損壞層後選擇性地形成。如果執行 以從A r氣體的放電所產生的A r離子對R I E損壊層的 濺鍍,則此方法特別有效。 但是,濺鍍的執行不只是對接觸孔的底部,並且也對 氧化矽的表面。因爲濺鍍爲具有輕原子量的原子首先濺鍍 (選擇濺鍍)的現象,所以在氧化矽層的情況中,氧原子 (0)首先濺鍍,且在濺鍍後,非適當的原子的化學量的 過量的矽原子形成於表面》此過量S i形成懸垂鍵,因而 不能實現金屬膜的選擇澱積。 金屬膜之一的W膜的選擇澱稹的機制顯示於I t 〇等 人的 ' J a p a n e s e J 〇 u r n a 1 〇 f A p p 1 i e d P h i s i c s,3 0 N 〇. 7 ,第 1525 - 1529 頁(1991)"(習知技術 2 )0 亦即,選擇澱積的本質爲電子移動至從基體表面吸收 的WFe,且開始吸收及離解,因而形成種源層。S i原 子的懸垂鍵具有非成對電子,且傾向於作用成爲電子授與 物體,因而W在表面上生長。因此,難以藉著日本專利公 告(Kokai )第6 0 — 9 6 9 3 1號的方法執行W膜的選 擇澱積。 鑒於此情況,日本專利公告(Kokai )第2 — 3 8 5 6 8號(習知技術3.)提出終止絕緣膜上產生的懸 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) *衣. 訂 -6 - 經濟部中央標準局員工消費合作社印装 A7 __87 五、發明説明(4 ) 垂鍵的方法。在此方法中,在藉著A r氣體等執行處理過 的基體表面的電漿蝕刻用以清潔後,基體曝露於想要的氣 體環境,而藉著0,N,F,或0H終止懸垂鍵。因此形 成良好的金靥膜。 另外,日本專利公告(][〇1^0第1-2 0 1938 號也提出在使用包含氯的氣體電漿例如B C 3蝕刻形成 於氧化鋁膜或S i 〇2層的接觸孔的開口部份之後金靥膜 的選擇澱稂方法。 根據此方法,因爲可藉著使用包含氯的氣體在不損壤 氧化鋁膜或S i 02層下去除形成於接觸孔表面的絕緣膜 ,所以可減小接觸孔處的接觸電阻。 但是,本發明人發現即使應用這些方法於選擇c VD ,仍然難以獲得髙選擇性及良好的金屬膜。 發明概說 爲解決上述問題,本發明實現由選擇CVD形成的金 靥膜與下層部份例如於形成於絕緣膜的接觸孔的底部的 S i基體之間的良好電接觸,且也提供金羼膜對絕緣膜的 高選擇性。 本發明提供一種選擇澱積金屬膜的方法,用來選擇激 積金靥膜於形成在半導體基體上的絕緣層的開口內,開口 曝露金靥層,半導體層,及半導體基體的至少之一的表面 ,方法包含之步驟爲曝露絕緣層的表面及由該開口曝露的 表面於由鈍氣及氫的至少之一構成的氣體電漿:曝露絕緣 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
T 訂 -7 - °^七心5 A7 _B7_ 五、發明説明(5 ) 層於含有除氟原子以外的鹵素原子的氣體;及選擇澱積金 靥膜於絕緣層的開口內。 本發明的其他目的及優點於以下敘述,且可從此敘述 或實施本發明而顯明。本發明的目的及優點可藉著於附隨 的申請專利範圍特別提出的方法及組合而實現及獲得。 較佳實施例的敘述 在敘述根據本發明的方法的較佳實施例之前,以下首 先說明對本發明的機制的重要分析。 如上所述,在使用光抗蝕劑圚型成爲掩模以藉著 R I E於絕緣膜形成接觸孔且然後以氧電漿等使光抗蝕劑 圖型成灰之後,R I E損壞層或下方部份的氧化層產生於 接觸孔的底部。 經濟部中央標準局貝工消費合作杜印製 (請先閲讀背面之注意事項再填寫本頁) 在此狀態中,當基體曝露於鈍氣或氫氣的電漿環境時 ,於接觸孔底部的RIE損壞層及下方部份的氧化層藉著 從電漿產生的離子或基的濺鍍作用或化學反應而去除。此 時,絕緣膜的表面也被蝕刻而活化。特別是當濺鍍作用強 時*絕緣膜的表面變成富含矽(Si),且具有許多懸垂 鍵。 其次,當此基體曝露於包含氟以外的鹵素原子的非電 漿的氣體環境時,絕緣膜的表面以包含鹵素原子的化合物 或化合物的分解物終止•鹵素原子容易地且穩固地與存在 有懸垂鍵的表面結合》 另一方面,因爲去除R.I Ε損壤層及氧化層的接觸孔 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ~ -8 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(6 ) 底部設有懸垂鍵,所以含有鹵素原子的化合物以物理吸收 弱的狀態存在。 在根據以上程序處理基體後,例如w膜的金靥膜藉著 使用WFe及S i H4成爲材料氣體的CVD而形成。 WFe&S i H4至絕緣膜的吸收係由含有終止於絕緣膜或 絕緣膜上的鹵素原子的化合物控制,且W粒子於絕緣膜上 的澱稹受抑制。另一方面,'^?0與含有被物理吸收的鹵 素原子的化合物之間的取代反應被促進,使W以髙選擇性 生長於接觸孔底部。 根據本發明的金靥膜的高選擇C VD的機制可根據以 下的考慮及知識由本本發明人說明。 首先,考慮S i的懸垂鍵由氯(C ί )終止的模型。 並且分別計算S i的懸垂鍵由氯(C j?)原子終止的c又 —s i模型(根據本發明)及當WFe供應至模型時S i 的懸垂鍵由氟(F)原子終止的F — S i模型(根據習知 技術)的每一穩定能。 圖1 (a)顯示當分子X 2接近以基體原子Μ終止的 原子又1的系統的配置· 在圓1 (a)中,原子Μ爲矽(Si),分子X2爲 WFe,而原子Χι爲氯或氟。下文中用符號、Aj? — S i —F"於Χι爲氯的情況,而用符號、F — S i — F,於 Χϊ爲氟的情況。WFe於符號中以F原子表示。道就是爲 什麼W原子位於八面髖分子結構的中心,而氟(f )原子 分別位於八面體的頂點,因此氟在接近Cj?_S i或F - 本紙張尺度適财關家標準(€叫八4祕(21(^297公董)-9- — ,0 ^—裝 訂 ^^ (請先閱讀背面之注意事項再填寫本頁) A7 ____B7_ 五、發明説明(7 ) S i時首先給與相互作用。 另外,因爲不能得知Aj? — S i — F (Xi=Ci , X2=WFe,及 M=S i )及 F — S i - F (Xx=F, X2=WFe,及M=S i )系統的基體表面上的能量資料 ,所以使用S i Cj? ,S i F,CJ2F,及F2M氣相的 常數來計算 S i-Ci ,S i— F,Ci-F,及 F-F 的結合係數。資料係從J A N F Thermo Table ( Horikoshi研究機構)引用。另外*莫爾斯(Morse)位 能假定於 Si-CJ? ,Si-F ,C5-F ,及 FF ,且 整個系統的能量計算成爲每一結合的總能置。 成爲例子,圖1 (b)顯示Cj? 一 A5 — F系統(
XisCi ,X2=WFe,及Μ=Α)2)的系統位能》水 平軸RA1_F爲Α又一 F的距離,而直立軸RA1_C1爲Α芡 —C$的距離•圖1 (b)的每一線顯示位能相等。從圖 1 (b)可了解當 RCA1_F)爲大約 1. 8A 且 Rca1-c1) 爲大約2. 2A時,有能量變成極小的谷點。 經濟部中央樣準局員工消費合作社印製 n-—^— I— I— In n n m taa^ nn In n I m 1^1 - «H^· i (請先閲讀背面之注意事項再填寫本頁) 圖 2 顯示 Ci^-Si-F 系統,X2 = WFe,及 M=Si)及 F - Si_F 系統(Xi=F, X2=WFe,及M=S i )的位能。另外,W_F的能量 也顯示於圇2以供比較。 從圖2可知,F — S i-F系統比CJ2 — S i—F系 統容易與WFe反應》亦即,當S i的懸垂鍵以F終止時 與以C 2終止時相比,W較易於生長。此說明與以下的賁 施例中所敘述的實驗結果相符。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 77
~ 1U A7 B7 五、發明説明(8 ) 其次,以下說明比顯示於習知技術3中的方法優異的 根據本發明的形成金屬膜的方法。 爲去除於接觸孔底部的R I E損壞層,使用B C又3 RIE"BCi?3RIE 以 100 SCCM,〇. 5 P a的壓力,及1 0 0W的RF輸出的條件執行6 0至 1 2 0秒。但是,氯及硼存留於接觸孔底部,且W不生長 。因此,在於2 0 0至4 0 0度的溫度對基體熱處理及去 除金屬表面上的氯之後,形成W » 爲研究熱處理溫度與存留於接觸孔底部的氯量的關係 ,A 5合金膜形成於整個基體且藉著使用B C又3的 R I E蝕刻。對不同溫度執行300秒的熱處理。圚3顯 示以原子吸收分光光度測定法測定的存留C ί量。 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 於圖3中,雖然存留C 5量線性減少至4 0 0度溫度 的熱處理,但是當超過4 0 0度時其爲定值。此可從 A 5 C J?3的昇華溫度爲大約3 7 0度的事實了解。考慮 在3 0 0度或以上的熱處理之後W生長良好,如果存留氯 量小於大約7 0 n g/cm2,則可實施良好的選擇 C V D。 但是,S i 02上的存留C文也在此熱處理中去除, 因而S i的懸垂鍵存在於S i 02的表面上》所以W在表 面上生長。因此,藉著習知技術的方法,W膜不能以充份 的選擇性形成。 圖4顯示相似地計算的上述CP-Ai2_F (Χι = C5 ,X2=WFe,且 M=AP)及 F-A 芡一F (Xi 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) B7 五、發明説明(9 ) =F ,X2=WFe,且Μ = Αβ)系統的位能。因爲Cj? 一 A又一F系統的能量大於W— F系統的能量,所以當 C 5存留於A j?的表面上時,需要許多能置以進行離解一 吸收》並且因爲F — Αβ — F系統的能量小於W-F系統 的能置,所以WFe自發地吸收於以F終止的表面。 以下參考圖式說明本發明的較佳實施例。 本發明人實施以下實驗以研究根據本發明的藉著兩階 段的預處理的作用。亦即,形成於整個6英吋直徑的S i 晶圓的具有0. l#m (微米)厚度的熱氧化層,且藉著 在利用不同的四種方法對此熱氧化層執行預處理之後引入 WFe氣體及S i H4氣體而在氧化層的表面上形成具有 0. 5厚度的W。以粒子計數器測量澱積在熱氧化層 上的W粒子數目,且以下的列標準評估選擇性。 W粒子的數目爲4 0 0或更多:選擇性惡劣 W粒子的數目爲100至400:選擇性差 W粒子的數目爲1 〇 0或更少:選擇性良好 使用以下四種不同方法成爲預處理方法。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) (1 )無預處理 (2)以BCj? 3電漿處理—熱處理(3 50度的溫 度) (3 )於A r環境中濺鍍—F2處理 (4 )於A r環境中濺鍍—B C 53處理 本紙張尺度適用中國國家梯準(CNS ) Μ規格(210X297公釐) -12 - 經濟部中央橾準局員工消費合作社印製 A7 B7 五、發明説明(10) 其中,(4)爲相關本發明的預處理。結果顯示如下 〇 (1 ):選擇性惡劣 (2 ):選擇性差 (3 ):選擇性差 (4 ):選擇性良好 〔實施例1〕 圖5 (a)顯示用於本發明的第一實施例的CVD裝 置。圖5 (b)爲真空室301的側視圖。此裝置由四個 真空室101 ,201 ,301 ,及401構成。每一真 空室的功能分別如下。亦即,真空室1 〇 1具有設定基體 從大氣至真空環境的功能,真空室2 0 1具有输送基體至 每一真空室的功能,真空室3 0 1具有在金靥膜例如W的 生長前實施基體的純淨處理或清潔的功能’而真空室 4 0 1具有生長金靥膜的功能。 以下詳細說明每一真空室。 輪機分子泵及乾泵(未顯示於圖5 ( a )中)經由閘 閥連接於真空室1 0 1。真空室1 0 1由這些泵排氣。用 來安裝基體的晶圓夾持具1 0 2配置於真空室1 0 1的中 心。另外,供應乾N2以控制真空室1 0 1內的低壓狀態 的壓力至大氣壓力的乾1^2供應器(未顯示於圖5 ( a ) 中)經由停止閥1 0 5連接於真空室1 〇 1。 在使乾N2流動至真空室1 〇 1而設定於大氣壓力後 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇Χ297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 -13 - A7 B7 五、發明説明(11 ) ’基體1 0 3被置於晶圓夾持具1 0 2上,且使用乾泵及 輪機分子泵抽空真空室1 0 1至1 0_4P a »在適當時間 後,分隔真空室1 0 1與真空室2 0 1的閘閥1 0 4打開 ,基體103從真空室101輸送至真空室201。 真空室2 0 1配備有自動臂,基體由此自動臂分入每 —真空室。另外,真空室2 0 1以乾泵及輪機分子泵永遠 抽空至至少10_ePa,使得真空室101,301, 40 1的殘餘氣體不會互相混合。在打開閘閥1 04及從 真空室1 0 1輸送基體1 0 3至真空室2 0 1後,閘閥 1 04關閉,真空室20 1的內部再次抽空,且真空室 2 0 1內的壓力設定於1 0_5P a或更小,閘閥2 0 2打 開,且基體1 03输送至真空室30 1內。 真空室3 0 1爲用於W的形成前的基體的純淨處理的 容室,且以經由閘閥3 0 2連接的乾泵及輪機分子泵(未 顯示於圖5 ( a )中)抽空。用來夾持基體1 0 3的晶圓 夾持具3 0 3配置於真空室3 0 1的中心。基體1 0 3從 真空室2 0 1被输送且設定於晶圓夾持具3 0 3上。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 用來供應預處理氣體的氣體管30 4,3 0 5,及 3 0 6互相連接於真空室3 0 1。各氣體管分別經由圖5 (a)所示的停止閥306,307,及308供應H2 ,C 芡 2,及 A γ » 真空室4 0 1爲用來在基體1 0 3上形成金牖膜的容 室,且以經由閘閥4 0 2連接的乾泵及輪機分子泵(未顯 示於圖5 (a)中)排氣。用來夾持及加熱基體103的 本紙張尺度適用中國國家標準(CNS ) A4規格( 210X297公釐) -14 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(12 ) 具有陶瓷加熱器的晶圓夾持具4 0 3設置於真空室4 0 1 的中心。通過真空室3 0 1內的純淨處理的基體1 0 3输 送通過真空室2 0 1至真空室4 0 1 ,且被設定在夾持具 403的陶瓷加熱器上。 用來供應材料氣體的氣體管4 0 4及4 0 5連接於真 空室4 0 1。各氣體管分別經由停止閥4 0 6及4 0 7供 應 W F 6及 S i Η 4。 從圖5 (b)可見在真空室30 1中,配置有連接於 13. 56MHz高頻電源312的RF電極310及相 對於電極310且接地的電極312。 對於純淨處理,首先,真空室3 0 1的內部抽空直到 真空室3 0 1內的壓力設定於1 0_5P a或更小。 其次,閥309打開,引入100cc/分鐘的Ar 氣體,且真空室301內的壓力設定爲5. OmPa。當 13. 56MHz的髙頻動力電壓於此狀態施加於電極 3 1 1與3 1 0之間時,Ar電漿由放電產生。基體 1 0 3表面上的氧化物可藉著A r電漿去除》在完成此基 體的純淨處理後,停止A r的引入,然後閥3 0 8打開以 引入C ί 2至真空室3 0 1內。此時,動力電壓不施加於 電極3 1 1及3 1 0,因而沒有電漿由放電產生。C又藉 著此操作而被吸收至基體表面。 其次,基體1 0 3被傳送至真空室4 0 1且被設定在 陶瓷加熱器4 0 3上。陶瓷加熱器被調整,使得基體溫度 設定於220度。然後,停止閥406,407打開,引 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閲讀背面之注意事項再填寫本頁)
T -9 -15 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(13 ) 入2 〇 c c /分鐘的评?6及1 4 c c /分鐘的S i 1^4至 真空室401內3分鐘。此時,具有大約1. 2#m厚度 的鎢(W)膜形成於基體1 〇 3的選定區域。 以下參考圇6說明W膜的選擇形成過程。 圖6爲說明根據本發明的實施例的W膜的選擇形成過 程的剖面圔。 首先,如圖6 (a)所示,具有lOOnm厚度的 S i 02膜501形成在S i基體103上。隨後,藉著 濺鍍在S i 02膜5 0 1上形成具有4 0 0 nm厚度的 Aj^-s i — Cu膜502,且使用一般的光學曝露法及 反應離子蝕刻將Aj? — S i— Cu膜502定圖型成想要 的接線圖型。 其次,藉著TEOS — 02電漿在S i 02膜5 0 1 及Aj? — Si— Cu膜502上澱積具有1. 4#m厚度 的膜503。用來獲得電連接至A$ — S i_Cu膜 5 0 2的接觸孔5 0 4以使用光學曝露法及反應離子蝕刻 而形成於S i 02膜5 0 3的想要位置。對S i 02膜 5 0 3的反應離子蝕刻係使用氟系統的蝕刻種類。 所謂的污染層5 0 5在開設接觸孔後存在於接觸孔的 底部及Ai2 — S i — Cu膜502的表面上。此污染層 5 0 5由爲抗蝕劑與氟(F )的反應物的碳氟化合物膜, 藉著F離子及0離子值入而形成的R I E損壊層,或從用 於抗蝕劑的成灰的氧電漿產生的氧化物層構成。 因此,即使W膜於此狀態形成於存在有此污染層 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本買) 訂 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(Η ) 5 0 5的接觸孔底部’ W膜不能被選擇性形成》 在本發明的實施例中,爲去除污染層5 0 5,首先, 基體1 0 3設定於圖5所示的真空室1 〇 1內的晶圃夾持 具1 0 2上。真空室1 〇 1內部抽空以設定5X 1 〇-4 P a或更大的真空壓力。然後閘閥1 〇 4打開,且基體 1 0 3被送至真空室2 0 1內。隨後,閘閥1 0 4關閉, 且真空室2 0 1內部再抽空。當真空室2 0 1內的真空壓 力變作1 〇-0P a或更大時,閘閥2 0 2打開,且基體 1 0 3被送至真空室3 0 1內以設定於晶圓夾持具3 0 3 上。 其次,停止閥3 0 9打開,且引入1 〇 0 c c/分鐘 的Ar氣體,真空室301內的壓力設定於5mPa。在 此狀態中,13. 56MHz及50至150瓦的髙頻動 力電壓形成在電極3 1 0,3 1 1之間,且A r+離子被 拉向爲負電極側的晶圖夾持具303(如圖6(b)所示 )。獲得電能的Ar+離子與基體表面碰撞而蝕刻表面。 存在於接觸孔底部的污染層5 0 5也被蝕刻(圓6 ( c ) )° 但是,因爲A r濺鍍爲物理蝕刻存在於氧化矽5 0 3 的表面上的S i的操作,所以接觸孔底部的Αβ — S i -C u表面由於爲金屬膜而沒有此種反應結合(圖6 ( c ))° 然後,在停止電極之間的高頻電壓的施加及A r氣體 的供應之後,停止閥3 0 5打開,且引入1 0 0 c c /分 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨〇乂297公釐) (請先閱讀背面之注意事項再填寫本頁) t- -'9 Γ -17 - A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(15 ) 鐘的Cj?2氣體至真空室301內而設定爲0. 08Pa 。此時,不實施Cj^2的放電。此操作實施3 0至6 0秒 。藉此操作,Cj?原子或Ci?2分子被吸收於氧化矽 103的表面。特別是氯被穩固吸收於S i的懸垂鍵,因 而懸垂鍵以氯終止。雖然氯也被吸收於接觸孔底部的A又 一 S i _Cu表面,大部份的氯只是被物理吸收,而具有 在室溫的藉由氣的微弱終止(圖6 (d))。 此狀態的基體1 0 3從真空室3 0 1經由真空室 2 0 1被输送至真空室4 0 1以於真空室4 0 1內被置於 陶瓷加熱器4 0 2上。基體於預定時間被穩定至想要的溫 度。例如,在設定基體103於220度後,停止閥 406 ,407打開,且引入20cc /分鐘的WFe& 14cc /分鐘的矽烷(SiH4) 3分鐘(圖6 (e) )° 然後,WFe及S i H4的供應停止,且真空室 40 1的內部被抽空。當真空室20 1內的壓力設定於大 約5x10 -e Pa或更小時,閘閥203打開,且基體 1 0 3输送至真空室20 1內。然後,當真空室20 1內 的壓力再設定於5 X 1 0_βΡ a或更小時,閘閥1 〇 4打 開,基體1 0 3输送至真空室1 0 1內以設定於晶圓夾持 具1 0 3上。在此狀態中,在關閉抽空真空室1 0 1的抽 空系統的閘閥的同時,閥1 0 5打開,乾N2引入真空室 1 0 1內,真空室1 0 1的內部設定爲回至大氣壓力,且 基體1 0 3被取出至真空室1 0 1的外部。 (請先閲讀背面之注意事項再填寫本頁)
L -a
T 本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐) -18 - A7 A7 經濟部中央標準局員工消費合作杜印製 B7 五、發明説明(16 ) 當以S EM觀察此基體1 0 3時,w膜以充份的選擇 性形成於接觸孔而具有1· 2的厚度。 其次,在形成有W膜的基體1 0 3上另外形成A又一 S i — Cu膜及圖型化Αβ — S i — Cu膜之後,測量電 性質。結果顯示於圖7中。 圖7顯示W/A5-l%Si-0. 5%Cu結構的 接觸電阻與接觸孔尺寸的關係。接觸孔的深度爲0. 6 以m,且其可測量使用成爲比較例的具有理想電阻值的未 由W埋置的Αβ — S i — Cu/A又一 S i — Cu結構的 接觸特性。如圖7所示,W/Aj? - S i— Cu結構的接 觸電阻爲比較例的大約1.2倍。 圖8顯示在Αί線形成在完全形成於接觸孔的0. 5
Mm寬度的情形的Α ί線之間的電良率。根據本發明的方 法,與習知技術的方法(比較例)相比,良率顯著增進。 道是因爲W晶粒在絕緣膜上的產生受控制。 〔實施例2〕 以下參考圖9說明本發明的第二實施例。 藉著一般的LOCOS (矽的局部氧化)法實施矽( S i )基體6 0 1上的裝置的隔離。數字6 0 2顯示由 L Ο C Ο S形成的場隔離膜。在形成閘極絕緣層6 0 3於 砂基體6 0 1上之後,澱積及圖型化多晶矽層6 0 4及矽 化鎢(WS i X)層605。如此形成閘極電極。 然後,以使用閘極電極成爲掩模對矽基體6 0 1實施 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 装· 訂 -19 - 〇v Α7 __Β7_ 五、發明説明(17 ) N—離子植入,且N-擴散層形成於矽基體6 0 1的表面。 其次,由S i 02構成的側壁6 0 6形成於閘極電極的側 邊。閘極電極及成爲掩模的側壁6 0 6被用於對矽基體 6 0 1實施的下一次離子植入。因而N+擴散層6 0 7形 成於矽基體601的表面(圖9 (a))。 然後,在藉著濺鍍形成T i N — T i之後,基體 6 0 1於6 0 0度在氮(N2)環境中受熱處理3 0分鐘 。藉著此熱處理,基體601的表面上的Ti及S i互相 反應。另外,在T i N及未反應的T i藉著以H2S04_ H202的混合溶液的處理而被除去,T i S i 2層6 0 8 只存留於擴散層607。S i 02膜609澱積至具有 1 . 4 μ m的厚度。 經濟部中央橾準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 然後,用來獲得電連接的接觸孔6 1 0以使用光學曝 露法及反應離子蝕刻而形成於S i 02膜6 0 9的想要的 位置》對S i 02膜6 0 9的反應離子蝕刻係使用氟系統 的蝕刻種類而實施。所謂的污染層或損壞層611存在於 接觸孔底部(圖9 (b))。即使W膜形成於存在有此種 污染層6 1 1的狀態中,W膜不能選擇性地只形成於接觸 孔。 具有接觸孔6 1 0的基體6 0 1設定於圖5所示的裝 置的晶圓夾持具3 0 3上。其次,停止閥3 0 9打開且引 入1 0 0 c c/分鐘的A r氣體。真空室3 0 1內的壓力 設定於5mPa,13. 56MHz及50至150互的 髙頻動力電壓施加於電極3 1 0歷時1 0至6 0秒。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -20 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(18 ) 因而A r電漿產生在電極3 1 0與3 1 1之間。 A r+被拉向爲電極3 1 0的負極側的晶圓夾持具3 0 3 。獲得電能的A r +離子與基體表面碰撞而蝕刻表面。存 在於接觸孔610底部的損壞層611也被蝕刻(圖9 ( c ) ) 〇 若干S i的活性懸垂鍵6 1 2存在於氧化矽6 0 9的 表面上(圖9 (d) )。接觸孔6 10的底部的 T i S i 2表面不具有此活性懸垂鍵,因其爲金屬膜。 在停止電極310與311之間的髙頻電壓的施加及 A r氣體的引入之後,基體溫度降至室溫。然後,引入 1 0 0 c c/分鐘的Cj? 2至真空室3 0 1內以設定於 0. 8Pa。此時,不實施Cj?2的放電。此操作實施 30至60秒。藉此操作,C32原子或Cj^2分子被吸收 於氧化矽6 0 9的表面。特別是氯原子被穩固吸收於S i 的懸垂鍵6 1 2,因而終止懸垂鍵6 1 2。雖然氯原子也 被吸收於接觸孔底部的T i S i 2表面,大部份的氯只是 被物理吸收,而具有在室溫的藉由氯的微弱終止(圖9 ( d ))。 此狀態的基體6 0 1從真空室3 0 1經由真空室 2 0 1被输送至真空室4 0 1以於真空室4 0 1內被置於 陶瓷加熱器402上》 在設定基體6 0 1的溫度於2 2 0度後,停止閥 406,407打開,且引入20cc /分鐘的WFe& 1 4 c c /分鐘的矽烷(S i H4)至真空室40 1內約 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)01 -21 - (請先閱讀背面之注意事項再填寫本頁) 装· 訂 B7_ 五、發明説明(19 ) 4分鐘(圚6 ( e ) ) » 然後;界?6及8 i H4的引入停止,且真空室4 0 1 的內部被抽空。當真空室2 0 1內的壓力設定於5 X 1 O_0P a或更小時,閘閥1 0 4打開,且基體6 0 1輸 送至真空室101內。然後,當真空室1〇1內的壓力再 設定於5 X 1 0-eP a或更小時,閘閥2 0 3打開,基體 6 0 1输送至真空室2 0 1內以設定於晶圓夾持具1 0 3 上。 在此狀態中,在關閉抽空真空室1 0 1的內部的抽空 系統的閘閥1 0 4的同時,閥1 0 5打開,乾N2引入真 空室1 0 1內,真空室1 0 1的內部設定於大氣壓力,且 基體6 0 1被取出至真空室1 0 1的外部。 當以SEM觀察此基體601時,具有1. 4#m厚 度的W膜以充份的選擇性形成於接觸孔。其次,在形成有 W膜的基體6 0 1上另外形成A)2 — S i _C u膜及圖型 化Αβ — S i — Cu膜之後,測量電性質•結果顯示於圖 1 0中。 經濟部中央標準局貝工消費合作社印繁 (請先閲讀背面之注意事項再填寫本頁) 圖1 0顯示W/T i S i2/N+— S結構及W/ T i S i 2/P+— S i的接觸電阻與接觸孔尺寸的關係。 接觸孔的深度爲0. 6#m,且其可測置使用成爲比較例 的未由W埋置的結構的接觸特性。在此情況中,W/A又 一 S i — Cu結構的接觸電阻與爲比較例的A$_T i N /N+—S i結構的接觸電阻大約相同。如圚1 0所示’ 根據本發明的方法,可獲得穩定的特性。 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐) -22 -
五、發明説明(20 ) 圖1 1顯示在完全形成於W上及選擇形成於接觸孔的 0· 5#m的寬度的線之間的電良率。根據本發明的 方法,與習知技術3的方法(比較例)相比,良率顯著增 進。此主要是因爲W顆粒在絕緣膜上的產生控制。 雖然在以上實施例中產生藉著引入A r的電漿,但是 即使當使用H2(氫)取代A r時,仍有類似的移除污染 靥或損壞層6 1 1的效果。例如,引入1 〇至20 0 c c /分鐘的氫氣,真空室301內的壓力設定於〇.1至 1. OPa,且 13. 56MHz 及 50 至 150 互的高 頻動力電壓施加於晶圓夾持具側的電極1 0至6 0秒。在 此操作中Η +離子形成於金屬膜內,且氫基化學蝕刻損壞 靥 6 1 1。 另外,S i 〇2表面也如同先前賁施例被蝕刻,因爲 許多懸垂鍵形成於基體表面。因此,爲獲得W形成的選擇 性,基體必須如同於先前實施例中所說明的於含有鹵素原 子的環境中被處理。 〔實施例3〕 在此實施例中,使用氫氣電漿取代鈍氣電漿。圖1 2 顯示修正圖5 (b )所示的真空室3 0 1的容室,使得可 藉著氫氣的微波放電而形成氫基。 輪機分子泵及乾泵(未顯示於圖1 2中)經由閘閥 3 0 2連接於真空室3 0 1。真空室3 0 1由這些泵排氣 。用來夾持基體的晶圓夾持具3 1 5配置於真空室3 0 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) -· -訂 經濟部中央標準局員工消費合作社印製 -23 - B7 五、發明説明(2l ) 的中心,且輸送自真空室2 0 1的基體1 〇 3設定於晶圓 夾持具3 1 5上。用來供應預處理氣體的氣體管連接於真 空室3 0 1。 氣體管316及320連接於真空室301。各氣體 管分別經由停止閥3 1 7及3 2 1供應112及(又2。供應 1^2至真空室3 Ο 1的氣體管3 1 6連接於由Ap2〇3製 成的管子3 1 8,而用來供應微波電功率至Η 2氣體的共 振管3 1 9設置於管子3 1 8。微波電源未顯示於圚1 2 中。 基體1 0 3從真空室2 0 1輸送且設定於真空室 30 1內的晶圓夾持具3 1 5上。在此狀態中,用於處理 的Η 2氣體被引入,且藉著施加高頻電壓於連接於 13_5 6^11^2的高頻電力的共振管3 19而產生電媒 。基體表面藉著從電漿產生的Η2基而被處理。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 圖1 3爲說明根據本發明的第三實施例的W膜的選擇 形成過程的剖面圖。使用的樣品與第一實施例相同。類似 於圖1所示的第一實施例形成矽(Si)基體701 ,氧 化膜 702,A^-Si-Cu 膜 703,電漿 Si〇2 膜704,接觸孔705 *及污染層706。 首先,基體7 0 1設定於圖5所示的真空室1 〇 1內 的晶圓夾持具102上。基體701經由真空室ιοχ , 1 0 2而输送至真空室3 0 1內且設定在真空室3 〇 1內 的晶圓夾持具3 1 5上。隨後,真空室3 0 1的內部被抽 空以設定1 X 1 O—P a或更小的真空壓力。其次,閥 i紙張尺度適用中國國家標準(CNS ) A4規格(2I0X29?公釐)~ ' -24 - 經濟部中央標準局員工消費合作社印製 A7 £7__ 五、發明説明(22) 3 1 7打開,且引入1 〇 〇 c c/分鐘的H2’真空室 30 1內的壓力設定於5. OmPa。當50至150瓦 及13. 5 6MHz的高頻電壓於此狀態施加於共振管 3 1 9時,造成放電,且產生氫電漿。由此氫電漿形成的 氫基輸送至基體表面且蝕刻基體表面上的氧化膜(圖1 3 (b ))。 在以氫電漿蝕刻1 0至6 0秒後,A:_ S i _C u 膜703上的污染層706被完全去除(圖13 (c)) •然後,在H2的引入停止後,閥3 2 1打開,且引入 1 0 0 c c/分鐘的C又2。真空室3 0 1內的壓力設定 於0. 8Pa。此時,不實施C$2的放電。此操作實施 30至60秒。藉此操作,Cj原子或CJ?2分子被吸收 於氧化矽的表面(圖13 (c))。特別是氯被穩固吸收 於S i的懸垂鍵,因而懸垂鍵以氯終止。雖然氯也被吸收 於接觸孔底部的一 S i_Cu表面,大部份的氯只是 被物理吸收,而具有在室溫的藉由氯的微弱終止(圖3 ( d ))。 此狀態的基體7 0 1從真空室3 0 1經由真空室 2 0 1被輸送至真空室4 0 1以於真空室4 0 1內被置於 陶瓷加熱器4 0 2上。基體於預定時間被穩定至想要的溫 度。例如,在設定基體1 0 3於2 2 0度後,停止閥 406,407打開,且引入20cc/分鐘的WFe及 1 4 c c /分鐘的矽烷(S i H4) 3分鐘。 然後,界?6及5 i H4的供應停止,且真空室 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I---.------^士表-- (請先閲讀背面之注意事項再填寫本頁) 訂 -25 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(23) 4 0 1的內部被抽空。當真空室2 0 1內的壓力設定於大 約5x 1 0_eP a或更小時,閘閥1 04打開,且基體 70 1输送至真空室1 〇 1內》然後,當真空室1 〇 1內 的壓力再設定於5 X 1 〇-eP a或更小時,閘閥2 0 3打 開,基體7 0 1輸送至真空室2 0 1內以設定於晶圓夾持 具1 0 3上。 在此狀態中,在關閉抽空真空室1 0 1的抽空系統的 閘閥的同時,閥1 0 5打開,乾N2引入真空室1 0 1內 ,真空室1 0 1的內部設定於大氣壓力,且基體7 0 1被 取出至真空室101的外部。 當以S EM觀察此基體7 0 1時,w膜以充份的選擇 性形成於接觸孔而具有1. 2//m的厚度。另外,在類似 形成的基體70 1上形成Aj2 — S i _Cu膜及圖型化 Aj? - S i — Cu膜之後,測量電性質。可獲得電性質的 穩定特性。另外,可顯著增進良率。此主要因爲W顆粒在 絕緣膜上的產生受控制或減少。 〔實施例4〕 在此實施例中,使用氫氣電漿取代鈍氣電漿。爲實施 實施例4的處理,可使用實施例3中說明的類似裝置。 圖1 4爲說明根據本發明的第四實施例的W膜的選擇 形成過程的剖面圖。 具有接觸孔8 0 4的氧化膜8 0 3形成在矽(S i ) 基體801上。擴散層802形成於接觸孔804曝露的 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ^----.------^"-- (請先閱讀背面之注意事項再填寫本頁) -'β -26 - B7 五、發明説明(24 ) 基體801的表面。Ti S i2層805形成於擴散層 8 0 2的表面。於最後的製程產生的污染層8 0 6存在於 丁1512層805的表面(圖14(3))。 首先,基體8 0 1設定於圖5所示的真空室1 0 1內 的晶圓夾持具102上。基體801經由真空室101, 1 0 2而输送至真空室3 0 1內且設定在真空室3 0 1內 的晶圖夾持具315上。隨後,真空室301的內部被抽 空以設定1 X 1 0_5P a或更小的真空壓力。其次,閥 3 1 7打開,且引入1 00 c c/分鐘的H2,真空室 30 1內的壓力設定於5. OmPa。當50至150瓦 及13. 5 6MHz的高頻電壓於此狀態施加於共振管 3 1 9時,造成放電,且產生氫電漿。由此氫電漿產生的 氫基輸送至基體表面且蝕刻基體表面上的氧化膜(圖1 3 (b ))。 經濟部中央樣準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 在以氫電漿蝕刻1 0至60秒後,AJ2 — S i - Cu 膜803上的污染層806被完全去除(圖14(c)) 。然後,在H2的引入停止後,閥3 2 1打開,且引入 1 00c c/分鐘的C52。真空室301內的壓力設定 於0. 8Pa。此時,不實施Ci2的放電。此操作實施 30至60秒。藉此操作,C5原子或2分子被吸收 於氧化矽103的表面(圖14 (c))。特別是氯被穩 固吸收於S i的懸垂鍵,因而懸垂鍵以氯終止。雖然氯也 被吸收於接觸孔底部的Aj?_S i - Cu表面,大部份的 氯只是被物理吸收,而具有在室溫的藉由氯的微弱終止( 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -27 - A 7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(25) 圖 1 4 ( d ) ) » 此狀態的基體8 0 1從真空室3 0 1經由真空室 2 0 1被輸送至真空室4 0 1以於真空室4 0 1內被置於 陶瓷加熱器4 0 2上。基體於預定時間被穩定至想要的溫 度。例如,在設定基體801於220度後,停止閥 406,407打開,且引入20c c/分鐘的WFe及 1 4 c c /分鐘的矽烷(S i H4) 3分鐘。 然後,WFe及S i H4的供應停止,且真空室 401的內部被抽空。當真空室201內的壓力設定於大 約5 X 1 0—eP a或更小時,閘閥1 04打開,且基體 801輸送至真空室101內*然後,當真空室1〇1內 的壓力再設定於5 X 1 0-βΡ a或更小時,閘閥2 0 3打 開,基髖8 0 1输送至真空室2 0 1內以設定於晶圖夾持 具1 0 3上。 在此狀態中,在關閉抽空真空室1 0 1的抽空系統的 閘閥的同時,閥1 0 5打開,乾N2引入真空室1 〇 1內 ,真空室1 0 1的內部設定於大氣壓力,且基體8 0 1被 取出至真空室101的外部》 當以S EM觀察此基體8 0 1時,W膜以充份的選擇 性形成於接觸孔而具有1. 2的厚度。另外,在類似 地形成的基體上形成Ap — S i — Cu膜及圓型化A)? — S i — Cu膜之後,測量電性質。可獲得電性質的穩定特 性。另外,可顯著增進良率。此主要是因爲W顆粒在絕緣 膜上的產生受控制或減少· (請先閱讀背面之注意事項再填寫本頁)
L 41* τ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 〇〇 -60 A7 B7 經濟部中央揉準局員工消費合作社印褽 五、發明説明( 26 丨) 1 I 根 據 上 述 的 本 發 明 的 方 法 9 兩 步 驟 的 實 施例 包 含 曝 露 1 1 基 體 ns. 於 純 氣 或 氫 氣 的 電 漿 環 境 及 隨 後 曝 露 於 含 有 除 氟 以 1 1 外 的 鹵 素 原 子 的 氣 體 環 境 〇 藉 著 此 預 處 理 步 驟 > 金 靥 膜 選 1 I 請 I 擇 性 形 成 於 形 成 於 絕 緣 膜 的 開 P 的 底 部 〇 先 閱 1 I 讀 1 背 1 Λ 1 之 1 圖 式 的 簡 要 敘 述 注 責 1 本 1 面 圖 1 爲 用 來 說 明 發 明 的 原 理 的 平 面 輪 廓 圇 及特 性 圖 項 再 1 填 —4 〇 寫 本 4- 1 圖 2 爲 用 來 說 明 本 發 明 的 原 理 的 平 面 輪 廓 圖 〇 Ά V_^ 1 1 圖 3 爲 顯 示 退 火 溫 度 與 存 留 的 氯 量 的 關 係 的 特 性 圖 〇 1 1 圖 4 爲 用 來 說 明 本 發 明 的 原 理 的 平 面 輪 廓 圖 0 1 1 圖 5 爲 用 於 本 發 明 的 方 法 的 裝 置 的 平 面 輪 廓 圖 0 訂 I 圖 6 爲 顯 示 相 關 於 本 發 明 的 第 一 實 施例 的 W 膜 的 選 擇 1 I 形 成 30 程 的 剖 面 圖 〇. 1 1 1 圖 7 爲 顯 示 顯 示 本 發 明 的 第 — 實 施 例 的 效 果 的 接 觸 電 1 1 阻 da 與 接 觸 孔 大 小 的 關 係 的 特 性 圖 〇 \ 圚 8 爲 顯 示 顯 示 本 發 明 的 第 一 實 施例 的 效 果 的 第 一 層 1 1 A 的 接 線 良 率 的 特 性 圚 0 1 圖 9 爲 顯 示 相 關 於 本 發 明 的 第 二 實 施 例 的 W 膜 的 選 擇 1. 形 成 過 程 的 剖 面 圖 〇 1 1 I 圖 1 0 爲 顯 示 顯 示 本 發 明 的 第 二 實 施 例 的 效 果 的 接 觸 1 1 | 電 阻 與 接 觸 孔 大 小 的 關 係 的 特 性 _ 〇 1 1 圖 1 1 爲 顯 示 顯 示 本 發 明 的 第 二 實 施 例 效 果 的 第 一 層 1 1 A 的 接 線 良 率 的 特 性 圖 0 1 1 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) -29 ^〇〇3 A7 B7 五、發明説明(27 ) 圖12爲用於本發明的第三實施例的裝置的平面輪廓 圖。 圖13爲顯示相關於本發明的第三實施例的W膜的選 擇形成過程的剖面圖。 圖14爲顯示相關於本發明的第四實施例的W膜的選 擇形成過程的剖面圖。 (請先閲讀背面之注意事項再填寫本頁) -Λ. 訂 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Μ規格(210X297公釐) -30 -

Claims (1)

  1. 經濟部中央標準局員工消費合作社印製 Α8 Β8 C8 D8 六、申請專利範圍 1 . 一種選擇澱積金屬膜的方法,用來選擇澱稹金屬 膜於形成在半導體基體上的絕緣層的開口內,該開口曝露 金屬層,半導體層,及半導體基體的至少之一的表面,該 方法包含以下步驟: 曝露絕緣層的表面及由該開口曝露的表面於由鈍氣及 氫的至少之一構成的氣體電漿; 曝露絕緣層於含有除氟原子以外的鹵素原子的氣體; 及 選擇澱積金屬膜於絕緣層的開口內。 2 _如申請專利範圍第1項的方法,其中含有除氟原 子以外的鹵素原子的該氣體爲擇自由Cj2,BCj?3, H C β,及C C p 4組成的群類的至少之一。 3.如申請專利範圍第1項的方法,其中曝露半導體 基體於氣體電漿及於含有除氟原子以外的鹵素原子的氣體 的步驟係於相同的眞空室內連續實施。 4 .如申請專利範圍第1項的方法,其中該金屬膜爲 擇自由W,Ti ,Μο,及Cu組成的群類的至少之一。 5.如申請專利範圍第1項的方法,其中該鈍氣爲 A r 或 H e 0 6 .如申請專利範圍第1項的方法,其中曝露半導體 基體於含有除氟原子以外的鹵素原子的氣體的步驟係於 —3 0至6 0度的基體溫度實施。 7 ·如申請專利範圍第1項的方法,其中曝露半導體 基體於含有除氟原子以外的鹵素原子的氣體的步驟係於 本紙張尺度適用中國國家標準(CNS)A4規格(2丨〇><297公釐)_ ^ ---------^--- (請先閲讀背面之注$項再填寫本頁) 訂 ^Οϋ〇^ 5 β8 C8 D8 #、申請專利範圍 1 Ο至3 Ο度的基體溫度實施。 8. 如申請專利範圍第1項的方法,其中澱積金屬膜 的步驟係於1 8 0至2 6 0度的基體溫度實施。 9. 如申請專利範圍第1項的方法,其中澱積金屬膜 的步驟係於2 0 0至2 2 0度的基體溫度實施。 (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)_ 32 _
TW085109158A 1995-07-07 1996-07-26 TW300325B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7172480A JPH0922896A (ja) 1995-07-07 1995-07-07 金属膜の選択的形成方法

Publications (1)

Publication Number Publication Date
TW300325B true TW300325B (zh) 1997-03-11

Family

ID=15942777

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085109158A TW300325B (zh) 1995-07-07 1996-07-26

Country Status (5)

Country Link
US (1) US6013575A (zh)
JP (1) JPH0922896A (zh)
KR (1) KR100236626B1 (zh)
DE (1) DE19627017A1 (zh)
TW (1) TW300325B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI730638B (zh) * 2019-03-20 2021-06-11 日商國際電氣股份有限公司 半導體裝置之製造方法、基板處理裝置及記錄媒體

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3102382B2 (ja) * 1997-05-30 2000-10-23 日本電気株式会社 半導体装置およびその製造方法
US6797558B2 (en) * 2001-04-24 2004-09-28 Micron Technology, Inc. Methods of forming a capacitor with substantially selective deposite of polysilicon on a substantially crystalline capacitor dielectric layer
US6136690A (en) 1998-02-13 2000-10-24 Micron Technology, Inc. In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications
US6159852A (en) * 1998-02-13 2000-12-12 Micron Technology, Inc. Method of depositing polysilicon, method of fabricating a field effect transistor, method of forming a contact to a substrate, method of forming a capacitor
JP3137087B2 (ja) 1998-08-31 2001-02-19 日本電気株式会社 半導体装置の製造方法
JP4672697B2 (ja) * 1999-01-08 2011-04-20 株式会社東芝 半導体装置の製造方法
JP4724146B2 (ja) * 1999-01-08 2011-07-13 株式会社東芝 半導体装置
US6204192B1 (en) * 1999-03-29 2001-03-20 Lsi Logic Corporation Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
US6245655B1 (en) * 1999-04-01 2001-06-12 Cvc Products, Inc. Method for planarized deposition of a material
EP1050905B1 (en) * 1999-05-07 2017-06-21 Shinko Electric Industries Co. Ltd. Method of producing a semiconductor device with insulating layer
JP4108228B2 (ja) * 1999-07-15 2008-06-25 富士通株式会社 半導体装置の製造方法
US6391785B1 (en) 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US6727169B1 (en) * 1999-10-15 2004-04-27 Asm International, N.V. Method of making conformal lining layers for damascene metallization
JP2001291720A (ja) * 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
US6482733B2 (en) 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US6759325B2 (en) 2000-05-15 2004-07-06 Asm Microchemistry Oy Sealing porous structures
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US6765178B2 (en) 2000-12-29 2004-07-20 Applied Materials, Inc. Chamber for uniform substrate heating
US6825447B2 (en) 2000-12-29 2004-11-30 Applied Materials, Inc. Apparatus and method for uniform substrate heating and contaminate collection
US6951804B2 (en) 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US6878206B2 (en) 2001-07-16 2005-04-12 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6660126B2 (en) 2001-03-02 2003-12-09 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6734020B2 (en) 2001-03-07 2004-05-11 Applied Materials, Inc. Valve control system for atomic layer deposition chamber
KR100467493B1 (ko) * 2001-06-16 2005-01-24 동부전자 주식회사 반도체 비아 홀 세정 공정에서의 불소 성분 제거 방법
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6620670B2 (en) 2002-01-18 2003-09-16 Applied Materials, Inc. Process conditions and precursors for atomic layer deposition (ALD) of AL2O3
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6827978B2 (en) 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
EP1512772A1 (en) * 2002-03-08 2005-03-09 Mitsubishi Heavy Industries, Ltd. Method and apparatus for production of metal film
US6720027B2 (en) 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US7608549B2 (en) 2005-03-15 2009-10-27 Asm America, Inc. Method of forming non-conformal layers
JP2008166062A (ja) * 2006-12-27 2008-07-17 Hitachi High-Technologies Corp 真空容器を持つ装置
US7772097B2 (en) * 2007-11-05 2010-08-10 Asm America, Inc. Methods of selectively depositing silicon-containing films
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
TWI602283B (zh) 2012-03-27 2017-10-11 諾發系統有限公司 鎢特徵部塡充
WO2013148444A1 (en) * 2012-03-27 2013-10-03 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US10381266B2 (en) 2012-03-27 2019-08-13 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
CN103337467B (zh) * 2013-06-27 2016-03-02 上海华力微电子有限公司 接触孔之底金属层去除量的量测方法
US9748137B2 (en) 2014-08-21 2017-08-29 Lam Research Corporation Method for void-free cobalt gap fill
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US10170320B2 (en) 2015-05-18 2019-01-01 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9978610B2 (en) 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
JP6545094B2 (ja) * 2015-12-17 2019-07-17 東京エレクトロン株式会社 成膜方法及び成膜装置
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US10211099B2 (en) 2016-12-19 2019-02-19 Lam Research Corporation Chamber conditioning for remote plasma process
JP6728087B2 (ja) * 2017-02-22 2020-07-22 東京エレクトロン株式会社 成膜方法及び成膜装置
SG11202001268TA (en) 2017-08-14 2020-03-30 Lam Res Corp Metal fill process for three-dimensional vertical nand wordline
KR20200140391A (ko) 2018-05-03 2020-12-15 램 리써치 코포레이션 3d nand 구조체들에 텅스텐 및 다른 금속들을 증착하는 방법
US11978666B2 (en) 2018-12-05 2024-05-07 Lam Research Corporation Void free low stress fill
CN113424300A (zh) 2018-12-14 2021-09-21 朗姆研究公司 在3d nand结构上的原子层沉积
KR20210141762A (ko) 2019-04-11 2021-11-23 램 리써치 코포레이션 고 단차 커버리지 (step coverage) 텅스텐 증착
KR20220047333A (ko) 2019-08-12 2022-04-15 램 리써치 코포레이션 텅스텐 증착
JP7118099B2 (ja) * 2020-01-15 2022-08-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP2021150526A (ja) 2020-03-19 2021-09-27 キオクシア株式会社 半導体装置、半導体記憶装置、及び、半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6091631A (ja) * 1983-10-25 1985-05-23 Toshiba Corp 半導体装置の製造方法
JPS6096931A (ja) * 1983-11-01 1985-05-30 Matsushita Electric Ind Co Ltd 制御電圧発生装置
JPS6231116A (ja) * 1985-08-02 1987-02-10 Toshiba Corp 半導体装置の製造方法
US5223455A (en) * 1987-07-10 1993-06-29 Kabushiki Kaisha Toshiba Method of forming refractory metal film
JP2720386B2 (ja) * 1988-02-05 1998-03-04 富士通株式会社 半導体装置の製造方法
JP2726438B2 (ja) * 1988-07-28 1998-03-11 株式会社東芝 薄膜形成装置
US4983543A (en) * 1988-09-07 1991-01-08 Fujitsu Limited Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit
EP0370775B1 (en) * 1988-11-21 1996-06-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5112439A (en) * 1988-11-30 1992-05-12 Mcnc Method for selectively depositing material on substrates
US5037775A (en) * 1988-11-30 1991-08-06 Mcnc Method for selectively depositing single elemental semiconductor material on substrates
US5043299B1 (en) * 1989-12-01 1997-02-25 Applied Materials Inc Process for selective deposition of tungsten on semiconductor wafer
JP3469251B2 (ja) * 1990-02-14 2003-11-25 株式会社東芝 半導体装置の製造方法
JPH07115130A (ja) * 1993-10-14 1995-05-02 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI730638B (zh) * 2019-03-20 2021-06-11 日商國際電氣股份有限公司 半導體裝置之製造方法、基板處理裝置及記錄媒體

Also Published As

Publication number Publication date
US6013575A (en) 2000-01-11
DE19627017A1 (de) 1997-01-09
KR100236626B1 (ko) 2000-01-15
JPH0922896A (ja) 1997-01-21

Similar Documents

Publication Publication Date Title
TW300325B (zh)
TW514987B (en) Plasma treatment of a titanium nitride film formed by chemical vapor deposition
US20210082724A1 (en) Methods for the treatment of workpieces
CN100474517C (zh) Ti膜及TiN膜的成膜方法
TW492060B (en) Method and apparatus for plasma cleaning of workpieces
JP4690308B2 (ja) 高温水素含有プラズマによるチャンバ及びウェーハ表面から物質を除去する方法及び装置
TW476131B (en) Methods of pre-cleaning dielectric layers of substrates
TWI786217B (zh) 增強選擇性沉積製程
CN108220922A (zh) 成膜方法、硼膜以及成膜装置
Saitoh et al. Role of the hydrogen plasma treatment in layer-by-layer deposition of microcrystalline silicon
JPS6243335B2 (zh)
CN110663098B (zh) 利用聚合物结构去活化工艺的选择性沉积工艺
TW408371B (en) Processing method and apparatus for removing oxide film
WO2004008519A1 (ja) 酸化膜形成方法および電子デバイス材料
TWI629724B (zh) 被蝕刻層之蝕刻方法
JP3575240B2 (ja) 半導体装置の製造方法
TW451316B (en) Controllable oxidation technique for ultrathin gate oxide formation
JPS5914549B2 (ja) プラズマ・クリ−ニング・エッチ法
JP4273142B2 (ja) 表面処理方法及び半導体装置の製造方法並びに容量素子の製造方法
CN114381806A (zh) 二维氮化铝晶体的制备方法
JPS6029296B2 (ja) 被膜形成方法
TWI797739B (zh) 蝕刻方法、電漿處理裝置及基板處理系統
TWI856541B (zh) 氫含量減少的含矽層及其製造處理
JPH0360123A (ja) 表面処理方法および表面処理装置
WO2024125303A1 (zh) 一种晶圆处理方法及用于晶圆处理的刻蚀-沉积一体设备

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees