CN102005462B - 固态摄像装置及其制造方法 - Google Patents
固态摄像装置及其制造方法 Download PDFInfo
- Publication number
- CN102005462B CN102005462B CN2010102662164A CN201010266216A CN102005462B CN 102005462 B CN102005462 B CN 102005462B CN 2010102662164 A CN2010102662164 A CN 2010102662164A CN 201010266216 A CN201010266216 A CN 201010266216A CN 102005462 B CN102005462 B CN 102005462B
- Authority
- CN
- China
- Prior art keywords
- zone
- layer
- silicon
- semiconductor substrate
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000007787 solid Substances 0.000 title claims abstract description 124
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title abstract description 85
- 239000000758 substrate Substances 0.000 claims abstract description 211
- 239000004065 semiconductor Substances 0.000 claims abstract description 167
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 167
- 239000010703 silicon Substances 0.000 claims abstract description 167
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 165
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 159
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 129
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 91
- 229910052796 boron Inorganic materials 0.000 claims abstract description 91
- 238000000926 separation method Methods 0.000 claims description 112
- 239000012535 impurity Substances 0.000 claims description 56
- 230000012010 growth Effects 0.000 claims description 51
- 150000002500 ions Chemical class 0.000 claims description 48
- 238000009792 diffusion process Methods 0.000 claims description 40
- 238000009826 distribution Methods 0.000 claims description 40
- 230000015572 biosynthetic process Effects 0.000 claims description 38
- 238000005516 engineering process Methods 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 19
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 283
- 230000006578 abscission Effects 0.000 description 80
- 238000010586 diagram Methods 0.000 description 44
- 238000012546 transfer Methods 0.000 description 32
- 239000001257 hydrogen Substances 0.000 description 30
- 229910052739 hydrogen Inorganic materials 0.000 description 30
- 150000002431 hydrogen Chemical class 0.000 description 26
- 230000003287 optical effect Effects 0.000 description 25
- 230000003667 anti-reflective effect Effects 0.000 description 23
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 22
- 239000007789 gas Substances 0.000 description 20
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 17
- 229910052799 carbon Inorganic materials 0.000 description 17
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 125000004429 atom Chemical group 0.000 description 12
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 12
- 239000000178 monomer Substances 0.000 description 12
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 11
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 11
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 230000005764 inhibitory process Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000012808 vapor phase Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 125000005843 halogen group Chemical group 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000005979 thermal decomposition reaction Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 229910005705 Ge—B Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 208000002173 dizziness Diseases 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开一种固态摄像装置及其制造方法。该固态摄像装置具有光敏二极管，该光敏二极管的每一个都包括：N-型区域，形成在半导体基板中；第一碳化硅层，形成在N-型区域之上；以及P-型区域，包括形成在第一碳化硅层之上的第一硅层且掺杂有硼。
Description
技术领域
本发明涉及固态摄像装置(solide-state image pickup device)及其制造工艺。
背景技术
对于固态摄像装置，通常采用电极和配线形成在基板的表面上的前面照明结构，其中形成光电转换部分且允许光从电极和配线之上进入。在固态摄像装置，如利用硅基板作为基板的CCD(电荷耦合装置)和CMOS(互补金属氧化物半导体)传感器中，作为摄像传感器的光电转换部分近年来采用埋入结构来减少噪声。
图8示出了前面照明结构的固态摄像装置的截面图。
如图8所示，固态摄像装置100是具有前面照明结构的CMOS固态摄像装置。
每个像素的光接收传感器部分具有所谓“HAD(Hole AccumulationDiode，空穴累积二极管)结构”，具体地，该结构为P-型杂质注入光接收传感器部分的表面中，以钉扎过剩的电子。通过该HAD结构，实现了白点和暗电流的减少。
每个光接收传感器部分具有这样的构造，光敏二极管PD形成在硅基板101中，多层配线层103经由层间绝缘膜102设置在硅基板101上，此外，滤色器104和透镜105设置在配线层103上面的上层中。入射光L穿过透镜105、滤色器104和配线层103相邻的单独各部分之间的层间绝缘膜102，并进入光接收传感器部分中的光敏二极管PD。
现在参考图9A和9B，将描述前面照明CMOS固态摄像装置中每个埋入传感器的制造工艺。
如图9A所示，首先由离子注入通过形成在硅基板201表面上的氧化膜231在硅基板201中形成P-型埋入区域202。进行该离子注入以形成HAD传感器的溢流势垒(overflow barrier)，并且防止从硅基板201发出的电子进入光接收传感器部分。
接下来，通过上述氧化层231，P-型元件隔离区域221形成在硅基板201中。该P-型元件隔离区域221形成为在上述P-型埋入区域202之上的硅基板201中的像素之间形成且隔离元件的区域。随后，去除氧化膜231。
接下来，如图9B所示，栅极绝缘膜211形成在硅基板201上，并且经由栅极绝缘膜211形成转移栅极212。随后，如标号232所示，再一次在硅基板201上形成氧化膜。此时，栅极绝缘膜211设置在转移栅212之下以外的部分可以去除或仍可保留。图中示出了将其去除的情况。
然后，将描述HAD结构的光接收传感器部分的形成。
通过氧化膜232，首先通过离子注入在硅基板201中形成N-型区域203。该离子注入分两个阶段执行，一个阶段是形成用于提供较高灵敏度的最终像素的层，另一个阶段是形成用于形成光接收传感器部分的层。用于提供高灵敏度最终像素的离子注入执行到大的深度，而用于形成光接收传感器部分的离子注入比用于提供高灵敏度最终像素的离子注入相对较浅。
接下来，通过上述的氧化膜232，在N-型区域203之上的硅基板201中通过离子注入形成P-型区域204。进行该离子注入以在光接收传感器部分的表面中增强钉扎。在此情况下，考虑到电荷转移而倾斜注入离子，从而在相邻于转移栅极212侧壁的区域中不允许离子穿透进入硅基板201。
如上所述，光敏二极管PD用形成在N-型区域203和P-型区域204之间的PN结构成。
通过具有上述HAD结构的埋入传感器构造的固态摄像装置，能够充分降低此前产生在光接收传感器部分表面中的诸如暗电流的噪声。
因此，具有HAD结构的埋入固态摄像装置看作能够使其实现作为固态摄像装置的优良特性。
然而，具有HAD结构的埋入固态摄像装置涉及这样的问题，在其制造过程中，光接收传感器部分的P-型区域204中的硼(B)扩散进入硅基板201的N-型区域203中，因此，硼的最终杂质浓度轮廓变得扩大。附图中，硼(B)的杂质轮廓由虚曲线表示，并且N-型杂质(例如，磷)的轮廓由实曲线表示。
因此，难于形成陡峭的杂质浓度轮廓。由于扩大了光接收传感器部分中的PN结，饱和电荷量(Qs)显著降低。
而且，各装置参数上的该偏差导致传感器特性的下降、由硼穿透进入沟道区域引起的白点和黑点的增加以及由于硼扩散量的不稳定性引起的传感器特性的变化等。
为了解决上述问题，所希望的是抑制发生硼在加热下发生扩散。
另一方面，在MOSFET(金属氧化物半导体场效晶体管)中，为了防止硼扩散，已经报告了几种技术。
为了抑制作为例如在32nm节点后的先进MOS(金属氧化物半导体)装置(例如，nMOSFET)中小型化结果而出现的短沟道效应问题，已经提出了利用SiC层而具有陡峭沟道和晕(Halo)轮廓结构的装置。该nMOSFET将参考图10A所示的示意性截面构造图以及图10B和10C所示的截面照片进行描述。
如图10A所示，已经报道了这样的技术，在离子注入后，为了调整阈值电压Vt，使硅经历外延生长。例如，硼扩散区域313的形成之后，通过外延生长形成外延生长的硅层311。在此情况下，由于整个形成步骤中的热累积的存在，最后的沟道注入轮廓变得扩大。该扩大的最终沟道注入轮廓归因于受热下的硼扩散，从而nMOSFET 310的晶体管特性显著下降，导致特性变化上的扩大。
因此，如图10B所示，引入SiC层312。该SiC层312已经通过外延生长形成为抵抗硼扩散的杂质扩散势垒。由于碳(C)被视为可减少硼(B)扩散的材料之一，已经开发了在nMOSFET 310中SiC层312形成在外延生长的硅层311之下的技术。由于形成了SiC层312，可以抑制硼的扩散(例如，参见A.Hakozaki，H.Itokawa，N.Kusanoki，I.Mizushima，S.Inaba，S.Kawanaka and Y Toyoshima，“Steep Channel & Halo Profiles UtilizingBoron-Diffusion-Barrier(SiC)for 32 nm Node and Beyond，”2008 Symposiumon VLSI Technology Digests of Technical Papers(2008)，在下文称为非专利文件1)。
作为该技术的实践结果，已经变得能够稳定外延生长的硅层311和硼扩散区域313之间的沟道部分中包含的杂质浓度，如图11所示(例如，见非专利文件1)。
如图12所示，还显示出，由于抑制阈值电压(Vth)变化和迁移率下降的可能性以及同时抑制耗尽层扩大的可能性，而抑制了短沟道效应(例如，参见非专利文件1)。
参考图13所示的示意性截面构造图，接下来将描述在异质结双极晶体管中抑制硼扩散进入SiC层的方法。
如图13所示，在发射器电极430由硅形成且基底由硅锗(SiGe)形成的异质结双极晶体管401中，具有碳包含在基底层中的硅锗层427形成为实现高频高输出晶体管。
具体地讲，沟槽隔离区域422形成在P-型硅基板421中，并且子集电极层423形成在沟槽隔离区域422之间。在子集电极层423之上，形成第二集电极扩散层424，此外，N+-型集电极引线层426形成有N+-型集电极引线层426和第二集电极扩散层424之间插设的元件隔离区域425。另外，包含碳的硅锗层427通过外延生长形成在P-型硅基板421上以降低寄生电容。包含碳的硅锗层427在其外延生长期间引入硼(B)，从而包含碳的硅锗层427提供有P-型导电性。其碳浓度约为0.5％。
在包含碳的硅锗层427上，还形成氧化膜428。通过形成在氧化膜428中的开口429，发射极电极430形成为连接到包含碳的硅锗层427。
在约900℃等温度下，使发射极电极430中的磷扩散进入作为基底层的包含碳的硅锗层427中以形成发射极层431。
通常，高浓度磷的扩散释放出间隙硅，因此，造成基底层中的硼(B)易于扩散的情况。然而，如上所述，具有包含碳的硅锗层427的基底层的形成使碳(C)与间隙硅相互作用，从而消除间隙硅，代而形成间隙碳化硅(SiC)。已经报道了由于如上所述的原因，可以抑制在加热下硼(B)的加速扩散(例如，参见日本特开2005-167125号公报)。
发明内容
所要解决的问题是，作为光接收传感器部分中硼从P-型区域扩散进入N-型区域的结果，硼的最终杂质浓度轮廓扩大为充分降低饱和电荷量。
本发明可以抑制光接收传感器部分中的硼从P-型区域扩散进入N-型区域，由此使其能够抑制饱和电荷量的下降。
根据本发明实施例的固态摄像装置具有光敏二极管，每一个光敏二极管都包括形成在半导体基板中的N-型区域、形成在N-型区域之上的第一碳化硅层以及具有形成在第一碳化硅层之上的第一硅层且掺杂有硼的P-型区域。
在根据本发明实施例的固态摄像装置中，第一碳化硅层形成在构成光敏二极管的N-型区域和硼-掺杂P-型区域之间。因此，硼从P-型区域到N-型区域的扩散受到第一碳化硅层的抑制。因此，P-型区域和N-型区域之间边界附近的杂质浓度分布变为具有所谓陡峭浓度梯度的杂质浓度分布。
根据本发明另一个实施例用于制造固态摄像装置的工艺包括如下步骤：通过外延生长在半导体基板上形成第一碳化硅层，通过外延生长在第一碳化硅层上形成第一硅层，通过离子注入在半导体基板中形成光敏二极管的N-型区域，以及将硼注入N-型区域之上的第一硅层中以形成光敏二极管的P-型区域。
根据本发明的另一个实施例用于制造固态摄像装置的工艺，第一碳化硅层形成在N-型区域和通过执行将硼注入第一硅层形成的P-型区域之间，N-型区域和P-型区域构成光敏二极管。因此，硼从P-型区域到N-型区域的扩散受到第一碳化硅层的抑制。因此，P-型区域和N-型区域之间边界附近的杂质浓度分布变为具有所谓陡峭浓度梯度的杂质浓度分布。
在根据本发明实施例的固态摄像装置中，P-型区域和N-型区域之间边界附近的杂质浓度分布变为具有所谓陡峭浓度梯度的杂质浓度分布。因此，它能够提高饱和电荷量Qs。
根据本发明另一个实施例用于制造固态摄像装置的工艺可以提高饱和电荷量Qs，这是因为P-型区域和N-型区域之间边界附近的杂质浓度分布变为具有所谓陡峭浓度梯度的杂质浓度分布。
附图说明
图1是图解根据本发明第一实施例的固态摄像装置第一构造示例的示意性截面构造图；
图2是图解根据本发明第一实施例的固态摄像装置第二构造示例的示意性截面构造图；
图3A至3G是图解根据本发明第二实施例的固态摄像装置第一制造工艺示例的示意性制造工艺截面图；
图4A至4E是图解根据本发明第二实施例的固态摄像装置第二制造工艺示例的示意性制造工艺截面图；
图5A和5B是图解固态摄像装置第二制造工艺示例修改的示意性制造工艺截面图；
图6A至6D是图解根据本发明第二实施例的固态摄像装置第三制造工艺示例的示意性制造工艺截面图；
图7是图解应用根据本发明实施例的固态摄像装置的摄像系统一个示例的框图；
图8是图解已知的前面照明结构固态摄像装置一个示例的部分截面图；
图9A和9B是图解已知的前面照明型CMOS固态摄像装置的埋入传感器的制造工艺截面图；
图10A是图解nMOSFET的示意性截面构造图，该nMOSFET具有利用SiC层的陡峭沟道和晕轮廓结构，并且图10B和10C是图解nMOSFET的截面照片；
图11是硼在深度方向上的浓度分布图；
图12是垂直电场在深度方向上的分布图；
图13是图解异质结双极晶体管中抑制硼扩散进入SiC层的方法的示意性截面构造图；
图14是根据本发明第三实施例的固态摄像装置的部分截面图；
图15是根据本发明第三实施例的固态摄像装置的部分框图；
图16A和16B是根据本发明第三实施例的光敏二极管的一部分的能带图；
图17A至17I是图解根据本发明第三实施例的固态摄像装置的制造工艺的示意图；
图18是根据本发明第四实施例的固态摄像装置的部分截面图；
图19A和19B是图解根据本发明第四实施例的固态摄像装置制造工艺的示意图；
图20是根据本发明第五实施例的固态摄像装置的部分截面图；
图21A和21B是图解根据本发明第五实施例的固态摄像装置第一制造工艺示例的示意图；
图22A和22B是图解根据本发明第五实施例的固态摄像装置第二制造工艺示例的示意图；
图23是根据本发明第六实施例的固态摄像装置的部分截面图；
图24A至24G是图解根据本发明第六实施例的固态摄像装置制造工艺的示意图；
图25是根据本发明第六实施例的第一修改的固态摄像装置的部分截面图；以及
图26是根据本发明第六实施例的第二修改的固态摄像装置的部分截面图。
具体实施方式
在下文，将描述本发明的实施例。以下面所述的顺序进行描述。
1.第一实施例
2.第二实施例
3.第三实施例(背面照明型，其像素间隔离区域延伸通过基板)
4.第四实施例(背面照明型，其像素间隔离区域不延伸通过基板)
5.第五实施例(背面照明型，其像素间隔离区域和光敏二极管的P-型区域在杂质浓度上不同)
6.第六实施例(背面照明型，其光敏二极管的受光表面为曲面)
7.其他
<1.第一实施例>
[固态摄像装置第一构造示例]
将参考图1所示的示意性截面构造图描述根据本发明第一实施例的固态摄像装置第一构造示例。
如图1所示，硅基板用作半导体基板11，并且掺杂有硼(B)的P-型埋入区域12形成在半导体基板11中。该P-型埋入区域12用作HAD结构的光接收传感器部分(光敏二极管)的溢流势垒区域。
在P-型埋入区域12之上的半导体基板11上，形成像素间隔离区域41以隔离像素。这些像素间隔离区域41例如由P-型杂质区域形成。这些P-型杂质区域例如由硼-掺杂区域形成。
在半导体基板11上，形成第一碳化硅(SiC)层21。该第一碳化硅层21的膜厚度例如可以设定为5nm至10nm。第一碳化硅层21中碳(C)的浓度可以设定为0.1原子％至0.5原子％。
第一碳化硅层21例如可以由具有继承半导体基板11的晶体结构的外延生长层形成。
另外，第一硅层22形成在第一碳化硅层21上。该第一硅层22例如可以由非掺杂硅层形成，并且其膜厚度例如可以设定为10nm至20nm。第一硅层22例如也可以由继承作为基底的第一碳化硅层21的晶体结构的外延生长层形成。
在像素间隔离区域41之上的第一硅层22中，形成像素间隔离区域42。这些像素间隔离区域42例如可以由P-型杂质区域形成。这些P-型杂质区域例如可以由硼-掺杂区域形成。
在第一碳化硅层21和P-型埋入区域12之间以及像素间隔离区域41之间的半导体基板11中，形成N-型区域13。该N-型区域13例如可以通过将N-型杂质掺杂进入半导体基板11而形成，并且作为N-型杂质，例如，可以采用磷(P)、砷(As)或锑(Sb)等。在该实施例中，磷(P)用作示例。
在像素间隔离区域42之间的第一硅层22中，P-型区域14形成为增强钉扎的区域。
由N-型区域13和P-型区域14组成的光敏二极管15如上所述被构造。
尽管图中未示出，但是碳化硅层可以形成在P-型埋入区域12和光敏二极管15之间。通过该碳化硅层，可以抑制硼从P-型埋入区域12扩散进入N-型区域13。
在光敏二极管15侧向的第一硅层22和像素间隔离区域42之上，经由栅极绝缘膜16形成转移栅极17。该转移栅极17考虑到电荷转移可优选形成为与P-型区域14有预定的间隔。尽管图中未示出，但是像素晶体管的各栅极电极也经由栅极绝缘膜形成在第一硅层22之上，该像素晶体管例如为复位晶体管、放大晶体管和选择晶体管等(未示出)。
栅极绝缘膜16例如可由氧化硅膜形成。另一方面，转移栅极17例如可由多晶硅膜形成。该多晶硅膜的膜厚度例如可为180nm。该膜厚度可根据需要改变。
固态摄像装置1的每个光接收传感器部分如上所述被构造。
在上述固态摄像装置1中，P-型区域14和N-型区域13之间边界附近的杂质浓度分布变为具有所谓陡峭浓度梯度的杂质浓度分布。因此，它能够增加饱和电荷量Qs。
由于防止了硼渗透进入沟道区域，可以抑制白点和黑点的发生，此外，也可以抑制硼的扩散。因此，传感器特性保持稳定。
[固态摄像装置的第二构造示例]
在上述有关固态摄像装置的第一示例的构造中，优选围绕由P-型杂质区域形成的像素间隔离区域形成碳化硅层。作为根据本发明第一实施例的固态摄像装置的第二构造示例，将参考图2所示的示意性截面构造图描述其构造。
应当注意的是，半导体基板11不仅应包括上述的半导体基板11，而且包括形成在半导体基板11上的第一碳化硅层21和第一硅层22。
如图2所示，硅基板用作半导体基板11，并且掺杂有硼(B)的P-型埋入区域12形成在半导体基板11中。该P-型埋入区域12用作HAD结构的光接收传感器部分(光敏二极管)的溢流势垒区域。
在P-型埋入区域12之上的半导体基板11上，形成像素间隔离沟槽51以隔离像素。在这些隔离沟槽51的内壁上，形成第二碳化硅(SiC)层52。每个第二碳化硅层52的厚度例如可设定为10nm至25nm。每个第二碳化硅层52中碳(C)的浓度可设定为0.1原子％至0.5原子％。
每个第二碳化硅层52例如可以由具有继承半导体基板11的晶体结构的外延生长层形成。
在每个隔离沟槽51内，经由第二碳化硅层52填充硼-掺杂硅(Si)层53。在该硅层53中，硼(B)的浓度例如可设定在3×1016原子/cm3。
像素间隔离区域43形成有第二碳化硅层52和硅层53。
在半导体基板11上形成的第一碳化硅层21和P-型埋入区域12之间以及像素间隔离区域43之间的半导体基板11中，形成N-型区域13。该N-型区域13可以通过将N-型杂质掺杂进入半导体基板11中而形成，并且作为N-型杂质，例如，可以采用磷(P)、砷(As)或锑(Sb)等。在该实施例中，磷(P)用作示例。
在像素间隔离区域43之间的第一硅层22(见图1)中以及第一碳化硅层21之上，P-型区域14形成为增强钉扎区域。
由N-型区域13和P-型区域14组成的光敏二极管15构造为如上所述。
尽管图中未示出，但是碳化硅层可以形成在P-型埋入区域12和光敏二极管15之间。由该碳化硅层，可以防止硼从P-型埋入区域12扩散进入N-型区域13。
回过来参考图1，N-型区域13中的杂质浓度分布由实曲线表示，并且P-型区域14中的杂质浓度分布由虚曲线表示。根据这些杂质浓度分布，该浓度随着图中的位置向右移动而变为更高。
现在再来参考图2，在光敏二极管15侧向的第一硅层22以及像素间隔离区域43之上，经由栅极绝缘膜16形成转移栅极17。考虑到电荷转移，该转移栅极17优选可形成为与P-型区域14具有预定的间隔。尽管图中未示出，但是像素晶体管的各栅极电极也经由栅极绝缘膜形成在第一硅层22之上，该像素晶体管例如为复位晶体管、放大晶体管和选择晶体管等(未示出)。
栅极绝缘膜16例如可由氧化硅膜形成。另一方面，转移栅极17例如可由多晶硅膜形成。该多晶硅膜的厚度例如可为180nm。该膜厚度可根据需要改变。
固态摄像装置1的每个光接收传感器部分构造为如上所述。
在上述固态摄像装置1中，P-型区域14和N-型区域13之间边界附近的杂质浓度分布变为具有所谓陡峭浓度梯度的杂质浓度分布。因此，它能够增加饱和电荷量Qs。在每个像素间隔离区域43中，第二碳化硅层52形成在硼-掺杂硅层53周围。因此，它与P-型区域14和N-型区域13之间的PN结处形成第一碳化硅层21一样，能够防止硼(B)的扩散。从而，可以使杂质浓度轮廓陡峭。
由于防止了硼渗透进入沟道区域，可以抑制白点和黑点的发生，此外，也可以抑制硼的扩散。因此，传感器特性保持稳定。
<2.第二实施例>
[固态摄像装置的第一制造工艺示例]
将参考图3A至3G所示的示意性制造工艺截面图描述根据本发明第二实施例的固态摄像装置的第一制造工艺示例。以CMOS图像传感器为例进行描述。应当注意的是，关于抗蚀剂膜的去除步骤和逻辑部分的形成步骤，除非另有特别说明，这里省略了描述。
如图3A所示，硅基板提供为半导体基板11。
接下来，在半导体基板11上，形成氧化膜31用作离子注入时的缓冲膜。该氧化膜31例如可通过热氧化法或化学气相生长法等例如以氧化硅膜形成。
接下来，在氧化膜31上，形成具有开口的抗蚀剂膜(未示出)，该开口限定在要形成各HAD传感器的溢流势垒的区域。采用该抗蚀剂膜作为掩模，以离子注入通过氧化膜31将硼(B)引入半导体基板11中，以形成P-型埋入区域12。该P-型埋入区域12形成来防止来自半导体基板11的电子进入要形成的光接收传感器部分。上述离子注入需要高的能量，例如，2,000keV或更大作为注入能量。P-型埋入区域12形成为上述HAD传感器的溢流势垒区域。
尽管图中未示出，但是碳化硅层例如可以通过离子注入形成在P-型埋入区域12之上。由该碳化硅层，可以防止硼从P-型埋入区域12扩散进入随后要形成的光敏二极管的N-型区域。
随后，去除抗蚀剂膜。
如图3B所示，接下来形成带有开口的抗蚀剂膜(未示出)，该开口限定在要形成像素间隔离区域41的区域。采用该抗蚀剂膜作为掩模，以离子注入通过氧化膜31将硼(B)引入半导体基板11中。通过该离子注入，像素间隔离区域41形成在P-型埋入区域12之上的半导体基板11中。
随后，去除抗蚀剂膜。
接下来，用氢氟酸去除氧化膜31。附图中，示出了恰在去除氧化膜31前的状态。
如图3C所示，然后，第一碳化硅(SiC)层21通过外延生长形成在半导体基板11上。该外延生长是使硅(Si)前体(precursor)气体在氢(H2)气体中进行热分解以形成具有与主晶片类似的晶体结构的薄硅膜的工艺。第一碳化硅层21的膜厚度例如可设定为5nm至10nm。碳(C)在第一碳化硅层21中的浓度可以设定为0.1原子％至0.5原子％。
下面将描述形成第一碳化硅层21的外延生长的一个特定条件的示例。
例如，甲硅烷(SiH4)、单体甲基硅烷(SiH3CH3:MMS)和氢(H2)用作原料气。外延生长的大气压力设定在1.33kPa，甲硅烷(SiH4)的流速设定在150cm3/min，单体甲基硅烷(SiH3CH3:MMS)的流速设定在100cm3/min，氢(H2)的流速设定在20L/min，并且基板的温度设定在600℃。
应当注意的是，第一碳化硅层21的外延生长条件例如可设定在下面所述的范围内。外延生长的大气压力可设定为0.67至2.67kPa。甲硅烷(SiH4)的流速可设定为100cm3/min至300cm3/min，单体甲基硅烷(MMS)的流速可设定为50cm3/min至200cm3/min，并且氢(H2)的流速可设定为10L/min至30L/min。此外，基板温度可设定为550℃至650℃。
如图3D所示，接下来，第一硅层22通过外延生长形成在第一碳化硅层21上。该第一硅层22例如可以以非掺杂硅层形成。第一硅层22的膜厚度例如可以设定为10nm至20nm。
下面描述形成第一硅层22的外延生长的一个特定条件示例。
例如，二氯甲硅烷(SiCl2H2:DCS)和氢(H2)用作原料气。外延生长的大气压力设定在1.33kPa，二氯甲硅烷(SiCl2H2:DCS)的流速设定在25cm3/min，氢(H2)的流速设定在20L/min，并且基板温度设定在750℃。
应当注意的是，第一硅层22的外延生长条件例如可设定在如下所述的范围内。外延生长的大气压力可设定为0.67至2.67kPa，二氯甲硅烷(SiCl2H2:DCS)的流速可设定为10cm3/min至50cm3/min，氢(H2)的流速可设定为10L/min至30L/min，并且基板温度可设定为700℃至800℃。
如图3E所示，接下来，氧化膜32形成在第一硅层22上，用作离子注入时的缓冲膜。该氧化膜32例如可通过热氧化法或化学气相生长法等例如以氧化硅膜形成。
接下来，在氧化膜32上形成带有开口的抗蚀剂膜(未示出)，该开口限定在要形成像素间隔离区域42的区域。采用该抗蚀剂膜作为掩模，以离子注入通过氧化膜32将硼(B)引入第一硅层22中。通过该离子注入，像素间隔离区域42形成在像素间隔离区域41之上的第一硅层22中。
随后去除抗蚀剂膜。
如图3F所示，在氧化膜32上还形成带有开口的抗蚀剂膜(未示出)，该开口限定在要形成光接收传感器部分的区域之上。采用该抗蚀剂膜作为掩模，以离子注入通过氧化膜32将磷引入半导体基板11、第一硅层22和第一碳化硅层21等中。通过该离子注入，N-型区域13形成在P-型埋入区域12之上的像素间隔离区域41之间的半导体基板11中。
随后去除抗蚀剂膜。
接下来，在氧化膜32上形成带有开口的抗蚀剂膜(未示出)，该开口限定在要增强钉扎的区域之上。采用该抗蚀剂膜作为掩模，通过氧化膜32执行硼的离子注入。通过该离子注入，用作增强钉扎区域的P-型区域14形成在像素间隔离区域42之间的第一硅层22中。
光敏二极管15以如上所述的N-型区域13和P-型区域14形成。
此外，N-型区域13中的杂质浓度分布由实曲线表示，并且P-型区域14中的杂质浓度分布由虚曲线表示。根据这些杂质浓度分布，该浓度随着图中位置向右移动而变得更高。
接下来，例如，通过湿蚀刻去除氧化膜32。附图中，示出了恰在氧化膜32去除前的状态。
如图3G所示，转移栅极17经由栅极绝缘膜16形成在第一硅层22和像素间隔离区域42之上，第一硅层22在由N-型区域13和P-型区域14形成的光敏二极管15的侧向。此时，考虑到电荷转移，转移栅极17优选可形成有与P-型区域14预定的间隔。尽管图中未示出，但是像素晶体管的各栅极电极也可以与上述的转移栅极17同时形成，像素晶体管例如为复位晶体管、放大晶体管和选择晶体管等。
栅极绝缘膜16通过在第一硅层22上形成氧化硅膜而形成。作为在栅极绝缘膜16上形成转移栅极有用的导电膜，例如，接下来形成多晶硅膜。该多晶硅膜的厚度可设定在180nm。
然后，抗蚀剂膜(未示出)形成为覆盖要形成像素部分的转移栅极的区域。采用该抗蚀剂膜作为掩模，执行多晶硅膜的干蚀刻。通过这样的干蚀刻，形成转移栅极17。可以执行随后的步骤而没有已知工艺中相同方式的问题。
应当注意的是，尽管图中未示出，但是在形成转移栅极17的同时，复位晶体管、放大晶体管和选择晶体管等的各栅极电极也可以形成在这些像素晶体管的预定形成位置。
如所述形成固态摄像装置1。
在上述固态摄像装置1的制造工艺中，P-型区域14和N-型区域13之间边界附近的杂质浓度分布变为具有所谓陡峭浓度梯度的杂质浓度分布。因此，它能够增加饱和电荷量Qs。
由于防止了硼渗透进入沟道区域，可以抑制白点和黑点的发生，此外，也可以抑制硼的扩散。因此，传感器特性保持稳定。
[固态摄像装置的第二制造工艺示例]
将参考图4A至4E所示的制造工艺截面图描述根据本发明第二实施例的固态摄像装置的制造工艺。这里，将描述通过浅沟槽隔离形成像素间隔离区域41、42的方法。应当注意的是，半导体基板11可以看作不仅包括上述的半导体基板11，而且包括形成在半导体基板11上的第一碳化硅层21和第一硅层22。关于像素间隔离区域43的形成，描述为包括第一碳化硅层21和第一硅层22。
如图4A所示，接下来，氧化膜31形成在半导体基板11上，以用作离子注入时的缓冲膜。该氧化膜31例如可通过热氧化法或化学气相生长法等例如以氧化硅膜形成。
接下来，在氧化膜31上，抗蚀剂膜(未示出)形成有开口，该开口限定在要形成各HAD传感器的溢流势垒的区域。采用该抗蚀剂膜作为掩模，以离子注入通过氧化膜31将硼(B)引入半导体基板11中，以形成P-型埋入区域12。该P-型埋入区域12形成为防止来自半导体基板11的电子进入要形成的光接收传感器部分。上述的离子注入需要高的能量，如2000keV或更大作为注入能量。P-型埋入区域12形成为如上所述HAD传感器的溢流势垒区域。
随后，去除抗蚀剂膜。
然后，绝缘膜33形成为氧化膜31上的硬掩模。该绝缘膜33可根据愿望例如用氮化硅膜形成。
接下来，在绝缘膜33上形成带有开口的抗蚀剂膜(未示出)，该开口限定在要形成元件隔离槽的区域。采用抗蚀剂膜作为掩模，通过干蚀刻处理绝缘膜33。
如图4B所示，采用绝缘膜33作为掩模，通过干蚀刻执行半导体基板11的处理，以形成像素间隔离沟槽51。这些像素间隔离沟槽51形成在P-型埋入区域12之上的半导体基板11中。下面将示意性地描述通过上述干蚀刻执行半导体基板11的处理。
在上述的干蚀刻中，溴化氢(HBr)、氟化氮(NF3)和氧(O2)用作示例。蚀刻大气的压力设定在16.7kPa，并且偏压功率设定在450W。作为各气体的示例流速，溴化氢(HBr)的流速设定在230cm3/min，氟化氮(NF3)的流速设定在35cm3/min，并且氧(O2)的流速设定在17cm3/min。
应当注意的是，上述干蚀刻的条件例如可设定在下述的范围内。蚀刻大气的压力可以设定为2.67至26.7kPa，并且偏压功率可以设定为200W至1000W。溴化氢(HBr)的流速可以设定在200cm3/min至400cm3/min的范围内，氟化氮(NF3)的流速可以设定在0.0cm3/min至50cm3/min的范围内，并且氧(O2)的流速可以设定在5cm3/min至50cm3/min的范围内。
在上述条件下处理时，像素间隔离沟槽51的最终宽度为0.25μm。
当作为干蚀刻的硬掩模的绝缘膜33用氮化硅膜形成时，利用热磷酸通过湿蚀刻将其去除。
如图4C所示，选择性外延生长施加于半导体基板11，以在各像素间隔离沟槽51的内壁上形成第二碳化硅(SiC)层52。此时，氧化膜31形成在半导体基板11的表面上，从而那里不发生外延生长。
该外延生长是这样的技术，使硅(Si)前体气体在氢(H2)气体中进行热分解，以形成具有类似于主晶片的晶体结构的薄硅膜。每个第二碳化硅层52的膜厚度例如可设定为10nm至25nm。第二碳化硅层52中碳(C)的浓度可以设定为0.1原子％至0.5原子％。
在下文，将描述形成第二碳化硅层52的选择性外延生长的一个具体条件示例。
例如，二氯甲硅烷(SiCl2H2:DCS)、氯化氢(HCl)、单体甲基硅烷(SiH3CH3:MMS)和氢(H2)用作原料气。外延生长的大气压力设定在6.7kPa，二氯甲硅烷(SiCl2H2:DCS)的流速设定在80cm3/min，氯化氢(HCl)的流速设定在15cm3/min，单体甲基硅烷(SiH3CH3:MMS)的流速设定在50cm3/min，氢(H2)的流速设定在20L/min，并且基板温度设定在700℃。
应当注意的是，第二碳化硅层52的外延生长条件例如可以设定在下述范围内。膜形成环境的压力可以设定在2.67至10.7kPa的范围内。二氯甲硅烷(DCS)的流速可以设定在40cm3/min至120cm3/min的范围内，氯化氢(HCl)的流速可以设定在5cm3/min至125cm3/min的范围内，单体甲基硅烷(MMS)的流速可以设定在25cm3/min至100cm3/min的范围内，并且氢(H2)的流速可以设定在10L/min至30L/min的范围内。此外，基板温度可以设定在650℃至750℃的范围内。
如图4D所示，每个像素间隔离沟槽51填充硼-掺杂硅(Si)层53，该硼-掺杂硅(Si)层53通过选择性外延生长形成在半导体基板11(实际上，第二碳化硅(SiC)层52)上。硼-掺杂硅(Si)层53的膜厚度例如可以设定为0.2nm至0.23nm，并且硼-掺杂硅(Si)层53的硼(B)浓度例如可以设定在3×1016原子/cm3。像素间隔离区域43形成为如上所述。
作为具体的条件，下面描述硼-掺杂硅(Si)层53的选择性外延生长条件。
例如，甲硅烷(SiH4)、乙硼烷(B2H6)、氯化氢(HCl)和氢(H2)用作原料气，并且外延生长的大气压力设定在1.33kPa。
甲硅烷(SiH4)的流速设定在150cm3/min，乙硼烷(B2H6)(乙硼烷(B2H6)的浓度设定在100ppm/H2)的流速设定在5cm3/min，氯化氢(HCl)的流速设定在150cm3/min，并且氢(H2)的流速设定在20L/min。
基板温度设定在750℃。
应当注意的是，外延生长的条件例如可以设定在下述范围内。
例如，外延生长的大气压力可以设定在0.67kPa至2.67kPa的范围内。此外，甲硅烷(SiH4)的流速可以设定在100cm3/min至200cm3/min的范围内，乙硼烷(B2H6)的流速可以设定在1cm3/min至10cm3/min的范围内，氯化氢(HCl)的流速可以设定在100cm3/min至200cm3/min的范围内，并且氢(H2)的流速可以设定在10L/min至30L/min的范围内。此外，基板温度可以设定为700℃至800℃。
接下来，氧化膜31例如通过湿蚀刻去除。附图中，图解了已经去除氧化膜31的状态。
如图4E所示，接下来，在半导体基板11上形成具有开口的抗蚀剂膜(未示出)，该开口限定在要形成光接收传感器部分的区域之上。采用该抗蚀剂膜作为掩模，通过离子注入将磷引入半导体基板11中。通过该离子注入，N-型区域13形成在P-型埋入区域12之上的像素间隔离区域43之间的半导体基板11中。
接下来，每个P-型区域14作为增强钉扎区域形成在N-型区域13之上的对应的半导体基板11中。
此时，优选以预先形成在半导体基板11中的第一碳化硅层21为界，N-型区域13形成在其下部一侧的半导体基板11中，并且P-型区域14形成在其上部一侧的半导体基板11(实际上，第一硅层22)中。
每个转移栅极17经由栅极绝缘膜16形成在第一硅层22和像素间隔离区域43之上，第一硅层22在由如上所述形成的N-型区域13和P-型区域14所形成的光敏二极管15的侧向。此时，考虑到电荷转移，转移栅极17优选可形成为与P-型区域14具有预定的间隔。
尽管图中未示出，但是像素晶体管的各栅极电极也可以与上述转移栅极17同时形成，该像素晶体管例如为复位晶体管、放大晶体管和选择晶体管等。
栅极绝缘膜16可以通过在第一硅层22上形成氧化硅膜而形成。作为在栅极绝缘膜16上形成转移栅极所用的导电膜，例如，接下来形成多晶硅膜。该多晶硅膜的膜厚度可以设定在180nm。
然后，抗蚀剂膜(未示出)形成为覆盖要形成像素部分的转移栅极的区域。采用该抗蚀剂膜作为掩模，执行多晶硅膜的干蚀刻。通过该干蚀刻，形成转移栅极17。可以执行后续步骤而没有此前已知工艺中相同方式的问题。
应当注意的是，尽管图中未示出，但是复位晶体管、放大晶体管和选择晶体管等的各栅极电极也可以在形成转移栅极17的同时形成在这些像素晶体管的预定形成位置。
如上所述形成固态摄像装置1。
在固态摄像装置的上述制造工艺中，P-型区域14和N-型区域13之间边界附近的杂质浓度分布变为具有所谓陡峭浓度梯度的杂质浓度分布。因此，能够增加饱和电荷量Qs。此外，第二碳化硅层52形成在像素间隔离区域43中的硼-掺杂硅层53周围，因此，与P-型区域14和N-型区域13之间的PN结一样，可以防止硼(B)的扩散。从而，可以使杂质浓度轮廓陡峭。
由于防止了硼渗透进入沟道区域，可以抑制白点和黑点的发生，此外，也可以抑制硼的扩散。因此，传感器特性保持稳定。
在氧化膜的情况下，它具有高开口比的形状，因此，涉及耐久性的问题。另一方面，通过外延生长形成硅层，因此，没必要考虑其耐久性。
[固态摄像装置的制造工艺修改]
将参考图5A和5B所示的制造工艺截面图描述根据本发明第二实施例的固态摄像装置的制造工艺修改。该固态摄像装置的制造工艺修改是固态摄像装置的第二制造工艺示例的修改。
如图5A所示，直到上面参考图4C描述的步骤，进行与上述第二示例类似的制造步骤。具体地讲，对半导体基板11实施外延生长，以在半导体基板11中形成的各像素间隔离沟槽51的内壁上形成第二碳化硅(SiC)层52。
通过普通的外延生长，每个像素间隔离沟槽51填充硅(Si)层53，该硅(Si)层53通过对半导体基板11(实际上，第二碳化硅(SiC)层52)实施外延生长而形成且掺杂有硼(B)。此时，硅层53也横向地生长在氧化膜31之上，因此，也形成在氧化层31上。在这样的非选择条件下的外延生长中，硅层53共形地(conformally)生长。
硅层53的膜厚度例如可以设定为0.2nm至0.23nm，并且硅层53的硼(B)浓度例如可以设定在3×1016原子/cm3。
在下文，将描述掺杂有硼(B)的硅层53的一个外延生长条件的示例。
甲硅烷(SiH4)、乙硼烷(B2H6)、氯化氢(HCl)和氢(H2)用作原料气，并且外延生长的大气压力设定在1.33kPa。
甲硅烷(SiH4)的流速设定在150cm3/min，乙硼烷(B2H6)的流速(乙硼烷(B2H6)的浓度设定在100ppm/H2)设定在5cm3/min，氯化氢(HCl)的流速设定在150cm3/min，并且氢(H2)的流速设定在20L/min。
此外，基板温度设定在800℃。
应当注意的是，外延生长的条件例如可设定在下述的范围内。
例如，外延生长的大气压力可设定在0.67kPa至2.67kPa的范围内。此外，甲硅烷(SiH4)的流速可以设定在100cm3/min至200cm3/min的范围内，乙硼烷(B2H6)的流速可以设定在1cm3/min至10cm3/min的范围内，氯化氢(HCl)的流速可以设定在100cm3/min至200cm3/min的范围内，并且氢(H2)的流速可以设定在10L/min至30L/min的范围内。此外，基板温度可以设定为700℃至900℃。
如图5B所示，接下来，通过干蚀刻去除存在于氧化膜31(见图5A)上的硼-掺杂硅层53(见图5A)。此外，通过蚀刻去除氧化膜31。作为选择，半导体基板11的表面上任何多余的硅层53和氧化膜31可以通过化学机械抛光(CMP)去除。
结果，像素间隔离区域43形成有硼-掺杂硅层53，该硼-掺杂硅层53经由第二碳化硅层52形成在像素间隔离沟槽51内。
然后，必须执行上面参考图4E描述的步骤及其后续步骤。
在该修改中，伴随着共形生长硅层53，从而在硅层53的生长期间，可以抑制在隔离沟槽51内产生空隙。
[固态摄像装置的第三制造工艺示例]
将参考图6A至6D所示的制造工艺截面图描述根据本发明第二实施例的固态摄像装置的第三制造工艺示例。
如图6A所示，与上述第一示例一样，P-型埋入区域12通过离子注入将硼(B)引入半导体基板11中而形成。此外，通过离子注入将硼(B)引入P-型埋入区域12之上的半导体基板11中，以形成像素间隔离区域41。
随后，第一碳化硅层21和第一硅层22形成在半导体基板11上。
然后，在第一硅层22上，通过外延生长形成第三碳化硅层23。
该外延生长是这样的技术，使硅(Si)前体气体在氢(H2)气体中进行热分解，以形成具有类似主晶片的晶体结构的薄硅膜。第三碳化硅层23的膜厚度例如可设定为5nm至10nm。第三碳化硅层23中碳(C)的浓度可设定为0.1原子％至0.5原子％。
在下文，将描述形成第三碳化硅层23的外延生长的一个具体条件示例。
例如，甲硅烷(SiH4)、单体甲基硅烷(SiH3CH3:MMS)和氢(H2)用作原料气。外延生长的大气压力设定在1.33kPa，甲硅烷(SiH4)的流速设定在150cm3/min，单体甲基硅烷(SiH3CH3:MMS)的流速设定在100cm3/min，氢(H2)的流速设定在20L/min，并且基板温度设定在600℃。
应当注意的是，第一碳化硅层21的外延生长条件例如可以设定在下述的范围内。外延生长的大气压力可以设定为0.67至2.67kPa。甲硅烷(SiH4)的流速可以设定为100cm3/min至300cm3/min，单体甲基硅烷(MMS)的流速可以设定为50cm3/min至200cm3/min，并且氢(H2)的流速可以设定为10L/min至30L/min。此外，基板温度可以设定为550℃至650℃。
如图6B所示，接下来，第二硅层24通过外延生长形成在第三碳化硅层23上。该第二硅层24例如可以用非掺杂硅层形成。第二硅层24的膜厚度例如可以设定为10nm至20nm。
在下文，将描述形成第二硅层24的外延生长的一个具体条件示例。
例如，二氯甲硅烷(SiCl2H2:DCS)和氢(H2)用作原料气。外延生长的大气压力设定在1.33kPa，二氯甲硅烷(SiCl2H2:DCS)的流速设定在25cm3/min，氢(H2)的流速设定在20L/min，并且基板温度设定在750℃。
应当注意的是，第二硅层24的外延生长条件例如可以设定在如下所述的范围内。外延生长的大气压力可以设定为0.67至2.67kPa，二氯甲硅烷(SiCl2H2:DCS)的流速可以设定为10cm3/min至50cm3/min，氢(H2)的流速可以设定为10L/min至30L/min，并且基板温度可以设定为700℃至800℃。
如图6C所示，接下来，氧化膜(未示出)形成在第二硅层24和第一硅层22上，以用作离子注入时的缓冲膜。该氧化膜例如可通过热氧化法或化学气相生长法等例如用氧化硅膜形成。
接下来，在氧化膜上形成具有开口的抗蚀剂膜(未示出)，该开口限定在要形成像素间隔离区域的区域。采用该抗蚀剂膜作为掩模，以离子注入通过氧化膜将硼(B)引入第二硅层24和第一硅层22中。通过该离子注入，像素间隔离区域42形成在像素间隔离区域41之上的第二硅层24和第一硅层22中。
随后去除抗蚀剂膜。
此外，在氧化膜上形成带有开口的抗蚀剂膜(未示出)，该开口限定在要形成光接收传感器部分的区域之上。采用该抗蚀剂膜作为掩模，通过氧化膜、第二硅层24、第三碳化硅层23、第一硅层22和第一碳化硅层21等以离子注入将磷引入半导体基板11中。通过该离子注入，N-型区域13形成在P-型埋入区域12之上的像素间隔离区域41之间的半导体基板11中。
随后去除抗蚀剂膜。
接下来，在氧化膜上形成具有开口的抗蚀剂膜(未示出)，该开口限定在要增强钉扎的区域之上。采用该抗蚀剂膜作为掩模，通过氧化膜、第二硅层24和第三碳化硅层23执行离子注入硼到第一硅层22中。通过该离子注入，用作增强钉扎区域的P-型区域14形成在像素间隔离区域42之间的第一硅层22中。
如上所述，用N-型区域13和P-型区域14形成光敏二极管15。
此外，N-型区域13中的杂质浓度分布由实曲线表示，并且P-型区域14中的杂质浓度分布由虚曲线表示。根据这些杂质浓度分布，该浓度随着图中位置向右移动而变得更高。
接下来，例如，通过湿蚀刻去除氧化膜、第二硅层24和第三碳化硅层23。附图中，示出了恰在去除氧化膜等之前的状态。
如图6D所示，转移栅极17经由栅极绝缘膜16形成在光敏二极管15侧向的第一硅层22和像素间隔离区域42之上。此时，考虑到电荷转移，转移栅极17优选可形成为与P-型区域14具有预定的间隔。尽管图中未示出，但是像素晶体管的各栅极电极也可与上述的转移栅17同时形成，该像素晶体管例如为复位晶体管、放大晶体管和选择晶体管等。
栅极绝缘膜16可以通过在第一硅层22上形成氧化硅膜而形成。作为在栅极绝缘膜上形成转移栅极有用的导电膜，例如，接下来形成多晶硅膜。该多晶硅膜的膜厚度可设定在180nm。
然后，抗蚀剂膜(未示出)形成为覆盖要形摄像素部分的转移栅极的区域。采用该抗蚀剂膜作为掩模，执行多晶硅膜的干蚀刻。通过该干蚀刻，形成转移栅极17。可以执行随后的步骤而没有已知工艺中相同方式的问题。
应当注意的是，尽管图中未示出，但是复位晶体管、放大晶体管和选择晶体管等的各栅极电极也可以在形成转移栅17的同时形成在这些像素晶体管的预定形成位置。
固态摄像装置1形成为如上所述。
在固态摄像装置的上述制造工艺中，形成P-型区域14的第一硅层22被第一碳化硅层21和第三碳化硅层23夹住，从而在处理期间可以抑制硼的扩散。因此，P-型区域14和N-型区域13之间边界附近的杂质浓度分布变为具有所谓陡峭浓度梯度的杂质浓度分布，从而可以增加饱和电荷量Qs。另外，第二硅层24的形成使其能够在远离光敏二极管的位置形成用于离子注入的穿透膜(through film)(例如，氧化硅膜)。
由于防止了硼渗透进入沟道区域，可以抑制白点和黑点的发生，此外，也可以抑制硼的扩散。因此，传感器特性保持稳定。
在上述制造工艺的每一个中，优选可对第一碳化硅层21、第二碳化硅层52和第三碳化硅层23实施退火处理。实施退火处理提供了改善可靠性的第一碳化硅层21、第二碳化硅层52和第三碳化硅层23，由此使其也能够改善对硼扩散的抑制作用。
[摄像装置的构造示例]
将参考图7所示的方框图描述应用本发明的固态摄像装置的摄像系统的一个构造示例。该摄像系统利用本发明实施例的固态摄像装置。
如图7所示，在摄像系统200中，摄像单元201S提供有固态摄像装置210。该摄像单元201S设置为在其聚光侧具有能够聚焦图像的聚光光学单元202S。具有信号处理电路等来将信号处理成图像的信号处理单元203S连接到摄像单元201S，该信号已经在固态摄像装置210被光电转换。信号处理单元203S处理的图像信号可以存储在信号存储单元(未示出)中。在上述摄像系统200中，在上述任何一个实施例中描述的固态摄像装置1都可以用作固态摄像装置210。
根据本发明实施例的固态摄像装置1用在摄像系统200中。与先前提及的相类似，因此能够改善其空间分辨力且抑制颜色混合。从而获得高清晰、高质量的图像。结果，可以改善图像质量。
应当注意的是，摄像系统200不限于上述构造，并且根据本发明实施例的固态摄像装置1可以应用于任何的摄像系统而与其构造无关，只要其是使用固态摄像装置的摄像系统。
例如，摄像系统200可为制作成单片的形式或者包括封装在一起的摄像单元和信号处理单元或光学系统且具有图像摄取功能的模块形式。
这里所用的词语“摄像系统”例如是指照相机或具有摄像功能的便携式装置。此外，词语“摄像”不仅包括普通照相机摄像时的图像捕捉，而且包括广义上的指纹检测等。
<3.第三实施例>
[A]装置构造等
图14和15是图解根据本发明第三实施例的固态摄像装置1的主要部件的示意图。在图14中，图解了像素P的一部分。另一方面，图15图解了像素P的电路构造。
如图14和15所示，该实施例的一些构造与第一实施例的不同，而是包括一些普通部件。对于这些普通部件，因此适当地省略其描述。
如图14和15所示，固态摄像装置1具有像素P。这些像素P设置为，在半导体基板11的平面(x-y平面)中，它们中的多个像素沿水平方向x以及与水平方向x成直角延伸的垂直方向y的每一个排列。
每个像素P都包括如图14和15所示的光敏二极管15和像素晶体管Tr。在该实施例中，如图15所示，像素晶体管Tr包括转移晶体管17T、放大晶体管18T、选择晶体管19T和复位晶体管20T，并且执行从光敏二极管15读取信号电荷的操作。
如图14所示，固态摄像装置1具有由单晶硅半导体制作的半导体基板11，并且光敏二极管15设置在该半导体基板11上。
在固态摄像装置1中，如图14所示，每个转移晶体管17T设置在半导体基板11的表面(图14中的下表面)上。尽管图14中没有示出，但是形成像素晶体管Tr的晶体管、转移晶体管17T之外的晶体管也设置在半导体基板11的表面上。
如图14所示，配线层111设置为使其覆盖诸如转移晶体管17T的像素晶体管。支撑基板SJ设置在配线层111的表面上，该表面在半导体基板11侧的相反侧的一面。
另一方面，在半导体基板11的背面(图14中的上表面)上，设置抗反射膜HT。另外，在半导体基板11的背面上为每个像素P设置滤色器CF和微透镜ML。因此，半导体基板11构造为在光敏二极管15捕获从背面侧进入的入射光L。
换言之，该实施例的固态摄像装置1为“背面照明型CMOS图像传感器”。
下面将描述每个部分的细节。
(a)光敏二极管15
在固态摄像装置1中，如图14所示，每个光敏二极管15都包括N-型区域13和P-型区域14，并且构造为入射光L在接收表面JS被捕获且光电转换以产生和累积信号电荷。
在光敏二极管15中，如图14所示，N-型区域13设置在例如为硅半导体的半导体基板11内，并且用作电荷累积区域。
如图14所示，像素间隔离区域44设置在半导体基板11内，从而它们彼此电隔离多个像素P。在由对应的像素间隔离区域44限定的每个区域中，设置光敏二极管15的N-型区域13。通过填充掺杂有硼(B)的硅半导体层，每个像素间隔离区域44设置在半导体基板11中设置的沟槽中，然而，其详细情况此后将陆续提及。
在该实施例中，设置在半导体基板11中的沟槽由碳化硅层25覆盖在其表面，并且对应的像素间隔离区域44设置在由碳化硅层25覆盖的沟槽内。
在光敏二极管15中，P-型区域14设置在N-型区域13在入射光L的进入侧的表面上，如图14所示，用作空穴累积区域，并且抑制暗电流的发生。P-型区域14是掺杂有硼(B)的硅半导体层，并且已经通过外延生长设置。
尽管图中未示出，但是在光敏二极管15中，另一个P-型区域(未示出)也设置在与入射光L进入的表面相反侧的一面，并且与P-型区域14类似，用作空穴累积区域，且抑制暗电流的发生。
如上所述，光敏二极管15形成为具有空穴累积二极管(HAD，HoleAccumulation Diode)结构。
在该实施例中，光敏二极管15设置为碳化硅层25插设在N-型区域13和P-型区域14之间。
具体地讲，碳化硅层25与光敏二极管15中的P-型区域14的下表面和像素间隔离区域44的下表面一体地形成。
已经通过外延生长形成碳化硅层25，然而其具体情况将在这里陆续提及。
如图15所示，光敏二极管15阳极接地，并且构造为累积的信号电荷(该实施例中的电子)由像素晶体管Tr读出，且作为电信号输出到垂直信号线27。
图16A和16B是根据本发明第三实施例的光敏二极管15的一部分的能带图。
图16A示出了构成光敏二极管15的各元件的能带图，而图16B是各元件结合在一起的光敏二极管15的能带图。
如图16A所示，二者都由硅(Si)形成的N-型区域13和P-型区域14的带隙窄于由碳化硅(SiC)形成的碳化硅层25的带隙。具体地讲，硅(Si)的带隙为1.2eV，并且碳化硅(SiC)的带隙约为3eV。
因此，如图16B所示，大的势垒存在于N-型区域13和P-型区域14之间插设的碳化硅层25的部分。然而，在该实施例中，碳化硅层25的宽度非常小，以致允许载流子通过隧穿效应穿透和迁移。
(b)像素晶体管Tr
在固态摄像装置1中，如图15所示，每个像素晶体管Tr都包括转移晶体管17T、放大晶体管18T、选择晶体管19T和复位晶体管20T，并且执行从光敏二极管15读出信号电荷的操作。
尽管图14中没有示出，但是组成像素晶体管Tr的各晶体管设置在半导体基板11的设置配线层111的前面。例如，每个晶体管都是N-沟道MOS晶体管，并且设置在半导体基板11前面侧的P-型区域(未示出)中。例如，每个栅极都用多晶硅形成。此外，每个晶体管都由配线层111覆盖。
在像素晶体管Tr中，转移晶体管17T构造为如图15所示，光敏二极管15处产生的信号电荷转移到浮置扩散FD。
具体地讲，如图15所示，转移晶体管17T设置在光敏二极管15的阴极和浮置扩散FD之间。转移线26电连接到转移晶体管17T的栅极。在从转移线26给转移晶体管17T的栅极施加转移信号TG时，累积在光敏二极管15处的信号电荷转移到浮置扩散FD。
在像素晶体管Tr中，放大晶体管18T构造为如图15所示，在浮置扩散FD处已经从电荷转换成电压的电信号被放大并输出。
具体地讲，如图15所示，放大晶体管18T的栅极电连接到浮置扩散FD。此外，放大晶体管18T的漏极电连接到电源线Vdd，并且其源极电连接到选择晶体管19T。在选择晶体管19T选择为处于“ON”状态时，从恒流源I给放大晶体管18T提供恒定的电流，从而放大晶体管18T操作为源极跟随器(source follower)。因此，当选择信号提供给选择晶体管19T时，在浮置扩散FD处从电荷转换成电压的电信号在放大晶体管18T处被放大。
如图15所示，像素晶体管Tr构造为在输入选择信号时，选择晶体管19T将从放大晶体管18T输出的电信号输出到垂直信号线27。
具体地讲，如图15所示，选择晶体管19T的栅极连接到地址线18，选择信号经由地址线18被提供。在提供选择信号时，选择晶体管19T进入“ON”状态，从而如上所述由放大晶体管18T放大的输出信号输出到垂直信号线27。
在像素晶体管Tr中，如图15所示，复位晶体管20T构造为复位放大晶体管18T的栅极电位。
具体地讲，如图15所示，复位晶体管20T的栅极电连接到复位线29，通过提复位线29供复位信号。此外，复位晶体管20T的漏极电连接到电源线Vdd，并且其源极电连接到浮置扩散FD。当复位信号从复位线29提供到复位晶体管20T的栅极时，复位晶体管20T经由浮置扩散FD复位放大晶体管18T的栅极电位到电源电压。
在前述情况下，转移线26、地址线28和复位线29的各配线布置为它们连接到水平方向(行方向)x上排列的多个像素P的各晶体管的栅极。因此，上述各晶体管的操作相对于单一行中的像素P同时执行。
(c)配线层111
在固态摄像装置1中，配线层111包括如图14所示的配线111h和绝缘层111z。配线层111形成为，在配线层111z中，配线111h电连接到各元件。
在该实施例中，各配线111h形成为堆叠构造中，从而它们用作各配线，比如如图15所示的转移线26、地址线28、垂直信号线27和复位线29。
例如，配线111h用诸如铝的导电金属材料形成在配线层111中。另一方面，例如，绝缘层111z用诸如氧化硅的绝缘材料形成。
此外，支撑基板SJ设置在配线层111的设置半导体基板11的一侧的相反侧的一面。例如，由硅半导体形成具有几百微米厚度的基板设置为支撑基板SJ。
(d)抗反射膜HT
在固态摄像装置1中，如图14所示，抗反射膜HT设置在半导体基板11的背面(图14中的上面)，所述背面为与设置诸如配线层111的各元件的前面(图14中的下面)相反侧。
抗反射膜HT构造为防止从半导体基板11的背面一侧进入的入射光L在半导体基板11的背面被反射。换言之，抗反射膜HT通过适当选择其材料和膜厚度而形成，从而通过光学干扰作用可以显示出抗反射功能。在该实施例中，优选以高折射系数的材料形成抗反射膜HT。特别优选以折射系数为1.5或更高的材料形成抗反射膜HT。
例如，诸如氮化硅膜的绝缘膜可以设置为抗反射膜HT。作为选择，诸如氧化铪膜(HfO2膜)(折射系数n：2.0)的绝缘膜也可以设置为抗反射膜HT。
(f)其他
如图14所示，滤色器CF和微透镜ML另外设置在半导体基板11后面的一侧，具体地讲为抗反射膜HT的上面。
滤色器CF例如包括红滤色器层(未示出)、绿滤色器层(未示出)和蓝滤色器层(未示出)。三原色的各滤色器层设置成拜耳(Bayer)阵列，从而它们对应于各像素P。换言之，滤色器CF构造为使得在水平方向x和垂直方向y上彼此相邻设置的各像素P之间，不同颜色的光被透过。
微透镜ML设置为对应于各像素P。微透镜ML是以凸起的形式向外弯曲的凸透镜，并且形成为入射光L聚集到各像素P的光敏二极管15上。微透镜ML例如用诸如树脂的有机材料形成。
[B]制造工艺
将对固态摄像装置1制造工艺的某些主要部分进行描述。
图17A至17I示出了根据本发明第三实施例的固态摄像装置1的制造工艺。
与图14相类似，图17A至17I示出了截面图，并且通过各图所示的步骤制造图14等所示的固态摄像装置1。
(a)薄化半导体基板11
如图17A所示，首先薄化半导体基板11。
在该实施例中，通过将支撑基板SJ1连接在半导体基板11的前面(图17A至17I中的下面)，然后从半导体基板11的背面(图17A至17I中的上面)去除半导体基板11的一部分，从而执行薄化，如图17A所示。
例如，通过执行RIE(反应离子蚀刻)处理或CMP(化学机械抛光)处理，半导体基板11变薄为具有3至7μm的厚度。
(b)沟槽TR的形成
如图17B所示，接下来，沟槽TR形成在半导体基板11中。
在该实施例中，如图17B所示，通过在要形成像素间隔离区域44(见图14)的部分去除半导体基板11而形成沟槽TR。
具体地讲，抗蚀剂图案(未示出)通过光刻形成在半导体基板11上，从而在对应于多个像素P的边界的区域暴露半导体基板11的背面，而其余区域被覆盖。采用抗蚀剂图案作为掩模，然后选择性蚀刻掉半导体11的一部分，以形成沟槽TR。
在该实施例中，如图17B所示，通过对半导体基板11进行蚀刻处理，直到暴露支撑基板SJ1的前面，而形成沟槽TR。
(c)碳化硅层25的形成
如图17C所示，接下来形成碳化硅层25。
在该实施例中，碳化硅层25形成为如图17C所示，覆盖其中形成有沟槽TR的背面(上面)。换言之，碳化硅层25形成为完全覆盖其中要形成像素间隔离区域44的沟槽TR的内表面以及半导体基板11在要形成光敏二极管15的N-型区域的区域上面。
在该实施例中，碳化硅层25通过外延生长将SiC形成膜而设置。例如，碳化硅层25设置为，其碳(C)浓度范围为0.1至0.5原子％，且其膜厚度范围为5至10μm。
例如，可以在下面的外延生长条件下设置碳化硅层25。
-原料气：二氯甲硅烷(SiCl2H2:DCS)、氯化氢(HCl)、单体甲基硅烷(SiH3CH3:MMS)和氢(H2)
-外延生长的环境压力：6.7kPa
-二氯甲硅烷(SiCl2H2:DCS)的流速：80cm3/min
-氯化氢(HCl)的流速：15cm3/min
-单体甲基硅烷(SiH3CH3:MMS)的流速：50cm3/min
-氢(H2)的流速：20L/min
-基板温度：700℃
应当注意的是，上述的外延生长条件可以设定在下面的范围内。
-膜形成大气的压力：2.67kPa to 10.7kPa
-二氯甲硅烷(DCS)的流速：40cm3/min至120cm3/min
-氯化氢(HCl)的流速：5cm3/min至125cm3/min
-单体甲基硅烷(MMS)的流速：25cm3/min至100cm3/min
-氢(H2)的流速：10L/min至30L/min
-基板温度：650℃至1000℃
(d)P-型区域14和像素间隔离区域44的形成
如图17D所示，接下来，形成P-型区域14和像素间隔离区域44。
在该制造工艺中，如图17D所示，构成每个光敏二极管15的P-型区域14形成在半导体基板11的背面要形成构成相同光敏二极管15的N-型区域13的每个区域处。该背面已经在该区域上被碳化硅层25覆盖(见图14)。
同时，像素间隔离区域44也形成在半导体基板11中形成的沟槽TR内且被碳化硅层25覆盖。
在该实施例中，P-型区域14和像素间隔离区域44通过外延生长形成为膜的硼(B)-掺杂硅半导体而形成。具体地讲，硼(B)-掺杂硅半导体形成为膜，从而一体地覆盖沟槽TR的内壁和要形成光敏二极管15的N-型区域13的半导体基板11上面的区域。
例如，P-型区域14和像素间隔离区域44可以形成为硼(B)的浓度为3×1016原子/cm3。
例如，P-型区域14和像素间隔离区域44可以在下面的外延生长条件下设置。
-原料气：甲硅烷(SiH4)、乙硼烷(B2H6)、氯化氢(HCl)和氢(H2)
-外延生长的大气压力：1.33kPa
-甲硅烷(SiH4)的流速：150cm3/min
-乙硼烷(B2H6)的流速：5cm3/min(乙硼烷(B2H6)的浓度设定在100ppm/H2)
-氯化氢(HCl)的流速：150cm3/min
-氢(H2)的流速：20L/min
-基板温度：750℃
应当注意的是，上述外延生长条件可以设定在下面的范围内。
-外延生长的大气压力：0.67kPa至2.67kPa
-甲硅烷(SiH4)的流速：100cm3/min至200cm3/min
-乙硼烷(B2H6)的流速：1cm3/min至10cm3/min
-氯化氢(HCl)的流速：100cm3/min至200cm3/min
-氢(H2)的流速：10L/min至30L/min
-基板温度：700℃至1000℃
(e)抗反射膜HT的形成
接下来，如图17E所示形成抗反射膜HT。
在该实施例中，抗反射膜HT形成为如图17E所示，其覆盖P-型区域14的上面。
例如，根据CVD(化学气相沉积)工艺通过沉积绝缘膜而形成抗反射膜HT。
(f)支撑基板SJ2的设置
如图17F所示，接下来设置支撑基板SJ2。
在该制造工艺中，支撑基板SJ2结合到半导体基板11的设置P-型区域14和抗反射膜HT的背面，如图17F所示。随后，分开结合到半导体基板11的前面上的支撑基板SJ1，所述前面与设置P-型区域14和抗反射层HT的背面相反。
结果，半导体基板11成为其前面暴露的状态。
(g)N-型区域13和转移晶体管17T的形成
接下来，如图17G所示形成N-型区域13和转移晶体管17T。
在该制造工艺中，如图17G所示，通过将N-型杂质从暴露其前面的一侧引入半导体基板11而形成。
在栅极绝缘膜和栅极电极形成在半导体基板11的暴露前面中的P-型区域(未示出)上后，通过离子注入引入N-型杂质以形成源漏区域，由此形成转移晶体管17T。构成像素晶体管Tr而不包括转移晶体管17T的晶体管也同样地设置在半导体基板11的前面。
(h)配线层111的形成
接下来，如图17H所示形成配线层111。
在该制造工艺中，配线层111形成在半导体基板11设置诸如转移晶体管17T的元件的前面。具体地讲，配线层111形成为连接到各元件的接触和连接到各元件的配线111h被绝缘膜111z覆盖。
(i)支撑基板SJ的设置
如图17I所示，接下来设置支撑基板SJ。
在该制造工艺中，如图17I所示，支撑基板SJ结合到半导体基板11的设置配线层111的前面。随后，支撑基板SJ2与半导体基板11的设置抗反射层HT的背面分开。
结果，半导体基板11成为在其背面暴露的状态。
(j)滤色器CF和微透镜ML的形成
接下来，形成如图14所示的滤色器CF和微透镜ML。
在该制造工艺中，如图14所示，滤色器CF设置在半导体基板11的设置抗反射膜HT的背面。微透镜ML设置在滤色器CF上。
通过执行如上所述的制造工艺，固态摄像装置1完成为背面照明型的CMOS图像传感器。
[C]结论
如上所述，每个光敏二极管15的P-型区域14在该实施例中用硼-掺杂硅半导体形成。在光敏二极管15中，碳化硅层25设置在P-型区域14和N-型区域13之间。该碳化硅层25阻挡P-型区域14中掺杂的硼的扩散(见图14)。
在该实施例中，包括光敏二极管15的多个像素P排列在半导体基板11中，并且像素间隔离区域44设置在多个光敏二极管15之间。在该实施例中，N-型区域13形成在半导体基板11内，并且像素间隔离区域44用硼-掺杂硅半导体形成。此外，碳化硅层25设置为使其插设在N-型区域13和像素间隔离区域44之间，因此，阻挡像素间隔离区域44中掺杂的硼的扩散(见图14)。
因此，由碳化硅层25抑制了硼(B)的扩散。
因此，甚至在经过各制造步骤后，该实施例也能在每个光敏二极管15中保持陡峭的PN结，并且实现增加饱和电荷量。
另外，背面的上部也是具有陡峭PN结的HAD结构，从而完全可以实现过剩电子的钉扎，以减少白点和暗电流的发生。
在该实施例中，通过外延生长形成碳化硅层25，因此，其与半导体基板11晶格匹配。在构成光敏二极管15的N-型区域13和P-型区域14之间的界面不存在由于晶格常数的差异而形成的应变。因此，抑制了应力诱导晶体缺陷的发生。因此，可以减少白点和暗电流的发生。
此外，已经通过外延生长形成P-型区域14和像素间隔离区域44，因此，与碳化硅层25晶格匹配。因为如上所述已经通过外延生长形成像素间隔离区域44，所以抑制了晶体缺陷的发生。结果，可以减少白点和暗电流的发生。因此，可以改善图像质量。
在该实施例中，固态摄像装置1对应于本发明的固态摄像装置。此外，该实施例中的光敏二极管15对应于本发明的光敏二极管。该实施例中的半导体基板11对应于本发明的半导体基板。该实施例中的N-型区域13对应于本发明中的N-型区域。该实施例中的P-型区域对应于本发明中的第一硅层。该实施例中的像素间隔离区域44对应于本发明中的第二硅层(元件隔离区域)。该实施例中的碳化硅层25的一部分，即N-型区域13和P-型区域14之间的部分，对应于本发明中的第一碳化硅层。该实施例中的碳化硅层25的一部分，即设置在像素间隔离区域44的侧壁和底壁上的部分，对应于本发明中的第二碳化硅层(元件隔离区域)。该实施例中的配线层111对应于本发明中的配线层。该实施例中的配线111h对应于本发明中的配线。该实施例中的绝缘层111z对应于本发明中的绝缘层。
<4.第四实施例>
[A]装置构造等
图18是示出根据本发明第四实施例的固态摄像装置1一些主要部分的示意图。与图14类似，图18示出了像素P的截面。
如图18所示，该实施例与第三实施例在每个像素间隔离区域44的构造上不同。除此以及与此相关的外，该实施例与第三实施例类似。对于共同的特征，在此省略其描述。
如图18所示，每个像素间隔离区域44设置为从半导体基板11的背面(上面)朝其前面(下面)延伸到中途。换言之，与第三实施例不同，每个像素间隔离区域44不形成为从背面(上面)到前面(下面)延伸通过半导体基板11。
如图18所示，转移晶体管17T之外的像素晶体管设置在对应于形成像素间隔离区域44的区域、在半导体基板11的前面。例如，设置放大晶体管18T。
[B]制造工艺
将描述固态摄像装置1的制造工艺某些主要部分。
图19A和19B是图解根据本发明第四实施例的固态摄像装置1的制造工艺的示意图。
与图18相类似，图19A和19B示出了截面图，并且通过各图所示的步骤，制造了图18所示的固态摄像装置1。
(a)薄化半导体基板11
如图19A所示，首先执行半导体基板11的薄化。
在该制造工艺中，以与第三实施例类似的方式执行薄化。
(b)沟槽TR的形成
如图19B所示，接下来，在半导体基板11中形成沟槽TR。
在该制造工艺中，如图19B所示，通过在要形成像素间隔离区域44(见图18)的部分去除半导体基板11而形成沟槽TR。
在该实施例中，每个沟槽TR的深度设定为，沟槽TR从半导体基板11的背面(上面)朝着其前面(下面)延伸到中途。换言之，半导体基板11没有进行蚀刻处理到暴露支撑基板SJ1前面的程度。
例如，每个沟槽TR形成为，在沟槽TR部分半导体基板11的厚度范围为0.1至1μm。
(c)各元件的形成
接下来，通过形成各元件，完成如图18所示的固态摄像装置1。
在该实施例中，以与第三实施例(见图17C至17I)类似的方式形成各元件。
[C]结论
如上所述，该实施例中的碳化硅层25构造为类似于第一实施例，阻挡P-型区域14和像素间隔离区域44中掺杂的硼的扩散(见图18)。
因此，甚至在经过各制造步骤后，该实施例也能在每个光敏二极管15中保持陡峭的PN结，并且实现增加饱和电荷量。
另外，背面的上部也是具有陡峭PN结的HAD结构，从而完全可以实现过剩电子的钉扎，以减少白点和暗电流的发生。
在该实施例中，像素间隔离区域44设置为从半导体基板11进入入射光L的背面(上面)朝着其前面(下面)延伸到中途。除了上述有益效果外，可自由设置构成每个像素P的各元件。换言之，可以提高它们的布置自由度。
应当注意的是，与第三实施例相类似，构成该实施例的各元件对应于本发明中的各元件。
<5.第五实施例>
[A]装置的构造等
图20是示出根据本发明第五实施例的固态摄像装置1的一些主要部分的示意图。与图14相类似，图20示出了像素P的截面图。
如图20所示，在该实施例中，P-型区域14和像素间隔离区域44分别以不同的杂质浓度形成。除此以及与此相关的外，该实施例类似于第三实施例。对于共同的特征，在此省略其描述。
在该实施例中，以与第三实施例类似的方式形成像素间隔离区域44。然而，P-型区域14形成为具有高于像素间隔离区域44的杂质浓度。
[B]制造工艺
将描述固态摄像装置1制造工艺的一些主要部分。
[B-1]制造工艺1
图21A和21B是图解根据本发明第五实施例的固态摄像装置1的一个制造工艺示例的示意图。
与图20相类似，图21A和21B示出了截面图，并且通过各图所示的步骤，制造图20所示的固态摄像装置1。
(a)P-型硅层44P的形成
如图21A所示，首先形成P-型硅层44P。
在该制造工艺中，P-型硅层44P以与有关第三实施例的图17D所示类似的方式外延生长硼(B)-掺杂硅半导体而形成。
具体地讲，P-型硅层44P在要形成构成光敏二极管15的N-型区域13的区域形成在半导体基板11的背面上(见图20)。该背面在该区域上已经被碳化硅层25覆盖。
同时，P-型硅层P也形成在半导体基板11中形成的沟槽TR内(见图17B至17D)且被碳化硅层25覆盖。
(b)杂质的离子注入
接下来，如图21B所示，执行P-型杂质的离子注入。
在该制造工艺中，在要形成P-型区域14的部分中，通过离子注入将硼(B)引入P-型硅层44P中(见图21A)。
具体地讲，以30eV的注入能量通过离子注入引入BF2，以实现5×1013原子/cm2的注入剂量。
结果，P-型区域14以高于像素间隔离区域44的杂质浓度形成。
应当注意的是，该离子注入条件不限于上述条件，而是可根据需要选择性地确定，只要P-型区域14可提供有高于像素间隔离区域44的杂质浓度的杂质浓度。
(c)各元件的形成
接下来，通过形成各元件，完成图20所示的固态摄像装置1。
在该制造工艺中，以与第三实施例类似的方式(见图17C至17I)形成各元件。
[B-2]制造工艺2
该实施例的固态摄像装置1的制造工艺不限于上述的一个实例。
图22A和22B是图解根据本发明第五实施例的固态摄像装置1的另一个制造工艺实例的示意图。
与图20相类似，图22A和22B示出了截面图，并且通过各图所示的步骤，制造图20所示的固态摄像装置1。
(a)碳化硅层25的表面暴露
在该实施例中，在形成图21A所示的P-型硅层44P后，可以如图22A所示暴露碳化硅层25的表面。
根据RIE处理或CMP处理，通过去除P-型硅层44P的上部，可暴露碳化硅层25的表面。
(b)P-型区域14的形成
接下来，如图22B所示形成P-型区域14。
在该制造工艺中，通过沉积硼(B)-掺杂硅半导体为膜，P-型区域14形成为使P-型区域14提供的杂质浓度高于P-型硅层44P的杂质浓度。具体地讲，通过提高乙硼烷(B2H6)的气体流速而形成P-型区域14。
(c)各元件的形成
接下来，通过形成各元件，完成如图20所示的固态摄像装置1。
在该制造工艺中，以与第三实施例类似的方式(见图17C至17I)形成各元件。
[C]结论
如上所述，该实施例中的碳化硅层25构造为类似于第一实施例，阻挡P-型区域14和像素间隔离区域44中掺杂的硼的扩散(见图20)。
因此，甚至在经过各制造步骤后，在该实施例中也能够在每个光敏二极管15中保持陡峭的PN结，并且实现增加饱和电荷量。
在该实施例中，P-型区域14的硼杂质浓度高于像素间隔离区域44的硼杂质浓度。因此，在该实施例中可以提高钉扎效果，由此使其能够进一步减少白点和暗电流的发生。因此，可以改善图像质量。
应当注意的是，与第三实施例类似，构成该实施例的各元件对应于本发明中的各元件。
<6.第六实施例>
[A]装置的构造等
图23是示出根据本发明第六实施例的固态摄像装置1的一些主要部分的示意图。与图14相类似，图23示出了像素P的截面图。
如图23所示，该实施例中每个光敏二极管15的接收表面JSf形状与第三实施例的不同。除此以及与此相关的外，该实施例类似于第三实施例。对于共同的特征，在此省略其描述。
如图23所示，每个光敏二极管15中P-型区域14的上表面形成为类似于微透镜ML，该上表面在其中心部分限定为朝着入射光L进入侧突起的曲面。另外，每个光敏二极管15中N-型区域14的上表面形成为该上表面在其中心部分限定为朝着入射光L进入侧突起的曲面。
碳化硅层(折射系数n：2.63)设置为覆盖曲面。
换言之，P-型区域14、碳化硅层25和N-型区域13的每一个都形成透镜的形状，从而入射光L聚集到中心。
[B]制造工艺
将描述上述固态摄像装置1制造工艺的一些主要部分。
图24A和24B是图解根据本发明第六实施例的固态摄像装置1制造工艺的示意图。
与图23相类似，图24A至24G示出了截面图，并且通过各图所示的步骤，制造图23所示的固态摄像装置1。
(a)抗蚀剂图案PR的形成
如图24A所示，首先形成抗蚀剂图案PR。
在该制造工艺中，如关于第三实施例的图17B所示，在形成抗蚀剂图案PR前形成沟槽TR。随后，如图24A所示，抗蚀剂图案PR形成为对应于光敏二极管15的接收表面JSf的形状。
具体地讲，在光致抗蚀剂膜(未示出)形成在半导体基板11已经形成沟槽TR的上面且图案化处理后，应用回流处理以引起热变形，从而形成抗蚀剂图案PR。
此时，抗蚀剂图案PR形成为光致抗蚀剂膜保留在各沟槽的底壁上。
(b)半导体基板11的处理
接下来，如图24B处理半导体基板11。
在该制造工艺中，通过采用抗蚀剂图案PR作为掩模且执行回蚀处理，半导体基板11处理为其要形成N-型区域13的部分的上表面形成曲面。
具体地讲，用O2气体执行蚀刻处理，以暴露半导体基板11在沟槽TR侧向的区域。然后，加入CF4-基气体以使硅的蚀刻率和抗蚀剂材料的蚀刻率彼此接近，并且继续蚀刻处理。这样，半导体基板1在其要形成N-型区域13部分的上表面形成为曲面。
(c)抗蚀剂图案PR的去除
接下来，如图24C所示执行抗蚀剂图案PR的去除。
根据该制造工艺，在上述步骤中去除仍然保留在各沟槽TR底壁上的抗蚀剂图案PR。
(d)碳化硅层25的形成
如图24D所示，接下来形成碳化硅层25。
在该制造工艺中，碳化硅层25以与图17C所示类似的方式形成，覆盖半导体基板11形成沟槽TR的背面(上面)。换言之，通过外延生长形成碳化硅层25，以覆盖要在其中形成像素间隔离区域44的沟槽TR的内壁，也覆盖半导体基板11要形成光敏二极管15的N-型区域的部分的上表面。
(e)P-型区域14和像素间隔离区域44的形成
如图24E所示，接下来形成P-型区域14和像素间隔离区域44。
在该制造工艺中，以类似于图17D所示的方式，在要形成N-型区域13的每个区域上，P-型区域14形成在半导体基板11的背面。该背面在该区域上已经被碳化硅层25覆盖。
同时，像素间隔离区域44也形成在半导体基板11中形成的沟槽TR内且被碳化硅层25覆盖。
在该实施例中，通过以外延生长将硼(B)-掺杂硅半导体形成膜而形成P-型区域14和像素间隔离区域44。
(f)抗反射膜HT的形成
接下来，如图24F所示形成抗反射膜HT。
在该制造工艺中，抗反射膜HT以与图17E所示类似的方式形成，它覆盖半导体基板11设置P-型区域14的背面。
结果，抗反射膜HT沿着半导体基板11的曲面形成为具有上、下弯曲的表面。
(g)抗反射膜HT的平坦化
如图24G所示，接下来，平坦化抗反射膜HT的表面。
在该制造工艺中，应用CMP处理或回蚀处理在与设置半导体基板11侧相反侧的曲面来平坦化抗反射膜HT。
(h)各元件的形成
接下来，通过形成各元件，完成如图23所示的固态摄像装置1。
在该制造工艺中，以与第三实施例(见图17E至17I)类似的方式形成各元件。
[C]结论
如上所述，该实施例中的碳化硅层25构造为与第一实施例相类似，阻挡P-型区域14和像素间隔离区域44中掺杂的硼的扩散(见图23)。
因此，在该实施例中，甚至在通过各制造步骤后，也能够在每个光敏二极管15中保持陡峭的PN结，并且实现增加饱和电荷量。
在该实施例中，P-型区域14、碳化硅层25和N-型区域13都形成为它们的入射光L进入的一面的中心比它们的入射光L进入的一面的周边更靠近入射光进入光敏二极管的一侧，从而将入射光会聚到光敏二极管的中心。因此，可以改善图像质量。
应当注意的是，与第三实施例类似，构成该实施例的各元件对应于本发明的各元件。
[D]修改
图25是示出根据本发明第六实施例第一修改的固态摄像装置的一些主要部分的示意图。另一方面，图26是示出根据本发明第六实施例第二修改的固态摄像装置的一些主要部分的示意图。与图14相类似，图25和26分别示出了像素P的截面图。
如图25和26所示，每个光敏二极管15的接收表面JSf可以形成为包括小平面的形状。
具体地讲，如图25所示，它能够每个光敏二极管15形成为P-型区域14上部的截面在其中心部分具有朝着入射光L进入的一侧突出的三角形形状。另外，光敏二极管15也可以形成为N-型区域13上部的截面在其中心部分为朝着入射光L进入的一侧突出的三角形形状。
作为选择，它也能够形成如图26所示的每个光敏二极管15，P-型区域14上部的截面在其中心部分具有朝着入射光L进入的一侧突出的梯形形状。另外，光敏二极管15也可以形成为N-型区域13上部的截面在其中心部分上具有朝着入射光L进入的一侧突出的梯形形状。
在这些修改中，如上所述，根据需要调整回流处理的条件，以将抗蚀剂图案设置为它们分别与接收表面JSf的形状一致。通过与上述类似的方式以抗蚀剂图案为掩模执行回蚀刻处理，可以形成上述的形状。
<7.其他>
在本发明的实施中，本发明不限于上述实施例，而是可以采用各种修改。
例如，即使颠倒每个元件的导电类型，本发明仍适用。在外延生长N-型硅时，例如，加入PH3来替换B2H6。
另外，上述各实施例可以根据需要结合在一起。
在前述中，描述了由碳化硅层防止硼(B)扩散的每一个情况。然而，本发明不限于这样的碳化硅层。
可以设置硅-锗(SiGe)层来替代这样的碳化硅层。在采用这样的硅-锗(SiGe)层时，也可以防止硼(B)扩散。具体地讲，硼(B)键连接(bind)锗(Ge)以形成Ge-B对结构，而且Ge自身几乎不扩散。因此，能够抑制B的扩散(见N.Moriya et al.，“Boron Diffusion in Strained Si1-x-Gex Epitaxiallayers，”Phys.Rev.Lett.，883(1993)).
在硅-锗(SiGe)层中，Ge的浓度越高，对B的防扩散效果越高，但越倾向于出现晶体缺陷(见N.Moriya et al.，“Boron Diffusion in StrainedSi1-x-Gex Epitaxial layers，”Phys.Rev.Lett.，883(1993))。因此，例如，适合于在下述条件下形成硅-锗(SiGe)层。
[SiGe层的形成条件]
-原料气：SiH4、H2、SiCl2H2、GeH4
-基板温度：750℃
-压力：1.33kPa
-Ge浓度：20原子％
-膜厚度：10nm
本申请包含分别于2010年6月3日和2009年9月2日提交日本专利局的日本优先权专利申请JP 2010-127690和2009-202301中公开的相关主题，其全部内容通过引用结合于此。
本领域的技术人员应当理解的是，在所附权利要求或其等同方案的范围内，根据设计需要和其他因素，可以进行各种修改、结合、部分结合和替换。
Claims (17)
1.一种具有光敏二极管的固态摄像装置，其中该光敏二极管的每一个都包括：
N-型区域，形成在半导体基板中；
第一碳化硅层，形成在该N-型区域之上；以及
P-型区域，包括形成在该第一碳化硅层之上的第一硅层且掺杂有硼，
其中该半导体基板具有元件隔离区域，该元件隔离区域分别限定用于形成该光敏二极管的区域，并且
其中该元件隔离区域的每一个都包括：
第二碳化硅层，形成在元件隔离槽的内壁上，该元件隔离槽形成在该半导体基板中，以及
第二硅层，隔着该第二碳化硅层填充在该元件隔离槽内，并且掺杂有硼。
2.根据权利要求1所述的固态摄像装置，其中
作为溢流漏的P-型埋入区域分别形成在该光敏二极管下部的该半导体层中，并且
第三碳化硅层分别形成在该P-型埋入区域和该光敏二极管之间。
3.根据权利要求1所述的固态摄像装置，其中
该第一碳化硅层和该第二碳化硅层通过外延生长形成在该半导体基板上。
4.根据权利要求3所述的固态摄像装置，其中
该第一碳化硅层和该第二碳化硅层形成为它们彼此成为一体。
5.根据权利要求4所述的固态摄像装置，其中
该第一硅层和该第二硅层通过外延生长分别形成在该第一碳化硅层和第二碳化硅层上。
6.根据权利要求5所述的固态摄像装置，其中
该第一硅层和该第二硅层形成为它们彼此成为一体。
7.根据权利要求6所述的固态摄像装置，其中，
该光敏二极管的每一个还包括具有设置在绝缘层中的配线的配线层，
该配线层形成在该半导体基板的一面上，并且
该光敏二极管的每一个都设置为该光敏二极管捕获从该半导体基板的与该一面相反的另一面进入的光，以产生信号电荷。
8.根据权利要求7所述的固态摄像装置，其中
该元件隔离区域的每一个都形成在沟槽中，该沟槽设置在该半导体基板中从该另一面到该一面的途中。
9.根据权利要求7所述的固态摄像装置，其中
该第一硅层与该第二硅层相比具有更高的硼杂质浓度。
10.根据权利要求7所述的固态摄像装置，其中
该第一硅层、第一碳化硅层和N-型区域都形成为它们的入射光L进入的一面的中心比它们的入射光L进入的一面的周边更靠近入射光进入光敏二极管的一侧，从而将入射光会聚到光敏二极管的中心。
11.一种包括光敏二极管的固态摄像装置，该光敏二极管的每一个都包括P-型区域和N-型区域，其中，
该P-型区域由掺杂有硼的硅半导体形成，
该光敏二极管的每一个都提供有在该P-型区域和该N-型区域之间形成的第一硅锗层，从而阻挡该P-型区域中掺杂的硼的扩散，
其中该半导体基板具有元件隔离区域，该元件隔离区域分别限定用于形成该光敏二极管的区域，并且
其中该元件隔离区域的每一个都包括：
第二硅锗层，形成在元件隔离槽的内壁上，该元件隔离槽形成在该半导体基板中，以及
第二硅层，隔着该第二硅锗层填充在该元件隔离槽内，并且掺杂有硼。
12.一种制造固态摄像装置的工艺，包括如下步骤：
通过外延生长在半导体基板上形成第一碳化硅层；
通过外延生长在该第一碳化硅层上形成第一硅层；
通过离子注入在该半导体基板中形成光敏二极管的N-型区域；以及
将硼注入该N-型区域之上的该第一硅层中，以形成该光敏二极管的P-型区域。
13.根据权利要求12所述的工艺，还包括如下步骤：
在形成由该N-型区域和该P-型区域构成的该光敏二极管之前且在形成该第一硅层之后，从该第一硅层在该半导体基板中形成元件隔离槽；
在该元件隔离槽的内壁上形成第二碳化硅层；以及
隔着该第二碳化硅层在该元件隔离槽中填充含硼的硅层，从而形成P-型元件隔离区域。
14.根据权利要求13所述的工艺，还包括如下步骤：
在将形成由该N-型区域和该P-型区域构成的该光敏二极管的区域下部的该半导体基板中形成P-型埋入区域作为溢流漏；以及
在该P-型埋入区域和将形成该光敏二极管的区域之间的半导体基板中形成第三碳化硅层。
15.根据权利要求14所述的工艺，还包括如下步骤：
在形成该第一硅层之后且在形成该光敏二极管之前在该第一硅层之上形成第三碳化硅层；以及
在该第三碳化硅层之上形成第二硅层，其中
通过离子注入在该半导体基板中形成该N-型区域，并且通过离子注入硼而在该第一硅层中形成该P-型区域。
16.根据权利要求15所述的工艺，还包括对该第一碳化硅层进行退火处理的步骤。
17.根据权利要求13所述的工艺，还包括对该第二碳化硅层进行退火处理的步骤。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009202301 | 2009-09-02 | ||
| JP202301/09 | 2009-09-02 | ||
| JP127960/10 | 2010-06-03 | ||
| JP2010127960A JP5569153B2 (ja) | 2009-09-02 | 2010-06-03 | 固体撮像装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102005462A CN102005462A (zh) | 2011-04-06 |
| CN102005462B true CN102005462B (zh) | 2013-07-03 |
Family
ID=43812684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102662164A Expired - Fee Related CN102005462B (zh) | 2009-09-02 | 2010-08-26 | 固态摄像装置及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101680899B1 (zh) |
| CN (1) | CN102005462B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9997357B2 (en) * | 2010-04-15 | 2018-06-12 | Lam Research Corporation | Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors |
| US9257274B2 (en) | 2010-04-15 | 2016-02-09 | Lam Research Corporation | Gapfill of variable aspect ratio features with a composite PEALD and PECVD method |
| SG2013083654A (en) | 2012-11-08 | 2014-06-27 | Novellus Systems Inc | Methods for depositing films on sensitive substrates |
| CN103280451B (zh) * | 2013-06-04 | 2017-02-08 | 上海华力微电子有限公司 | 改善cmos图像传感器性能的方法 |
| JP6303803B2 (ja) * | 2013-07-03 | 2018-04-04 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
| US9564312B2 (en) | 2014-11-24 | 2017-02-07 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
| US10566187B2 (en) | 2015-03-20 | 2020-02-18 | Lam Research Corporation | Ultrathin atomic layer deposition film accuracy thickness control |
| US9773643B1 (en) | 2016-06-30 | 2017-09-26 | Lam Research Corporation | Apparatus and method for deposition and etch in gap fill |
| US10062563B2 (en) | 2016-07-01 | 2018-08-28 | Lam Research Corporation | Selective atomic layer deposition with post-dose treatment |
| US10269559B2 (en) | 2017-09-13 | 2019-04-23 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167125A (ja) * | 2003-12-05 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| CN101197386A (zh) * | 2006-12-08 | 2008-06-11 | 索尼株式会社 | 固体摄像装置及其制造方法和照相机 |
| CN101515567A (zh) * | 2008-02-19 | 2009-08-26 | 索尼株式会社 | 固体摄像装置制造方法 |
-
2010
- 2010-08-25 KR KR1020100082461A patent/KR101680899B1/ko active IP Right Grant
- 2010-08-26 CN CN2010102662164A patent/CN102005462B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167125A (ja) * | 2003-12-05 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| CN101197386A (zh) * | 2006-12-08 | 2008-06-11 | 索尼株式会社 | 固体摄像装置及其制造方法和照相机 |
| CN101515567A (zh) * | 2008-02-19 | 2009-08-26 | 索尼株式会社 | 固体摄像装置制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102005462A (zh) | 2011-04-06 |
| KR101680899B1 (ko) | 2016-11-29 |
| KR20110025087A (ko) | 2011-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102005462B (zh) | 固态摄像装置及其制造方法 | |
| US8829636B2 (en) | Solid-state image pickup deviceand fabrication process thereof | |
| JP5529304B2 (ja) | イメージセンサ及びその製造方法 | |
| KR100625944B1 (ko) | 씨모스 이미지 센서의 포토다이오드 및 그의 제조 방법 | |
| KR100690884B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100714484B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| CN102867835B (zh) | 固体摄像器件、其制造方法以及电子装置 | |
| KR100657143B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100781905B1 (ko) | 헤테로 정션 바이폴라 트랜지스터를 포함하는 이미지 센서및 그 제조 방법 | |
| KR101459211B1 (ko) | 에피택시 층들을 갖는 ｃｉｓ 영상 센서들 및 이를 형성하기 위한 방법 | |
| KR20080019231A (ko) | 안티-블루밍 절연을 가진 컬러 픽셀 및 형성 방법 | |
| CN104637966A (zh) | 半导体器件及其制造方法 | |
| US7545020B2 (en) | CMOS image sensor and method for manufacturing the same | |
| US7776638B2 (en) | Two epitaxial layers to reduce crosstalk in an image sensor | |
| US20150255501A1 (en) | Solid state imaging device and method of fabricating the same | |
| US7537971B2 (en) | Method for fabricating CMOS image sensor | |
| KR100769146B1 (ko) | 전기적 특성을 향상시키는 반도체 소자 및 그 제조 방법 | |
| US20080160731A1 (en) | Method for fabricating cmos image sensor | |
| US11721774B2 (en) | Full well capacity for image sensor | |
| CN114709231A (zh) | 图像传感器及图像传感器像素结构的形成方法 | |
| KR100749268B1 (ko) | 이미지 센서 및 그 제조방법 | |
| CN104201185B (zh) | 图像传感器及其形成方法 | |
| KR101010443B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100672712B1 (ko) | 반도체 시모스 이미지 센서의 광감지 소자 제조방법 | |
| KR100663610B1 (ko) | 이미지 센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130703 Termination date: 20210826 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |