JP2004363258A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004363258A JP2004363258A JP2003158593A JP2003158593A JP2004363258A JP 2004363258 A JP2004363258 A JP 2004363258A JP 2003158593 A JP2003158593 A JP 2003158593A JP 2003158593 A JP2003158593 A JP 2003158593A JP 2004363258 A JP2004363258 A JP 2004363258A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- gate electrode
- layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】金属の拡散を抑えることによって、接合リーク電流の発生を抑制するとともに信頼性の高い半導体装置の製造方法を提供する。
【解決手段】シリコン基板１上にゲート絶縁膜３を介してシリコンからなるゲート電極４を形成した後、シリコン基板１に不純物を注入して、ゲート電極４を挟む領域にソースまたはドレインとなる拡散層７を形成する。その後、少なくともゲート電極４および拡散層７の上に１５０℃以下の温度で金属膜８を成膜し、ゲート電極４および拡散層７の上部に金属とシリコンとの固溶体層９を形成する。続いて、加熱を行わずに固溶体層９を残して金属膜８を除去した後、固溶体層９に加熱処理を施すことによって、ゲート電極４および拡散層７の上部に金属シリサイド層を形成する。
【選択図】 図７
【解決手段】シリコン基板１上にゲート絶縁膜３を介してシリコンからなるゲート電極４を形成した後、シリコン基板１に不純物を注入して、ゲート電極４を挟む領域にソースまたはドレインとなる拡散層７を形成する。その後、少なくともゲート電極４および拡散層７の上に１５０℃以下の温度で金属膜８を成膜し、ゲート電極４および拡散層７の上部に金属とシリコンとの固溶体層９を形成する。続いて、加熱を行わずに固溶体層９を残して金属膜８を除去した後、固溶体層９に加熱処理を施すことによって、ゲート電極４および拡散層７の上部に金属シリサイド層を形成する。
【選択図】 図７
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳しくは、拡散層の浅接合化に対応した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの微細化とともに、ソース・ドレインとなる拡散層の接合深さは浅くなる傾向にある。しかし、拡散層が浅くなると拡散層抵抗が増大し、デバイス特性に与える寄生抵抗の影響が無視できなくなる。そこで、このような拡散層の極浅化に伴う抵抗の増大に対処するために、金属シリサイド層を形成することが行われている。
【０００３】
金属シリサイド層は、金属をソース・ドレイン領域やゲート電極の上に堆積した後に加熱処理を行い、シリコンと金属とを反応させることによって形成される。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような加熱処理では、シリサイド化反応と同時に金属の拡散も起こる。これにより、拡散した金属がソース・ドレインの接合部に到達して、接合リーク電流が発生するという問題があった。また、同様に、金属がゲート電極から下地の絶縁膜に達して、絶縁膜の信頼性が低下するという問題もあった。
【０００５】
このような問題に対して、従来は、金属シリサイド層の膜厚を小さくすることが行われてきた。しかしながら、従来の金属シリサイド層は平滑性に劣り、半導体装置の電気的特性を低下させるという問題があった。
【０００６】
本発明は上記の問題点に鑑みてなされたものである。即ち、本発明の目的は、金属の拡散を抑えることによって接合リーク電流の発生を抑制するとともに、信頼性の高い半導体装置の製造方法を提供することにある。
【０００７】
また、本発明の目的は、薄くて平滑性に優れた金属シリサイド膜を有する半導体装置の製造方法を提供することにある。
【０００８】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【０００９】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、シリコン基板上にゲート絶縁膜を介してシリコンからなるゲート電極を形成する工程と、シリコン基板に不純物を注入して、ゲート電極を挟む領域にソースまたはドレインとなる拡散層を形成する工程と、少なくともゲート電極および拡散層の上に１５０℃以下の温度で金属膜を成膜し、ゲート電極および拡散層の上部に金属とシリコンとの固溶体層を形成する工程と、加熱を行わずに固溶体層を残して金属膜を除去する工程と、固溶体層に加熱処理を施すことによって、ゲート電極および拡散層の上部に金属シリサイド層を形成する工程とを有することを特徴としている。
【００１０】
本発明の半導体装置の製造方法において、金属膜を成膜する工程は２５℃〜１００℃の範囲内の温度で行われることが好ましい。
【００１１】
本発明の半導体装置の製造方法は、金属膜を成膜する工程の前に、ゲート電極および拡散層の表面をプラズマ処理することによってアモルファス化する工程をさらに有することができる。このアモルファス化する工程は、アルゴン、ヘリウム、クリプトン、キセノンおよび窒素よりなる群から選ばれる１のガスを用いて行うことができる。
【００１２】
本発明の半導体装置の製造方法において、金属膜は、ニッケル膜、コバルト膜、チタン膜、モリブデン膜、ジルコニウム膜、ハフニウム膜、タングステン膜、タンタル膜、ルテニウム膜、白金膜、イリジウム膜および金膜よりなる群から選ばれる１の膜とすることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【００１４】
図１〜図１０は、本発明にかかる半導体装置の製造方法の一例を示したものである。
【００１５】
まず、図１に示すように、シリコン基板１の表面の所定領域に素子分離領域２を形成する。
【００１６】
例えば、シリコン基板の表面を酸化して酸化膜を形成した後に、化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，以下、ＣＶＤ法という。）などによって、窒化シリコン膜（Ｓｉ３Ｎ４）などの酸化防止膜を堆積する。次に、フォトリソグラフィー法およびエッチング法を用いて、素子分離となる領域の酸化膜および酸化防止膜を除去し、シリコン基板の表面を露出させる。この後、シリコン基板を加熱炉内に入れて、シリコン基板の表面を熱酸化させる。この際、酸化防止膜を形成した領域ではシリコンの酸化反応は起こらないが、酸化膜および酸化防止膜が除去された領域ではシリコンが酸化して厚い酸化シリコン（ＳｉＯ２）を生成する。その後、素子形成領域の不要となった酸化膜および酸化防止膜を除去し、厚い酸化シリコンが形成されている領域を素子分離領域とすることができる。
【００１７】
次に、図２に示すように、シリコン基板１上に、ゲート絶縁膜３を介してゲート電極４を形成する。
【００１８】
例えば、シリコン基板を加熱炉内に入れ、熱酸化によって表面に酸化シリコン膜を形成する。続いて、酸化シリコン膜の上に、ＣＶＤ法などによってポリシリコン膜を堆積する。次に、フォトリソグラフィー法を用いてゲート電極パターンマスクを形成した後、ポリシリコン膜を異方性エッチングする。その後、フッ酸（ＨＦ）によってゲート電極下以外の酸化シリコン膜を除去する。以上の工程によって、ゲート絶縁膜およびゲート電極を形成することができる。ポリシリコン膜の代わりにアモルファスシリコン膜を用いてもよい。
【００１９】
次に、図３に示すように、ゲート電極４をマスクとしたセルフアラインによって、シリコン基板１に浅い拡散層５を形成する。
【００２０】
例えば、イオン注入法によって、リン（Ｐ）またはヒ素（Ａｓ）などのｎ型不純物を注入する。ゲート電極下の部分には不純物が添加されないので、ソースおよびドレインの２つの部分に分かれた浅い拡散層を形成することができる。注入後、適当な条件で加熱処理を行うことによって、注入したイオン種を活性化するとともに、所望の不純物濃度プロファイルとなるようにする。
【００２１】
次に、図４に示すように、ゲート電極４の側壁部にサイドウォール６を形成する。
【００２２】
例えば、ＣＶＤ法などによって窒化シリコン膜を全面に堆積した後、この窒化シリコン膜を異方性エッチングする。これにより、サイドウォールを形成することができる。
【００２３】
次に、図５に示すように、ゲート電極４を挟む領域にソースまたはドレインとなる深い拡散層７を形成する。具体的には、ゲート電極４およびサイドウォール６をマスクとして自己整合的にシリコン基板１に不純物を注入することによって形成される。
【００２４】
例えば、ｎ型不純物としてリン（Ｐ）またはヒ素（Ａｓ）などを用いて、イオン注入法などによって不純物を注入する。ゲート電極およびサイドウォールの下の部分には不純物が添加されないので、ソースおよびドレインの２つの部分に分かれた拡散層を形成することができる。注入後、適当な条件で加熱処理を行うことによって、注入したイオン種を活性化するとともに、所望の不純物濃度プロファイルとなるようにする。尚、拡散層の深さは、打ち込むイオンのエネルギー量を変えることによって制御することができる。
【００２５】
次に、ゲート電極４および深い拡散層７の上に形成されている図示しない自然酸化膜（酸化シリコン膜）を希フッ酸などによって除去した後、金属シリサイド層形成工程へと進む。
【００２６】
まず、少なくともゲート電極４および深い拡散層７の上に、金属シリサイド層を形成するための金属膜８を形成する（図６）。例えば、スパッタリング法などによって、ゲート電極４を含むシリコン基板１の主面全面に金属膜８を成膜する。金属膜８としては、例えば、ニッケル（Ｎｉ）膜、コバルト（Ｃｏ）膜、チタン（Ｔｉ）膜、モリブデン（Ｍｏ）膜、ジルコニウム（Ｚｒ）膜、ハフニウム（Ｈｆ）膜、タングステン（Ｗ）膜、タンタル（Ｔａ）膜、ルテニウム（Ｒｕ）膜、白金（Ｐｔ）膜、イリジウム（Ｉｒ）膜または金（Ａｕ）膜などを用いることができる。金属膜８を形成すると、シリコンと接している部分（深い拡散層７およびゲート電極４の表面）において金属がシリコンに固溶し、膜厚５ｎｍ〜１０ｎｍ程度の固溶体層９を形成する。ここで、固溶体層９は、アモルファス層若しくは微結晶層またはこれらの混合体からなる層である。
【００２７】
金属シリサイド層は、シリコンと金属の固溶層でシリサイド化反応が起こることによって形成される。また、金属シリサイド層は、シリコンと前記固溶層との間でシリサイド化反応が起こることによっても形成される。ここで、シリコン基板１の上に金属膜８を形成しただけでは、基本的にシリサイド化反応は起こらない。シリサイド化反応を起こすためには、さらに加熱処理を施す必要がある。
【００２８】
ところで、金属原子は、シリコンに固溶して固溶体を形成する一方で、シリコン中を拡散していく。拡散した金属原子がソース・ドレインの接合部に到達した場合には、接合リーク電流発生の原因となる。また、金属原子がゲート電極を経てゲート絶縁膜に到達した場合には、ゲート絶縁膜の信頼性低下の原因となる。ここで、金属原子の拡散長は、固溶体が形成される温度が高くなると指数関数的に増大する。したがって、金属原子の拡散を抑えるためには、第１に、固溶体の形成を低温で行うことが必要である。また、金属原子は、シリコンと反応して金属シリサイドになると拡散を起こさなくなる。したがって、第２に、シリサイド化反応の際に存在する金属原子を全て金属シリサイドに変えて、フリーの金属原子を残さないようにすることが必要である。
【００２９】
本発明は、金属膜８の成膜を低温で行うとともに、シリサイド化反応のための加熱処理の前に、加熱を行わずにシリコンに固溶していない金属を除去することを特徴としている。金属膜８の成膜は、１５０℃以下の温度で行うことが好ましく、室温（２５℃程度）〜１００℃程度の範囲内の温度で行うことがより好ましい。尚、シリコンと金属との固溶体層９を形成することのできる温度であれば２５℃以下の温度であってもよい。また、シリコンに固溶していない金属の除去は、例えば、硫酸過水洗浄およびアンモニア過水洗浄を行うことによって達成される。図７は、シリコンに固溶していない金属を除去した後の断面図である。その後、シリサイド化反応のための加熱処理を行うことによって、深い拡散層７およびゲート電極４の上に金属シリサイド層１０が形成される（図８）。この加熱処理によって加えられた熱エネルギーは、金属とシリコンとの固溶体の自由エネルギーを最小にするために金属シリサイド層の形成に使われる。したがって、シリサイド化工程における金属の熱拡散は抑制される。
【００３０】
金属膜８の成膜を１５０℃以下の温度で行うことによって、金属原子の拡散を抑制しつつ、シリコン基板１に形成された深い拡散層７およびゲート電極４の表面にシリコンと金属との固溶体層９を形成することができる。また、シリコンに固溶していない金属を除去することによって、拡散の原因となるフリーの金属原子を除くことができる。したがって、シリサイド化反応のための加熱処理工程において、金属の拡散を抑えながら、固溶体層９中の金属とシリコンとを反応させて金属シリサイド層を形成することができる。
【００３１】
本発明において、金属膜を成膜することによって形成された固溶体層の膜厚は５ｎｍ〜１０ｎｍ程度と薄いので、これをシリサイド化することによって得られる金属シリサイド層の膜厚も比較的薄いものとなる。換言すると、本発明は、薄い金属膜を成膜することによって薄い金属シリサイド膜を形成する従来法と異なり、金属膜とシリコン層との界面付近に形成された固溶体層をシリサイド化することによって、薄い金属シリサイド層を形成するものである。従来法では、金属膜の膜厚のばらつきは数ｎｍと大きなものになるが、本発明によれば膜厚の均一な金属シリサイド層を形成することができる。
【００３２】
また、本発明においては、金属膜を成膜する前にプラズマ処理することによって、深い拡散層およびゲート電極の表面をアモルファス化してもよい。アモルファス化することによってシリサイド化反応を起こりやすくすることができるので、シリサイド化の際の加熱処理の温度を低くすることができる。また、アモルファス層の深さを変えることによって、金属が拡散する深さを制御することもできる。
【００３３】
アモルファス化は、具体的には、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、クリプトン（Ｋｒ）およびキセノン（Ｘｅ）などの不活性ガスまたは窒素（Ｎ２）ガスなどを用い、シリコンの表面にイオン注入することによって行うことができる。この際、イオンが注入される深さを変えることによって、アモルファス層の深さを変えることができる。尚、イオン注入は、例えば、イオン加速器およびプラズマドーピングによって行うことができる。
【００３４】
１つの例として、図５に示す半導体装置において、深い拡散層７およびゲート電極４の表面の自然酸化膜を希フッ酸を用いて除去する。続いて、アルゴンガスを用いたプラズマ処理によってアモルファス化した後に、１５０℃以下の温度でニッケル（Ｎｉ）膜を全面に成膜する。ニッケル膜の膜厚は、例えば２０ｎｍ程度とすることができる。次に、硫酸過水洗浄およびアンモニア過水洗浄を行うことによって、シリコンと固溶していないニッケルを除去する。これにより、シリコン基板に形成された深い拡散層およびゲート電極の上にのみシリコンとニッケルとの固溶体層が残る。続いて、２００℃〜４５０℃程度の範囲内の温度で加熱処理を行うことによって、ニッケルシリサイド（Ｎｉ２ＳｉまたはＮｉＳｉ）層が形成される。
【００３５】
また、他の例として、図５に示す半導体装置において、深い拡散層７およびゲート電極４の表面の自然酸化膜を希フッ酸を用いて除去する。続いて、アルゴンガスを用いたプラズマ処理によってアモルファス化した後に、１５０℃以下の温度でコバルト（Ｃｏ）膜を全面に成膜する。コバルト膜の膜厚は、例えば２０ｎｍ程度とすることができる。次に、硫酸過水洗浄およびアンモニア過水洗浄を行うことによって、シリコンと固溶していないコバルトを除去する。これにより、シリコン基板に形成された深い拡散層およびゲート電極の上にのみシリコンとコバルトとの固溶体層が残る。続いて、４００℃〜５５０℃程度の範囲内の温度で加熱処理を行うことによって、コバルトシリサイド（Ｃｏ２ＳｉおよびＣｏＳｉ）層が形成される。尚、６２０℃〜８５０℃程度の範囲内の温度で加熱処理を行った場合には、コバルトシリサイド（ＣｏＳｉ２）層が形成される。
【００３６】
図１１は、シリコン基板の表面をアルゴンプラズマで処理した後にニッケル膜を２５℃程度の室温で成膜した試料の一部断面図である。また、表１は、ＴＥＭ（透過型電子顕微鏡）を用い、図１１の試料におけるＡ、Ｂ、ＣおよびＤの各層について成分分析を行った結果の一例である。
【００３７】
【表１】
【００３８】
図１１および表１において、Ａ層はニッケル層、Ｂ層およびＣ層がニッケルとシリコンの固溶体層、Ｄ層がシリコン層である。
【００３９】
以上述べたように、シリコンと固溶していない金属膜を除去した後にシリサイド化反応を行うことによって、図８に示すように、ゲート電極４および深い拡散層７の上に金属シリサイド層１０を形成することができる。
【００４０】
続いて、図９に示すように、ゲート電極４を埋め込むようにして層間絶縁膜１１を形成する。層間絶縁膜は、例えば、酸化シリコン膜からなる単層構造を有していてもよいし、窒化シリコン膜および酸化シリコン膜からなる積層構造を有していてもよい。
【００４１】
次に、フォトリソグラフィー工程を用いて層間絶縁膜１１にコンタクト１２を形成した後、配線層１３を形成して図１０に示す構造とする。その後、半導体装置の製造に必要な公知の工程を経ることによって、本発明による半導体装置を製造することができる。
【００４２】
本実施の形態によれば、金属膜を成膜することによって、ソース・ドレイン領域およびゲート電極の表面にシリコンと金属との固溶体層を形成することができる。また、この際の成膜温度を１５０℃以下の低温とすることによって、金属原子の熱拡散を抑制することができる。
【００４３】
また、本実施の形態によれば、シリサイド化反応の前にシリコンと固溶していない金属を除去することによって、フリーの金属原子の数を減らして金属拡散を抑制することができる。
【００４４】
さらに、本実施の形態によれば、固溶体層を加熱処理することによって、膜厚が小さく平滑性に優れた金属シリサイド層を形成することができる。したがって、電気的特性に優れた半導体装置を製造することができる。
【００４５】
【発明の効果】
本発明によれば、金属の拡散を抑えて、接合リーク電流の発生することがなく、絶縁膜の信頼性にも優れた半導体装置を製造することができる。
【００４６】
また、本発明によれば、均一な膜厚の金属シリサイド膜を形成することができるので、良好な素子特性を有する半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本実施の形態における半導体装置の製造工程を示す断面図である。
【図２】本実施の形態における半導体装置の製造工程を示す断面図である。
【図３】本実施の形態における半導体装置の製造工程を示す断面図である。
【図４】本実施の形態における半導体装置の製造工程を示す断面図である。
【図５】本実施の形態における半導体装置の製造工程を示す断面図である。
【図６】本実施の形態における半導体装置の製造工程を示す断面図である。
【図７】本実施の形態における半導体装置の製造工程を示す断面図である。
【図８】本実施の形態における半導体装置の製造工程を示す断面図である。
【図９】本実施の形態における半導体装置の製造工程を示す断面図である。
【図１０】本実施の形態における半導体装置の製造工程を示す断面図である。
【図１１】本実施の形態における半導体装置において固溶体層付近の断面図の一例である。
【符号の説明】
１ シリコン基板、 ２ 素子分離領域、 ３ ゲート絶縁膜、 ４ ゲート電極、 ５ 浅い拡散層、 ６ サイドウォール、 ７ 深い拡散層、 ８ 金属膜、 ９ 固溶体層、 １０ 金属シリサイド層、 １１ 層間絶縁膜、 １２ コンタクト、 １３ 配線層。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳しくは、拡散層の浅接合化に対応した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの微細化とともに、ソース・ドレインとなる拡散層の接合深さは浅くなる傾向にある。しかし、拡散層が浅くなると拡散層抵抗が増大し、デバイス特性に与える寄生抵抗の影響が無視できなくなる。そこで、このような拡散層の極浅化に伴う抵抗の増大に対処するために、金属シリサイド層を形成することが行われている。
【０００３】
金属シリサイド層は、金属をソース・ドレイン領域やゲート電極の上に堆積した後に加熱処理を行い、シリコンと金属とを反応させることによって形成される。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような加熱処理では、シリサイド化反応と同時に金属の拡散も起こる。これにより、拡散した金属がソース・ドレインの接合部に到達して、接合リーク電流が発生するという問題があった。また、同様に、金属がゲート電極から下地の絶縁膜に達して、絶縁膜の信頼性が低下するという問題もあった。
【０００５】
このような問題に対して、従来は、金属シリサイド層の膜厚を小さくすることが行われてきた。しかしながら、従来の金属シリサイド層は平滑性に劣り、半導体装置の電気的特性を低下させるという問題があった。
【０００６】
本発明は上記の問題点に鑑みてなされたものである。即ち、本発明の目的は、金属の拡散を抑えることによって接合リーク電流の発生を抑制するとともに、信頼性の高い半導体装置の製造方法を提供することにある。
【０００７】
また、本発明の目的は、薄くて平滑性に優れた金属シリサイド膜を有する半導体装置の製造方法を提供することにある。
【０００８】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【０００９】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、シリコン基板上にゲート絶縁膜を介してシリコンからなるゲート電極を形成する工程と、シリコン基板に不純物を注入して、ゲート電極を挟む領域にソースまたはドレインとなる拡散層を形成する工程と、少なくともゲート電極および拡散層の上に１５０℃以下の温度で金属膜を成膜し、ゲート電極および拡散層の上部に金属とシリコンとの固溶体層を形成する工程と、加熱を行わずに固溶体層を残して金属膜を除去する工程と、固溶体層に加熱処理を施すことによって、ゲート電極および拡散層の上部に金属シリサイド層を形成する工程とを有することを特徴としている。
【００１０】
本発明の半導体装置の製造方法において、金属膜を成膜する工程は２５℃〜１００℃の範囲内の温度で行われることが好ましい。
【００１１】
本発明の半導体装置の製造方法は、金属膜を成膜する工程の前に、ゲート電極および拡散層の表面をプラズマ処理することによってアモルファス化する工程をさらに有することができる。このアモルファス化する工程は、アルゴン、ヘリウム、クリプトン、キセノンおよび窒素よりなる群から選ばれる１のガスを用いて行うことができる。
【００１２】
本発明の半導体装置の製造方法において、金属膜は、ニッケル膜、コバルト膜、チタン膜、モリブデン膜、ジルコニウム膜、ハフニウム膜、タングステン膜、タンタル膜、ルテニウム膜、白金膜、イリジウム膜および金膜よりなる群から選ばれる１の膜とすることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【００１４】
図１〜図１０は、本発明にかかる半導体装置の製造方法の一例を示したものである。
【００１５】
まず、図１に示すように、シリコン基板１の表面の所定領域に素子分離領域２を形成する。
【００１６】
例えば、シリコン基板の表面を酸化して酸化膜を形成した後に、化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，以下、ＣＶＤ法という。）などによって、窒化シリコン膜（Ｓｉ３Ｎ４）などの酸化防止膜を堆積する。次に、フォトリソグラフィー法およびエッチング法を用いて、素子分離となる領域の酸化膜および酸化防止膜を除去し、シリコン基板の表面を露出させる。この後、シリコン基板を加熱炉内に入れて、シリコン基板の表面を熱酸化させる。この際、酸化防止膜を形成した領域ではシリコンの酸化反応は起こらないが、酸化膜および酸化防止膜が除去された領域ではシリコンが酸化して厚い酸化シリコン（ＳｉＯ２）を生成する。その後、素子形成領域の不要となった酸化膜および酸化防止膜を除去し、厚い酸化シリコンが形成されている領域を素子分離領域とすることができる。
【００１７】
次に、図２に示すように、シリコン基板１上に、ゲート絶縁膜３を介してゲート電極４を形成する。
【００１８】
例えば、シリコン基板を加熱炉内に入れ、熱酸化によって表面に酸化シリコン膜を形成する。続いて、酸化シリコン膜の上に、ＣＶＤ法などによってポリシリコン膜を堆積する。次に、フォトリソグラフィー法を用いてゲート電極パターンマスクを形成した後、ポリシリコン膜を異方性エッチングする。その後、フッ酸（ＨＦ）によってゲート電極下以外の酸化シリコン膜を除去する。以上の工程によって、ゲート絶縁膜およびゲート電極を形成することができる。ポリシリコン膜の代わりにアモルファスシリコン膜を用いてもよい。
【００１９】
次に、図３に示すように、ゲート電極４をマスクとしたセルフアラインによって、シリコン基板１に浅い拡散層５を形成する。
【００２０】
例えば、イオン注入法によって、リン（Ｐ）またはヒ素（Ａｓ）などのｎ型不純物を注入する。ゲート電極下の部分には不純物が添加されないので、ソースおよびドレインの２つの部分に分かれた浅い拡散層を形成することができる。注入後、適当な条件で加熱処理を行うことによって、注入したイオン種を活性化するとともに、所望の不純物濃度プロファイルとなるようにする。
【００２１】
次に、図４に示すように、ゲート電極４の側壁部にサイドウォール６を形成する。
【００２２】
例えば、ＣＶＤ法などによって窒化シリコン膜を全面に堆積した後、この窒化シリコン膜を異方性エッチングする。これにより、サイドウォールを形成することができる。
【００２３】
次に、図５に示すように、ゲート電極４を挟む領域にソースまたはドレインとなる深い拡散層７を形成する。具体的には、ゲート電極４およびサイドウォール６をマスクとして自己整合的にシリコン基板１に不純物を注入することによって形成される。
【００２４】
例えば、ｎ型不純物としてリン（Ｐ）またはヒ素（Ａｓ）などを用いて、イオン注入法などによって不純物を注入する。ゲート電極およびサイドウォールの下の部分には不純物が添加されないので、ソースおよびドレインの２つの部分に分かれた拡散層を形成することができる。注入後、適当な条件で加熱処理を行うことによって、注入したイオン種を活性化するとともに、所望の不純物濃度プロファイルとなるようにする。尚、拡散層の深さは、打ち込むイオンのエネルギー量を変えることによって制御することができる。
【００２５】
次に、ゲート電極４および深い拡散層７の上に形成されている図示しない自然酸化膜（酸化シリコン膜）を希フッ酸などによって除去した後、金属シリサイド層形成工程へと進む。
【００２６】
まず、少なくともゲート電極４および深い拡散層７の上に、金属シリサイド層を形成するための金属膜８を形成する（図６）。例えば、スパッタリング法などによって、ゲート電極４を含むシリコン基板１の主面全面に金属膜８を成膜する。金属膜８としては、例えば、ニッケル（Ｎｉ）膜、コバルト（Ｃｏ）膜、チタン（Ｔｉ）膜、モリブデン（Ｍｏ）膜、ジルコニウム（Ｚｒ）膜、ハフニウム（Ｈｆ）膜、タングステン（Ｗ）膜、タンタル（Ｔａ）膜、ルテニウム（Ｒｕ）膜、白金（Ｐｔ）膜、イリジウム（Ｉｒ）膜または金（Ａｕ）膜などを用いることができる。金属膜８を形成すると、シリコンと接している部分（深い拡散層７およびゲート電極４の表面）において金属がシリコンに固溶し、膜厚５ｎｍ〜１０ｎｍ程度の固溶体層９を形成する。ここで、固溶体層９は、アモルファス層若しくは微結晶層またはこれらの混合体からなる層である。
【００２７】
金属シリサイド層は、シリコンと金属の固溶層でシリサイド化反応が起こることによって形成される。また、金属シリサイド層は、シリコンと前記固溶層との間でシリサイド化反応が起こることによっても形成される。ここで、シリコン基板１の上に金属膜８を形成しただけでは、基本的にシリサイド化反応は起こらない。シリサイド化反応を起こすためには、さらに加熱処理を施す必要がある。
【００２８】
ところで、金属原子は、シリコンに固溶して固溶体を形成する一方で、シリコン中を拡散していく。拡散した金属原子がソース・ドレインの接合部に到達した場合には、接合リーク電流発生の原因となる。また、金属原子がゲート電極を経てゲート絶縁膜に到達した場合には、ゲート絶縁膜の信頼性低下の原因となる。ここで、金属原子の拡散長は、固溶体が形成される温度が高くなると指数関数的に増大する。したがって、金属原子の拡散を抑えるためには、第１に、固溶体の形成を低温で行うことが必要である。また、金属原子は、シリコンと反応して金属シリサイドになると拡散を起こさなくなる。したがって、第２に、シリサイド化反応の際に存在する金属原子を全て金属シリサイドに変えて、フリーの金属原子を残さないようにすることが必要である。
【００２９】
本発明は、金属膜８の成膜を低温で行うとともに、シリサイド化反応のための加熱処理の前に、加熱を行わずにシリコンに固溶していない金属を除去することを特徴としている。金属膜８の成膜は、１５０℃以下の温度で行うことが好ましく、室温（２５℃程度）〜１００℃程度の範囲内の温度で行うことがより好ましい。尚、シリコンと金属との固溶体層９を形成することのできる温度であれば２５℃以下の温度であってもよい。また、シリコンに固溶していない金属の除去は、例えば、硫酸過水洗浄およびアンモニア過水洗浄を行うことによって達成される。図７は、シリコンに固溶していない金属を除去した後の断面図である。その後、シリサイド化反応のための加熱処理を行うことによって、深い拡散層７およびゲート電極４の上に金属シリサイド層１０が形成される（図８）。この加熱処理によって加えられた熱エネルギーは、金属とシリコンとの固溶体の自由エネルギーを最小にするために金属シリサイド層の形成に使われる。したがって、シリサイド化工程における金属の熱拡散は抑制される。
【００３０】
金属膜８の成膜を１５０℃以下の温度で行うことによって、金属原子の拡散を抑制しつつ、シリコン基板１に形成された深い拡散層７およびゲート電極４の表面にシリコンと金属との固溶体層９を形成することができる。また、シリコンに固溶していない金属を除去することによって、拡散の原因となるフリーの金属原子を除くことができる。したがって、シリサイド化反応のための加熱処理工程において、金属の拡散を抑えながら、固溶体層９中の金属とシリコンとを反応させて金属シリサイド層を形成することができる。
【００３１】
本発明において、金属膜を成膜することによって形成された固溶体層の膜厚は５ｎｍ〜１０ｎｍ程度と薄いので、これをシリサイド化することによって得られる金属シリサイド層の膜厚も比較的薄いものとなる。換言すると、本発明は、薄い金属膜を成膜することによって薄い金属シリサイド膜を形成する従来法と異なり、金属膜とシリコン層との界面付近に形成された固溶体層をシリサイド化することによって、薄い金属シリサイド層を形成するものである。従来法では、金属膜の膜厚のばらつきは数ｎｍと大きなものになるが、本発明によれば膜厚の均一な金属シリサイド層を形成することができる。
【００３２】
また、本発明においては、金属膜を成膜する前にプラズマ処理することによって、深い拡散層およびゲート電極の表面をアモルファス化してもよい。アモルファス化することによってシリサイド化反応を起こりやすくすることができるので、シリサイド化の際の加熱処理の温度を低くすることができる。また、アモルファス層の深さを変えることによって、金属が拡散する深さを制御することもできる。
【００３３】
アモルファス化は、具体的には、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、クリプトン（Ｋｒ）およびキセノン（Ｘｅ）などの不活性ガスまたは窒素（Ｎ２）ガスなどを用い、シリコンの表面にイオン注入することによって行うことができる。この際、イオンが注入される深さを変えることによって、アモルファス層の深さを変えることができる。尚、イオン注入は、例えば、イオン加速器およびプラズマドーピングによって行うことができる。
【００３４】
１つの例として、図５に示す半導体装置において、深い拡散層７およびゲート電極４の表面の自然酸化膜を希フッ酸を用いて除去する。続いて、アルゴンガスを用いたプラズマ処理によってアモルファス化した後に、１５０℃以下の温度でニッケル（Ｎｉ）膜を全面に成膜する。ニッケル膜の膜厚は、例えば２０ｎｍ程度とすることができる。次に、硫酸過水洗浄およびアンモニア過水洗浄を行うことによって、シリコンと固溶していないニッケルを除去する。これにより、シリコン基板に形成された深い拡散層およびゲート電極の上にのみシリコンとニッケルとの固溶体層が残る。続いて、２００℃〜４５０℃程度の範囲内の温度で加熱処理を行うことによって、ニッケルシリサイド（Ｎｉ２ＳｉまたはＮｉＳｉ）層が形成される。
【００３５】
また、他の例として、図５に示す半導体装置において、深い拡散層７およびゲート電極４の表面の自然酸化膜を希フッ酸を用いて除去する。続いて、アルゴンガスを用いたプラズマ処理によってアモルファス化した後に、１５０℃以下の温度でコバルト（Ｃｏ）膜を全面に成膜する。コバルト膜の膜厚は、例えば２０ｎｍ程度とすることができる。次に、硫酸過水洗浄およびアンモニア過水洗浄を行うことによって、シリコンと固溶していないコバルトを除去する。これにより、シリコン基板に形成された深い拡散層およびゲート電極の上にのみシリコンとコバルトとの固溶体層が残る。続いて、４００℃〜５５０℃程度の範囲内の温度で加熱処理を行うことによって、コバルトシリサイド（Ｃｏ２ＳｉおよびＣｏＳｉ）層が形成される。尚、６２０℃〜８５０℃程度の範囲内の温度で加熱処理を行った場合には、コバルトシリサイド（ＣｏＳｉ２）層が形成される。
【００３６】
図１１は、シリコン基板の表面をアルゴンプラズマで処理した後にニッケル膜を２５℃程度の室温で成膜した試料の一部断面図である。また、表１は、ＴＥＭ（透過型電子顕微鏡）を用い、図１１の試料におけるＡ、Ｂ、ＣおよびＤの各層について成分分析を行った結果の一例である。
【００３７】
【表１】
図１１および表１において、Ａ層はニッケル層、Ｂ層およびＣ層がニッケルとシリコンの固溶体層、Ｄ層がシリコン層である。
【００３９】
以上述べたように、シリコンと固溶していない金属膜を除去した後にシリサイド化反応を行うことによって、図８に示すように、ゲート電極４および深い拡散層７の上に金属シリサイド層１０を形成することができる。
【００４０】
続いて、図９に示すように、ゲート電極４を埋め込むようにして層間絶縁膜１１を形成する。層間絶縁膜は、例えば、酸化シリコン膜からなる単層構造を有していてもよいし、窒化シリコン膜および酸化シリコン膜からなる積層構造を有していてもよい。
【００４１】
次に、フォトリソグラフィー工程を用いて層間絶縁膜１１にコンタクト１２を形成した後、配線層１３を形成して図１０に示す構造とする。その後、半導体装置の製造に必要な公知の工程を経ることによって、本発明による半導体装置を製造することができる。
【００４２】
本実施の形態によれば、金属膜を成膜することによって、ソース・ドレイン領域およびゲート電極の表面にシリコンと金属との固溶体層を形成することができる。また、この際の成膜温度を１５０℃以下の低温とすることによって、金属原子の熱拡散を抑制することができる。
【００４３】
また、本実施の形態によれば、シリサイド化反応の前にシリコンと固溶していない金属を除去することによって、フリーの金属原子の数を減らして金属拡散を抑制することができる。
【００４４】
さらに、本実施の形態によれば、固溶体層を加熱処理することによって、膜厚が小さく平滑性に優れた金属シリサイド層を形成することができる。したがって、電気的特性に優れた半導体装置を製造することができる。
【００４５】
【発明の効果】
本発明によれば、金属の拡散を抑えて、接合リーク電流の発生することがなく、絶縁膜の信頼性にも優れた半導体装置を製造することができる。
【００４６】
また、本発明によれば、均一な膜厚の金属シリサイド膜を形成することができるので、良好な素子特性を有する半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本実施の形態における半導体装置の製造工程を示す断面図である。
【図２】本実施の形態における半導体装置の製造工程を示す断面図である。
【図３】本実施の形態における半導体装置の製造工程を示す断面図である。
【図４】本実施の形態における半導体装置の製造工程を示す断面図である。
【図５】本実施の形態における半導体装置の製造工程を示す断面図である。
【図６】本実施の形態における半導体装置の製造工程を示す断面図である。
【図７】本実施の形態における半導体装置の製造工程を示す断面図である。
【図８】本実施の形態における半導体装置の製造工程を示す断面図である。
【図９】本実施の形態における半導体装置の製造工程を示す断面図である。
【図１０】本実施の形態における半導体装置の製造工程を示す断面図である。
【図１１】本実施の形態における半導体装置において固溶体層付近の断面図の一例である。
【符号の説明】
１ シリコン基板、 ２ 素子分離領域、 ３ ゲート絶縁膜、 ４ ゲート電極、 ５ 浅い拡散層、 ６ サイドウォール、 ７ 深い拡散層、 ８ 金属膜、 ９ 固溶体層、 １０ 金属シリサイド層、 １１ 層間絶縁膜、 １２ コンタクト、 １３ 配線層。
Claims (5)
- シリコン基板上にゲート絶縁膜を介してシリコンからなるゲート電極を形成する工程と、
前記シリコン基板に不純物を注入して、前記ゲート電極を挟む領域にソースまたはドレインとなる拡散層を形成する工程と、
少なくとも前記ゲート電極および前記拡散層の上に１５０℃以下の温度で金属膜を成膜し、前記ゲート電極および前記拡散層の上部に金属とシリコンとの固溶体層を形成する工程と、
加熱を行わずに前記固溶体層を残して前記金属膜を除去する工程と、
前記固溶体層に加熱処理を施すことによって、前記ゲート電極および前記拡散層の上部に金属シリサイド層を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記金属膜を成膜する工程は２５℃〜１００℃の範囲内の温度で行われる請求項１に記載の半導体装置の製造方法。
- 前記金属膜を成膜する工程の前に、前記ゲート電極および前記拡散層の表面をプラズマ処理することによってアモルファス化する工程をさらに有する請求項１または２に記載の半導体装置の製造方法。
- 前記アモルファス化する工程は、アルゴン、ヘリウム、クリプトン、キセノンおよび窒素よりなる群から選ばれる１のガスを用いて行われる請求項３に記載の半導体装置の製造方法。
- 前記金属膜は、ニッケル膜、コバルト膜、チタン膜、モリブデン膜、ジルコニウム膜、ハフニウム膜、タングステン膜、タンタル膜、ルテニウム膜、白金膜、イリジウム膜および金膜よりなる群から選ばれる１の膜である請求項１〜４のいずれか１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003158593A JP4102709B2 (ja) | 2003-06-03 | 2003-06-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003158593A JP4102709B2 (ja) | 2003-06-03 | 2003-06-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004363258A true JP2004363258A (ja) | 2004-12-24 |
| JP4102709B2 JP4102709B2 (ja) | 2008-06-18 |
Family
ID=34051945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003158593A Expired - Fee Related JP4102709B2 (ja) | 2003-06-03 | 2003-06-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4102709B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006311337A (ja) * | 2005-04-28 | 2006-11-09 | Kyocera Kinseki Corp | 水晶振動子の励振電極構造、及びその製造方法 |
-
2003
- 2003-06-03 JP JP2003158593A patent/JP4102709B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006311337A (ja) * | 2005-04-28 | 2006-11-09 | Kyocera Kinseki Corp | 水晶振動子の励振電極構造、及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4102709B2 (ja) | 2008-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100870176B1 (ko) | 니켈 합금 샐리사이드 공정, 이를 사용하여 반도체소자를제조하는 방법, 그에 의해 형성된 니켈 합금 실리사이드막및 이를 사용하여 제조된 반도체소자 | |
| JP3285934B2 (ja) | 半導体装置の製造方法 | |
| JP2008513977A (ja) | 半導体デバイス中の金属シリサイドの一方向拡散 | |
| JP4146859B2 (ja) | 半導体装置の製造方法 | |
| US8058695B2 (en) | Semiconductor device | |
| JP4509026B2 (ja) | ニッケルシリサイド膜の形成方法、半導体装置の製造方法およびニッケルシリサイド膜のエッチング方法 | |
| CN100470728C (zh) | 金属硅化物形成方法及半导体器件的制造方法 | |
| JP2005116693A (ja) | 半導体装置及びその製造方法 | |
| JPH08236761A (ja) | 半導体装置の製造方法 | |
| JPH06112158A (ja) | 半導体装置の製造方法 | |
| US20060003534A1 (en) | Salicide process using bi-metal layer and method of fabricating semiconductor device using the same | |
| US20110237074A1 (en) | Method of manufacturing semiconductor device | |
| JP2005150267A (ja) | 半導体装置とその製造方法 | |
| JPH11186545A (ja) | シリサイド及びｌｄｄ構造を有する半導体デバイスの製造方法 | |
| TW200849372A (en) | Etch method in the manufacture of a semiconductor device | |
| JP4102709B2 (ja) | 半導体装置の製造方法 | |
| KR100690910B1 (ko) | 샐리사이드 공정 및 이를 사용한 반도체 소자의 제조 방법 | |
| JPH10199829A (ja) | 半導体装置の製造方法 | |
| JP4870873B2 (ja) | 半導体装置の製造方法 | |
| JPH09115860A (ja) | 電子装置およびその製造方法 | |
| JPH04299825A (ja) | 半導体装置の製造方法 | |
| JP2004363257A (ja) | 半導体装置の製造方法 | |
| KR100333647B1 (ko) | 반도체소자의자기정렬실리사이드막을이용한전계효과트랜지스터제조방법 | |
| JP4044428B2 (ja) | 半導体装置の製造方法 | |
| JP4909503B2 (ja) | 高融点金属シリサイド膜の製造方法、半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050420 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080324 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |