JPH04196587A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置の製造方法に係り、特に信頼性の
高い絶縁膜を有するＭＩＳトランジスタの製造方法に関
する。

（従来の技術） 近年、コンピューターや通信機器の重要部分には、大規
模集積回路（ＬＳＩ）が多用されている。ＬＳＩ単体の
性能を上げる１つの方法は、ＭＯＳトランジスタ等のし
８１基本素子を微細化してＬＳＩの集積度を高めること
である。しかしながらスケーリング則に従い微細化を行
うと種々な問題が発生して素子の信頼性が低下する。例
えば、ＭＩＳ）ランジスタの場合には、ゲート酸化膜の
薄膜化が進み、いわゆる経時破壊（ＴＤＤＢ　；Ｔｉｍ
ｅ　Ｄｅｐｅｎｄｅｎｔ　Ｄｉｅｌｅｃｔｒｉｃ　Ｂｒ
ｅａｋｄｏｗｎ　）現象が発生し、素子を長時間使用し
たときのゲート絶縁膜の信頼性が問題になっている。ま
た、ゲート電極に多結晶シリコンを用いた場合には、ゲ
ート電極形成後に行われる熱処理を含む工程で、ゲート
電極中の不純物原子が、薄くなったゲート酸化膜を通り
抜けて基板表面に拡散する。その結果、チャネル領域の
不純物濃度が変化してしきい値電圧の制御か困難になり
、誤動作か起こり易くなり信頼性が低下するという問題
か生しる。

そこで最近、上述したようなゲート絶縁膜に起因する問
題を解決するために窒素を含むケート絶縁膜を用いたＭ
ＩＳトランジスタが研究されている。

第４図（ａ）〜（ｃ）にはこのようなゲート絶縁膜が用
いられたＰ型ＭＩＳトランジスタの製造工程断面図が示
されている。

これを製造工程に従い説明すると、最初、同図（ａ）に
示すように、ｎウェル領域３．素子分離用のフィールド
酸化膜５が形成されたＰ型シリコン基板１上に薄い熱酸
化膜７を成膜する。この後、窒素原子を含有するガス、
例えば、アンモニアガスを含むガス雰囲気中で１１５０
℃で６０秒間のランプ加熱を行い、引き続きドライ酸素
雰囲気中で１１５０℃で６０秒間のランプ加熱を行うこ
とて熱酸化膜７中に窒素を含有させる。次いて基板１の
全面に多結晶シリコン膜を堆積させると共に、この多結
晶シリコン膜に高ドーズ量のＢＦ２イオンを注入してＰ
゛多多結晶シリコ模膜９形成する。

次に同図（ｂ）に示すように、フォトリソグラフィを用
いてＰ゛多多結晶シリコ模膜９レジストパターンを形成
し、このレジストパターンをマスクとしてＰ°多多結晶
シリコ模膜９び窒素を含んだ酸化膜７をエツチングして
ゲート絶縁膜１１゜ゲート電極１３を形成する。次いて
このゲート電極１３をマスクとして基板１にボロンイオ
ンを注入し、ゲート電極１３と自己整合的にソース１５
゜ドレイン１７を形成する。

最後に同図（ｃ）に示すように、層間絶縁膜１９を形成
すると共に、この層間絶縁膜１９にコンタクトホールを
開口して配線２１を形成し、この配線２１上にパッシベ
ーション膜２３を設けてＭＩＳトランジスタが完成する
。

このようにして製造されたＭＯＳトランジスタでは、ゲ
ート絶縁膜１１に窒素が含まれているので、ゲート電極
１３と基板５との界面に窒素を含む薄膜が形成され、こ
れによりゲート電極１３中のボロンか基板５に拡散する
のを防止することができる。その結果、しきい値電圧の
制御性か向上して素子の信頼性が向上する。また、ゲー
ト絶縁膜１１の欠陥密度も低下するのでＴＤＤＢ特性か
改善されゲート絶縁膜１１の信頼性か保証される。

しかしながら、このようなＭＩＳトランジスタは、熱酸
化膜７の形成やこの熱酸化膜７に窒素を含有させるとき
に基板１の表面にストレスが加わり、基板１に引っ張り
応力が生じる。このため、実効ゲート長が短くなるとし
きい値電圧が変動し、信頼性か低下するという新たな問
題が生じる。第５図は引っ張り応力によるしきい値電圧
の変動を示す実験結果である。図中、横軸は実効チャネ
ル長Ｌｓｌｌ＋　縦軸はしきい値電圧Ｖ７Ｈを示し、曲
線ａは基板に生じる引っ張り応力が小さいとき、曲線す
は基板に生しる引っ張り応力が大きいときの測定結果で
ある。この図から分かるように引っ張り応力が小さい場
合には、実効チャネル長し、、。

が２μｍ程度に短くなってもしきい値電圧ＶＴＨは変化
しない。一方、引っ張り応力が大きい場合には実効チャ
ネル長し９．が長いところから顕著なしきい電圧Ｖ７Ｈ
の低下かおこっていることか分かる。

また、ＬＳＩ単体の性能を上げる他の方法としてＭＩＳ
トランジスタ等のＬＳＩ基本素子の電気特性を改善する
ことがある。例えば、ＭＯＳトランジスタの場合には、
熱酸化によるシリコン酸化膜上にＬＰＣＶＤ法などを用
いてシリコン窒化膜を成長させ、積層構造のゲート絶縁
膜を形成する。

このようにして形成されたゲート絶縁膜は、シリコン窒
化膜によりゲート絶縁膜の誘電率が、シリコン酸化膜か
らなる単層のゲート絶縁膜のそれより高くなるのでキャ
パシタ容量が大きくなり、素子の負荷駆動能力が向上す
る。

しかしながら上述したシリコン酸化膜とシリコン窒化膜
との積層ゲート絶縁膜は、ホットキャリアにより素子特
性か変動し易いという問題かあった。第６図、第７図に
はそのことを示す実験結果が示されている。

第６図（ａ）、（ｂ）はそれぞれゲート絶縁膜としてシ
リコン酸化膜とＬＰＧＶＤシリコン窒化膜との積層膜を
用いたチャネル長１０μｍ、チャネル幅１０μｍのＮ型
、Ｐ型Ｍ工Ｓトランジスタに、ホットキャリアストレス
として、ドレイン電圧５Ｖ（Ｎ型）、−５Ｖ（Ｐ型）の
下で基板電流か最大になるような電圧をゲート電極に１
０００秒間印加し、ホットキャリによりしきい値電圧の
変動を調べた結果である。図中、縦軸はホットキャリア
ストレスを加えた後のしきい値電圧からホットキャリア
ストレスを加える前のしきい値電圧を引いた電圧差ΔＶ
ＴＨを示し、横軸はＣ−Ｖ法を用いてシリコン窒化膜膜
からなるゲート絶縁膜の膜厚をシリコン酸化膜の膜厚に
換算した換算等価膜厚Ｔｏｘを示し、ＯＨ２，ＯＨ２，
ＯＨ６はそれぞれシリコン窒化膜の膜厚が３．４．６ｎ
ｍのＭＩＳトランジスタを示している。この図からＮ型
Ｍ工Ｓトランジスタの場合はシリコン窒化膜の膜厚が６
ｎｍのときにしきい値電圧が大きく変動し、Ｐ型ＭＩＳ
トランジスタの場合はシリコン窒化膜の膜厚が４．６ｎ
ｍのときにしきい値電圧が変動している。したがって、
耐ホツトキャリア性を低下させないためにはシリコン窒
化膜の膜厚を３ｎｍ程度にする必要かあることか分かる
。

第７図（ａ）、（ｂ）はそれぞれ第６図で説明したＮ型
、Ｐ型ＭＩＳトランジスタのチャージポンピング電流の
測定結果である。図中、縦軸はホットキャリアストレス
を加えた後のチャーンポンピング電流からホットキャリ
アストレスを加える前のチャージポンピング電流を引い
た電流差Δｔｃｐを示し、横軸及びＯＨ２，ＯＨ２，Ｏ
Ｈ６は第６図と同様にそれぞれ換算等価膜厚Ｔ０いシリ
コン窒化膜の膜厚か３．４．６ｎｍのＮｌｌ５トランジ
スタを示している。電流差ΔＩＣＰは、チャージポンピ
ング電流が界面準位密度に比例するのでホットキャリア
に起因する界面準位の密度又は発生数を表すことになる
。図からＮ型ＭＩＳトランジスタの場合はシリコン窒化
膜の膜厚か６ｎｍのときに電流差ΔＩＣＰが大きくなり
、Ｐ型ＭＩＳトランジスタの場合はシリコン窒化膜の膜
厚か３ｎｍのときに大きくなることが分かる。また、Ｐ
型ＭＩＳ）ランジスタの場合、第６図、第７図から電圧
差ΔＶＴＨ＋電流差ΔＩｃｐを共に小さくすることが困
難であること分かる。このため、上述したゲート絶縁膜
を用いたＰ型ＭＩＳトランジスタリアのホットキャリア
により信頼性の低下は大きな問題となっている。

（発明が解決しようとする課題） 上述の如〈従来のＭＯ５Ｉ−ランジスタの製造方法では
、ゲート絶縁膜が基板に与えるストレスによりしきい値
電圧が低下したり、ホットキャリアによりゲート絶縁膜
が劣化し、素子の信頼性が低下するという問題かあった
。

本発明は、上記事情を考慮してなされたもので、その目
的とするところは、ゲート絶縁膜に起因する信頼性低下
を防止することができる半導体装置の製造方法を提供す
ることにある。

［発明の構成コ （課題を解決するための手段） 上記の目的を達成するために、本発明の半導体装置の製
造方法は、半導体基板上に絶縁膜を堆積する工程と、前
記絶縁膜に熱処理を施す工程と、前記絶縁膜に窒素を含
ませる工程とを有する工程でゲート絶縁膜を形成するこ
とを特徴とする。

また本発明の他の半導体装置の製造方法は、半導体基板
上に絶縁膜を堆積する工程と、窒素原子を含むガス雰囲
気中で前記半導体基板に高温短時間の熱処理を施して前
記絶縁膜を窒化させる工程とを有する工程でゲート絶縁
膜を形成することを特徴とする。

（作用） 本発明の半導体装置の製造方法によれば、堆積法を用い
てゲート絶縁膜を形成しているので基板に加わるストレ
スは、熱酸化法を用いた場合より小さくなる。その結果
、基板に生しる引っ張り応力が低減し、しきい値電圧等
の電気特性が改善される。

また、本発明の他の半導体装置の製造方法によれば、基
板上に堆積された絶縁膜が窒化されることで緻密性が高
まる。その結果、ホットキャリアがゲート絶縁膜に捕獲
され難くなるので界面準位の発生を防止でき、しきい値
電圧等の電気特性が改善される。

（実施例） 以下、図面を参照しながら実施例を説明する。

第１図（ａ）〜（ｆ）は本発明の第１の実施例に係るＭ
ＩＳトランジスタの製造工程断面図である。

最初、同図（ａ）に示すようにｎ型の単結晶シリコン基
板１０１の表面にｐ型ウェル領域１０３及び素子分離用
のフィールド酸化膜１０５を形成する。

次に同図（ｂ）に示すように、Ｌ　Ｐ　Ｅ　（Ｌｅｑｕ
ｉｄＰｈａｓｅ　Ｅｐｉｔａｘｙ、液相成長法）法を用
いて単結晶シリコン基板１０１の表面にシリコン酸化膜
１０７を成長させる。具体的には、まず、シリカ（Ｓ１
０□）を珪フッ化水素酸（Ｈ２ＳｉＦ、）水溶液に溶か
して式（１）に示される平衡状態の水溶液を作る。次い
で水温を３５℃程度に下げた後、基板１０１の表面を水
溶液に接触させ、毎分厚さｌｎｍ程度のシリコン酸化膜
１０７を基板１０１の表面に成長させる。

Ｈ２Ｓ　Ｉ　Ｆ６　＋２Ｈ２０＠−ｈＳ　１０、＋６Ｈ
Ｆ・・・　（１） この後、この基板１０１に温度１００℃〜３００℃程度
の熱処理を施し、基板１０１に残留している水分を蒸発
させて除去すると共に、シリコン酸化膜１０７の緻密度
を上げる。

次に同図（ｃ）に示すように、窒素原子を含有するガス
、例えば、アンモニアガスを含むガス雰囲気中で、１１
００℃で２０秒間のランプ加熱を行い、引き続き、ドラ
イ酸素雰囲気中で、１１００℃で２０秒間のランプ加熱
を行うことでシリコン酸化膜１０７に窒素を含ませ窒化
シリコン酸化膜１０９を形成する。この後、ＬＰＣＶＤ
法を用いて窒化シリコン酸化膜１０９上に厚さ約３００
ｎｍ程度の多結晶シリコン膜を成長させる。

次いてこの多結晶シリコン膜に、Ｐ型不純物例えばＢＦ
２をドーズ量５　Ｘ　１０１５ｃ　ｍ−２，加速電圧３
５ＫｅＶの条件で打ち込み、Ｐ゛多結晶シリコン１１１
を形成する。

次に同図（ｄ）に示すように、異方性エツチングを用い
て窒化シリコン酸化膜１０９．Ｐ”多結晶シリコン１１
１を加工し、ゲート酸化膜１１３゜ゲート電極１１５を
形成する。次いて酸素雰囲気中で温度８５０℃の条件で
素子形成領域上に厚さ約１２ｎｍ程度の酸化膜１１７を
形成する。

次に同図（ｅ）に示すように、ゲート電極１１５をマス
クにしてＰ型不純物例えばＢＦ２をドーズ量５Ｘ１５ｃ
ｍ−２．加速電圧３０ＫｅＶの条件で基板１０１に打ち
込み、ゲート電極１１５と自己整合的にソース１１９．
ドレイン１２１を形成する。

次に同図（ｆ）に示すように、基板１０１上にＣＶＩ）
−Ｓ　ｉｏ□膜とＢ　Ｐ　Ｓ　Ｇ　（Ｂｏｒｏ　Ｐｈｏ
ｓｐｈ。

５ｉｌｉｃａｔｅ　Ｇｒａｓｓ）膜とからなる厚さ約９
００ｎｍ程度の層間絶縁膜１２３を堆積し、この後、８
５０℃、９０分の条件でリン拡散を行い積層絶縁膜１２
３を流動化させる。この工程によりゲート電極１１５上
の層間絶縁膜１２３が平坦化されると共に、ゲート電極
１１５．ソース１１９．ドレイン１２１中の不純物が活
性化される。この後、ＰＥＰ法を用いてゲート、ソース
１　ドレイン領域上にコンタクトホールを開口する。次
いて配線材料として例えばＡｌ−３ｉ−Ｃｕをスパッタ
法で堆積し、この配線材料をパターニングして配線１２
５を形成する。最後に配線１２５の上をバッンベーショ
ン膜１２７、例えば、ＰＳＧ膜で覆った後、パッド部（
不図示）を開口してＭＩＳトランジスタか完成する。

このようにして製造されたＭＩＳトランジスタでは、Ｌ
ＰＤ法によりゲート絶縁膜１１３が形成されているため
、ゲート絶縁膜１１３が基板１０１に与えるストレスは
、熱酸化法でゲート絶縁膜１１３を形成したときのそれ
より小さくなる。

その結果、基板１０１とゲート絶縁膜１１３ゲート絶縁
との接合面近傍の基板１０１に生じる引張り応力が小さ
くなり、ゲート長を短くしても従来例のようにしきい値
電圧が大きく低下するという問題は生じない。したがっ
て、ショートチャンネル効果を防止でき従来より微細な
ＭＩＳトランジスタを製造することができる。また式（
１）から分かるように、ＳｉＯ２の成長速度は、ＨＦの
単位時間当たりの除去量に比例する。ＨＦの除去は容易
なのでゲート絶縁膜１１３の膜厚の制御性が改善され、
所望の厚さのゲート絶縁膜１１３を確実に形成できる。

その結果、同じしきい値電圧のＭＯＳトランジスタを大
量に製造でき、歩留まりの良い大規模半導体集積回路を
製造することができる。更に、ゲート絶縁膜１１３は窒
素を含むので緻密性が増し、膜厚が薄くなってもゲート
電極１１５中のボロンが基板１０１に拡散してしきい値
電圧か変動するという不都合は起きない。

かくして本実施例では、ゲート絶縁膜１１３に起因する
しきい値電圧の変動を防止でき、これにより信頼性の高
い微細なＭＩＳトランジスタや大規模半導体集積回路を
製造することができる。

次に本発明の第２の実施例に係るＭ工Ｓトランジスタの
製造方法を説明する。この実施例が先に説明した実施例
と異なる点は、ゲート絶縁膜の形成方法にある。

これを製造工程に従い説明すると、最初、シリコン基板
上にフィールド酸化膜を形成し、このフィールド酸化膜
で囲まれた素子形成領域に厚さ５ｎｍ程度の熱シリコン
酸化膜を形成する。次にＬＰＣＶＤ法を用いて熱シリコ
ン酸化膜上に厚さ３ｎｍ程度のシリコン窒化膜を成長さ
せる。次いで窒素原子を含むガス、例えば、ＮＨ３，Ｎ
Ｆ、。

Ｎ２０等あガス雰囲気中で、ランプ加熱を用いて温度９
００〜１２００℃程度でもって短時間の熱処理を基板に
施す。そして例えば、基板上に多結晶シリコン膜を堆積
した後、この多結晶シリコン膜及び上記熱シリコン酸化
膜とシリコン窒化膜とからなる積層構造の絶縁膜をバタ
ーニングすることてゲート絶縁膜、ゲート電極を形成す
る。この後、通常のＭＩＳ）ランジスタ製造工程を従い
素子加工することてＭＯＳトランジスタが完成する。

このようにして製造されたＭＩＳトランジスタでは、ゲ
ート絶縁膜のキャパシタ容量が大きくなり負荷駆動能力
か高まるのは勿論のこと、ホットキャリアがゲート絶縁
膜に捕獲されに難くなっているので界面準位の発生を防
止できる。このため、しきい値電圧の変動等のゲート絶
縁膜に起因する素子の劣化を防止することかできる。し
たがって、信頼性の高い小型なＭＩＳトランジスタを得
ることができる。また、二のようなトランジスタを用い
る二とで信頼性の高い高集積度な半導体装置を得ること
かできる。なお、ゲート絶縁膜にホットキャリアか捕獲
され難くなったのは、窒素原子を含むガス雰囲気中での
高温短時間の熱処理により、シリコン窒化膜中の結合手
が切れた窒素が少なくなることで緻密性が向上し、ホッ
トキャリアが窒素と結合しに難くなったからだと考えら
れる。

次に本発明の第３の実施例に係るＭＩＳトランジスタの
製造方法を説明する。

この実施例か先に説明した第２の実施例と異なる点は、
熱シリコン酸化膜を形成しないことにある。即ち、フィ
ールド酸化膜により区分されたシリコン基板上の素子分
離領域に、ＬＰＣＶＤ法を用いて厚さ６ｎｍ程度のシリ
コン窒化膜を成長させ、次いで第２の実施例と同様な熱
処理及び製造工程に従いＭＩＳ）ランジスタを製造する
。

二のような製造方法でも第２の実施例と同様な効果か得
られるのは勿論のこと、熱シリコン酸化膜の形成工程を
省くことができるので製造時間か短縮されるという利点
かある。

次に本発明の第４の実施例に係るｋｉ　Ｉ　Ｓ　トラン
ジスタの製造方法を説明する。

この実施例か第２の実施例と異なる点は、ゲート絶縁膜
を再酸化したことにある。即ち、第２の実施例で説明し
たゲート絶縁膜を有するシリコン基板を、例えば、電気
炉に収納し温度８８０℃てもってＨＣＩＩ酸化を行い、
シリコン窒化膜上に酸化膜を成長させ３層膜のゲート絶
縁膜を形成する。

二の後、通常のＭ工Ｓトランジスタの製造工程に従いＭ
ＩＳトランジスタが完成する。

このような製造方法でも第２の実施例と同様な効果が得
られるのは勿論のこと、シリコン窒化膜上の酸化膜によ
りトンネル電流やリーク電流による素子劣化を防止でき
、より信頼性の高いＭＩＳトランジスタを得ることがで
きる。なお、実施例では電気炉を用いて酸化膜を形成し
たが、酸素雰囲気長で温度１１００℃のランプ加熱を基
板に施す二とでシリコン窒化膜上に酸化膜を形成しても
よい。

本発明者等は、上述した第２．第４の実施例に従い形成
したゲート絶縁膜を有するＮ型及びＰ型ＭＩＳトランジ
スタについてホットキャリアがしきい値電圧に及ぼす影
響を調べた。即ち、従来例で説明したようにドレイン電
圧を５Ｖ（Ｎ型）。

−５Ｖ　（Ｐ型）とし、基板電流が最大になるような電
圧をゲート電極に印加し、トランジスタに１０００秒間
のホットキャリアストレスを加えた後のしきい値電圧を
測定した。第２図（ａ）。

（ｂ）はそれぞれＮ型ＭＩＳトランジスタ、Ｐ型Ｍｉｓ
）ランジスタについての測定結果である。

図中、縦軸及び横軸は第６図と同様にそれぞれ電圧差Δ
Ｖ７８．換算等価膜厚Ｔ。Ｘを示し、ＲＴＮはゲート絶
縁膜として第２の実施例で説明した膜厚５ｎｍの熱シリ
コン酸化膜と膜厚３ｎｍのＬＰＣＤシリコン窒化膜とか
らなる絶縁膜を用いたＭＩＳトランジスタ、ＲＴＮ−Ｏ
Ｘはゲート絶縁膜として第３の実施例に従いＭＩＳトラ
ンジスタＲＴＮのゲート絶縁膜に再酸化を施したものを
用いたＭＩＳトランジスタを示す。また比較のために第
６図で説明した従来のゲート絶縁膜ＯＮ３を用いたＭＩ
Ｓ）ランジスタをΔ印で示しである。

更に他の方法で形成したゲート絶縁膜を用いたＭ、、Ｉ
ＳトランジスタＲＴＡ、ＲＴＡ−ＯＸ、ＯＸの測定結果
も図中に記しである。ＲＴＡは第２の実施例において窒
素原子の代わりにアルゴン原子を用いたガス雰囲気中で
の高温短時間の熱処理により形成したゲート絶縁膜を有
するＭＩＳトランジスタ、ＲＴＡ−ＯＸはＲＴＮ−ＯＸ
と同様にＭＩＳトランジスタＲＴＡに再酸化を施したゲ
ート絶縁膜を有するＭＩＳトランジスタ、ＯＸはシリコ
ン基板の表面を酸化して形成したゲート絶縁を有するＭ
ＩＳトランジスタを示している。同図（ａ）、（ｂ）か
ら分かるようにゲート絶縁膜の形成方法に拘らずどのＭ
ＩＳトランジスタもしきい値電圧の変動か小さいことが
分かる。これは膜厚（３ｎｍ）の薄いシリコン窒化膜を
用いたからである。しかしながら、ＯＸ、ＲＴＡ−ＯＸ
の換算等両膜厚Ｔ。Ｘは８ｎｍ以上となり、このためキ
ャパシタ容量の低減などの不都合か起きるのでこれらの
膜は薄膜ゲートトランジスタに適さない。

また、本発明者等は従来例と同じ方法により上述した５
つのＭ工Ｓトランジスタの界面準位密度を測定した。第
３図（ａ）、（ｂ）はそれぞれＮ型ＭＩＳ）ランジスタ
、Ｐ型ＭＩＳトランジスタについての測定結果である。

また、第２図と同様に従来のＭＩＳトランジスタＯＮ３
をΔ印で示しである。この図から分かるようにＲＴＮ。

ＲＴＮ−ＯＸ、ＲＴＡ−ＯＸ、ＯＸの界面準位密度が大
幅に減少していることが分かる。しかしながら、ＲＴＡ
−ＯＸ、ＯＸはその換算等値膜厚ｒｏｘが８ｎｍ以上と
なり薄膜ゲートＭＩＳトランジスタには適さない。

なお、本発明は上述した実施例に限定されるものではな
い。例えば第１の実施例では多結晶シリコンからなる単
層のゲート電極を形成したが、ゲート電極上にＴｉ、Ｃ
ｏ又はＮｉ等の高融点金属からなるシリサイド膜を設け
、積層構造のケート電極を形成しても良い。また、第１
の実施例では一層配線について説明したが、必要に応じ
て多層配線を用いても良い。即ち、第１層配線形成後、
配線に無理のない低い温度で例えばプラズマＣＶＤ酸化
膜を堆積し、所望の領域に第１配線との引き出し口（ピ
アホール）を設は更に上層の配線を形成するという工程
を必要数繰り返し、最後に、最上層の配線をパッシベー
ション膜で覆った後にパッド部を開口すれば良い。さら
にまた、第１の実施例ではＰ型ＭＯ５）ランジスタにつ
いて説明したか、デュアルゲートＣＭＯＳ回路に適用し
ても第１の実施例と同様の効果か得られる。また、第４
の実施例と同様に、第２の実施例で説明した絶縁膜上に
酸化膜を形成したちのゲート絶縁膜に用いることでより
信頼性の高いＭＩＳトランジスタを得ることができる。

また第２□第３の実施例においてシリコン酸化膜の代り
にシリコン酸化膜を用いても良い。また、上記実施例で
はＬＰＣＶＤ法を用いて基板上にシリコン窒化膜を堆積
させたか、他の方法、例えばスパッタ法を用いても良い
。さらにまた、シリコン窒化膜の代りにタンタル酸化膜
Ｔａ２０ｑ等の強誘電体膜を用いても良い。その他、本
発明の要旨を逸脱しない範囲で、種々変形して実施でき
る。

［発明の効果］ 以上述べたように本発明の半導体装置の製造方法によれ
ば、基板かケート絶縁膜から受けるストレスや、ゲート
絶縁膜に捕獲されるホットキャリアが低減し、信頼性の
高い半導体装置を得ることができる。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は本発明の第１の実施例に係るＭ
ＩＳトランジスタの製造工程断面図、第２図（ａ）、（
ｂ）は本発明の第２．第４の実施例に係るＭＩＳトラン
ジスタのホットキャリアによるしきい値電圧の変動を示
す図、第３図（ａ）。 （ｂ）は本発明の第２．第４の実施例に係るＭＩＳ）ラ
ンジスタのホットキャリアによるチャージポンピング電
流の変動を示す図、第４図（ａ）〜（Ｃ）は従来のＭＩ
Ｓトランジスタの製造工程断面図、第５図は従来のＭＩ
Ｓトランジスタの引っ張り応力によるしきい値電圧の変
動を示す図、第６図（ａ）、（ｂ）は従来のＭ工Ｓトラ
ンジスタのホットキャリアによるしきい値電圧の変動を
示す図、第７図（ａ）、（ｂ）は従来のＭＩＳトランジ
スタのホットキャリアによるチャージポンピング電流の
変動を示す図である。 １０１・・・Ｐ型シリコン基板、１０３・・・Ｐ型ウェ
ル領域、１０５・・・フィールド酸化膜、１０７・・・
シリコン酸化膜、１０９・・・窒化シリコン酸化膜、１
１１・・・Ｐ＋多結晶シリコン、１１３・・ゲート絶縁
膜、１１５・・・ゲート電極、１１７・・・酸化膜、１
１９・・・ソース、１２１・・・ドレイン、１２３・・
層間絶縁膜、１２５・・・配線、１２７・・・パッシベ
ーション膜。 田願人代理人　弁理士　鈴江武彦 第１図 Ｌｅｆｆ　　（ｕｍ） 第５図 ℃　　　　　　　　　　　　　　　　　　Φ一一一− Ｔｏｘ　　［ｒ＋ｍｌ 第２し Ｔｏｘ　［ｎｍ） 第３図 Ｔｏｘ　　（ｎｍｌ Ｔｏｘ　　［ｎｍ） １）　　　　　　　　　　　　　　　　　　　　、ＯＣ
つ　　　　ｆｆ１ Ｔｏｘ　（ｎｍ） 第１ Ｔａｘ　（ｎｍｌ 第７ Ｔａｘ（ｎｍ） ６図 Ｔｏｘ　（ｎｍ１ 図

Claims (2)

【特許請求の範囲】
1. （１）所定の素子形成加工が施された半導体基板上に絶
   縁膜を堆積する工程と、前記絶縁膜に熱処理を施す工程
   と、前記絶縁膜に窒素を含ませる工程と、 を有する工程でゲート絶縁膜を形成することを特徴とす
   る半導体装置の製造方法。
2. （２）所定の素子形成加工が施された半導体基板上に絶
   縁膜を堆積する工程と、窒素原子を含むガス雰囲気中で
   前記半導体基板に高温短時間の熱処理を施して前記絶縁
   膜を窒化させる工程と、 を有する工程でゲート絶縁膜を形成することを特徴とす
   る半導体装置の製造方法。