JPH06204203A - 半導体本体の表面から誘電体を除去する方法および半導体本体の表面から酸化物を除去する方法ならびに半導体本体の表面の劣化を回避する方法 - Google Patents

半導体本体の表面から誘電体を除去する方法および半導体本体の表面から酸化物を除去する方法ならびに半導体本体の表面の劣化を回避する方法

Info

Publication number
JPH06204203A
JPH06204203A JP5220946A JP22094693A JPH06204203A JP H06204203 A JPH06204203 A JP H06204203A JP 5220946 A JP5220946 A JP 5220946A JP 22094693 A JP22094693 A JP 22094693A JP H06204203 A JPH06204203 A JP H06204203A
Authority
JP
Japan
Prior art keywords
oxide
dielectric
etching
thick oxide
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5220946A
Other languages
English (en)
Inventor
Steven C Hall
スティーブン・シィ・ホール
Mark I Gardner
マーク・アイ・ガードナー
Jr Henry J Fulford
ヘンリー・ジム・フルフォード・ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH06204203A publication Critical patent/JPH06204203A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching

Abstract

(57)【要約】 【目的】 半導体本体の表面部分に施される過度なオー
バエッチングを回避する方法を提供する。 【構成】 表面に過度のオーバエッチングを施すことな
く厚い酸化物１４および隣接する窒化物で被覆された薄
い酸化物１２を有する半導体本体の表面から酸化物を除
去しそれゆえ半導体本体の表面の劣化を回避するための
方法が開示される。厚い酸化物１４は厚い酸化物の一部
が残ったままでありかつ厚さが薄い酸化物１２のそれに
対応するように、まずある期間の間エッチングされる。
薄い酸化物１２を被覆する窒化物１０は次に厚い酸化物
の残りの部分１１５または薄い酸化物１２のいずれをも
かなりエッチングすることなく除去される。最後に、半
導体本体の表面を過度にオーバエッチングすることなく
薄い酸化物１２および厚い酸化物の残りの部分１１５は
除去され得る。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】
【０００２】
【発明の分野】この発明は半導体装置の製造に関し、か
つより特定的には、半導体基板の表面からの酸化物の除
去に関する。
【０００３】
【関連技術に関する論議】半導体装置を製造するにあた
って高品質の酸化物の重要性は、どんなに強調しても強
調しすぎることはない。電気的に消去可能かつプログラ
ム可能な読出専用メモリ（ＥＥＰＲＯＭ）、ダイナミッ
クランダムアクセスメモリ（ＤＲＡＭ）、およびもっと
最近のものでは高速ベーシック論理機能のような多くの
広い範囲にわたる市場に出ている装置の商業化は、高品
質で非常に薄い酸化物層の再生可能性のおかげである。
【０００４】図１（Ａ）、（Ｂ）、および（Ｃ）はＣＭ
ＯＳ構造の部分断面図であり、Ｎウェル注入のドライブ
インの間に成長したＮウェル酸化物を除去する幾つかの
ステップを示す。図１（Ａ）は、Ｎウェル酸化のすぐ後
の構造を示す。この例では、Ｎウェル酸化物１４は公称
２７００Åの厚さであり、Ｎウェル２２を形成するため
にＮウェル注入（図示せず）を拡散しかつ活性化するた
めの、前の高温ドライブインステップによりこの厚さへ
と成長した。この２７００Åという特定の厚みはさら
に、あるリソグラフィ装置のためのアライメント構造を
与えるための有用な層の厚さを提供する。窒化物１０
は、Ｐウェル２０を被覆してＰウェル２０へのｎ型ドー
パントの注入を妨げ、同様にＮウェル２２上の酸化物層
１４が形成される間に、Ｐウェル２０上のいかなる酸化
物の成長をも妨げる。窒化物層１０は、典型的に９２０
Åの厚さである。
【０００５】Ｐウェル２０上の窒化物層１０は、次にウ
ェットリン酸ストリップにより除去される。窒化物と酸
化物との間のリン酸の選択比が非常に高いので、このエ
ッチングステップでは酸化物はほとんど除去されない。
窒化物１０をエッチングするのに利用されるリン酸はさ
らにＰウェル２０でシリコン基板そのものをエッチング
するので、バリア酸化物１２はＰウェル２０を被覆しか
つこの窒化物除去プロセスの間にエッチングストップバ
リアを与える。このバリア酸化物１２は、約４００Åの
厚さである。窒化物１０を除去した後に残る構造は、図
１（Ｂ）に示される。酸化物が窒化物エッチングステッ
プによりほとんど除去されないので、バリア酸化物１２
の厚さは未だに公称４００Åであり、かつＮウェル酸化
物１４の厚さは公称２７００Åのままである。
【０００６】次のステップは１２分間の１０：１ＨＦの
ディップエッチングであり、これは２７００ÅのＮウェ
ル酸化物１４を除去するために必要である。ＨＦのディ
ップエッチングの結果として生じる構造は、図１（Ｃ）
に示される。次に、典型的には表面にＲＣＡクリーン処
理が施され、半導体材料の露出表面上で薄い酸化物が後
に成長される。この薄い酸化物はたとえば、トンネル酸
化物またはゲート酸化物であってもよい。
【０００７】
【発明の概要】薄い酸化物の成長に先立ついかなるプロ
セスステップでもシリコン表面のオーバエッチングはシ
リコン表面をひどく破損し、それにより後で成長するい
かなる薄い酸化物をも劣化させることがわかっている。
したがって、薄い酸化物形成に先立つオーバエッチング
を含むプロセスの流れは、他の態様で達するような高さ
の歩留りには至らない。
【０００８】この発明は、エッチングにより異なる厚さ
の誘電体をこれらの表面部分から除去するときに、半導
体本体の表面部分への過度なオーバエッチングを有利に
回避する。オーバエッチングの回避は、ＥＥＰＲＯＭ装
置を製造する際のトンネル酸化物の生成を含む、多くの
半導体製造目的のための高品質の薄い酸化物の生成を容
易にする。
【０００９】この発明においてこの利点および他の利点
が達成されるが、それは厚い誘電体を薄い誘電体に対応
する厚みの誘電体へと変換することを含む。変換ステッ
プはエッチングを含むので、保護材料が薄い誘電体上に
与えられる。一旦変換ステップが完了すると、保護材料
は除去され、下にある半導体表面を過度にオーバエッチ
ングすることなく薄い誘電体および変換された誘電体の
両方がエッチングされる。ある実施例では、変換ステッ
プは、ドライブイン製造ステップの間に形成される酸化
物である薄い誘電体を、窒化物層とシリコン基板との間
に与えられたバリア酸化物である薄い誘電体の厚みに対
応する厚さにエッチングすることを含む。この窒化物層
はさらに保護材料として作用する。
【００１０】
【実施例の詳細な説明】図１（Ａ）、（Ｂ）、および
（Ｃ）の断面図により示される酸化物除去方法を参照す
ると、１０：１ＨＦでの二酸化シリコンのエッチング速
度は公称３２５Å／分であるので、２７００Åの厚みの
Ｎウェル酸化物１４は１２分間のエッチングを必要とす
る（正確な厚みとエッチング速度は変えることが可能で
ある）。バリア酸化物１２の厚みがたった４００Åなの
で、Ｐウェル２０上のシリコン基板は不都合にも１０．
７５分のオーバエッチングを受け、８６０％のオーバエ
ッチングとなる。薄い酸化物の成長に先立つ、いかなる
プロセスステップでのシリコン表面への長いオーバエッ
チングも、シリコン表面をひどく損ない、それにより後
に成長するいかなる薄い酸化物をも劣化させることがわ
かっている。
【００１１】図２は、図１（Ｂ）に示される構造を酸化
物エッチングした結果、実際に生じる表面１６（Ｐウェ
ル２０上）および表面１８（Ｎウェル２２上）を示す。
Ｐウェル表面１６は、この表面１６に施された途方もな
いオーバエッチングによる、微小な粗さを示す。対照的
に、Ｎウェル酸化物１８には重大なオーバエッチングの
影響がない、なぜなら（Ｎウェル酸化物１４が完全に除
去されることを確実にするために）従来の公称オーバエ
ッチングをするだけでＮウェル酸化物１４が完全に除去
されるようにエッチングが時間決めされているからであ
る。
【００１２】ＨＦのエッチングで時間がかかり過ぎる
と、微小な粗さは増加し、それによりＰウェル表面１６
はより多くの粒子および重金属を引きつけるようにな
る。後のプロセスステップでは、薄いゲート酸化物はＰ
ウェル表面１６から成長してＮチャネルトランジスタ
（図示せず）を形成し、かつ幾つかの製造タイプではＮ
型注入領域（図示せず）とポリシリコン層（図示せず）
との間にトンネル酸化物（図示せず）を形成する。粒子
および重金属が含まれるとこれらの酸化物層には欠陥が
生じることがあり、それは生産高に悪影響を及ぼす。
【００１３】図３の（Ａ）ないし（Ｄ）は、実質的にＰ
ウェル表面のオーバエッチングの量を減じそれにより後
に成長する薄い酸化物の品質を改良するプロセスでの、
様々なステップにおけるＣＭＯＳ構造の部分断面図であ
る。図３の（Ｂ）ないし（Ｄ）の構造を形成するのに利
用されるプロセスの実際上の意味は、生産高および製品
の品質を改良するということである。
【００１４】図１（Ａ）と同一の図３（Ａ）はＮウェル
酸化のすぐ後の素子構造の部分断面図である。Ｎウェル
酸化物１４は公称２７００Åの厚さであり、Ｎウェル注
入（図示せず）を拡散しかつ活性化してＮウェル２２を
形成するための前の高温ドライブインステップによりこ
の厚さへと成長した。窒化物１０はＰウェル２０を被覆
しｎ型ドーパントのＰウェル２０への注入を妨げ、同様
にＮウェル酸化の間にＰウェル２０上で後にいかなる酸
化物が成長することをも妨げる。窒化物層１０は典型的
に９２０Åの厚さである。
【００１５】図１（Ｂ）に示されるように窒化物層１０
を次に除去するよりもむしろ、Ｎウェル酸化物１４の一
部だけがここでは除去される。これは、約２０００Åの
Ｎウェル酸化物１４を除去する６分間の１０：１ＨＦの
ディップエッチングにより達成される。結果として生じ
る構造は図３（Ｂ）に示される。残ったＮウェル酸化物
１１５は約７００Åの厚さである。
【００１６】次に、Ｐウェル２０上の窒化物層１０はウ
ェットリン酸ストリップにより除去される。バリア酸化
物１２はＰウェル２０を被覆し、かつ残ったＮウェル酸
化物１１５はＮウェル２２を被覆するが、それは両方と
もが窒化物が除去される間にエッチングをストップさせ
る役割を果たす。リン酸は窒化物と酸化物との間の非常
に高い選択力を有するので、このエッチングステップの
間酸化物はほとんど除去されない。窒化物が除去された
後に結果として残る構造は図３（Ｃ）に示される。バリ
ア酸化物１２の厚さはまだ公称４００Åであり、かつ残
ったＮウェル酸化物１１５の厚さは公称７００Åであ
る。
【００１７】最後に、３分間の１０：１ＨＦのディップ
エッチングが施されてバリア酸化物１２および残ったＮ
ウェル酸化物１１５を除去する。２つの酸化物の厚さは
対応しているので、より厚い酸化物を除去するのに十分
なエッチングステップでは、より薄い酸化物下の表面に
は実質的にオーバエッチングが施されないだろう。バリ
ア酸化物１２は図１（Ａ）ないし（Ｃ）のプロセスに示
されるような１２分間のエッチングよりもむしろ合計時
間３分間のエッチングを受け、それはオーバエッチング
を８６０％からたった１４４％にまで減じる。当然、残
ったＮウェル酸化物１１５の厚さをバリア酸化物１２の
厚さに近い、またはそれよりもさらに少ない厚さに減じ
ることにより、オーバエッチングの時間をさらに減じる
ことができる。
【００１８】図３（Ｄ）は上述の酸化物エッチングステ
ップの後に結果として残る構造を示す。Ｐウェル表面１
１６は、この表面が受けるオーバエッチングの量がかな
り減じられたためにはるかに少なくなった微小な粗さを
示す。図３（Ｄ）に示される構造には典型的に、後の酸
化物成長に先立ちＲＣＡクリーン処理が施される。処置
がなされると、ＲＣＡクリーン処理はＰウェル表面１１
６およびＮウェル表面１８をかなり損なわない。適切な
ＲＣＡクリーン技術については、電子装置に関するＩＥ
ＥＥ学会誌、３９巻、３号、１９９２年３月、ティ・オ
ーミ（Ｔ．Ｏｈｍｉ）らによる「表面の微小な粗さへの
薄い酸化物の品質の依存（Ｄｅｐｅｎｄｅｎｃｅ ｏｆ
Ｔｈｉｎ Ｏｘｉｄｅ Ｑｕａｌｉｔｙ ｏｎ Ｓｕ
ｒｆａｃｅ Ｍｉｃｒｏ−Ｒｏｕｇｈｎｅｓｓ）」に記
載されている。
【００１９】一般的に、ゲートまたはトンネル酸化物が
形成されるべき基板領域上に異なる厚さの酸化物を有す
る構造では、より厚い酸化物は薄い酸化物の厚さに対応
する厚さの酸化物へと変換される。好ましくは、これら
の表面領域には約２分間を超えるオーバエッチングは施
されない。図３のプロセスでは、バリア酸化物１２は典
型的に１５０ないし５００Åの範囲の厚さでありかつＮ
ウェル酸化物１４は典型的に６０００Åの厚さであるの
で、酸化物１４をたとえば約１０００Åよりも薄い酸化
物１１５へと変換することにより、後の酸化物エッチン
グステップで適度にオーバエッチングを制限できる。
【００２０】Ｐウェル上で後に成長する酸化物の酸化品
質への影響を評価するため、同様に他のパラメータが劣
化を経験したかどうかを決定するため、装置は図１
（Ａ）ないし（Ｃ）のプロセスの流れと図３（Ａ）ない
し（Ｄ）のプロセスの流れとの両方を利用して製造され
た。実例として、ＥＥＰＲＯＭ技術のためのトンネル酸
化物は成長して、酸化物の品質を測るために１００Å以
下の酸化物を与える。このタイプの酸化物に対し達成さ
れた品質改良は、半導体装置の広い範囲の変化に等しく
適用され得る。さらに装置の特性へのいかなる影響をも
確かめるためにシリコンゲートトランジスタはＮウェル
とＰウェルとの両方で製造された。
【００２１】図３（Ａ）ないし（Ｄ）のプロセスの流れ
がＰウェル表面から成長する酸化物の品質に与える影響
を決定するため、エッジＱＢＤと表面ＱＢＤとの両方の
測定はトンネル酸化物を利用する構造においてなされ
る。ＱＢＤ（電荷−耐圧（ｃｈａｒｇｅ−ｔｏ−ｂｒｅ
ａｋｄｏｗｎ））は、酸化物層の時間依存ブレークダウ
ン特性の測定を指す。それは被テスト酸化物に定電流を
流す（ファウラー・ノルドハイムトンネル（Ｆｏｕｌｅ
ｒ−Ｎｏｒｄｈｅｉｍ ｔｕｎｎｅｌｉｎｇ）を介し導
通する）ことにより測定され、酸化物が電気的にブレー
クダウンする時間を記録する。ブレークダウンは酸化物
内の電荷のトラッピングにより起こり、それにより酸化
物にかかる電界は酸化物がもはや誘導電圧に耐えられな
くなるまで徐々に上昇する。より高い品質の酸化物は時
間に対してより少ない電荷をトラップし、したがってブ
レークダウンするにはより時間がかかるだろう。強制電
流に測定されたブレークダウンにかかる時間を乗じた数
学的積は、ブレークダウンに先立って酸化物を通る全電
荷に対応する電荷の値を生成する。より高いＱＢＤの値
はより高い品質の酸化物を反映したものである。
【００２２】図４は図１（Ａ）ないし（Ｃ）のプロセス
の流れと図３（Ａ）ないし（Ｄ）のプロセスの流れとの
両方に対しエッジＱＢＤ構造を測定したヒストグラムを
示す図である。一目見ただけでわかる重要な点は図１
（Ａ）ないし（Ｃ）のプロセスの流れから得られる１６
％のウエハ（バー２００）がこのテストに対しゼロの値
を生じ、最少の印加電圧で酸化物層での最初の電気的な
短絡を示したということである。図３（Ａ）ないし
（Ｄ）のプロセスの流れから得られるウエハのグループ
には短絡されたウエハがなかったということがわかる。
さらにエッジＱＢＤの平均値は２０％の改良のため３．
１５から３．７３ｃｏｕｌ／ｃｍ2 へと改良される。さ
らに分布のシグマはファクタ３．５により高められ、成
長した酸化物の遙かに良好な均一性を表わした。
【００２３】図５を参照すると、図３（Ａ）ないし
（Ｄ）のプロセスの流れを利用した場合、表面ＱＢＤ構
造を分析するとすべての短絡されたウエハの欠陥が全く
ないこと（バー３００）が明らかとなった。さらに、表
面ＱＢＤ分布における実質的な減少が見られた（図３の
プロセスの流れはシグマ＝１．２７ｃｏｕｌ／ｃｍ2 で
あるのに対し図１のプロセスの流れはシグマ＝３．０８
ｃｏｕｌ／ｃｍ2 ）。
【００２４】これらの改良をすることで薄い酸化物を利
用した装置を製造するにあたって驚くべきコストの減少
が見られる。図３（Ａ）ないし（Ｄ）のプロセスの流れ
からより低いコストでより高い品質の酸化物が生成さ
れ、ＮチャネルおよびＰチャネルトランジスタの特性に
は既知の所望されない副作用はなかった。
【００２５】上では単一タブＣＭＯＳ技術において製造
されたＥＥＰＲＯＭ技術について述べてきたが、この開
示の教示は他の半導体プロセス技術、特定的には窒化物
層を利用して選択的に酸化物にマスクをかける以前のＬ
ＯＣＯＳ技術から得られたプロセスに有利に応用され得
る。たとえば、後に成長される酸化物の改良のための酸
化物除去方法を有するツインタブＣＭＯＳ技術は、フル
フォードらの出願中で述べられる。
【００２６】この発明は上記の実施例に関して述べられ
てきたが、この発明は必ずしもこれらの実施例に限定さ
れない。たとえば、この発明はいかなる特定的なトラン
ジスタプロセス技術またはいかなる特定的な層の厚さも
しくは構成にも限定される必要はない。さらに、あるプ
ロセスステップにおける変更は行なわれ得る。たとえ
ば、Ｎウェル酸化物のフィーチャー１１５を得るために
厚いＮウェル酸化物１４のエッチングを止めるよりもむ
しろ、厚いＮウェル酸化物１４の変換は酸化物１４を完
全に除去しかつ新しい酸化物をＮウェル酸化物のフィー
チャー１１５の厚さへと成長させることにより達成され
ることができる。したがって、ここに述べられなかった
他の実施例、変形、および改良はもちろんこの発明の範
囲から除外されず、それは前掲の特許請求の範囲によっ
て定義される。
【図面の簡単な説明】
【図１】（Ａ），（Ｂ）および（Ｃ）はＣＭＯＳプロセ
スにおける異なる厚さの酸化物を除去するための先行技
術のプロセスの流れを示す断面図である。
【図２】図１（Ｂ）に示される構造の酸化物エッチング
ステップから結果として生じる実際の表面を示す断面図
である。
【図３】（Ａ），（Ｂ），（Ｃ）および（Ｄ）はこの発
明によるＣＭＯＳプロセスでの異なる厚さの酸化物を除
去するためのプロセスの流れを示す断面図である。
【図４】図１および図３のプロセスの流れから結果とし
て生じる構造に対するエッジＱＢＤ測定のヒストグラム
を示す図である。
【図５】図１および図３のプロセスの流れから結果とし
て生じる構造に対する表面ＱＢＤ測定のヒストグラムを
示す図である。
【符号の説明】
１０ 窒化物層 １２ バリア酸化物 １４ Ｎウェル酸化物 ２０ Ｐウェル ２２ Ｎウェル １１５ Ｎウェル酸化物
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スティーブン・シィ・ホール アメリカ合衆国、78664 テキサス州、ラ ウンド・ロック、ウッドランド・レーン、 96 (72)発明者 マーク・アイ・ガードナー アメリカ合衆国、78662 テキサス州、レ ッド・ロック、ハイウェイ・245、ピィ・ オゥ・ボックス・29 （番地なし) (72)発明者 ヘンリー・ジム・フルフォード・ジュニア アメリカ合衆国、78748 テキサス州、オ ースティン、ウッドシャー・ドライブ、 9808

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 半導体本体の表面から誘電体を除去する
    ための方法であって、誘電体は第１の誘電体および第２
    の誘電体を半導体本体のそれぞれ第１および第２の領域
    に含み、第２の誘電体は第１の誘電体より厚く、前記方
    法は、 第１の誘電体を被覆する保護層を設けるステップを含
    み、保護層は誘電体エッチャントに対し高度に反応しな
    い材料を含み、さらに、 誘電体エッチャントを利用して、第２の誘電体を、第１
    の誘電体の厚さに対応する厚さの第３の誘電体へと変換
    するステップを含み、保護層は誘電体エッチャントから
    第１の誘電体をマスクし、さらに誘電体変換ステップの
    後に、保護層を除去するステップと、 保護層除去ステップの後に、第１および第３の誘電体を
    それぞれの第１および第２の半導体本体の表面へと共通
    にエッチングするステップとを含み、第１の表面も第２
    の表面もオーバエッチングにより過度に劣化されない、
    方法。
  2. 【請求項２】 誘電体が酸化物を含む、請求項１に記載
    の方法。
  3. 【請求項３】 保護層が窒化物層を含む、請求項２に記
    載の方法。
  4. 【請求項４】 誘電体変換ステップが、一部が第１の誘
    電体の厚さに対応する厚さのまま残るように第２の誘電
    体をエッチングすることにより第３の誘電体を形成する
    ステップを含む、請求項１に記載の方法。
  5. 【請求項５】 誘電体変換ステップが、第２の誘電体を
    除去し、次に第２の領域上に酸化物を第１の誘電体の厚
    さに対応する厚さへと再び成長させることにより第３の
    誘電体を形成するステップを含む、請求項１に記載の方
    法。
  6. 【請求項６】 電界効果素子のためのゲート酸化物を形
    成するのに先立って、厚い酸化物および隣接する窒化物
    で被覆された薄い酸化物を有する半導体本体の表面から
    酸化物を除去するための方法であって、 厚い酸化物の一部分が残ったままでありかつ厚さが薄い
    酸化物のそれに対応するように厚い酸化物をエッチング
    するステップと、 厚い酸化物エッチングステップの後に、薄い酸化物を被
    覆する窒化物を除去するステップと、 窒化物除去ステップの後に、半導体本体の表面を過度に
    オーバエッチングすることなく薄い酸化物および厚い酸
    化物の残りの部分をエッチングするステップとを含む、
    方法。
  7. 【請求項７】 厚い酸化物がＮウェル領域を被覆し、Ｎ
    ウェル領域が厚い酸化物の形成に先立って形成された、
    請求項６に記載の方法。
  8. 【請求項８】 厚い酸化物の厚さが、厚い酸化物エッチ
    ングステップに先立って、公称２７００Åである、請求
    項７に記載の方法。
  9. 【請求項９】 薄い酸化物の厚さが公称４００Åであ
    り、厚い酸化物の残りの部分の厚さが公称７００Åであ
    る、請求項８に記載の方法。
  10. 【請求項１０】 厚い酸化物エッチングステップは１
    ０：１ＨＦを利用する６分間の厚い酸化物をエッチング
    するステップを含み、薄い酸化物および厚い酸化物の残
    りの部分をエッチングするステップは薄い酸化物と厚い
    酸化物の残りの部分との両方を１０：１ＨＦを利用して
    ３分間エッチングするステップを含む、請求項９に記載
    の方法。
  11. 【請求項１１】 厚い酸化物層および隣接する窒化物で
    マスクされた第１の薄い酸化物層を有する半導体本体の
    表面の劣化を回避するための方法であって、 厚い酸化物を第２の薄い酸化物へと変換するステップ
    と、 厚い酸化物変換ステップの後に窒化物層を除去するステ
    ップと、 窒化物除去ステップの後に第１および第２の薄い酸化物
    をエッチングするステップとを含み、第１および第２の
    薄い酸化物の厚さおよびエッチングの持続が、半導体本
    体の表面の過度の劣化が生じないようなものである、方
    法。
  12. 【請求項１２】 変換ステップが、厚い酸化物の一部が
    残ったままであるように厚い酸化物をエッチングするこ
    とにより第２の薄い酸化物を形成するステップを含む、
    請求項１１に記載の方法。
  13. 【請求項１３】 変換ステップが、厚い酸化物をエッチ
    ングし次に酸化物を再び成長させることにより第２の薄
    い酸化物を形成するステップを含む、請求項１１に記載
    の方法。
  14. 【請求項１４】 厚い酸化物層および隣接する窒化物で
    マスクされた第１の薄い酸化物層を有する半導体本体の
    表面の劣化を回避するための方法であって、 厚い酸化物を第２の薄い酸化物へと変換するステップ
    と、 厚い酸化物変換ステップの後に窒化物層を除去するステ
    ップと、 窒化物除去ステップの後に第１および第２の薄い酸化物
    をエッチングするステップとを含み、第１および第２の
    薄い酸化物の厚さおよびエッチングの持続が、半導体本
    体の表面にかなりの微小な粗さがないままであるような
    ものである、方法。
  15. 【請求項１５】 変換ステップが、厚い酸化物の一部が
    残ったままであるように厚い酸化物をエッチングするこ
    とにより第２の薄い酸化物を形成するステップを含む、
    請求項１４に記載の方法。
  16. 【請求項１６】 変換ステップが、厚い酸化物をエッチ
    ングし酸化物を再び成長させることにより第２の薄い酸
    化物を形成するステップを含む、請求項１４に記載の方
    法。
JP5220946A 1992-09-18 1993-09-06 半導体本体の表面から誘電体を除去する方法および半導体本体の表面から酸化物を除去する方法ならびに半導体本体の表面の劣化を回避する方法 Pending JPH06204203A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/947,314 US5350492A (en) 1992-09-18 1992-09-18 Oxide removal method for improvement of subsequently grown oxides
US947314 1992-09-18

Publications (1)

Publication Number Publication Date
JPH06204203A true JPH06204203A (ja) 1994-07-22

Family

ID=25485943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5220946A Pending JPH06204203A (ja) 1992-09-18 1993-09-06 半導体本体の表面から誘電体を除去する方法および半導体本体の表面から酸化物を除去する方法ならびに半導体本体の表面の劣化を回避する方法

Country Status (4)

Country Link
US (1) US5350492A (ja)
EP (1) EP0592071B1 (ja)
JP (1) JPH06204203A (ja)
DE (1) DE69332496T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3006387B2 (ja) * 1993-12-15 2000-02-07 日本電気株式会社 半導体装置およびその製造方法
US5858843A (en) * 1996-09-27 1999-01-12 Intel Corporation Low temperature method of forming gate electrode and gate dielectric
JP2001525612A (ja) * 1997-11-28 2001-12-11 アリゾナ ボード オブ リージェンツ、アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ Ｓｉ、ＳｉｘＧｅ１−ｘ、ＧａＡｓおよび他の半導体上で、長距離に配列された、ＳｉＯ２含有エピタキシャル酸化物、材料合成とその応用
TW379404B (en) * 1997-12-31 2000-01-11 United Semiconductor Corp Manufacturing method of shallow trench isolation
US7273266B2 (en) * 2004-04-14 2007-09-25 Lexmark International, Inc. Micro-fluid ejection assemblies
US9159808B2 (en) * 2009-01-26 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Selective etch-back process for semiconductor devices
WO2010127320A2 (en) 2009-04-30 2010-11-04 Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University Methods for wafer bonding, and for nucleating bonding nanophases
US9589801B2 (en) 2011-10-31 2017-03-07 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Methods for wafer bonding and for nucleating bonding nanophases using wet and steam pressurization
US9418963B2 (en) 2012-09-25 2016-08-16 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Methods for wafer bonding, and for nucleating bonding nanophases
CN110323134A (zh) * 2019-07-11 2019-10-11 上海遂泰科技有限公司 一种功率器件的生产工艺方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4472240A (en) * 1981-08-21 1984-09-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device
US4539744A (en) * 1984-02-03 1985-09-10 Fairchild Camera & Instrument Corporation Semiconductor planarization process and structures made thereby
US4713329A (en) * 1985-07-22 1987-12-15 Data General Corporation Well mask for CMOS process
US4713307A (en) * 1986-04-11 1987-12-15 Xerox Corporation Organic azo photoconductor imaging members
JPH0272661A (ja) * 1988-09-07 1990-03-12 Mitsubishi Electric Corp 半導体装置の製造方法
JPH088298B2 (ja) * 1988-10-04 1996-01-29 沖電気工業株式会社 半導体素子の製造方法

Also Published As

Publication number Publication date
EP0592071B1 (en) 2002-11-20
DE69332496D1 (de) 2003-01-02
DE69332496T2 (de) 2003-10-09
EP0592071A3 (en) 1997-10-08
US5350492A (en) 1994-09-27
EP0592071A2 (en) 1994-04-13

Similar Documents

Publication Publication Date Title
US7449392B2 (en) Semiconductor device capable of threshold voltage adjustment by applying an external voltage
KR970023995A (ko) 트렌치 소자분리 방법
JP2001332614A (ja) トレンチ型素子分離構造の製造方法
US5362685A (en) Method for achieving a high quality thin oxide in integrated circuit devices
JPH07193121A (ja) 半導体装置の製造方法
JPH06204203A (ja) 半導体本体の表面から誘電体を除去する方法および半導体本体の表面から酸化物を除去する方法ならびに半導体本体の表面の劣化を回避する方法
JPH05206116A (ja) Ｍｏｓトランジスタ絶縁方法
US5736451A (en) Method of forming planar isolation in integrated circuits
US5956600A (en) Method of manufacturing a semiconductor device
US6342431B2 (en) Method for eliminating transfer gate sacrificial oxide
JP2875972B2 (ja) 半導体素子の隔離方法
US5350491A (en) Oxide removal method for improvement of subsequently grown oxides for a twin-tub CMOS process
US6989331B2 (en) Hard mask removal
US6573141B1 (en) In-situ etch and pre-clean for high quality thin oxides
US6995062B2 (en) Method to improve flash forward tunneling voltage (FTV) performance
US5670412A (en) Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate
KR100283469B1 (ko) 반도체소자제조방법
US4574466A (en) High quality gate oxides for VLSI devices
US5882985A (en) Reduction of field oxide step height during semiconductor fabrication
JPH07106411A (ja) 半導体装置の製造方法
KR100202657B1 (ko) 트랜지스터의 제조방법
JPS61220470A (ja) 半導体素子の製造方法
US20020052093A1 (en) Method of forming insulative trench
JPH02208945A (ja) 半導体装置の製造方法
JPH03171726A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020910