JPH02208945A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02208945A JPH02208945A JP3013689A JP3013689A JPH02208945A JP H02208945 A JPH02208945 A JP H02208945A JP 3013689 A JP3013689 A JP 3013689A JP 3013689 A JP3013689 A JP 3013689A JP H02208945 A JPH02208945 A JP H02208945A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- gate
- grown
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 11
- 238000001039 wet etching Methods 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000005669 field effect Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法に関し、特に、ショッ
トキーゲート電界効果トランジスタのゲートの製造方法
に関する。
トキーゲート電界効果トランジスタのゲートの製造方法
に関する。
従来の技術
従来、絶縁膜を開口してゲートを形成するシヨ・ソトキ
ーゲート電界効果トランジスタでは、絶縁膜の開口は、
ゲート長の広がりを抑えるために。
ーゲート電界効果トランジスタでは、絶縁膜の開口は、
ゲート長の広がりを抑えるために。
異方性エツチングによって行われていた。
第３図は従来の方法により製造された半導体装置の断面
図である。
図である。
発明が解決しようとする課題
しかしながら、従来のショットキーゲート電界効果トラ
ンジスタのゲートの形成方法は、異方性エツチングのみ
によってゲート部分の絶縁膜を除去するという方法であ
るために、エツチングによって半導体基板が露出した後
もゲート部分の開口を確実にするためにオーバエツチン
グを行う必要があり、このオーバエ・ソチング時に露出
した半導体基板が異方性エツチングによってダメージを
受け、ゲート表面付近のキャリア濃度が低下して、閾値
電圧が変動するという欠点がある。
ンジスタのゲートの形成方法は、異方性エツチングのみ
によってゲート部分の絶縁膜を除去するという方法であ
るために、エツチングによって半導体基板が露出した後
もゲート部分の開口を確実にするためにオーバエツチン
グを行う必要があり、このオーバエ・ソチング時に露出
した半導体基板が異方性エツチングによってダメージを
受け、ゲート表面付近のキャリア濃度が低下して、閾値
電圧が変動するという欠点がある。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした半導体装置の新規な製造方
法を提供することにある。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした半導体装置の新規な製造方
法を提供することにある。
発明の従来技術に対する相違点
従来の半導体装置の製造方法に対して、本発明は、半導
体基板上に膜種の異なる絶縁膜を成長させ、異方性エツ
チングは上層の絶縁膜のみについて行い、半導体基板直
下の絶縁膜をウェットエツチングで除去してゲート部の
開口を行っており、ゲート直下の半導体基板に異方性上
・・ノチングによるダメージを与えることがない、とい
う相違点を有する。
体基板上に膜種の異なる絶縁膜を成長させ、異方性エツ
チングは上層の絶縁膜のみについて行い、半導体基板直
下の絶縁膜をウェットエツチングで除去してゲート部の
開口を行っており、ゲート直下の半導体基板に異方性上
・・ノチングによるダメージを与えることがない、とい
う相違点を有する。
課題を解決するための手段
前記目的を達成する為に、本発明に係る半導体装置の製
造方法は、半導体基板上に第１の絶縁膜を形成する工程
と、該第１の絶縁膜上に該第１の絶縁膜とは膜種の異な
る第２の絶縁膜を成長させる工程と、第１の絶縁膜に対
して第２の絶縁膜が垂直な断面を持つように加工する工
程と、その上に第１の絶縁膜と同じ膜種の絶縁膜を成長
する工程と、異方性エツチングによってこの絶縁膜を第
２の絶縁膜の側壁として残す工程と、その上に第２の絶
縁膜と同じｗＡ穐の絶縁膜を成長する工程と、エッチバ
ックして第２の絶縁膜の側壁として残した絶縁膜を露出
させる工程と、その露出した絶縁膜およびゲート形成領
域の第１の絶縁膜をウエットエ・ソチングで除去する工
程と、ゲート領域を露出するようにバターニングしたレ
ジストおよびゲート金属を蒸着する工程と、リフトオフ
によってゲートを形成する工程とを含んで構成されてい
る。
造方法は、半導体基板上に第１の絶縁膜を形成する工程
と、該第１の絶縁膜上に該第１の絶縁膜とは膜種の異な
る第２の絶縁膜を成長させる工程と、第１の絶縁膜に対
して第２の絶縁膜が垂直な断面を持つように加工する工
程と、その上に第１の絶縁膜と同じ膜種の絶縁膜を成長
する工程と、異方性エツチングによってこの絶縁膜を第
２の絶縁膜の側壁として残す工程と、その上に第２の絶
縁膜と同じｗＡ穐の絶縁膜を成長する工程と、エッチバ
ックして第２の絶縁膜の側壁として残した絶縁膜を露出
させる工程と、その露出した絶縁膜およびゲート形成領
域の第１の絶縁膜をウエットエ・ソチングで除去する工
程と、ゲート領域を露出するようにバターニングしたレ
ジストおよびゲート金属を蒸着する工程と、リフトオフ
によってゲートを形成する工程とを含んで構成されてい
る。
実施例
次に本発明をその好ましい各実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図（ａ）〜（ｊ＞は本発明による第１の実施例を説
明するための断面図である。
明するための断面図である。
第１図（ａ）〜（ｊ）を参照するに、まず、第１図（ａ
）のように半導体基板１上に第１の絶縁１２を成長せし
め、次に第１図（ｂ）のように、その上に第２の絶縁膜
３を成長させる。次いで第１図（ｃ）のようにＰＲ工程
および異方性上・ソチングによって第２の絶縁膜３を第
１の絶縁膜２に垂直な断面を持つように加工するが、こ
の時、第１の絶縁膜２に対する第２の絶縁ｌｌｌ３の工
・ンチングの選択比が十分大きくなるような条件で異方
性エツチングを行う。次に第１図（ｄ）に示すように第
１、第２の絶縁膜２，３上に第１の絶縁膜２と同種の絶
縁膜４を成長させ、続いて異方性エツチングにより、絶
縁膜４を第２の絶縁膜３の側壁として残るように除去し
く第１図（ｅ）参照）、次に第１図（ｆ）のように、絶
縁膜２，３．４上に第２の絶縁膜３と同種の絶縁膜５を
成長させる。次に第１図（ｇ）のように絶縁１ＩＩ４が
露出するまでエッチバッグする。
）のように半導体基板１上に第１の絶縁１２を成長せし
め、次に第１図（ｂ）のように、その上に第２の絶縁膜
３を成長させる。次いで第１図（ｃ）のようにＰＲ工程
および異方性上・ソチングによって第２の絶縁膜３を第
１の絶縁膜２に垂直な断面を持つように加工するが、こ
の時、第１の絶縁膜２に対する第２の絶縁ｌｌｌ３の工
・ンチングの選択比が十分大きくなるような条件で異方
性エツチングを行う。次に第１図（ｄ）に示すように第
１、第２の絶縁膜２，３上に第１の絶縁膜２と同種の絶
縁膜４を成長させ、続いて異方性エツチングにより、絶
縁膜４を第２の絶縁膜３の側壁として残るように除去し
く第１図（ｅ）参照）、次に第１図（ｆ）のように、絶
縁膜２，３．４上に第２の絶縁膜３と同種の絶縁膜５を
成長させる。次に第１図（ｇ）のように絶縁１ＩＩ４が
露出するまでエッチバッグする。
続いて第１図（ｈ）に示すように絶縁１Ｉ１４と第１の
絶縁ＩＩＫ２のゲート形成部分をウェットエツチングに
より除去し、次いで第１図（ｉ）のようにＰＲ工程によ
りゲート部分が露出するようにレジストを残してゲート
金属７を蒸着し、次に第１図＜ｊ）のようにリフトオフ
により不要の金属を除去してゲートを形成する。
絶縁ＩＩＫ２のゲート形成部分をウェットエツチングに
より除去し、次いで第１図（ｉ）のようにＰＲ工程によ
りゲート部分が露出するようにレジストを残してゲート
金属７を蒸着し、次に第１図＜ｊ）のようにリフトオフ
により不要の金属を除去してゲートを形成する。
第２図（ａ）〜（ｉ＞は本発明による第２の実施例を示
す断面図である。
す断面図である。
第２図＜ａ）〜（ｉ）を参照するに、まず、上記第１の
実施例と同様に、第２図（ａ）のように半導体基板１上
に第１の絶縁膜２を成長させ、第２図（ｂ）のように第
１の絶縁［２上に第２の絶縁膜３を成長させて、第２図
（ｃ）のように第２の絶縁膜３を加工する。次に第２図
（ｄ）のように第１の絶縁ｔｉｌｌと同じ膜種の絶縁［
４を成長させる。続いて第２の絶縁１１１３と同じ膜種
の絶縁膜５を同図（ｅ）のように成長せしめ１次に第２
図（ｆ）のようにエッチバックし、第２図（ｇ）のよう
に絶縁膜４とゲート形成部の第１の絶縁膜２をウエット
エッチングで除去し、次に第２図（ｈ）、（ｉ）のよう
に蒸着したゲート金属７をリフトオフしてゲートを形成
する。
実施例と同様に、第２図（ａ）のように半導体基板１上
に第１の絶縁膜２を成長させ、第２図（ｂ）のように第
１の絶縁［２上に第２の絶縁膜３を成長させて、第２図
（ｃ）のように第２の絶縁膜３を加工する。次に第２図
（ｄ）のように第１の絶縁ｔｉｌｌと同じ膜種の絶縁［
４を成長させる。続いて第２の絶縁１１１３と同じ膜種
の絶縁膜５を同図（ｅ）のように成長せしめ１次に第２
図（ｆ）のようにエッチバックし、第２図（ｇ）のよう
に絶縁膜４とゲート形成部の第１の絶縁膜２をウエット
エッチングで除去し、次に第２図（ｈ）、（ｉ）のよう
に蒸着したゲート金属７をリフトオフしてゲートを形成
する。
発明の詳細
な説明したように、本発明によれば、半導体基板上に膜
種の異なる絶縁膜を成長し、異方性エツチングによって
垂直断面に側壁として残した絶縁膜と下層の絶縁膜をウ
ェットエツチングで除去しゲート金属を蒸着してゲート
を形成することにによって、従来、異方性エツチングに
より半導体基板表面に加えられていたダメージをなくし
て同値電圧の変動を軽減し、閾値電圧の均一性、再現性
を良好にでき、かつ側壁として残す絶縁膜の膜厚でゲー
ト長を制御できるために細いゲートを形成することがで
き、ショットキー電界効果トランジスタの特性を向上で
きる効果が得られる。
種の異なる絶縁膜を成長し、異方性エツチングによって
垂直断面に側壁として残した絶縁膜と下層の絶縁膜をウ
ェットエツチングで除去しゲート金属を蒸着してゲート
を形成することにによって、従来、異方性エツチングに
より半導体基板表面に加えられていたダメージをなくし
て同値電圧の変動を軽減し、閾値電圧の均一性、再現性
を良好にでき、かつ側壁として残す絶縁膜の膜厚でゲー
ト長を制御できるために細いゲートを形成することがで
き、ショットキー電界効果トランジスタの特性を向上で
きる効果が得られる。
第１図（ａ）〜（ｊ）は本発明による第１の実施例を説
明するための工程を製造工程順に示した断面図、第２図
（晶）〜（ｉ）は本発明による第２の実施例を製造工程
順に示した断面図、第３図は従来例を示す断面図である
。
明するための工程を製造工程順に示した断面図、第２図
（晶）〜（ｉ）は本発明による第２の実施例を製造工程
順に示した断面図、第３図は従来例を示す断面図である
。
Claims (1)
- 半導体基板上に第１の絶縁膜を成長せしめ、該第１の絶
縁膜上に該第１の絶縁膜とは膜種の異なる第２の絶縁膜
を成長させた後にＰＲ工程および前記第２の絶縁膜に対
して前記第１の絶縁膜の選択比が十分大きくなる条件で
前記第２の絶縁膜の異方性エッチングによって前記第１
の絶縁膜に対して前記第２の絶縁膜が垂直な断面を持つ
ように加工し、さらに前記第１、第２の絶縁膜上に前記
第１の絶縁膜と同じ膜種の第３の絶縁膜を成長させた後
に異方性エッチングにより前記第２の絶縁膜の側壁とし
て残し、その上に前記第２の絶縁膜と同じ膜種の第４の
絶縁膜を成長せしめ、エッチングバックして前記第２の
絶縁膜の側壁として残した前記第３の絶縁膜を露出させ
、ウェットエッチングにて露出させた前記第３の絶縁膜
と前記第１の絶縁膜のゲートを形成する部分を除去した
後にＰＲ工程でゲート形成領域を露出させ、該ゲート形
成領域にゲート金属を蒸着し、リフトオフによつて不要
の金属を除去してゲートを形成することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3013689A JPH02208945A (ja) | 1989-02-09 | 1989-02-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3013689A JPH02208945A (ja) | 1989-02-09 | 1989-02-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02208945A true JPH02208945A (ja) | 1990-08-20 |
Family
ID=12295354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3013689A Pending JPH02208945A (ja) | 1989-02-09 | 1989-02-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02208945A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002063671A3 (de) * | 2001-01-17 | 2002-10-10 | United Monolithic Semiconduct | Verfahren zur herstellung eines halbleiter-bauelements mit einer t-förmigen kontaktelektrode |
-
1989
- 1989-02-09 JP JP3013689A patent/JPH02208945A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002063671A3 (de) * | 2001-01-17 | 2002-10-10 | United Monolithic Semiconduct | Verfahren zur herstellung eines halbleiter-bauelements mit einer t-förmigen kontaktelektrode |
| US6790717B2 (en) | 2001-01-17 | 2004-09-14 | United Monolithic Semiconductors Gmbh | Method for producing a semiconductor component comprising a t-shaped contact electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09172166A (ja) | 半導体集積回路の形成方法 | |
| US4843024A (en) | Method of producing a Schottky gate field effect transistor | |
| US3936331A (en) | Process for forming sloped topography contact areas between polycrystalline silicon and single-crystal silicon | |
| US5338703A (en) | Method for producing a recessed gate field effect transistor | |
| US4775644A (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JPH02208945A (ja) | 半導体装置の製造方法 | |
| JPS63207177A (ja) | 半導体装置の製造方法 | |
| JPH02142142A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5893270A (ja) | 半導体装置の製造方法 | |
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| JP3246196B2 (ja) | 量子細線デバイスの形成方法 | |
| KR100203911B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH09293736A (ja) | 半導体トランジスタの製造方法 | |
| JPH1187322A (ja) | 半導体装置の製造方法 | |
| JPH0358433A (ja) | 電界効果トランジスタの製造方法 | |
| KR100321760B1 (ko) | 게이트전극형성방법 | |
| JPH04291925A (ja) | 半導体装置の製造方法 | |
| JPH0567626A (ja) | 半導体装置の製造方法 | |
| JPS61245576A (ja) | 半導体装置の製造方法 | |
| JPH06318605A (ja) | 半導体装置の製造方法 | |
| JPH056903A (ja) | 半導体装置の製造方法 | |
| JPS60134482A (ja) | 半導体装置の製造方法 | |
| JPS62195146A (ja) | 半導体装置の製造方法 | |
| JPS61160976A (ja) | 半導体装置の製造方法 | |
| JPH02228074A (ja) | Ｍｏｓ型トランジスタの製造方法 |