JPS61245576A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61245576A JPS61245576A JP8824685A JP8824685A JPS61245576A JP S61245576 A JPS61245576 A JP S61245576A JP 8824685 A JP8824685 A JP 8824685A JP 8824685 A JP8824685 A JP 8824685A JP S61245576 A JPS61245576 A JP S61245576A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- etching
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
この発明は半導体装置の製造方法に関し、特に、ソース
・ドレイン部に低高２つの不純物濃度を有する半導体装
置の製造方法に関する。
・ドレイン部に低高２つの不純物濃度を有する半導体装
置の製造方法に関する。
［従来技術とその問題点１
第２図（Ａ）において、１は半導体基板、２はこの半導
体基板１上設けられたゲート絶縁膜で、このゲート絶縁
膜２」二にゲート電極３を形成し更に、このゲート電極
３の表面を覆うように絶縁膜４を形成し、そして、ソー
ス・ドレイン電極として低濃度の不純物粒子等を拡散（
低濃度不純物領域して示す）し、その後、前記ゲート電
極３部を覆うようにしてゲート絶縁膜２上に別の絶縁膜
５を堆積し、次に、この絶縁膜５を非等方性スパッタエ
ツチングにより除去し、第２図（Ｂ）で示すように、ゲ
ート電極３部の周囲に側壁５ａとして残し、その後再び
、ソース・ドレイン電極として今度は高濃度の不純物粒
子等を拡散（高濃度不純物領域Ｈで示す）する。このよ
うにして低高２種類の濃度の異なるソース・ドレイン電
極を形成していたが、この絶縁膜５の厚さが絶縁膜４に
対してかなり厚いため、上記スパッタエツチングの終点
を精度よく検知してエツチングを停止させないと、オー
バーエツチングにより、第３図や第４図で示したように
、ゲート絶縁膜２やゲート電極３までエツチングされ、
半導体装置の特性を劣下させるといった欠点があった。
体基板１上設けられたゲート絶縁膜で、このゲート絶縁
膜２」二にゲート電極３を形成し更に、このゲート電極
３の表面を覆うように絶縁膜４を形成し、そして、ソー
ス・ドレイン電極として低濃度の不純物粒子等を拡散（
低濃度不純物領域して示す）し、その後、前記ゲート電
極３部を覆うようにしてゲート絶縁膜２上に別の絶縁膜
５を堆積し、次に、この絶縁膜５を非等方性スパッタエ
ツチングにより除去し、第２図（Ｂ）で示すように、ゲ
ート電極３部の周囲に側壁５ａとして残し、その後再び
、ソース・ドレイン電極として今度は高濃度の不純物粒
子等を拡散（高濃度不純物領域Ｈで示す）する。このよ
うにして低高２種類の濃度の異なるソース・ドレイン電
極を形成していたが、この絶縁膜５の厚さが絶縁膜４に
対してかなり厚いため、上記スパッタエツチングの終点
を精度よく検知してエツチングを停止させないと、オー
バーエツチングにより、第３図や第４図で示したように
、ゲート絶縁膜２やゲート電極３までエツチングされ、
半導体装置の特性を劣下させるといった欠点があった。
［発明の目的１
この発明は上述の欠点をなくすためになされたものであ
り、ゲート電極周囲の絶縁膜」二に材質の異なる別の絶
縁層を設けることによりオーバーエツチングによる特性
劣下の恐れのない半導体装置の製造方法を提供すること
を目的とする。
り、ゲート電極周囲の絶縁膜」二に材質の異なる別の絶
縁層を設けることによりオーバーエツチングによる特性
劣下の恐れのない半導体装置の製造方法を提供すること
を目的とする。
［発明の構成１
この発明の半導体装置の製造方法は、半導体基板に設け
られたゲート絶縁膜上にゲート電極を形成した後、若し
くはこのゲート電極の周囲に絶縁膜を形成した後にソー
ス・ドレイン電極として低濃度の不純物粒子等を拡散し
、そして、前記ゲート電極形成部の周囲に絶縁層による
側壁を設けた後、再びソース・ドレイン電極として高濃
度の不純物粒子等を拡散する工程を含む半導体装置の製
造方法において、ゲート電極の周囲に設けた上記第１の
絶縁膜上に、この第１の絶縁膜と材質の異なる第２の絶
縁膜を形成し、更に、この第２の絶縁膜と材質の異なる
第３の絶縁膜を前記ゲート電極部を覆うように形成した
後に、エツチングにより、この第３の絶縁膜を、前記ゲ
ート電極２部の周囲側壁が残るようにして除去すること
を特徴とする。
られたゲート絶縁膜上にゲート電極を形成した後、若し
くはこのゲート電極の周囲に絶縁膜を形成した後にソー
ス・ドレイン電極として低濃度の不純物粒子等を拡散し
、そして、前記ゲート電極形成部の周囲に絶縁層による
側壁を設けた後、再びソース・ドレイン電極として高濃
度の不純物粒子等を拡散する工程を含む半導体装置の製
造方法において、ゲート電極の周囲に設けた上記第１の
絶縁膜上に、この第１の絶縁膜と材質の異なる第２の絶
縁膜を形成し、更に、この第２の絶縁膜と材質の異なる
第３の絶縁膜を前記ゲート電極部を覆うように形成した
後に、エツチングにより、この第３の絶縁膜を、前記ゲ
ート電極２部の周囲側壁が残るようにして除去すること
を特徴とする。
［実施例１
第１図（Ａ）はこの発明の１実施例を示している。
尚、第２図（Ａ）と同一部分については同一の符号を付
している。
している。
ゲート電極３の表面を覆うように絶縁膜４を形成して、
ソース・ドレイン電極のために低濃度の不純物粒子等を
拡散した後に、絶縁膜４及び絶縁膜５の双方と材質の異
なる絶縁膜６を前記絶縁膜４及びゲート絶縁膜２上に一
様に形成し、その後は、従来例と同じように、絶縁膜５
をこのゲート電極３部を覆うようにして絶縁膜６上に堆
積しそして、第１図（Ｂ）に示すように、この絶縁膜５
を、ゲート電極３部の周囲に側壁５ａとなるように、非
特方性スパッタエツチングにより除去し、その後、ソー
ス・トレイン電極として高濃度の不純物粒子等を拡散す
る。
ソース・ドレイン電極のために低濃度の不純物粒子等を
拡散した後に、絶縁膜４及び絶縁膜５の双方と材質の異
なる絶縁膜６を前記絶縁膜４及びゲート絶縁膜２上に一
様に形成し、その後は、従来例と同じように、絶縁膜５
をこのゲート電極３部を覆うようにして絶縁膜６上に堆
積しそして、第１図（Ｂ）に示すように、この絶縁膜５
を、ゲート電極３部の周囲に側壁５ａとなるように、非
特方性スパッタエツチングにより除去し、その後、ソー
ス・トレイン電極として高濃度の不純物粒子等を拡散す
る。
このように、材質の異なる絶縁膜６を挟むことにより、
エツチング中の発光スペクトルをモニタする等の方法に
より上記スパッタエツチングの終点検出を精度よく行な
うことかでト、又、絶縁膜６を絶縁膜４，５と比較して
エツチング速度の遅い材質、例えば、絶縁膜４，５の材
質をＳｉＯ２とし絶縁膜６の材質を多結晶Ｓｉ とする
ことにより、上記スパッタにおけるオーバーエツチング
に対する余裕度が増加する。尚、低濃度の不純物粒子等
の拡散はゲート電極２の形成後に行なってもよい。
エツチング中の発光スペクトルをモニタする等の方法に
より上記スパッタエツチングの終点検出を精度よく行な
うことかでト、又、絶縁膜６を絶縁膜４，５と比較して
エツチング速度の遅い材質、例えば、絶縁膜４，５の材
質をＳｉＯ２とし絶縁膜６の材質を多結晶Ｓｉ とする
ことにより、上記スパッタにおけるオーバーエツチング
に対する余裕度が増加する。尚、低濃度の不純物粒子等
の拡散はゲート電極２の形成後に行なってもよい。
［発明の効果］
以上説明したように、この発明は、ゲート絶縁膜上に材
質の異なる別の絶縁膜を設けたのでゲート電極の側壁形
成のためのエツチングの終点検出を精度よく行なうこと
ができ、又、オーバーエツチングに対する半導体装置の
特性劣下を防ぐことが可能となる。
質の異なる別の絶縁膜を設けたのでゲート電極の側壁形
成のためのエツチングの終点検出を精度よく行なうこと
ができ、又、オーバーエツチングに対する半導体装置の
特性劣下を防ぐことが可能となる。
第１図（Ａ）、（Ｂ）はこの発明の１実施例であるゲー
ト電極部側壁の形成過程を示す断面図、第２図は従来の
ゲート電極部側壁の形成過程を示す断面図、第３図、第
４図は第２図（Ｂ）におけるオーバーエツチングを示す
断面図である。 １・・・ゲート絶縁膜、 ２・・・ゲート電極、３．
４．５・・・絶縁膜、 ４ａ・・・側壁。
ト電極部側壁の形成過程を示す断面図、第２図は従来の
ゲート電極部側壁の形成過程を示す断面図、第３図、第
４図は第２図（Ｂ）におけるオーバーエツチングを示す
断面図である。 １・・・ゲート絶縁膜、 ２・・・ゲート電極、３．
４．５・・・絶縁膜、 ４ａ・・・側壁。
Claims (1)
- （１）半導体基板に設けられたゲート絶縁膜上にゲート
電極を形成した後、若しくはこのゲート電極の周囲に絶
縁膜を形成した後にソース・ドレイン電極として低濃度
の不純物粒子等を拡散し、そして、前記ゲート電極形成
部の周囲に絶縁層による側壁を設けた後、再びソース・
ドレイン電極として高濃度の不純物粒子等を拡散する工
程を含む半導体装置の製造方法において、ゲート電極の
周囲に設けた上記第１の絶縁膜上に、この第１の絶縁膜
と材質の異なる第２の絶縁膜を形成し、更に、この第２
の絶縁膜と材質の異なる第３の絶縁膜を前記ゲート電極
部を覆うように形成した後に、エッチングにより、この
第３の絶縁膜を、前記ゲート電極２部の周囲側壁が残る
ようにして除去することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8824685A JPS61245576A (ja) | 1985-04-23 | 1985-04-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8824685A JPS61245576A (ja) | 1985-04-23 | 1985-04-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61245576A true JPS61245576A (ja) | 1986-10-31 |
Family
ID=13937493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8824685A Pending JPS61245576A (ja) | 1985-04-23 | 1985-04-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61245576A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6455866A (en) * | 1987-08-27 | 1989-03-02 | Sony Corp | Manufacture of semiconductor device |
-
1985
- 1985-04-23 JP JP8824685A patent/JPS61245576A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6455866A (en) * | 1987-08-27 | 1989-03-02 | Sony Corp | Manufacture of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61245576A (ja) | 半導体装置の製造方法 | |
| JPH07312426A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS5984436A (ja) | 半導体装置の製造方法 | |
| KR950012603A (ko) | 반도체 소자 제조 방법 | |
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| US7030025B2 (en) | Method of manufacturing flotox type eeprom | |
| KR100260243B1 (ko) | 압력센서 및 그 제조방법 | |
| JPH04317357A (ja) | 半導体装置の製造方法 | |
| JPH08293595A (ja) | 半導体装置の製造方法 | |
| KR100338095B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100370132B1 (ko) | 반도체 소자의 제조방법 | |
| JPH02304935A (ja) | 半導体集積回路の製造方法 | |
| KR100321759B1 (ko) | 반도체소자제조방법 | |
| JP2569336B2 (ja) | 半導体装置の製造方法 | |
| KR100261172B1 (ko) | 반도체소자 제조방법 | |
| JPH02159041A (ja) | 半導体装置の製造方法 | |
| JPH10321597A (ja) | 半導体構造中にコンタクト孔を形成するための処理方法 | |
| JPH02142142A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5972138A (ja) | 半導体装置の製造方法 | |
| JPH02114673A (ja) | 半導体装置の製造方法 | |
| JPH0474439A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPH0630397B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63148683A (ja) | 半導体装置の製造方法 | |
| JPH0468578A (ja) | 半導体装置の製造方法 | |
| JPH01225352A (ja) | 半導体装置の製造方法 |