JPS5972138A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5972138A JPS5972138A JP18218282A JP18218282A JPS5972138A JP S5972138 A JPS5972138 A JP S5972138A JP 18218282 A JP18218282 A JP 18218282A JP 18218282 A JP18218282 A JP 18218282A JP S5972138 A JPS5972138 A JP S5972138A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- mask
- sio2
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000005530 etching Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000001020 plasma etching Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 29
- 239000000126 substance Substances 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims 1
- 230000005284 excitation Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052681 coesite Inorganic materials 0.000 abstract 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract 4
- 239000000377 silicon dioxide Substances 0.000 abstract 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract 4
- 229910052682 stishovite Inorganic materials 0.000 abstract 4
- 229910052905 tridymite Inorganic materials 0.000 abstract 4
- 239000000203 mixture Substances 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、半導体装置の製造方法に係わり、特に膜の加
工灼１面を緩やかにする方法に関する。
工灼１面を緩やかにする方法に関する。
従来、半導体集積回路の製造に際し、基板上に形成され
た種々の膜をマスクを用いて選択エツチングすることに
より、所定のパターンに加工するが、加工後の膜の断面
は急峻な立上シ側壁面を有している。このため、例えば
絶縁膜に設けた電極取付用開口部（コンタクトホール）
に例えばアルミニウムの蒸着による配線を行なう場合に
、この開口部の側壁面には配線層が薄く形成されるよう
になり、所謂シャドウィング効果を生じ、配線の断線を
招き半導体装置の信頼性が低下する。この問題を解決す
る方法として絶縁膜の開口部の立上り部の傾斜を緩やか
にした所請ベベルカット法があるが、この方法では傾斜
を緩やかにするため必然的に加工精度が落ち、また斜面
の占有面積が広くなるので素子の集積度を低下させるこ
とになる。
た種々の膜をマスクを用いて選択エツチングすることに
より、所定のパターンに加工するが、加工後の膜の断面
は急峻な立上シ側壁面を有している。このため、例えば
絶縁膜に設けた電極取付用開口部（コンタクトホール）
に例えばアルミニウムの蒸着による配線を行なう場合に
、この開口部の側壁面には配線層が薄く形成されるよう
になり、所謂シャドウィング効果を生じ、配線の断線を
招き半導体装置の信頼性が低下する。この問題を解決す
る方法として絶縁膜の開口部の立上り部の傾斜を緩やか
にした所請ベベルカット法があるが、この方法では傾斜
を緩やかにするため必然的に加工精度が落ち、また斜面
の占有面積が広くなるので素子の集積度を低下させるこ
とになる。
また、所定パターンに加工された配線層に絶縁膜を被着
する場合も、配線層の急峻な側壁面のため前述と同様、
この側壁面では絶縁膜は薄くなり、絶縁性の低下を招き
、半導体装置の信頼性が低下する。
する場合も、配線層の急峻な側壁面のため前述と同様、
この側壁面では絶縁膜は薄くなり、絶縁性の低下を招き
、半導体装置の信頼性が低下する。
本発明の目的は、素子の集積度を低下させるとどなく、
自己線の断線および絶縁膜の絶縁性の低下を防止するこ
とができ、素子信頼性の向上をはかり得る半導体装置の
製造方法を提供することにある。
自己線の断線および絶縁膜の絶縁性の低下を防止するこ
とができ、素子信頼性の向上をはかり得る半導体装置の
製造方法を提供することにある。
本発明の特徴は上記目的を達成するために、半々を体基
板上に形成された膜を、該膜上に７５ｉ定のマスクパタ
ーンを形成した後、等方性工・ｙチング法を用いて途中
までエツチングし、その後異方性エツチング法によりエ
ツチング終止点までエツチングするようにしたことにあ
る。
板上に形成された膜を、該膜上に７５ｉ定のマスクパタ
ーンを形成した後、等方性工・ｙチング法を用いて途中
までエツチングし、その後異方性エツチング法によりエ
ツチング終止点までエツチングするようにしたことにあ
る。
本発明によれば、膜の加工断面を緩やかにできるので、
絶縁）１１）開口部における配線の断線を防止でき、ｆ
また、絶縁膜の絶縁性の低下も防止でき、素子信頼性の
向上をはかり得る。また、加工精度が高いことから素子
の集積度を低下させることもないので、高密度集積回路
の装置製造に極めて有効となる。
絶縁）１１）開口部における配線の断線を防止でき、ｆ
また、絶縁膜の絶縁性の低下も防止でき、素子信頼性の
向上をはかり得る。また、加工精度が高いことから素子
の集積度を低下させることもないので、高密度集積回路
の装置製造に極めて有効となる。
第１図〜第４図はそれぞれ本発明の一実施例を示す工程
断面図である。まず第１図に示す如くシリコン基板１上
に膜として例えば膜厚１μｍの酸化ンリコン膜２を形成
し、この酸化シリコン膜２上に、マスクとして例えば膜
厚１μｍのレジスト３を塗布した後、パターニングによ
りエツチング窓４を形成する。次いで等方性エツチング
法として例えば特公昭５３−１４４７２号に開示された
ようなＣＦ４と０２の混合ガスをマイクロ波放電させて
発生したラジカルを放電室から隔離されたエツチング室
内でエツチングを行なうケミカルドライエツチング法（
ＣＩ）Ｅ法）により、レジスト３をマスクとして酸化シ
リコン膜２を約０５μｍの深さエツチングすると第２図
に示す断面形状とな秒、等方性エツチングのため、酸化
／リコン膜２はエツチング窓４の端部より横方向にもエ
ツチングされている。
断面図である。まず第１図に示す如くシリコン基板１上
に膜として例えば膜厚１μｍの酸化ンリコン膜２を形成
し、この酸化シリコン膜２上に、マスクとして例えば膜
厚１μｍのレジスト３を塗布した後、パターニングによ
りエツチング窓４を形成する。次いで等方性エツチング
法として例えば特公昭５３−１４４７２号に開示された
ようなＣＦ４と０２の混合ガスをマイクロ波放電させて
発生したラジカルを放電室から隔離されたエツチング室
内でエツチングを行なうケミカルドライエツチング法（
ＣＩ）Ｅ法）により、レジスト３をマスクとして酸化シ
リコン膜２を約０５μｍの深さエツチングすると第２図
に示す断面形状とな秒、等方性エツチングのため、酸化
／リコン膜２はエツチング窓４の端部より横方向にもエ
ツチングされている。
次に異方性エツチング法として例えばＣＦ４とＨ２混合
ガスを用いたりアクティブイオンエツチング法（ＲＩＥ
法）によりレジスト３をマスクとして、酸化シリコン膜
２をエツチング終止点までエツチングすると第３図に示
す断面形状となる。異方性エツチングの過程では酸化シ
リコン膜２は横方向にはエツチングされないので、加工
精度良く、酸化シリコン膜２に開口部を形成でき、かつ
等方性エツチングのためその周縁部は緩やかな断面をも
っている。そして、レジスト３を例えば０２プラズマ処
理により除去した後、第４図に示す如く、配線層として
、例えばアルミニウム膜５をス・くツタ法等により形成
する。かくして形成されたアルミニウム配線層は第４図
からも判るように酸化シリコン膜２の開口部周縁でも平
担部とほぼ同じ厚さに被着される。これにより、配線の
断線が生じ難くなり、素子信頼性が向上することが判明
した。
ガスを用いたりアクティブイオンエツチング法（ＲＩＥ
法）によりレジスト３をマスクとして、酸化シリコン膜
２をエツチング終止点までエツチングすると第３図に示
す断面形状となる。異方性エツチングの過程では酸化シ
リコン膜２は横方向にはエツチングされないので、加工
精度良く、酸化シリコン膜２に開口部を形成でき、かつ
等方性エツチングのためその周縁部は緩やかな断面をも
っている。そして、レジスト３を例えば０２プラズマ処
理により除去した後、第４図に示す如く、配線層として
、例えばアルミニウム膜５をス・くツタ法等により形成
する。かくして形成されたアルミニウム配線層は第４図
からも判るように酸化シリコン膜２の開口部周縁でも平
担部とほぼ同じ厚さに被着される。これにより、配線の
断線が生じ難くなり、素子信頼性が向上することが判明
した。
本発明は上述した実施例に限定されるものではない。例
えば前記第２図に示した工程では、酸イヒシリコン１漠
２を深さ方向に約半分のところまで等方性エツチングに
よシエッチングしたが、エツチング量により、加工断面
の形状を制御できる。
えば前記第２図に示した工程では、酸イヒシリコン１漠
２を深さ方向に約半分のところまで等方性エツチングに
よシエッチングしたが、エツチング量により、加工断面
の形状を制御できる。
また本実施例では、被エツチング膜として、酸化シリコ
ン膜の場合について述べたが、窒化シリコン膜や不純物
を含んだシリケートガラス膜およびそれらの積層膜など
の絶縁膜でもよく、さらに多結晶シリコン膜、Ａｌ、Ａ
ｕ 、Ｐｔ 、Ｍｏ 、Ｗなどの金属膜およびそれらの
シリサイド膜に対しても本発明は有効であり、その加工
断面を緩やかにでき、その上に被着する絶縁膜の信頼性
が向上する。
ン膜の場合について述べたが、窒化シリコン膜や不純物
を含んだシリケートガラス膜およびそれらの積層膜など
の絶縁膜でもよく、さらに多結晶シリコン膜、Ａｌ、Ａ
ｕ 、Ｐｔ 、Ｍｏ 、Ｗなどの金属膜およびそれらの
シリサイド膜に対しても本発明は有効であり、その加工
断面を緩やかにでき、その上に被着する絶縁膜の信頼性
が向上する。
即ち、本発明は集積回路の製造工程で生じるあらゆる加
工段差に対して有効である。
工段差に対して有効である。
なお、等方性エツチング法として、本実施例ではＣＤＥ
法を用いたが、プラズマエツチング法や溶液によるエツ
チング法など他のあらゆる等方性エツチング法に対して
、被エツチング膜に通したエツチングガス（エツチング
液）を用いることにより本発明は有効となる。さらに、
異方性エツチング法としても、ＲＩＥ法の他にスパッタ
エツチング法などを用いても本発明は有効であることは
言うまでもない。
法を用いたが、プラズマエツチング法や溶液によるエツ
チング法など他のあらゆる等方性エツチング法に対して
、被エツチング膜に通したエツチングガス（エツチング
液）を用いることにより本発明は有効となる。さらに、
異方性エツチング法としても、ＲＩＥ法の他にスパッタ
エツチング法などを用いても本発明は有効であることは
言うまでもない。
８ｇ１図〜第４図は本発明の一実施例を示す工程断面図
である。 １・・・シリコン基板 ２・・・酸化シリコン膜 ３・・・レジスト層（マスク） ４・・・エツチング窓 ５・・・アルミニウム配線層 （７３１７）代理人 弁理士 則 近 憲 佑（ほか１
名）
である。 １・・・シリコン基板 ２・・・酸化シリコン膜 ３・・・レジスト層（マスク） ４・・・エツチング窓 ５・・・アルミニウム配線層 （７３１７）代理人 弁理士 則 近 憲 佑（ほか１
名）
Claims (2)
- （１）半導体基板上に膜を形成する工程と、前記膜上に
マスクを選択的に形成する工程と、等方性エツチング法
により前記膜を途中までエツチングする工程と、異方性
エツチング法により前記膜をエツチング終止点−までエ
ツチングする工程とを含み、前記等方性エツチング法と
してマイクロ波励起によるプラズマ発生室とエツチング
室とを分離したケミカルドライエツチング法を用いたこ
とを特徴とする半導体装置の製造方法。 - （２）異方性エツチング法として、リアクティブイオン
エツチング法を用いたことを特徴とする特許請求の範囲
第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18218282A JPS5972138A (ja) | 1982-10-19 | 1982-10-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18218282A JPS5972138A (ja) | 1982-10-19 | 1982-10-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5972138A true JPS5972138A (ja) | 1984-04-24 |
Family
ID=16113768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18218282A Pending JPS5972138A (ja) | 1982-10-19 | 1982-10-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5972138A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007301484A (ja) * | 2006-05-11 | 2007-11-22 | Nakayama Iron Works Ltd | 自走式選別機とその自走式選別機における選別方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690525A (en) * | 1979-11-28 | 1981-07-22 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS56157025A (en) * | 1980-05-07 | 1981-12-04 | Nec Corp | Manufacture of semiconductor device |
| JPS577936A (en) * | 1980-06-18 | 1982-01-16 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1982
- 1982-10-19 JP JP18218282A patent/JPS5972138A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5690525A (en) * | 1979-11-28 | 1981-07-22 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS56157025A (en) * | 1980-05-07 | 1981-12-04 | Nec Corp | Manufacture of semiconductor device |
| JPS577936A (en) * | 1980-06-18 | 1982-01-16 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007301484A (ja) * | 2006-05-11 | 2007-11-22 | Nakayama Iron Works Ltd | 自走式選別機とその自走式選別機における選別方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5160407A (en) | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer | |
| JPH08279552A (ja) | 集積回路においてトレンチアイソレーション構造を形成する方法 | |
| JPS5972138A (ja) | 半導体装置の製造方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| US6194319B1 (en) | Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings | |
| JP2690860B2 (ja) | 半導体物質の非等方性エッチング方法 | |
| US6579792B2 (en) | Method of manufacturing a semiconductor device | |
| US7078160B2 (en) | Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPH0689883A (ja) | 接続孔の形成方法 | |
| US7205243B2 (en) | Process for producing a mask on a substrate | |
| KR0168208B1 (ko) | 다중합체 제거방법 | |
| JPH04317357A (ja) | 半導体装置の製造方法 | |
| JPS60115255A (ja) | 半導体装置の製造方法 | |
| JPH0745551A (ja) | コンタクトホールの形成方法 | |
| JPH10321597A (ja) | 半導体構造中にコンタクト孔を形成するための処理方法 | |
| KR100548598B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| JPH0774148A (ja) | ドライエッチング方法 | |
| KR0147775B1 (ko) | 트랜지스터의 게이트 전극 형성 방법 | |
| JPS643337B2 (ja) | ||
| KR910006091B1 (ko) | 반도체 장치의 제조방법 | |
| JPH08124907A (ja) | 半導体装置の製造方法 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPH028451B2 (ja) | ||
| JPH1041283A (ja) | エッチングの終点検出方法およびエッチングの終点検出装置 |