JPH0474439A - Ｍｏｓトランジスタおよびその製造方法 - Google Patents
Ｍｏｓトランジスタおよびその製造方法Info
- Publication number
- JPH0474439A JPH0474439A JP18909590A JP18909590A JPH0474439A JP H0474439 A JPH0474439 A JP H0474439A JP 18909590 A JP18909590 A JP 18909590A JP 18909590 A JP18909590 A JP 18909590A JP H0474439 A JPH0474439 A JP H0474439A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate
- sidewall insulating
- gate sidewall
- outer shell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 238000005468 ion implantation Methods 0.000 abstract description 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 4
- -1 arsenic ions Chemical class 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 3
- 229910052785 arsenic Inorganic materials 0.000 abstract description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、低濃度拡散ドレイン構造（以下ＬＤＤ構造と
いう〉を有するＭＯＳトランジスタおよびその構造方法
に関する。
いう〉を有するＭＯＳトランジスタおよびその構造方法
に関する。
従来の技術
従来のゲート側壁絶縁膜を有するＭＯＳトランジスタに
ついて第３図により説明する。
ついて第３図により説明する。
フォトリソグラフィ技術とエツチング技術等を利用して
、半導体基板１上にゲート絶縁膜２を介してゲート電極
３を形成し、イオン注入法により低濃度ｎ−拡散領域４
を形成する。次に化学的気相成長法（以下ＣＶＤ法とい
う）により約２．５００Ａ程度の二酸化ケイ素膜を堆積
し、次にドライエツチング法を用いて異方性にエツチン
グし、テーパーを持たない、半導体基板に対して垂直な
例壁を持つゲート側壁絶縁膜５を形成する。
、半導体基板１上にゲート絶縁膜２を介してゲート電極
３を形成し、イオン注入法により低濃度ｎ−拡散領域４
を形成する。次に化学的気相成長法（以下ＣＶＤ法とい
う）により約２．５００Ａ程度の二酸化ケイ素膜を堆積
し、次にドライエツチング法を用いて異方性にエツチン
グし、テーパーを持たない、半導体基板に対して垂直な
例壁を持つゲート側壁絶縁膜５を形成する。
次にイオン注入法により高濃度ｎ＋拡散領域６を形成す
る。
る。
発明が解決しようとする課題
このような従来のＭＯＳトランジスタでは、イオン注入
損傷のためゲート側壁絶縁膜端の半導体基板に結晶欠陥
が発生するという課題があった。
損傷のためゲート側壁絶縁膜端の半導体基板に結晶欠陥
が発生するという課題があった。
本発明は、上記課題を解決するもので、ゲート側壁絶縁
膜端の半導体基板に生じるストレスを低減し、欠陥のな
いＭＯＳ トランジスタおよびその製造方法を提供する
ことを目的としている。
膜端の半導体基板に生じるストレスを低減し、欠陥のな
いＭＯＳ トランジスタおよびその製造方法を提供する
ことを目的としている。
課題を解決するための手段
本発明は上記目的を達成するために、ゲート側壁絶縁膜
の外殻が、ゲート電極側面に接しているゲート側壁絶縁
膜の上端と半導体基板の表面に接しているゲート側壁絶
縁膜の下端とを結ぶ直線の内側にあり、その外殻形状が
なだらかである構成による。
の外殻が、ゲート電極側面に接しているゲート側壁絶縁
膜の上端と半導体基板の表面に接しているゲート側壁絶
縁膜の下端とを結ぶ直線の内側にあり、その外殻形状が
なだらかである構成による。
作用
本発明は上記構成により、ゲート側壁絶縁膜による応力
の低減が可能であり、半導体基板に加わるストレスが緩
和され、結晶欠陥の発生を抑制することができる。
の低減が可能であり、半導体基板に加わるストレスが緩
和され、結晶欠陥の発生を抑制することができる。
実施例
以下、本発明の一実施例について、第１図（ａ）〜（ｅ
）により説明する。
）により説明する。
第１図は、本発明によるＭＯＳ トランジスタの製造方
法を工程順に示した要部拡大断面図である。
法を工程順に示した要部拡大断面図である。
まず、従来例と同様に第１図（ａ）に示すようにシリコ
ン等の半導体基板ｌの一生面上に、熱酸化法により約１
７０Ａ程度の酸化膜からなるゲート絶縁膜２を形成し、
次に前記−主面上に減圧ＣＶＤ法により約４０００Ａ程
度の多結晶シリコン膜を堆積し、フォトリソグラフィ技
術およびエツチング技術を用いて、ゲート電極３を形成
する。
ン等の半導体基板ｌの一生面上に、熱酸化法により約１
７０Ａ程度の酸化膜からなるゲート絶縁膜２を形成し、
次に前記−主面上に減圧ＣＶＤ法により約４０００Ａ程
度の多結晶シリコン膜を堆積し、フォトリソグラフィ技
術およびエツチング技術を用いて、ゲート電極３を形成
する。
次に、イオン注入法により、リンイオンを注入し低濃度
ｎ−拡散領域４を形成する。
ｎ−拡散領域４を形成する。
次に第１図（ｂ）に示すように前記−主面上に減圧ＣＶ
Ｄ法により二酸化ケイ素膜からなる絶縁膜５を約２５０
０Ａ程度堆積する。次に第１図（Ｃ）に示すように前記
−主面上にフォトレジスト膜１１を約１０００Ａ程度薄
く塗布する。これが本発明の特徴である。
Ｄ法により二酸化ケイ素膜からなる絶縁膜５を約２５０
０Ａ程度堆積する。次に第１図（Ｃ）に示すように前記
−主面上にフォトレジスト膜１１を約１０００Ａ程度薄
く塗布する。これが本発明の特徴である。
次にドライエツチング法を用いて、フォトレジスト膜１
１と二酸化ケイ素膜からなる絶縁膜５の選択比がに１に
なる条件でフォトレジスト膜１１と絶縁膜５をエツチン
グして第１図（ｄ）に示すようにゲート側壁絶縁膜５ａ
の外殻が、ゲート電極側面に接しているゲート側壁絶縁
膜５ａの上端と半導体基板表面に接しているゲート側壁
絶縁膜５ａの下端を結ぶ直線の内側にあり、その外殻形
状がなだらかなゲート側壁絶縁膜５ａを形成する。
１と二酸化ケイ素膜からなる絶縁膜５の選択比がに１に
なる条件でフォトレジスト膜１１と絶縁膜５をエツチン
グして第１図（ｄ）に示すようにゲート側壁絶縁膜５ａ
の外殻が、ゲート電極側面に接しているゲート側壁絶縁
膜５ａの上端と半導体基板表面に接しているゲート側壁
絶縁膜５ａの下端を結ぶ直線の内側にあり、その外殻形
状がなだらかなゲート側壁絶縁膜５ａを形成する。
次に第１図（ｅ）に示すようにイオン注入法によりヒ素
イオンを注入し、高濃度ｎ＋拡散領域６を形成する。
イオンを注入し、高濃度ｎ＋拡散領域６を形成する。
以上の方法により、なだらかな形状を有するゲート側壁
絶縁膜の形成が可能となる。
絶縁膜の形成が可能となる。
このゲート側壁絶縁膜の外殻形状は、その外殻形状に沿
って接線を引いた場合、その接線の微係数が正になると
いうことが言える。言い換えれば外殻形状を表わす関数
の２次微係数が正になることになる。
って接線を引いた場合、その接線の微係数が正になると
いうことが言える。言い換えれば外殻形状を表わす関数
の２次微係数が正になることになる。
発明の効果
以上の実施例から明らかなように本発明によれば、半導
体基板に対してなだらかな形状のゲート側壁絶縁膜を有
する構成であるため、ゲート側壁絶縁膜による応力を約
半分に減少でき、半導体基板に加わるストレスを大幅に
低減することが可能となり、ゲート側壁絶縁膜端の半導
体基板表面に発生し易い結晶欠陥の発生を抑制し、信頼
性の高いＭＯＳ）ランシスタを提供できる。
体基板に対してなだらかな形状のゲート側壁絶縁膜を有
する構成であるため、ゲート側壁絶縁膜による応力を約
半分に減少でき、半導体基板に加わるストレスを大幅に
低減することが可能となり、ゲート側壁絶縁膜端の半導
体基板表面に発生し易い結晶欠陥の発生を抑制し、信頼
性の高いＭＯＳ）ランシスタを提供できる。
第１図（ａ）〜（、ｅ）は本発明によるＭＯＳ）ランシ
スタの製造工程を示す要部拡大断面図、第２図は従来の
ＭＯＳトランジスタの要部拡大断面図である。 １・・・・・・半導体基板、３・・・・・・ゲート電極
、４・・・・・・低濃度ｎ−拡散領域、５ａ・・・・・
・ゲート側壁絶縁膜。 代理人の氏名 弁理士 粟野重孝 はが１名Ｎ力へ イ 勺
スタの製造工程を示す要部拡大断面図、第２図は従来の
ＭＯＳトランジスタの要部拡大断面図である。 １・・・・・・半導体基板、３・・・・・・ゲート電極
、４・・・・・・低濃度ｎ−拡散領域、５ａ・・・・・
・ゲート側壁絶縁膜。 代理人の氏名 弁理士 粟野重孝 はが１名Ｎ力へ イ 勺
Claims (3)
- （１）ゲート側壁絶縁膜を有する低濃度拡散ドレイン構
造のＭＯＳトランジスタにおいて、前記ゲート側壁絶縁
膜の外殻が、ゲート電極側面に接している前記ゲート側
壁絶縁膜の上端と半導体基板の表面に接している前記ゲ
ート側壁絶縁膜の下端とを結ぶ直線の内側にあり、その
外殼形状がなだらかであることを特徴とするＭＯＳトラ
ンジスタ。 - （２）ゲート側壁絶縁膜の外殻形状が、その外殼形状の
接線の微係数（外殻形状を表わす関数の２次微係数）が
正になるような形状であることを特徴とする請求項１記
載のＭＯＳトランジスタ。 - （３）半導体基板上にゲート絶縁膜を介してゲート電極
を形成する工程と、そのゲート電極が形成された前記半
導体基板全面に絶縁膜を堆積し、その上にフォトレジス
ト膜を薄く塗布する工程と、そのフォトレジスト膜およ
び前記ゲート電極側面のゲート側壁絶縁膜を除いた前記
絶縁膜を除去する工程とを含むことを特徴とするＭＯＳ
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18909590A JPH0474439A (ja) | 1990-07-16 | 1990-07-16 | Ｍｏｓトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18909590A JPH0474439A (ja) | 1990-07-16 | 1990-07-16 | Ｍｏｓトランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0474439A true JPH0474439A (ja) | 1992-03-09 |
Family
ID=16235260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18909590A Pending JPH0474439A (ja) | 1990-07-16 | 1990-07-16 | Ｍｏｓトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0474439A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594364A (zh) * | 2012-08-14 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
-
1990
- 1990-07-16 JP JP18909590A patent/JPH0474439A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594364A (zh) * | 2012-08-14 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0587031B2 (ja) | ||
| JP2847490B2 (ja) | トランジスタの製造方法 | |
| JPH0799190A (ja) | 半導体素子フィールド酸化膜の製造方法 | |
| JPS5856268B2 (ja) | 半導体装置の製造方法 | |
| JP3746907B2 (ja) | 半導体装置の製造方法 | |
| JPS61247051A (ja) | 半導体装置の製造方法 | |
| JPH0474439A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| US6197642B1 (en) | Method for manufacturing gate terminal | |
| JPH09116150A (ja) | Ｇｏｌｄ構造を持つ半導体装置及びその製造方法 | |
| JPS62293776A (ja) | 半導体装置の製造方法 | |
| JPH09260609A (ja) | 半導体記憶装置の製造方法 | |
| JPH02304935A (ja) | 半導体集積回路の製造方法 | |
| JP3399111B2 (ja) | 半導体装置の製造方法 | |
| KR0175035B1 (ko) | 이중막 스페이서를 이용한 금속실리사이드 게이트 전극 형성방법 | |
| JPH05267324A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH09331043A (ja) | 半導体記憶装置の製造方法 | |
| KR100265849B1 (ko) | 전계효과트랜지스터제조방법 | |
| JPH04152549A (ja) | 半導体装置の製造方法 | |
| JPS62245675A (ja) | Ｌｄｄ型ｍｏｓトランジスタとその製造方法 | |
| JPS62261174A (ja) | 半導体装置の製造方法 | |
| JP3344162B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JPS61207076A (ja) | 半導体装置の製造方法 | |
| JPH11135610A (ja) | 半導体装置の製造方法 | |
| JPS63253650A (ja) | 半導体装置の製造方法 | |
| KR20040002121A (ko) | 반도체 소자의 필드 영역 형성 방법 |