JP2001525612A - Si、SixGe1−x、GaAsおよび他の半導体上で、長距離に配列された、SiO2含有エピタキシャル酸化物、材料合成とその応用 - Google Patents

Si、SixGe1−x、GaAsおよび他の半導体上で、長距離に配列された、SiO2含有エピタキシャル酸化物、材料合成とその応用

Info

Publication number
JP2001525612A
JP2001525612A JP2000523699A JP2000523699A JP2001525612A JP 2001525612 A JP2001525612 A JP 2001525612A JP 2000523699 A JP2000523699 A JP 2000523699A JP 2000523699 A JP2000523699 A JP 2000523699A JP 2001525612 A JP2001525612 A JP 2001525612A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
substrate
surface
method
water
solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000523699A
Other languages
English (en)
Inventor
アツルリ、バスデバ、ピー
シアン、ジオン
スワティ、バナージイ
ハースト、クイントン、ビー
ハーボッツ、ニコル
ブラドリイ、ジェームズ、ディ
Original Assignee
アリゾナ ボード オブ リージェンツ、アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/049Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28255Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28264Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/958Passivation layer

Abstract

(57)【要約】 ゲート酸化物および他の半導体誘電体を含む高度に配列された超薄い誘電体、及び低欠陥密度を有するインターフェース相を製造可能な半導体加工方法。この方法は、脱脂工程(21)、エッチング(22)、第一酸化(24)、及びその後フッ化水素酸を使用して清浄されたシリコン表面を水素で不動態化する不動態化工程(26)を包含する。半導体基体上に、低いインターフェース欠陥密度、低いフラット・バンド電圧、及び低い固定電荷を有する誘電体層がその後形成されてもよい。0.5〜10nmおよびより厚い超薄膜が、Si(100)上に形成された。この方法を使用して形成された装置、誘電体、及びインターフェース相が、同様に特許請求されている。

Description

【発明の詳細な説明】

【0001】 本出願は、1997年11月28日出願の出願番号60/067,297の米
国特許仮出願に基づき優先権を主張する。 (発明の分野) 本発明は、基板表面に成長した酸化物に関するものであり、さらに具体的には
半導体表面に成長したエピタキシャル酸化物、および該酸化物と該半導体の間に
形成された界面に関するものである。

【0002】 (発明の背景) 最初の集積回路が論証されて以来、電子産業界の一つの目標は集積回路内の個
々のデバイス密度を増大させることであった。デバイスが小さいほど、デバイス
間の伝導は高速になる。究極的には、より小さいデバイスが作成されて、デバイ
スが一層緻密に収められるようになり、デバイス間の伝送を減少して高速作動を
可能にしている。

【0003】 金属酸化物半導体(MOS)技術は、チップ製造の大きな部分に対する基礎を
形成している。典型的なMOSトランジスター技術においては、金属酸化物半導
体ゲートの部分を形成するようにSiO2が成長する。このように形成されたS iO2は通常ゲート酸化物またはゲート酸化物誘電体と呼ばれる。本発明の時点 までは、MOSトランジスターゲート上に成長したSiO2は、シリコン基板と 酸化物層との間の界面において最初の原子層内でほとんど配列(order)し
ていない、非晶質といつも考えられてきた。

【0004】 半導体材料がシリコンでないとき、すなわち多元素半導体(例えばSixGe1 -x またはGaAs)またはゲルマニウムの一つであるとき、酸化物の成長には問
題がある。例えば、Si含有多元素半導体は、酸化を受けたとき、表面に酸化ケ
イ素材料を形成する傾向があるが、しかし、酸素と反応して酸化物を形成する反
応によってシリコンが減損するために、酸化ケイ素層の下ではその界面で他の材
料がより優勢になる。この現象が欠陥を作り出し、界面の電気特性を変化させる

【0005】 半導体材料としてのシリコンは、ある種の多元素半導体材料と比較したとき、
欠陥を持っている。しかし、シリコンが、他種半導体およびそれらの酸化物より
も低い界面欠陥密度を有する安定な酸化物誘電層を容易に形成するために、シリ
コンは他種材料を制して半導体として工業的に優位に使用されている。低界面欠
陥密度を有するSi/SiO2の安定性は、他の半導体を用いて達成できるもの よりも優れた電気特性のトランジスター製造を可能にしている。

【0006】 小寸法のデバイスに対する要望は基本的な問題、すなわちデバイスが3次元的
に小さくなるに従い、誘電層が狭くかつ薄くなり、しかも誘電体として機能しな
ければならないという問題を提起する。シリコンは、特定の要求を満たすために
必要なまたは適合するように調整された最適の物理的および電気的特性、例えば
低界面欠陥密度あるいは高誘電率を常に示すわけではない。より良く適合するよ
うに調整された物理的および電気的特性を有する材料に対する要求は、その他の
問題、すなわち多元素半導体上の誘電層の成長が困難であるという問題を生ずる
。これらの2つの問題は、堆積(ドープされた)シリコン以外の半導体から作成
された小寸法のデバイスが望まれるときには、本質的に克服できない。概念的に
述べれば、一つの解決手段は、多元素半導体上の十分に配列された超薄膜酸化物
、または半導体と誘電層との間の少なくとも1つのよりよく配列された界面のい
ずれかを生成させることである。欠陥発生率がシリコンの場合より高い化学シス
テム中では特に、かつ関連する物理的サイズが原子的寸法に接近するに従い、元
素の分離または相分離を伴うことなく前記のことを遂行するのは、きわめて困難
である。界面または材料中の配列の改良は、全ての場合に界面欠陥密度を改善す
るだろう。より小さいデバイスがより薄い誘電体を必要とするので、界面特性が
ますます重要になることが認識されるであろう。

【0007】 電子デバイス加工の他の目標は、半導体基板上に下記の異種誘電体または他種
材料を成長させることである。この目標はある種の系では達成可能であるが、一
般的には半導体基板の上に材料が配列された薄膜を成長させることは難しい。

【0008】 図1Aは、エネルギー線図190と共に、半導体デバイス中のゲート構造、構
成要素の通常の相対配置を描写した線図を示す。この線図は、幾つかの重要パラ
メーター、すなわち伝導帯(EC)、固有のフェルミ準位(EF,i)、フェルミ準
位(EF)および価電子帯(EV)に対する相対的エネルギーを説明している。こ
の図において、SiO2(171)は、シリコンとの理想的な界面を表している 。欠陥が無い界面は、p型半導体177の伝導路175で電子を捕捉しない。エ
ネルギー線図190は、帯が理想的SiO2として水平であることを明快に表し ている。

【0009】 図1Bは、図1Aで説明したもののアレンジを描写している。この場合には、
SiO2179が欠陥をもっている。これらの欠陥が、192に示すように帯を 曲げる原因となり、例えばSiO2/Si界面に沿う電子181(マイナス記号 で表示)がこれらの欠陥によって捕捉されて、n−チャネル177の伝導性が減
少する。

【0010】 図1Cでは、電圧がゲート構造183に印加される。SiO2/Si界面18 5が欠陥を有するが、印加電圧

【外1】 がSiO2/Si界面185で電子を引き付け、その界面の欠陥を満たす(電子 トラップとも言う)。それ故、余分の伝導電子が妨げられることなく流れ、さら
に帯が水平になる。

【0011】 上で考察したように、界面領域における無秩序な界面層は幾つかの効果をもた
らす。無秩序が界面欠陥密度を増大させ、これが界面における帯の電子構造の変
化、すなわち帯の曲がりを引き起こす。材料の帯は、各構成原子の原子軌道の重
なりが原因となり現れる。欠陥が無い、非分子三次元固体では、連続帯は固体全
体を横断して延びることができる。その場合、連続帯は材料を横断する連続した
経路を与えるだろう。図1Aを参照。

【0012】 欠陥の一面にある原子の電子軌道のエネルギーが、他の面にある原子軌道のエ
ネルギーともはや揃わない故、固体内または界面におけるどのような欠陥でも、
例えば転位、あるいは点、線または面的な欠陥でも、帯の連続的性質を破壊する
。このような軌道の相対的エネルギーの不揃いが、重なる軌道に対して異なるエ
ネルギー準位を生むことになる。連続した帯のエネルギー準位は、原子軌道間の
局所的重なりの程度で決まる。欠陥が元素の不純物であるとき、状況は一層複雑
になる。平易に説明すると、不純物原子の軌道が異なるエネルギー準位を占め、
これが電子に帯の外側にエネルギー準位を位置させることになる。原子準位が組
み合わされて帯を形成する挙動のため、転位と不純物欠陥または点、線あるいは
面などのあらゆるタイプの欠陥に対してエネルギー準位の局所的摂動が、上記の
ように、帯の内側または外側のエネルギー準位の局所的摂動となる。余分な、目
立たないエネルギー準位が出現し、これは帯の曲がりとなり得る。図1Bを参照
。帯の曲がりは、これが伝導帯または価電子帯において付加的なエネルギー準位
を与えるために、伝導電子または正孔をトラップできる。印加電位により発生し
伝導を起こさせる電気的な力に加えて、これらのトラップされた電子を移動させ
るように付加的な力を印加して、電子を移動させる故、電気的キャリアーはトラ
ップされたと見なされる。

【0013】 ある程度まで、半導体表面の誘電層と半導体自体との間の界面は、欠陥のよう
に作用する。これが伝導帯自体を不連続性にするが、界面は、理想的または完璧
でないならば、半導体材料の伝導帯を混乱させ、それ故、帯の曲がりを起こさせ
る。界面付近の誘電体の欠陥は、半導体の帯を混乱させることもあり得る。界面
での帯の曲がりは、界面直下の半導体材料の領域で伝導電子の流れを干渉する。
半導体から作成したデバイスがより小さくなるに従い、帯の曲がりにより起こる
伝導の干渉は、以下に説明するようにより重要になる。

【0014】 欠陥を含有する材料を半導体として機能させるためには、欠陥が転位、不純物
、または点、線あるいは面的な欠陥に依存するものであるか、または表面上の誘
電層とそれが形成する界面に依存するものであるか否かに無関係に、帯の曲がり
に起因するトラッピングを克服する必要がある。半導体材料では広い範囲におい
て、上記の事柄が、きわめて純粋な高結晶性材料と超清浄な不純物が無い界面を
製作することにより達成される。しかし、これらの方法は、誘電体と半導体材料
との間の界面の固有の欠陥密度により引き起こされる帯の曲がりに対処していな
い。現在では、この界面の帯の曲がりは、フラット・バンド電圧として知られる
電圧を印加することにより克服される。この電圧は、帯を元のフラットな状態に
再調整して、界面領域に存在する如何なるタイプの欠陥により引き起こされる帯
の乱れに対しても確実に補償している。半導体材料がトランジスターの一部分で
あるとき、トランジスターを機能させるために用いるいかなる制御電圧に加えて
、このフラット・バンド電圧を印加しなければならない。図1Cを参照。それ故
、界面でのより不良な電子構造をもつデバイスは、より大きな必要なバイアス電
圧とより高い電力消費を有する。制御電圧に加えてより大きなバイアス電圧の印
加が必要となることは、誘電薄膜に印加される正味電圧を増大させる。しかし、
薄膜が薄いほど、膜が維持できる電圧は低くなる。このように、小寸法のトラン
ジスターでは、この電圧を最小にするかまたは低下させる必要があり、薄膜酸化
物の誘電破壊電圧を超えないようにしなければならない。さらに、界面における
より高い欠陥密度は、伝導電子を押さえる状況を作り、それにより電子がデバイ
スを横切る速度を遅くする。理想的な界面構造は、低界面欠陥密度、低フラット
・バンド電圧、及び低固定電荷をもっている。これまで未達成であるが、界面領
域により引き起こされる帯の曲がりに対する良い解決手段は、半導体の構造に相
応した構造を有する界面を成長させることである。半導体原子上の原子準位の観
点から、界面領域が半導体に似るほど、帯の曲がりは減少する。界面領域におけ
る構造の性質に緩やかな変化を作り出すことは、大きな帯の曲がりを減少させる
。これを達成する他の方法は、通常の酸化物に比較して界面欠陥密度を減少させ
た界面を創造することである。換言すれば、バルクの酸化物相とは無関係に、相
応しい酸化物の成長または相応しい界面領域の生成が、界面欠陥密度およびフラ
ット・バンド電圧などのような続いて生じる電子特性の改良を生み出す。

【0015】 界面欠陥密度を最小にするために、チップが作製される結晶質半導体ウエハー
の表面処理にはかなりの注意が払われてきた。典型的なRCA洗浄は、H2O: H22:NH4OHが4〜5:1:1のような酸化性の塩基性溶液中でのウエハ ー表面の脱脂、と次いでHF溶液によるイオン性洗浄/エッチングより成る。こ
の洗浄方法の使用は、先ず有機性不純物の除去と次いで金属不純物の除去による
界面の質の改良を試みたものである。

【0016】 現に電子業界が経験しているように、小寸法のシリコン・デバイスの使用、特
に多元素半導体材料に対する小デバイスの使用は、形成され得る誘電層の品質に
より厳しい妨げを受ける。また、半導体基板上の異種誘電体の成長も極めて難し
い。必要なものは、Si、SixGe1-x、GaAs、Si1-x-yGexy

【外2】 Ge、SixGe(1-x)(Oy1-yn、Si1-x-yGexy(Oz1-znおよび (Si1-x-yGexy34-x-y、及びGaAlAsのような半導体表面で、よ り配列した誘電層および他の材料層を成長させる方法である。もう一つの必要な
ものは、半導体基板表面に、CaF2、BaF2、SrTiO3、Pb(Zr,T i)O3、BaTiO3、Zr(Ca)O2、Zr(Y)O2、LiNbO3、(L iNbO3,SrTiO3)、(Zr−Ca)O2、Zr(Y)O2)、GaAs、
Ga23、As25、CdTe、InP、ZnSe、ZnS、HgCdTe、G
aSb、InSb、イットリウム・バリウム・銅酸化物、ランタン・ストロンチ
ウム・銅酸化物およびバリウム・ユーロピウム・銅酸化物のような異種誘電体お
よび他の材料を成長させ、同時に重なり層から該基板を実質的に偏析させる方法
である。

【0017】 (発明の概要) 本発明によれば、基板表面上に誘電材料(dielectric mater
ial)の超薄膜を作成する方法は、基板上に清浄な原子的に平滑な(平面の)
表面を作成し、同時に、自然に生成したまたは生成させられた全ての表面層が従
来の酸化物におけるよりも、より配列するように表面の化学反応性を低め、基板
表面と成長層との間に高品質界面を形成する工程を含んでいる。一つの実施形態
は、基板表面を脱脂し、基板表面から全ての自然発生の酸化物をエッチングし、
基板表面を再酸化させ、かつエッチングして基板表面を不動態化する工程を含ん
でいる。場合により、最終の酸化工程が採用されてもよい。本発明は、低欠陥密
度をもつ界面表面相を作成すること、と場合によりにその上部に、従来法により
成長させたまたは配列させた酸化層を作成することから成り立っている。

【0018】 また、本発明は、上記の方法を用いて作成した界面相および/または誘電材料
、上記の方法を用いて作成した誘電体を有する半導体デバイス、及びそのように
作成した内容をもつ誘電体組成物を含んでいる。

【0019】 本発明によれば、発明の方法の実施形態では、基板が、原子レベルで極めて平
滑になる(業界で通常の10〜20Å当たり1原子ステップに対し、100〜2
00Å直線距離当たり1表面原子ステップ)ように(機械的にまたは化学的に)
調製され、同時に事実上全ての基板(元素または合金状の)上に存在する自然発
生の酸化物コーテイングを実質的に除去し、ほとんどの有機のおよび金属の不純
物を除去し、その後、基板表面を超薄膜の酸化物ベースの誘電体または他の表面
コーテイングを用いコーテイングして、自然発生の酸化物または他の酸素含有表
面種の再成長を著しく遅らせる。得られた緩慢な薄膜成長と究極の平滑基板表面
が相互依存的に組み合わさり、重なった誘電薄膜をもつ界面相を形成する。この
誘電薄膜は誘電品質の点では工業的に作製される最良の誘電薄膜に比肩するかま
たはより優れており、しかも極めて薄く、かつ多くの主要な半導体群の基板上で
成長可能である。

【0020】 このように形成された誘電層は0.5〜10nmの薄さであってもよい。本方
法は、予備的な脱脂工程を含んでもよい。エッチング工程は平滑性の提供と酸化
物および不純物の除去を行うことができる。最初の酸化工程と不動態化工程は、
超薄膜酸化物ベースのコーテイングまたは界面相を供給することができる。場合
により、最終の酸化工程が採用できる。超薄膜誘電体達成のために、主要な条件
の一つは、原子レベルで卓抜して平滑な基板表面から開始することである。ひと
たび基板表面を平滑に加工し、不動態化すると、よく知られた酸化手段において
、平滑化と不動態化工程が緩慢な酸化層の成長を促進するので、ほとんど全ての
よく知られた酸化手段により、界面相の上に高品質の誘電層を生成できる。事実
、表面を適切に平滑化し、清浄化するならば、不動態化工程自体がミクロ電子工
学デバイスでの使用に適した界面相を生み出すであろう。前不動態化工程と呼ば
れる、脱脂、エッチングおよび一次酸化工程は、原子レベルで平滑な清浄な表面
または平滑さが従来法に比較して改良された表面を作り出す。これが、より低い
界面欠陥密度を有する界面相を生む。

【0021】 より厚い誘電層の形成を所望するとき、最終酸化工程が採用される。従来の酸
化物に比較して一層よく配列され、より低い界面欠陥密度を有する界面相を形成
させる上で、表面形成が重要なファクターであると思われる故、より厚い層が求
められるときにも、従来の表面形成手段がなお必要である。表面を平滑にするこ
とにより、この表面形成が、従来の酸化物に比較してある程度高秩序に配列した
低界面欠陥密度を有する界面に対する適切な基礎になる。この界面相が、厚みの
増した適切な酸化層の成長を促すことができる。

【0022】 シリコン含有基板の場合、最終酸化工程を採用しないときには、本発明により
作成される表面は、化学量論的には不確かであるが、少なくともシリコン、酸素
及び水素を含有する界面相を含んでいる。最終酸化工程を使用するときには、表
面は実質的にSiO2である。最終酸化工程は、SiO2の重なり層直下に埋設さ
れた界面相を生む。しかし、SiO2層と基板との間の界面相はシリコン、酸素 および水素を含むと考えられている。シリコン含有基板とSiO2の原子構造は 類似していないので、この界面層の構造は、シリコン含有基板の一面とSiO2 の他方の面を実質的に融合させて、シリコン含有基板の構造とSiO2の構造と の間を架橋しなければならない。シリコンとSiO2の間で転位を行うとき、常 に空の酸素とシリコン原子価結合がすぐに存在する。本発明の方法では、水素成
分は界面において、空のシリコンまたは酸素の原子価結合を満たすように作用す
る。さらに、赤外分光分析とイオンビーム分析の両方は、界面にシリコン、酸素
および水素の存在を示す。この界面相の現実の結合形態は、シリコン水素化物の
吸収を含まないという赤外分光特性を有している。

【0023】 1または2原子層〜20nmの間の誘電膜が、基板、特にSi(100)の表
面上に成長した。最も薄い膜は、不動態化(すなわち、酸素ガスに単純暴露)後
に室温で周囲の空気に暴露するか、または不動態化溶液中で、または低酸素流と
高窒素流下で高温の炉中で、あるいはシリコンの酸化温度以下である850°C
以下の温度で成長する。不動態化は、酸化物生成の速度を落とし、高品質界面相
が生成する。全てのよく知られた工業的酸化工程は、高速熱酸化、炉内酸化、高
圧酸化および室温酸化を含み、本発明の実施に際して、最終酸化工程として機能
する。本発明の上記およびさらなる利点は、以下の好適な実施形態の詳細な説明
と添付の図面を参照することにより、一層よく理解されるであろう。

【0024】 (詳細な説明) (基板) 本明細書では、用語「半導体」は、本質的に良導体でない材料であって、かつ
、ドープされて半導体として機能し(すなわち、バンドギャップが約10eV未
満)、かつ化学的に或いはそれ以外で本発明の方法と相容れる、小さいが十分な
バンドギャップを有する全ての材料を意味している。

【0025】 本発明に使用できる適切な半導体基板は、すべてのIV族元素とIV、IV−
IV、及びIV−IV−IV多元素物質、例えばSi、Ge、SixGe1-x、S
1-x-yGexy、Gex(1-x)などを含む。Geが基板であるとき、酸化物の 溶解性が下記に開示する標準的方法の使用を排除する可能性があるが、Ge表面
の不動態化と共に極めて平滑な表面を作成する広範な方法が超薄膜誘電体を作り
出すであろう。III−V半導体、例えばGaAs、AlNなどは、高い移動度
とバンドギャップの変調し易さから、基板材料として有用であると期待されてい
る。窒化物含有半導体、例えばSi34または

【外3】 も基板として機能するであろう。シリコンおよびその他のIV族、IV−IV及
びIV−IV−IV材料上の誘電体、例えば窒化物およびオキシ窒化物はこの方
法の恩恵を受けることができる。この材料は、両者共に、使用する溶液に対して
安定であり、水素源に暴露したときに不動態化した水素ベース層を形成できる。
また、この材料はフッ化水素酸(HF)でエッチングすることもできる。また、
II−VI半導体(ZnSまたはZnSe)も、極めて平滑な表面の生成、と表
面の緩慢な誘電体成長の利点がある。

【0026】 (表面の作成) 本発明の方法の工程を図2に例示する。通常、全てのすすぎ工程は、水または
特殊な場合には他の溶媒を使用してもよく、それらは、N2を用いてパージング または泡立てにより攪拌または脱酸素化されていてもよい。

【0027】 本方法の最初の工程21は脱脂工程である。本工程は基板表面から緩んだ汚染
物質を洗浄する。また、この工程は基板表面上の全ての有機不純物をも完全に取
り除くので、脱脂という用語で表している。脱脂溶液の組成は、酸化性の強塩基
である。好適な脱脂溶液は、容量で計量して4部のH2O、1部の25〜35% H22溶液及び1部の濃NH4OH溶液を含む。しかし、種々の脱脂溶液が使用 できる。酸化剤と塩基は、高純度かつ無金属成分のものであるべきである。成功
した実験例では、脱脂溶液中のH2O源は、18.3メグオーム固有抵抗の高純 度DIH2Oであった。H22とNH4OH溶液は、ppb級の純度であり、クラ
ス10のクリーン・ルーム適性と証明された。本発明は、80°Cに保たれた脱 脂溶液を用いて実施した。基板を脱脂溶液中に約10分間保持した。その後、基
板を図2の31に示したDIH2O中で約5分間すすいだ。すすぎ工程31,2 3と25で用いたDIH2Oは、N2ガスを用いたパージにより脱酸素した。

【0028】 図2の22に示すように、次工程はエッチングである。また、この工程は、表
面の自然発生酸化物中に埋もれたイオン化不純物、または表面に存在するイオン
化不純物を除去するので、イオン性洗浄として知られている。この工程は、基板
表面から全ての酸化物を除去する故に洗浄工程として機能し、表面酸化物層を溶
解又はエッチングすることにより、表面を元素(または多元素)性の非酸化基板
にする。表面酸化物を溶解しかつイオン性不純物を溶媒和できる全ての溶液が、
エッチング工程22用として適切に使用されよう。エッチング後、基板を18.
3メグオームの固有抵抗を有する脱イオン水を用いて再度洗浄する(23)。

【0029】 エッチングに有効に使用される溶液は、容量で計量して98部の水と2部の4
9%フッ化水素酸溶液との混合物であった。基板を、このエッチング溶液から取
り出したときに基板が水で濡れなくなるまで、エッチング溶液に浸漬した。換言
すれば、全ての酸化物層が除かれたとき、水は基板の表面に付着できなくなるだ
ろう(すなわち、表面が疎水性になる)。通常、前記の代表的エッチング溶液で
は、この時間は約1〜2分である。エッチング溶液への必要な浸漬時間は、エッ
チング溶液の本来の性質と濃度に依存している。

【0030】 次工程24は、本明細書では「一次」酸化工程と呼ぶ再酸化である。この工程
は基板表面を酸化する。また、この工程はイオン性不純物をさらに減少させるこ
とに役立つ。基板表面に残された全ての不純物は、この工程の間に再成長する酸
化物層中にトラップされる。処理時間と溶液温度を適切に選択することにより基
板表面を酸化できる全ての溶液が、本発明に使用できる。

【0031】 本発明の実施において、4部のH2O、1部の25〜35%のH22溶液及び 1部の濃HCl溶液から成る溶液を用いた。試薬はppb級の純度であり、クラ
ス10のクリーンルームの用途として保証されていた。溶液を温度調節ウオータ
ーバス中で80°Cに維持した。基板をこの酸化溶液に約10分間浸漬した。

【0032】 この工程の目標はエッチングされた表面を再酸化することである。それゆえ、
本発明実施時の時間と温度は重要でない。酸化溶液が如何なる広範囲な濃度で調
製され、如何なる広範囲な温度かつ同様に種々の長さの時間に加熱されたとして
も、新鮮な酸化物層が基板表面に成長しさえすれば、本発明の実施は同様に有効
であると考えられる。酸化物は、全ての熱酸化法、例えば加熱炉酸化により成長
可能である。また、上記のように、本工程に続いて脱イオン水中ですすぎを行い
、これを25に示した。

【0033】 工程26は不動態化工程である。本発明の一実施形態では、本工程は、基板表
面上に界面相または最終誘電体形成の最終工程である。本発明の他の実施形態で
は、不動態化工程に続いて二次酸化を行い、本明細書ではこの二次酸化を「最終
」酸化工程と呼ぶ。

【0034】 不動態化工程26は、新たに成長した酸化物層を取り除き、かつ基板表面のダ
ングリング結合(ボンド)または空の化学原子価結合を水素、酸素、またはSi
に結合した水素と酸素を含む混合物で満たす。この工程で成長した層は、基板表
面上にさらなる酸化物の生成速度を遅らせることが可能である。しかし、Si−
O結合の形成は、妨げられず、不動態化溶液中で起きるかもしれない。究極的に
は、この目標は、この工程で酸化物の形成を妨げることではなく、低界面欠陥密
度をもった、配列したまたは部分的に配列した界面相または誘電体(たとえ酸素
がたまたま全く含まれなくとも)を成長させることである。おそらく不動態化溶
液中で生成し、不動態化溶液から取り除く際に生成している界面相または誘電体
は、このような層である。また、この層は不動態化層と呼ぶことができる。さら
に、上記工程を用いて一度加工した基板表面は、追加の酸化工程を通してより厚
い酸化物層の成長を可能にする基盤を供給すると共に、低界面欠陥密度と界面の
配列度を保つ。

【0035】 除去容易で、適切なエッチング剤と溶液を形成し得る全ての極性溶媒が、本工
程で機能するだろう。不動態化溶液に用いる溶媒は、エッチング剤と溶液を形成
し得るものであれば、水、非アルコール性溶媒またはアルコール性溶媒でもよい
。好適な実施形態では、不動態化溶液はアルコールと49%HF溶液またはH2 Oと49%HF溶液から調製できる。十分に低蒸発性の単一アルコールは、容易
に除去できかつエッチング剤と溶液を形成できるのであれば、全て不動態化溶液
のアルコール部分として機能するであろう。例えば、メタノール、エタノール、
1−プロパノール、2−プロパノール、1−ブタノール、および2−ブタノール
は、全て本発明で機能すると期待できる。不動態化処理時間は、先行する酸化工
程で形成された酸化物層を完全に除去するような、充分に長い時間を選択すべき
である。実際に、この時間は約1/2〜5分である。不動態化溶液の温度はさま
ざまである。高温度がアルコールとフッ化水素酸をガスとして失う原因を作るこ
とに留意すべきである。本発明の実施に際し、不動態化溶液は室温で用いた。不
動態化工程の後、脱イオン水または不動態化工程の溶媒或いは他の適切な溶媒中
で基板のすすぎ27を行う。

【0036】 不動態化工程26とリンス27の後に、場合により、最終酸化工程28を採用
できる。全ての知られた酸化工程が、本最終酸化工程を満足に遂行することが期
待される。半導体加工産業で通常用いる酸化方法は、厚い酸化膜の成長に特に有
効である。これらは、高速熱酸化、炉内酸化、高圧酸化および室温酸化を含んで
いる。

【0037】 半導体チップ製造において金属不純物と汚染物質が収率を低下させるので、実
際に成功している方法では、金属非含有試薬が使用された。それにも拘わらず、
本発明は、金属含有酸化薬剤、塩基または中和剤を用いて実施できる。

【0038】 説明した方法は、広範囲な薬剤純度、溶液温度、処理およびすすぎ時間の下で
機能するだろう。脱脂処理時間だけは、充分に長くして全ての有機性表面汚染物
質を完全除去すべきである。脱脂溶液の温度は、溶媒が液状を維持できる温度で
あればよい。低純度薬剤は、続くチップ製造で低収率の原因になるが、全体とし
て薄膜の全体の(バルクの)品質を落とすことはない。低純度薬剤は、潜在的に
膜の局所的品質問題を起こすが、基板を完全にすすぐ工程を採るならば、このよ
うな薬剤は使用できる。少なくとも、所望する最終製品がその膜中に高レベルの
不純物を許容できるならば、低純度薬剤を使用してもよい。一方、純度を高める
と、界面欠陥密度が減少して、界面品質を改善できる。

【0039】 本発明の一観点に従えば、極めて高感度を得るために、独特な条件の組合せを
行ったイオンビーム分析(IBA)により、0.1単分子層より良い精度で、酸
素、炭素および水素による基板被覆の測定技術を採用している。IBAを実施す
る間、シグナル/ノイズ比を300倍まで改良するために、イオン・チャネリン
グと酸素核共鳴を3.05MeV(16O(α、α)16O)で組み合わせる。加え
て、回転ランダム・スペクトルから測定した酸素の総量とチャネリングにより測
定した配列していない酸素の正味量を比較して、結晶配列の直接測定が始めて可
能になった。この方法論により、薄膜酸化物上の巨視的領域を覆うかなりの配列
が観察された。水素被覆の測定に直接電気反動探知(Direct Elect
ric Recoil Detection)を用いた。

【0040】 チャネリング測定は、イオン・ビームを基板表面の特定方向またはベクトルに
沿って導くことにより行われる。酸化物表面層の酸素原子は、適切な方向または
ベクトルを選択するとき、下にある酸素原子に影を作る。完全に配列された酸化
物では、この測定は、表面酸素、及び、表面に直ぐ接した領域にある影を作った
酸素原子の部分を検知できる。表面酸素原子の影はシャドー・コーンと呼ばれる
。表面からさらに下の酸素原子が測定する酸素に関与する量は、その深度に依存
する。酸素原子が深いほど、検知シグナルに関与する酸素原子は減少し、ついに
は酸素原子がもはや全く関与しなくなる深度に達する。この固体の内部よりも深
い酸素原子が表面により近い酸素原子のシャドー・コーン内にあるゆえ、深度関
連の減少が若干起き、シャドー・コーンの断面が深度と共に増加し幅広い影を与
える。図3Aでは、グレー領域101は、前記のように表面原子103の影を表
す。影の中の原子は、どの部分も、チャネリング中の測定シグナルに関与しない
。例えば、原子105は影101内にあり、観察できないであろう。表面付近に
位置する酸素原子に加えて、配列していない酸素も検知される。イオン・ビーム
を特定ベクトルに沿って導くとき、結晶学的に表面酸素の下にある原子は、影が
できるので検知されないであろう。結晶学的な位置から追い出された原子107
は、しまの線で表してある。これらの原子は影になっていないか、或いは結晶学
的に位置した原子105のように完全な影にはならない。チャネリング測定は配
列した表面原子及び配列されないバルク(全体)の一部を測定する一方で、本明
細書でのIBAに関連して「配列していない原子」という用語の使用は、配列し
ていないバルクの原子および配列した表面原子を含むチャネリング測定で得られ
た数値を包含する。チャネル酸素と、チャネリング・ベクトルの周りにサンプル
を回転して測定した全酸素とを比較することは、配列していない酸素量に比例す
る値を生む。この比率は、もし両酸化物が同一構造を有しかつチャネリング・ベ
クトルが同一であるならば、他の酸化物と比較できる。チャネル酸素と本測定の
総酸素との比率が低いほど、構造内の酸素原子の平均配列は高くなる。

【0041】 Siの4He2+に対する原子番号比(7:1)に比較して、酸素の4He2+に対
する低原子番号比(4:1)のために、酸素原子は、α粒子(4He2+)が膜( film)上に衝突する時の測定の間にそれらの最初の場所から置き換えられて
くる。第3A図と第3B図との間の比較は、いくらかの衝突後におけるシャドウ
部分の外部のより多い原子を示す。結局、十分な衝突後は、順序は大いに減少さ
れる。第3図参照。順序の減少に伴ってシャドウ部分の外部の原子の数は増加し
、それ故にチャンネリングイールド(channeling yield)は増
加する。酸素およびシリコンのイールドは、分析のために使用された一定の4H e2+用量のためだけでなく、連続用量の関数として、一定の測定のための十分な
スタティックス(statics)を蓄積するのに必要な用量の10〜50倍の
範囲において、測定された。測定された酸素イールド対4He2+用量は損傷曲線 (damage curve)と称される。第4図参照。

【0042】 結果的に原子置換を生じる構造損傷は、チャンネリングイールドが4He2+の 用量で増加するのでチャンネリングの方向において観察される。しかし、ランダ
ムのイールドは影響されない。回転しているランダムスペクトルを介して測定さ
れたランダムイールドは、分析中に、酸素がデポジット(deposit)され
るかまたはスパッター(sputter way)されるかによる。しかし、定
常、または多くの場合、今日まで常に、損傷曲線における酸素のための僅かに減
少するランダムイールドが見出され、同時に、酸化物が非常に薄い場合における
チャンネリングイールドは増加している。形成されたインターフェース相、酸化
物または不動態の層が薄くなるほど、損傷の影響がより多く表明される。これら
の結果の組み合わせはあらゆるあいまいさを除き、酸素原子は、分析用プローブ
(analyzing probe)によって置換され、そしてチャンネリング
イールドは、酸化物の厚さの増加に起因するとは考えることはできない。なぜな
ら、酸素の全量は、安定であるかまたは減少するかのいずれかであるからである

【0043】 第4図は、チャンネリングイールド対用量(入射4He2+粒子の数)の例示的 プロットを示す。前述したように、4He2+粒子と酸素との原子塊間の類似性は 、表面の順序ある性質の分裂の適正量を生じる。ゼロ(zero)用量に外挿す
ることによって、未衝撃表面の順序の程度を得ることができる。それ故、チャン
ネリングイールドおよびランダムイールドは、分析前の最初の酸素イールドに相
応する酸素イールド軸で損傷曲線を区切るものとして常に測定される。この曲線
は、原子置換の数が低用量におけるイオン用量で直線状にスケール(scale
)されることがよく知られているように線状である。また、この手順は、それが
大セットのIBA測定に基づいているので、測定された酸素イールドの不確実性
を減少させる利点を有している。酸素被覆面積(oxygen coverag
e)における典型的な誤差は、チャンネリングのためには2.0×1014原子/
cm2であり、かつ個々の回転ランダムスペクトルにおける低SN比(sign al−to−noise)のために、回転ランダム(7.3×1014原子/cm 2 )を介して測定された被覆面積のためにはより高い。

【0044】 χとして示される標準チャンネリングイールドは、チャンネリングイールドの
ランダムイールドに対する比であり、そしてお互いの酸素の整列の程度でスケー
ルされる。分析中に損傷が増加するので、原子を結晶格子の内部に再配置するこ
とができ、従ってこれらの原子の検出が強化される。次いで、χは、角度走査中
に観察されるように、1以下から1以上に増加することができる。損傷曲線にお
いては、これは、チャンネリングイールドが最初は常に最低(χ<1)が増加し
、そしてある場合には、ランダムイールド以上の値(χ>1)に達するときに見
られる。

【0045】 マディソン(Madison)、ウィスコンシン(Wisconsin)のニ
コレット インスツルメント コーポレーション(Nicolet Instr
ument Corporation)から販売されているニコレット型800
IRスペクトロメーター(Nicolet Model 800 IR Spe
ctrometer)を使用し、減衰全反射法でフーリエ変換赤外線スペクトロ
メトリー(FTIR−ATR)を行なった。FTIR−ATRのために使用され
たマディソン、ウィスコンシンのパイケ テクノロジー(PIKE Techn
ologies)によって設計され製造された付属品には、ウェーハー(wab
ers)を切断することなしに、直径100〜200mmの範囲の全Siウェー
ハーまたは多数の反射要素を生じるように加工されている全Siウェーハーが確
保されている。付属品は、良好な光学的接触、再生可能なクランプ圧、適用され
る圧力で減少する波動、ウェーハーを曲げること、および装置内の微粒子を提供
している。実験にはπ−偏光放射(π−polariged radiatio
n)および4cm-1分解能が使用される。60°Ge ATR(減衰全反射(A
ttenuated Total Reflection))要素をもつπ−偏
光放射を使用することにより、表面に直角な成分が優先的に励起される。π−分
極(π−polarization)を用いて得られた強度の強化は、だいたい
、未偏光の放射より2.4大きいファクターであり、256走査は、より高いS
N比を達成するためのシグナルの平均であった。試料は、21(例えば、4:1
:1 H2O:H22:NH4OH)のために記載されたように造った溶液中で化
学的に酸化されたウェーハーに対して参照されている。スペクトル分析は、マデ
ィソン、ウィスコンシンのニコレット インスツルメント コーポレーションの
オムニックソフトウェア(Omnic software)を使用して行なった
。Ge結晶は、時間をかけると汚染されまたは損害をうけたりし、再生可能な接
触をつくることが難しいので、最良の比較は、同日で行なったFTIRで得られ
る。これは、同じピークーが、従来のFTIR測定において見られるよりもより
広い範囲内に落ちる毎日起こる吸収の原因となった(そして常に原因となる)。
測定はウェーハーの直径を横切って平均した。これらの測定のために、FTIR
は化学的処理の24時間以内に記録した。

【0046】インターフェース相/SiO2過形成 本明細書に開示された方法は、初めに、非常に薄い領域であってその領域の上
に薄い膜の誘電体を成長させることができる前記薄い領域を形成させる。この領
域はインターフェース相(interface phase)と称される。その
表面の薄さのゆえに、インターフェース相に特徴を与えることは難しいが、FT
IRは、Si−H結合の証拠を示さない。インターフェース相上に成長させる誘
電性のオーバーレイヤー(overlayer)は、インターフェース相の相か
ら分離している相であると考えられる。なぜなら、2つの相は異なった原子密度
を有しているからである。

【0047】 SiO2は多様な性質をもつ物質(同じ化学量論をもつ多数の相)であること が知られているために、同様に、インターフェース相およびその上に成長した超
薄いSiO2は、多様な性質をもつと考えられている。相が変化するように、物 質の密度および他の機械的性質も同様に変化する。超薄いSiO2の相およびイ ンターフェース相についての調節は、密度の調節そして結果的には相内の原子の
位置の調節と解釈される。結局、この調節の測定は、機械的性質(例えば、応力
およびねじれ(warping))、光学的性質(例えば、屈折率)および電気
的性質(例えば、誘電率)の選択を可能にする。これらの性質および他の性質を
調節する能力は、超薄い装置のためのすばらしい含蓄をもっている。例えば、装
置がより小さくなるような誘電率を増加させることの主要な重要さは、前述で論
じられた。機械的性質の変化は、インターフェースの欠点である密度の改良を招
くことができ、改良は、相が整理されていなくてさえ観察され、機械的性質(可
塑性および弾性)の変化は、ある場所の応力を減少しそして欠陥の発生を減少さ
せることが示される。

【0048】 インターフェース相は、多くの役割に役立ち、それらの中には、誘電体として
、種子層として、およびバリヤーとしての機能がある。誘電体としての機能は論
じられた。相が種子層として作用するとき、それは、オーバーレイヤーの原子を
、基体の原子配列を考えることなしにそれら自体を配列することを可能にするこ
とによってそうすることである。

【0049】 インターフェース相はバリヤー(barrier)として作用する。インター
フェース層を形成したとき、それは、あらゆるヘテロ誘電体または表面上に付着
した他の物質から下の半導体を隔離する。この隔離は、基体とオーバーレイヤー
との間の反応を防ぎ、それにより基体と付着したオーバーレイヤーとの間の交差
した汚染が防止される。半導体基体には、Si、SixGe1-x、GaAs、Si 1-x-y Gexy、Si3(1-x)Ge3x4(1-5)、Ge、SixGe(1-x)(Oy1-yn、Si1-x-yGexy(Oz1-zn、(Si1-x-yGexy34-x-yおよび
GaAlAsが含まれる。有用なヘテロ誘電体には、CaF2、BaF2、SrT
iO3、Pb(ZrTi)O3、BaTiO3、Zr(Ca)O2、Zr(Y)O2 、LiNbO3、(LiNbO3、SrTiO3)、(Zr−Ca)O2、Zr(Y
)O2)、CaAs、Ga23、As25、CdTe、InP、ZnSe、Zn S、HgCdTe、GaSb、InSb、イットリウムバリウム銅オキサイド、
ランタンストロンチウム銅オキサイド、およびバリウムユーロピウム銅オキサイ
ドが含まれる。

【0050】 インターフェース相上に形成されるSiO2ベース相は、少なくとも3個の数 である。相は、SiO2に関するそれらの密度に基づいて分類される。タイプA の超薄いSiO2(配列されているかまたはされていない)は、SiO2に類似の
密度を有する。タイプBの超薄いSiO2は(配列されているかまたはされてい ない)は、SiO2より低い25〜30%までの密度を有する。タイプCの超薄 いSiO2(再び配列されているかまたはいない)は、SiO2より大きい密度を
有する。それ故、本明細書の中で論じられている薄膜誘電体は、SiO2が選ば れた誘電体であるときに、少なくとも3つの層の1つである。

【0051】 これらの超薄いSiO2相のあらゆる組合せ物は、インタフェース欠陥密度に おける減少を生じる。用語あらゆる組合せ物は、混合した相、例えば、A1-xx 、A1-x-yxy、A1-xx、等、を含んでいる。インターフェース欠陥密度の 改良は、純粋なA,B,C超薄いSiO2相が成育したときに、より大きくなる ことが予想される。

【0052】 インターフェースの特質を評価するための測定技術の状態には、酸化物、担体
の寿命、およびキャパシタンス(capacitance)における捕捉電荷の
測定が含まれる。Si基体上のSiO2に典型的に見られる技術値の状態は、後 述で列挙される。酸化物層は約33Åの厚さでありそしてこれらの測定は厚さに
よっていることに注目されたい。見られる捕捉電荷は、商業的には、8〜20×
1010電子/cm2である。本発明方法によって造られた誘電体に見られる値は 、より薄い膜上で測定したとき、4〜6.5×1010電子/cm2の範囲である 。これは、商業的に実施されるのと同じ良好さの少なくとも2回の平均であるイ
ンターフェース相およびオーバーレイ誘電体のための捕捉電荷の値と言い換えら
れる。本発明の膜における電荷担体のための担体の寿命は、従来方法で造られた
酸化物より1.5〜2倍以上良好である。キャパシタンスを測定すると、膜が1
0〜30%薄くなるとキャパシタンスは約10〜30%高くなる。キャパシタン
スの測定は、誘電率と直接相関関係がある。キャパシタンス値が高くなるほど、
誘電体の特質は高くなる。より薄い膜は、誘電体が有意に高い特質の誘電体でな
いならば、より高いキャパシタンスを生じさせるべきではない。

【0053】 前述で記載した値は、本発明の超薄い誘電体が商業上で使用されている誘電体
よりも有意な良好さを果していることを示している。この改良は、配列が本発明
のためのインターフェースを越えて観察されなくてさえ、観察される。より良く
配列された誘電体膜は、前述の値よりまさるであろう。

【0054】装置の製造 本発明方法は、トランジスター、ダイオード、キャパシター、レジスター、メ
モリー、および電荷結合素子を包含する種々な異なる半導体装置を造るために使
用することができる。本発明方法を使用して造られるトランジスターを例示する

【0055】 第5A図において、電界効果トランジスター50は、ソース(source)
52、ゲート(gate)54、およびドレーン(drain)66を有してい
る。これらの部分の全ては、電極金属から造られ、当業界においてよく知られて
いる。領域58および62は、それぞれ、n型およびp型の半導体物質である。
層70は、誘電体物質である。誘電体物質層72は、ゲート−酸化物誘電体を形
成する標準MOSFETの部分である。それは当技術界において知られている。
第5B図において、超薄いゲート−酸化物誘電体74は、本発明方法において形
成された誘電体層である。この膜は0.5nmと同程度の薄さである。第5C図
において、厚いゲート−酸化物76は、前述した最後の酸化工程を包含する本発
明によって形成された誘電体層である。インタフェース層78は、ゲート−酸化
物の厚さが最後の酸化において増加した後は、低いインターフェース欠陥密度で
高度に配列している。

【0056】 集積回路トランジスターの製造方法は当業界においてよく知られている。これ
らの方法は、装置の性質によって種々な構成において誘電体物質の層を使用する
。開示した方法を使用してこれらの誘電体層を形成することができる。

【0057】実施例 以下に列挙する実施例のそれぞれに共通な手順を最初に記載する。その記載に
続いて、列挙された各実施例を、適切な観察データと共にその実験を特に詳細に
記載した。

【0058】 半導体の試験体をクラス100の無塵室内においてポリプロピレンから構成さ
れた化学層流フード内で造った。無塵室は試料の汚染を最小にする。特にことわ
りがなければ、試薬は10億分の1部(ppb)グレードの化学薬品であり、か
つクラス10の無塵室に適当であるとして分類した。シリコン上の実験は、10
〜14オーム・cmの抵抗を有するホウ素をドープしたシリコン(100)ウェ
ーハーを使用した。次の2つのタイプのシリコン試験体を使用した:1)1×1
インチの試験片および2)100mmウェーハー。1×1インチの試験片は、無
塵室内に位置したクラス100の層流フードの中でダイヤモンド製けがき針(d
iamond scribe)を使用してウェーハーから手で切断した。これら
をポリテトラフルオロエチレン(PTFE)担体の中で化学的処理の間に移した
。プロセスの各工程において、試料は特性化のためのPTFEの中に貯えた。1
×1インチの試験片はIBA用に使用した。

【0059】 最初に試験体を80℃において10分間脱脂用溶液で処理した。この溶液をホ
ウケイ酸塩ガラス容器の中において80℃に保持した。この容器は、水を満たし
たポリビニルブタジェンのタンク中に前記ガラス容器を置くことによって加熱し
た。水は、浸漬したヒーターによって加熱し、その熱を調節した。脱脂用溶液は
、H2O:H22:NH4OHの4:1:1容量部を有していた。脱脂用溶液に浸
漬後、試験体を18.3メグオーム抵抗のDI水中で5分間すすぎ、そしてN2 で乾燥した。

【0060】 水ですすいだ後、試験体を、各実施例のために後述で特定した時間、エッチン
グ液(etching solution)の中に浸漬した。エッチング液は室
温に保ち、49%HF溶液およびH2Oを2:98、HF溶液:H2Oの比におい
て混合することにより造った。エッチング液に続いて、試験体を18.3メグオ
ーム抵抗のDI H2O中で5分間再びすすぎ、そしてN2で乾燥した。

【0061】 エッチング工程に続いて、第1の酸化工程において、各試験体を、脱脂に関し
て前述したタイプと同じタイプの水浴を使用して、80℃に保持された溶液中で
10分間酸化した。この酸化溶液は、4:1:1 H2O:25〜40%H22 :25〜40%HCl溶液として造った。酸化工程後、試験体をDI H2O中 で再びすすぎ、そしてN2で乾燥した。次いで、プロセスは、不動態化工程を含 んでいる。別の方法で特定されなければ、前述の諸工程を後述の実施例のそれぞ
れは繰返した。いくらかの試験体のために、不動態化工程は手順をやめた。一般
的に、全てのすすぎ工程において、溶媒が水または他の溶媒であろうとなかろう
と、溶媒はN2ガスをパージすることによって脱酸素した。

【0062】 比較例として、1:99 HF:H2Oの溶液中でエッチングしたシリコン( 100)試験片をIBAにより分析した。酸素の全量は8.3±1.2×1015 酸素原子/cm2であった。<111>ディレクション(direction) において測定した酸素は、3.9±0.32×1015の測定値であった。それ故
、このケースにおける平均の未チャンネルドフラクション(unchannel
ed fraction)は約半分:0.47±0.05である。エッチングよ
りほかには、この実施例は、論じられた不動態化タイプの浸漬工程の前に予め不
動態化工程を使用していない。

【0063】 他の比較例として、1:9 HF:メタノールの溶液中でエッチングしたシリ
コン(100)は、6.3±0.2×1015酸素原子/cm2の全酸素付着量で あった。<111>ディレクションは4.2±0.6×1015酸素原子/cm2 を生じた。平均の未チャンネルドフラクションは、高さ0.68±0.14であ
った。それ故、配列は、水中よりもむしろアルコール中の孤立した不動態化工程
を使用したときは、いっそうより低くかつより貧弱であった。再び、エッチング
よりほかには、この実施例は、不動態化タイプの浸漬工程の前に予め不動態化工
程を使用していない。

【0064】 いくつかの効力のある実施例が、表にした適切な実験データと一緒に後述に含
まれる。次いで、効力のある実施例は、データについて論じられる。各実施例に
おいて、基体は前述のようにして造った。実施例間の違いは、後述のように不動
態化工程のなかにある。全てのFTIRピークは、それら吸収の近似の波長によ
って報告されており、FTIR−ATR吸収の位置は、典型的には、従来のFT
IR測定のように毎日再現可能でないことは注意されたい。

【0065】実施例1 (1:9 HF:メタノール1’−5’DI H2O中ですすぎ) この実施例においては、不動態化溶液は1:9 HF溶液:メタノールであっ
た。予めの不動態化工程を完了した後、試験体(ホウ素をドープしたSi(10
0)ウェーハー)を不動態化溶液に1分間浸漬した。次いで、この処理物を脱イ
オン水中で5分間すすいだ。

【0066】 IR.cm-1 〜970 〜1216 〜1667 〜2111 〜2140 〜3374 IBA 炭素面積密度 7×1015原子/cm2 酸素面積密度 5.0×1015原子/cm2 水素面積密度 4×1015原子/cm2 TMAFM 平滑性=0.1rms nm

【0067】実施例2 (1:9 HF:メタノール1’−5分5’メタノール中ですすぎ) この実施例においては、不動態化溶液は1:9 HF溶液:メタノールであっ
た。予めの不動態化工程を完了した後、基体(ホウ素をドープしたSi(100
))を不動態化溶液に1分間浸漬した。次いで、この処理物をメタノール中で5
分間すすいだ。

【0068】データ IR.cm-1 〜970 〜1216 〜1448 〜1667 〜2111 〜2140 〜3374 IBA 炭素面積密度 7×1015原子/cm2 酸素面積密度 5×1015原子/cm2 水素面積密度 4×1015原子/cm2 TMAFM 平滑性=0.1rms nm

【0069】実施例3 (1:9 HF:2−プロパノール1’−5’DI H2O中ですすぎ) この実施例においては、不動態化溶液は1:9 HF溶液:2−プロパノール
(イソプロピルアルコール)であった。予め不動態化工程を完了した後、基体(
ホウ素をドープしたSi(100)ウェーハー)を不動態化溶液に1分間浸漬し
た。次いで、この処理物を脱イオン水中で5分間すすいだ。

【0070】データ IR.cm-1 〜966 〜1044 〜1210 〜2111 〜2142 〜3391 IBA 炭素面積密度 6×1015原子/cm2 酸素面積密度 5×1015原子/cm2 水素面積密度 3×1015原子/cm2 TMAFM 平滑性=0.1rms nm

【0071】実施例4 (1:9 HF:メタノール1’−5’DI H2O中ですすぎ) この実施例においては、不動態化溶液は1:9 HF溶液:メタノールであっ
た。予めの不動態化工程を完了した後、基体(ホウ素をドープしたSi(100
)ウェーハー)を不動態化溶液に1分間浸漬した。次いで、この処理物を脱イオ
ン水中で5分間すすいだ。

【0072】データ IR.cm-1 〜1035 〜1211 〜2111 〜2141 IBA 炭素面積密度 6×1015原子/cm2 酸素面積密度 5×1015原子/cm2 水素面積密度 3×1015原子/cm2 TMAFM 平滑性=0.2rms nm

【0073】実施例5 (1:9 HF:メタノール1−5エタノール中ですすぎ) この実施例においては、不動態化溶液は1:9 HF溶液:エタノールであっ
た。予め不動態化工程を完了後、基体(ホウ素をドープしたSi(100)ウェ
ーハー)を不動態化溶液中に5分間浸漬した。次いで、この処理物をエタノール
中で5分間すすいだ。

【0074】データ IR.cm-1 〜1035 〜1211 〜2085 〜2111 〜2141 〜2856 〜2926 IBA 炭素面積密度 6×1015原子/cm2 酸素面積密度 4.6×1015原子/cm2 水素面積密度 3.3×1015原子/cm2 TMAFM 平滑性=0.1rms nm

【0075】 1〜4nmの厚さのSiO2膜は、超薄いゲート酸化物のためのSi(100 )加工処理で電気的性質および酸化速度を相関させるために、不動態化された規
則Si(100)上で成育させた。周囲空気に安定な規則(1×1)Si(10
0)は、湿式化学クリーリング[1]によって室温において得られる。最も厚い
酸化物は、急速熱酸化(Rapid Thermal Oxidation)ま
たは1100℃における炉酸化によって成育され、そして最も薄い酸化物は、室
温において成育される。これらの酸化物は、SiO2/Si(100)と一緒の 初めの規則化のために、ここでは「規則正しい(ordered)」と標識され
る。

【0076】 キャパシタンス−電圧および電流−電圧の測定は、漏電および絶縁破壊のため
に超薄い(1〜2nm)酸化物のためには決定的でない。しかし、インターフェ
ース電荷を測定する表面チャンネル分析(SCA)(surface chan
nel analysis)は、「規則正しい」酸化物と従来造られていた酸化
物との間の比較が可能である。3.2nmの熱による酸化物と比較したとき、い
くつかの「規則正しい」酸化物は、より低い酸化物電荷密度、および従来造られ
た熱による酸化物の測定の少数担体寿命の2倍を示した。これらの電気的結果は
、規則化することがインターフェースを越えて検出されてもされなくても独立し
ていると思われる。しかし、初めのSi(100)表面の製造および規則化に依
存する。

【0077】

【表1】

【0078】 同じ試料についてIBAを使用する被覆の再現性(ここでは全てのデータが含
まれない)は、本発明方法が、再現性のある実験である酸素、水素、および炭素
の被覆を生じることを示した。

【0079】 他の実験は、不動態化溶液がメタノールをベースとしたときに、不動態化溶液
中の浸漬時間を増加するにつれて、水素の被覆は単調に増加することを示した。
全ての試料のための酸素の面積密度は、SiO2のある領域でSiOの少なくと も1つの層を形成するのに十分な酸素を示した。明らかに、SiOは、からの酸
素原子価を満たすための他の成分をもたなければならない。なぜなら、面積被覆
は、シリコン原子あたり1個の酸素を指示しているからである。最も多くありそ
うに思われる候補者は水素である。なぜなら、水素は十分な量で存在しているか
らである。

【0080】 全てのFTIR−IR実験において、1:9 HF:アルコールが使用された
。異なったSiHx種のために観察された吸収振動数は、2070〜2090c m-1におけるモノハイドライド、2090〜2120cm-1におけるジハイドラ
イド、および2120〜2150cm-1におけるトリハイドライドに相当する。
ジハイドライドおよびトリハイドライドは、それぞれ、2110cm-1および2
140cm-1において突起している。トリハイドライドピークの分裂は非常に明
らかである。SiO2は約1215cm-1あたりで検出された。ジハイドライド のシグナルは、最も顕著であり、そして最も豊富であった。SiHx種は、全て 、HF:アルコールおよび水性HF溶液で検出した。モノハイドライドは全ての
ケースに存在していない。測定されたSiHx種の全量は、HF:アルコール中 のエッチング時間で減少するのに対して、IBAは水素の正味の量の増加を示し
た。IBAは水素の化学状から独立している水素の絶体被覆を検出しているが、
一方においてFTIRの検出は、水素の結合に感じているので、水素の増加した
量は、シリコンだけに結合しているのではないと結論できる。取り去られる酸化
物の量は、また、HF:アルコールよりも水性HFの方がより低い。要約すると
、FTIRは、表面がSiOの少なくとも1つの連続層およびSiO2の不連続 層によって終っていることを示しているIBAの構成分析とよく相関している。
水素は、SiOH結合を通して表面と結合し、またはSi原子およびO原子のよ
り多くの錯雑な組合せ物を通して表面に結合している。FTIRは、同じように
、SiOHの形成に向けるO−H吸収帯を示すことを注目されたい。

【0081】

【表2】

【0082】 TMAFM画像は2×2μm2の面積上を走査する。表面の荒さrmsは小さ な微粒子のない面積について与えられたように評価する。1:9 HF:アルコ
ールで処理し、次いで種々なすすぎをやった表面は、参考の水性HF(HF:H 2 Oの1:98部)で処理し、次いで水ですすいだものと比較したときに平滑さ の同じrms値を示した。0.1nmの値は、原子の高さの標準偏差が0.1n
mであることを意味する。この方法において、平滑さは、また、高解像度の透過
型電子顕微鏡によって観察された、その表面の断面上の表面におけるステップ(
steps)を数えることによって測定することもできる(第6A−B図参照)
。ステップは、原子の平面に変化が生じたときに生じる。もし人が表面上を歩い
たならば、平滑さの欠如は原子のステップのようにみえる。好ましくは、平らな
表面にはステップはない。典型的な表面の調製は10〜20Åあたり1つのステ
ップを有し、一方において、本発明により調製した表面は、第A−B図に見られ
るように100〜200Åあたり1つのステップを有している。

【0083】 高解像度の透過型電子顕微鏡は、同様に、誘電体層に関しての増加した秩序お
よび/または相変化を示す。HF:H2O(2:98)の中で簡単にエッチング したSi(100)のケースにおいては(第6A図)、酸素の全量は、3つの同
じ加工処理をしたウェーハーについて平均したときは、8.3±1.2×1015 酸素原子/cm2であった。この値は、IBAによって測定した値と一致した。 高解像度の透過型電子顕微鏡(HRTEM)により測定した酸化物の幾何学上の
厚さは1.8nmであった。第6BのようにHF:メタノール(1:9)におい
て単独でエッチングされたSi(100)に関しては、3つの同じ加工処理をし
たウェーハーについて平均したときは、6.3±0.2×1015酸素原子/cm 2 であった。

【0084】 しかし、酸素含量が25%だけ異なってさえ、高解像度の透過型電子顕微鏡(
HRTEM)によって測定された酸化物の幾何学上の厚さは約1.8nmであっ
た。第6Aおよび6Bは、2つのHRTEM像を比較している:第6A図、Si
(100)はHF:H2O(2:98)中で簡単にエッチングし、そして一方に おいて、第6B図は、HF:メタノール(1:9)中で単独でエッチングしたS
i(100)を表わしている。

【0085】 第6A図および第6B図においては、SiO2層120は、シリコン層125 上に酸化物膜として形成された。第6A図には、平均において、酸化物膜におけ
る全ての原子は、格子位置から移っているように見える。しかし、第6B図にお
いては、改良されたRCAできれいにし、次いでHF:メタノール(1:9)中
でエッチングされた後に得られたSiO2膜は、Si(100)で平らな週期的 なインターフェースを示している。HF:H2O(2:98)中でエッチングさ れたSi(100)上に形成された酸化物は、より多くさざ波になったインター
フェースを示している。

【0086】 第6A図および第6B図の2つの膜は、かなり接近している幾何学上の厚さに
もかかわらず、これら2つの膜の間の面積密度の25%の差は、Si(100)
中の酸素挿入に付随する容積の膨張である。この容積膨張は、部分的に、(10
0)平面に明白に直角の四角形のひずみによって、および部分的に、(100)
インターフェースに沿って(100)平面に週期的に“さざ波をたてる”ことに
よって、調節することができる。このデータは、SiO2の異なったインターフ ェース相は、この方法によって形成されることを示している。インターフェース
におけるステップの減少は、以下に示すようにインターフェース欠陥(欠陥)密
度の減少を示している。

【0087】 超薄い、低インターフェース欠陥密度層を製造するために記載された方法は、
少なくともシリコン、酸素および水素を包含する組成物でインターフェース相お
よび誘電体物質層を形成する。ある範囲において、形成された薄い誘電体膜の組
成物および構造を確かめるまたは(確かめ得る)ことは必ずしも必要でない。組
成物のかなり広い範囲は、今もなお、低インターフェース欠陥密度を生じる。イ
ンターフェース相および/または膜は、その物理的特徴を表わすデータによって
、または造られる方法によって、特徴づけることができる。

【0088】 前述から、次の選択は、本発明の超薄い誘電体層を形成する方法の実施におい
て最も有効であると考えられる。脱脂工程21は、80℃に保たれた脱脂用溶液
において10分の浸漬を使用する。脱脂用溶液は、4:1:1 H2O:H22 :NH4OHである。基体は、工程31において、18.3メグオーム抵抗の脱 イオン水ですすぐ。エッチング工程22は、2部の49%HF溶液に対して98
部の水の溶液を使用する。浸漬時間は2分である。再び、工程23において、基
体は、エッチング工程後、18.3メグオーム脱イオン水ですすぐ。第1の酸化
工程24は、4:1:1 H2O:H22:HCl溶液を使用する。基体を溶液 中に10分間浸漬したままにし、そして溶液は80℃に保持する。工程25にお
いて、基体を18.3メグオームの脱イオン水ですすぐ。最後に工程は不動態化
工程26である。使用した溶液は、1:9 HF:メタノールである。溶液は室
温において使用する。この工程の次の工程27でメタノールによりすすぐ。

【0089】 主題の発明を種々な態様と関連して詳細に前述したが、変化および変容は、特
許請求の範囲に定義された本発明の精神および範囲から逸脱することなしに、記
載された態様になされ得ることは理解されるであろう。

【図面の簡単な説明】

【図1】 図1Aは、p型半導体上に付着した理想的SiO2の帯構造及び電荷位置の説 明図である。 図1Bは、p型半導体上に付着した欠陥を含むSiO2の摂動帯構造及び電荷 位置の説明図である。 図1Cは、p型半導体上に付着した欠陥を含むSiO2のフラット・バンド電 圧補償型帯構造及び電荷位置の説明図である。

【図2】 図2は、本発明による誘電層の形成法における工程のフローチャートの説明図
である。

【図3】 図3Aは、イオンビーム分析でのシャドープロセス(影をつける方法)の説明
図である。 図3Bは、イオンビーム分解の間のイオンの衝突(ボンバードメント)からの
最低限の表面損傷及びそれから結果として形成される非配列に起因するチェンネ
ルイールドの増加の説明図である。これと同じ図は、衝突前の部分的に非配列の
表面を表わすこともできる。 図3Cは、イオンビーム分解の間のイオンの衝突(ボンバードメント)からの
高範囲の表面損傷に起因するチェンネルイールドの増加の説明図である。この図
は、衝突前の高度に非配列の表面を表わすこともできる。

【図4】 図4は、イオンビーム分析での酸素面積密度対イオン照射量をプロットした説
明図である。

【図5】 図5Aは、従来技術のトランジスターを示すMOSトランジスター構造の説明
図である。 図5Bは、界面相がゲート酸化物誘電体として機能する本発明の一態様を示す
MOSトランジスター構造の説明図である。 図5Cは、本発明の界面相プラス誘電体超薄膜がゲート酸化物誘電体として機
能するこの発明の一態様を示すMOSトランジスター構造の説明図である。

【図6】 図6Aは、配列されていない従来技術の半導体/誘電体界面を示す電子顕微鏡
写真の説明図である。 図6Bは、本発明の配列されている半導体/誘電体界面を示す電子顕微鏡写真
の説明図である。

【手続補正書】特許協力条約第34条補正の翻訳文提出書

【提出日】平成11年6月28日(1999.6.28)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【外1】 Ge、Ga1-xAlxAs、SixGe(1-x)(Oy1-yn、Si1-x-yGexy
z1-znおよび(Si1-x-yGexy34-x-yから成る群から選ばれた半導
体物質である、請求項2の方法。

【外2】 Ge、Ga1-xAlxAs、SixGe(1-x)(Oy1-yn、Si1-x-yGexy
z1-znおよび(Si1-x-yGexy34-x-yから成る群から選ばれた半導
体物質である、請求項32の物質。

【外3】 Ge、Ga1-xAlxAs、SixGe(1-x)(Oy1-yn、Si1-x-yGexy
z1-znおよび(Si1-x-yGexy34-x-yから成る群から選ばれる、請
求項53の半導体装置。

【外4】 Ge、Ga1-xAlxAs、SixGe(1-x)(Oy1-yn、Si1-x-yGexy
z1-znおよび(Si1-x-yGexy34-x-yから成る群から選ばれた半導
体物質の超薄い酸化物を含む、半導体装置の誘電体層。

【外5】 Ge、Ga1-xAlxAs、SixGe(1-x)(Oy1-yn、Si1-x-yGexy
z1-znおよび(Si1-x-yGexy34-x-yから成る群から選ばれた半導
体の酸化物である、請求項88の組成物。

【外6】 Ge、Ga1-xAlxAs、SixGe(1-x)(Oy1-yn、Si1-x-yGexy
z1-znおよび(Si1-x-yGexy34-x-yから成る群から選ばれる、酸
化された半導体物質のインターフェース相を含む、半導体装置誘電体層。

【外7】 Ge、Ga1-xAlxAs、SixGe(1-x)(Oy1-yn、Si1-x-yGexy
z1-znおよび(Si1-x-yGexy34-x-yから成る群から選ばれた半導
体物質である、請求項123の方法の工程により造られた組成物。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】発明の詳細な説明

【補正方法】変更

【補正内容】

【発明の詳細な説明】

【0001】 本出願は、1997年11月28日出願の出願番号60/067,297の米
国特許仮出願に基づき優先権を主張する。 (発明の分野) 本発明は、基板表面に成長した酸化物に関するものであり、さらに具体的には
半導体表面に成長したエピタキシャル酸化物、および該酸化物と該半導体の間に
形成された界面に関するものである。

【0002】 (発明の背景) 最初の集積回路が論証されて以来、電子産業界の一つの目標は集積回路内の個
々のデバイス密度を増大させることであった。デバイスが小さいほど、デバイス
間の伝導は高速になる。究極的には、より小さいデバイスが作成されて、デバイ
スが一層緻密に収められるようになり、従ってデバイス間の伝送時間を減少して
高速作動を可能にしている。

【0003】 金属酸化物半導体(MOS)技術は、チップ製造の大きな部分に対する基礎を
形成している。典型的なMOSトランジスター技術においては、金属酸化物半導
体ゲートの部分を形成するようにSiO2が成長する。このように形成されたS iO2は通常ゲート酸化物またはゲート酸化物誘電体と呼ばれる。本発明の時点 までは、MOSトランジスターゲート上に成長したSiO2は、シリコン基板と 酸化物層との間の界面において最初の原子層内でほとんど配列(order)し
ていない、非晶質といつも考えられていた。

【0004】 半導体材料がシリコンでないとき、すなわち多元素半導体(例えばSixGe1 -x またはGaAs)またはゲルマニウムの一つであるとき、酸化物の成長には問
題がある。例えば、Si含有多元素半導体は、酸化を受けたとき、表面に酸化ケ
イ素材料を形成する傾向があるが、しかし、酸素と反応して酸化物を形成する反
応によってシリコンが減損するために、酸化ケイ素層の下ではその界面で他の成
分がより優勢になる。この現象が欠陥を作り出し、界面の電気特性を変化させる

【0005】 半導体材料としてのシリコンは、ある種の多元素半導体材料と比較したとき、
欠陥を持っている。しかし、シリコンが、他種半導体またはそれらの酸化物より
も低い界面欠陥密度を有する安定な酸化物誘電層を容易に形成するので、シリコ
ンは他種材料を制して半導体として工業的に優位に使用されている。Si/Si
2の安定性と低界面欠陥密度は、他の半導体を用いて達成できるものよりも優 れた電気特性のトランジスター製造を可能にしている。

【0006】 小寸法のデバイスに対する要望は基本的な問題、すなわちデバイスが3次元的
に小さくなるに従い、誘電層が狭くかつ薄くなり、しかも誘電体として機能しな
ければならないという問題を提起する。シリコンは、特定の要求を満たすために
必要なまたは適合するように調整された最適の物理的および電気的特性、例えば
低界面欠陥密度あるいは高誘電率を常に示すわけではない。より良く適合するよ
うに調整された物理的および電気的特性を有する材料に対する要求は、その他の
問題、すなわち多元素半導体上の誘電層の成長が困難であるという問題を生ずる
。これらの2つの問題は、堆積(ドープされた)シリコン以外の半導体から作成
された小寸法のデバイスが望まれるときには、本質的に克服できない。概念的に
述べれば、一つの解決手段は、多元素半導体上の十分に配列された超薄膜酸化物
、または半導体と誘電層との間の少なくとも1つのよりよく配列された界面のい
ずれかを生成させることである。欠陥発生率がシリコンの場合より高い化学シス
テム中では特に、かつ関連する物理的サイズが原子的寸法に接近するに従い、元
素の分離または相分離を伴うことなく前記のことを遂行するのは、きわめて困難
である。界面または材料中の配列の改良は、全ての場合に界面欠陥密度を改善す
るだろう。より小さいデバイスがより薄い誘電層を必要とするに従い、界面特性
がますます重要になることが認識されるであろう。

【0007】 電子デバイス加工の他の目標は、半導体基板上に下記の異種誘電体または他種
材料を成長させることである。この目標はある種の系では達成可能であるが、一
般的には半導体基板の上に材料が配列された薄膜を成長させることは難しい。

【0008】 図1Aは、エネルギー線図190と共に、半導体デバイス中のゲート構造、構
成要素の通常の相対配置を描写した線図を示す。この線図は、幾つかの重要パラ
メーター、すなわち伝導帯(EC)、固有のフェルミ準位(EF,i)、フェルミ準
位(EF)および価電子帯(EV)に対する相対的エネルギーを説明している。こ
の図において、SiO2(171)は、シリコンとの理想的な界面を表す。この 欠陥が無い界面は、p型半導体177の伝導路175で電子を捕捉しない。エネ
ルギー線図190は、帯が理想的SiO2として水平であることを明快に表して いる。

【0009】 図1Bは、図1Aで説明したもののアレンジを描写している。この場合には、
SiO2179が欠陥をもっている。これらの欠陥が、192に示すように帯を 曲げる原因となる。例えば、SiO2/Si界面に沿う電子181(マイナス記 号で表示)がこれらの欠陥によって捕捉されて、n−チャネル177の伝導性が
減少する。

【0010】 図1Cでは、電圧がゲート構造183に印加される。SiO2/Si界面18 5が欠陥を有するが、印加電圧

【外8】 がSiO2/Si界面185で電子を引き付け、その界面に位置している欠陥を 満たす(電子トラップとも言う)。それ故、余分の伝導電子が妨げられることな
く流れ、さらに帯が水平になる。

【0011】 上で考察したように、界面領域における無秩序な界面層は幾つかの効果をもた
らす。無秩序が界面欠陥密度を増大させ、これが界面における帯の電子構造の変
化、すなわち帯の曲がりを引き起こす。材料の帯は、各構成原子の原子軌道の重
なりが原因となり現れる。欠陥が無い、非分子、三次元固体では、連続帯は固体
全体を横断して延びることができる。その場合、連続帯は材料を横断する連続し
た経路を与えるだろう。図1Aを参照。

【0012】 欠陥の一面にある原子の電子軌道のエネルギーが、他の面にある原子軌道のエ
ネルギーともはや揃わない故、固体内または界面におけるどのような欠陥でも、
例えば転位、あるいは点、線または面的な欠陥でも、帯の連続的性質を破壊する
。このような軌道の相対的エネルギーの不揃いが、重なる軌道に対して異なるエ
ネルギー準位を生むことになる。連続した帯のエネルギー準位は、原子軌道間の
局所的重なりの程度で決まる。欠陥が元素の不純物であるとき、状況は一層複雑
になる。平易に説明すると、不純物原子の軌道が異なるエネルギー準位を占め、
これが電子に帯の外側にエネルギー準位を位置させることになる。原子準位が組
み合わされて帯を形成する挙動のため、転位と不純物欠陥または点、線あるいは
面などのあらゆるタイプの欠陥に対してエネルギー準位の局所的摂動が、上記の
ように、帯の内側または外側のエネルギー準位の局所的摂動となる。余分な、目
立たないエネルギー準位が出現し、これは帯の曲がりとなり得る。図1Bを参照
。帯の曲がりは、これが伝導帯または価電子帯において付加的なエネルギー準位
を与えるために、伝導電子または正孔をトラップできる。印加電位により発生し
伝導を起こさせる電気的な力に加えて、これらのトラップされた電子を移動させ
るように付加的な力を印加して、電子を移動させる故、伝導電子と電気的キャリ
アーがトラップされたと見なされる。

【0013】 ある程度まで、半導体表面の誘電層と半導体自体との間の界面は、欠陥のよう
に作用する。これが伝導帯自体を不連続性にするが、界面は、理想的または完璧
でないならば、半導体材料の伝導帯を混乱させ、それ故、帯の曲がりを起こさせ
る。界面付近の誘電体の欠陥は、半導体の帯を混乱させることもあり得る。界面
での帯の曲がりは、界面直下の半導体材料の領域で伝導電子の流れを干渉する。
半導体から作成したデバイスがより小さくなるに従い、帯の曲がりにより起こる
伝導の干渉は、以下に説明するようにより重要になる。

【0014】 欠陥を含有する材料を半導体として機能させるためには、欠陥が転位、不純物
、または点、線あるいは面的な欠陥に依存するものであるか、または表面上の誘
電層とそれが形成する界面に依存するものであるか否かに無関係に、帯の曲がり
に起因するトラッピングを克服する必要がある。半導体材料では広い範囲におい
て、上記の事柄が、きわめて純粋な高結晶性材料と超清浄な不純物が無い界面を
製作することにより達成される。しかし、これらの方法は、誘電体と半導体材料
との間の界面の固有の欠陥密度により引き起こされる帯の曲がりに対処していな
い。現在では、この界面の帯の曲がりは、フラット・バンド電圧またはバイアス
電圧として知られる電圧を印加することにより克服される。この電圧は、帯を元
のフラットな状態に再調整して、界面領域に存在する如何なるタイプの欠陥によ
り引き起こされる帯の乱れに対しても確実に補償している。半導体材料がトラン
ジスターの一部分であるとき、トランジスターを機能させるために用いるいかな
る制御電圧に加えて、このフラット・バンド電圧を印加しなければならない。図
1Cを参照。それ故、界面でのより不良な電子構造をもつデバイスは、より大き
な必要なバイアス電圧とより高い電力消費を有する。制御電圧に加えてより大き
なバイアス電圧の印加が必要となることは、誘電薄膜に印加される正味電圧を増
大させる。しかし、薄膜が薄いほど、膜が維持できる電圧は低くなる。このよう
に、小寸法のトランジスターでは、この電圧を最小にするかまたは低下させる必
要があり、薄膜酸化物の破壊電圧を超えないようにしなければならない。さらに
、界面におけるより高い欠陥密度は、伝導電子を押さえる状況を作り、それによ
り電子がデバイスを横切る速度を遅くする。理想的な界面構造は、低界面欠陥密
度、低フラット・バンド電圧、及び低固定電荷をもっている。これまで未達成で
あるが、界面領域により引き起こされる帯の曲がりに対する良い解決手段は、半
導体の構造に相応した構造を有する界面を成長させることである。半導体原子上
の原子準位の観点から、界面領域が半導体に似るほど、帯の曲がりは減少する。
界面領域における構造の性質により緩やかな変化を作り出すことは、大きな帯の
曲がりを減少させる。これを達成する他の方法は、通常の酸化物に比較して界面
欠陥密度を減少させた界面を創造することである。換言すれば、バルクの酸化物
相とは無関係に、相応しい酸化物の成長または相応しい界面領域の生成が、界面
欠陥密度およびフラット・バンド電圧などのような続いて生じる電子特性の改良
を生み出す。本明細書と請求の範囲を通じて、「長距離配列する」(long−
range ordering)という用語は、界面相材料と同等な性質の広が
り(増加)または長距離配列の広がり(増加)を包含する。

【0015】 界面欠陥密度を最小にするために、チップが作製される結晶質半導体ウエハー
の表面処理にはかなりの注意が払われてきた。典型的なRCA洗浄は、H2O: H22:NH4OHが4〜5:1:1のような酸化性の塩基性溶液中でのウエハ ー表面の脱脂、と次いでHF溶液によるイオン性洗浄/エッチングより成る。こ
の洗浄方法の使用は、先ず有機性不純物の除去と次いで金属不純物の除去による
界面の質の改良を試みたものである。

【0016】 現に電子業界が経験しているように、小寸法のシリコン・デバイスの使用、特
に多元素半導体材料に対する小デバイスの使用は、形成され得る誘電層の品質に
より厳しい妨げを受ける。また、半導体基板上の異種誘電体の成長も極めて難し
い。必要なものは、Si、SixGe1-x、GaAs、Si1-x-yGexy

【外9】 Ge、SixGe(1-x)(Oy1-yn、Si1-x-yGexy(Oz1-znおよび (Si1-x-yGexy34-x-y、及びGaAlAsのような半導体表面で、よ り配列した誘電層および他の材料層を成長させる方法である。もう一つの必要な
ものは、半導体基板表面に、CaF2、BaF2、SrTiO3、Pb(Zr,T i)O3、BaTiO3、Zr(Ca)O2、Zr(Y)O2、LiNbO3、(L iNbO3,SrTiO3)、(Zr−Ca)O2、Zr(Y)O2)、GaAs、
Ga23、As25、CdTe、InP、ZnSe、ZnS、HgCdTe、G
aSb、InSb、イットリウム・バリウム・銅酸化物、ランタン・ストロンチ
ウム・銅酸化物およびバリウム・ユーロピウム・銅酸化物のような異種誘電体お
よび他の材料を成長させ、同時に重なり層から該基板を実質的に偏析させる方法
である。

【0017】 (発明の概要) 本発明によれば、基板表面上に誘電材料(dielectric mater
ial)の超薄膜を作成する方法は、基板上に清浄な原子的に平滑な(平面の)
表面を作成し、同時に、自然に生成したまたは生成させられた全ての表面層が従
来の酸化物におけるよりも、より配列するように表面の化学反応性を低め、基板
表面と成長層との間に高品質界面を形成する工程を含んでいる。一つの実施形態
は、基板表面を脱脂し、基板表面から全ての自然発生の酸化物をエッチングし、
基板表面を再酸化させ、かつエッチングして基板表面を不動態化する工程を含ん
でいる。場合により、最終の酸化工程が採用されてもよい。本発明は、低欠陥密
度をもつ界面表面相を作成すること、と場合によりその上部に、従来法により成
長させたまたは配列させた酸化層を作成することから成り立っている。

【0018】 また、本発明は、上記の方法を用いて作成した界面相および/または誘電材料
、上記の方法を用いて作成した誘電体を有する半導体デバイス、及びそのように
作成した内容をもつ誘電体組成物を含んでいる。

【0019】 本発明によれば、発明の方法の実施形態では、基板が、原子レベルで極めて平
滑になる(業界で通常の10〜20Å当たり1原子ステップに対し、100〜2
00Å直線距離当たり1表面原子ステップ)ように(機械的にまたは化学的に)
調製され、同時に事実上全ての基板(元素または合金状の)上に存在する自然発
生の酸化物コーテイングを実質的に除去し、ほとんどの有機のおよび金属の不純
物を除去し、その後、基板表面を超薄膜の酸化物ベースの誘電体または他の表面
コーテイングを用いコーテイングして、自然発生の酸化物または他の酸素含有表
面種の再成長を著しく遅らせる。得られた緩慢な薄膜成長と究極の平滑基板表面
が相互依存的に組み合わさり、重なった誘電薄膜をもつ界面相を形成する。この
誘電薄膜は誘電品質の点では工業的に作製される最良の誘電薄膜に比肩するかま
たはより優れており、しかも極めて薄く、かつ多くの主要な半導体群の基板上で
成長可能である。

【0020】 このように形成された誘電層は0.5〜10nmの薄さであってもよい。本方
法は、予備的な脱脂工程を含んでもよい。エッチング工程は平滑性の提供と酸化
物および不純物の除去を行うことができる。最初の酸化工程と不動態化工程は、
超薄膜酸化物ベースのコーテイングまたは界面相を供給することができる。場合
により、最終の酸化工程が採用できる。超薄膜誘電体達成のために、主要な条件
の一つは、原子レベルで卓抜して平滑な基板表面から開始することである。ひと
たび基板表面を平滑に加工し、不動態化すると、よく知られた酸化手段において
、平滑化と不動態化工程が緩慢な酸化層の成長を促進するので、ほとんど全ての
よく知られた酸化手段により、界面相の上に高品質の誘電層を生成できる。事実
、表面を適切に平滑化し、清浄化するならば、不動態化工程自体がミクロ電子工
学デバイスでの使用に適した界面相を生み出すであろう。前不動態化工程と呼ば
れる、脱脂、エッチングおよび一次酸化工程は、原子レベルで平滑な清浄な表面
または平滑さが従来法に比較して改良された表面を作り出す。これが、より低い
界面欠陥密度を有する界面相を生む。

【0021】 より厚い誘電層の形成を所望するとき、最終酸化工程が採用される。従来の酸
化物に比較して一層よく配列されより低い界面欠陥密度を有する界面相を形成さ
せる上で表面形成が重要なファクターであると思われる故、より厚い層が求めら
れるときにも、従来の表面形成手段がなお必要である。表面を平滑にすることに
より、この表面形成が、従来の酸化物に比較してある程度高秩序に配列した低界
面欠陥密度を有する界面に対する適切な基礎になる。この界面相が、厚みの増し
た適切な酸化層の成長を促すことができる。

【0022】 シリコン含有基板の場合、最終酸化工程を採用しないときには、本発明により
作成される表面は、化学量論的には不確かであるが、少なくともシリコン、酸素
及び水素を含有する界面相を含んでいる。最終酸化工程を使用するときには、表
面は実質的にSiO2である。最終酸化工程は、SiO2の重なり層直下に埋設さ
れた界面相を生む。しかし、SiO2層と基板との間の界面相はシリコン、酸素 および水素を含むと考えられている。シリコン含有基板とSiO2の原子構造は 類似していないので、この界面層の構造は、シリコン含有基板の一面とSiO2 の他方の面を実質的に融合させて、シリコン含有基板の構造とSiO2の構造と の間を架橋しなければならない。シリコンとSiO2の間で転位を行うとき、常 に空の酸素とシリコン原子価結合がすぐに存在する。本発明の方法では、水素成
分は界面において、空のシリコンまたは酸素の原子価結合を満たすように作用す
る。さらに、赤外分光分析とイオンビーム分析の両方は、界面にシリコン、酸素
および水素の存在を示す。この界面相の現実の結合形態は、シリコン水素化物の
吸収を含まない赤外分光特性を有している。

【0023】 1または2原子層〜20nmの間の誘電膜が、基板、特にSi(100)の表
面上に成長した。最も薄い膜は、不動態化(すなわち、酸素ガスに単純暴露)後
に室温で周囲の空気に暴露するか、または不動態化溶液中で、または低酸素流と
高窒素流下で高温の炉中で、あるいはシリコンの酸化温度以下である850°C
以下の温度で成長する。不動態化は、酸化物生成の速度を落とし、高品質界面相
が生成する。全てのよく知られた工業的酸化工程は、高速熱酸化、炉内酸化、高
圧酸化および室温酸化を含み、本発明の実施に際して、最終酸化工程として機能
する。本発明の上記およびさらなる利点は、以下の好適な実施形態の詳細な説明
と添付の図面を参照することにより、一層よく理解されるであろう。

【0024】 (詳細な説明) (基板) 本明細書では、用語「半導体」は、本質的に良導体でない材料であって、かつ
、ドープされて半導体として機能し(すなわち、バンドギャップが約10eV未
満)、かつ化学的に或いはそれ以外で本発明の方法と相容れる、小さいが十分な
バンドギャップを有する全ての材料を意味している。

【0025】 本発明に使用できる適切な半導体基板は、すべてのIV族元素とIV、IV−
IV、及びIV−IV−IV多元素物質、例えばSi、Ge、SixGe1-x、S
1-x-yGexy、Gex(1-x)などを含む。Geが基板であるとき、酸化物の 溶解性が下記に開示する標準的方法の使用を排除する可能性があるが、Ge表面
の不動態化と共に極めて平滑な表面を作成する広範な方法が超薄膜誘電体を作り
出すであろう。III−V半導体、例えばGaAs、AlNなどは、高い移動度
とバンドギャップの変調し易さから、基板材料として有用であると期待されてい
る。窒化物含有半導体、例えばSi34または

【外10】 も基板として機能するであろう。シリコンおよびその他のIV族、IV−IV及
びIV−IV−IV材料上の誘電体、例えば窒化物およびオキシ窒化物はこの方
法の恩恵を受けることができる。この材料は、両者共に、使用する溶液に対して
安定であり、水素源に暴露したときに不動態化した水素ベース層を形成できる。
また、この材料はフッ化水素酸(HF)でエッチングすることもできる。また、
II−VI半導体(ZnSまたはZnSe)も、極めて平滑な表面の生成、と表
面の緩慢な誘電体成長の利点がある。

【0026】 (表面の作成) 本発明の方法の工程を図2に例示する。通常、全てのすすぎ工程は、水または
特殊な場合には他の溶媒を使用してもよく、それらは、N2を用いてパージング または泡立てにより攪拌または脱酸素化されていてもよい。

【0027】 本方法の最初の工程21は脱脂工程である。本工程は基板表面から緩んだ汚染
物質を洗浄する。また、この工程は基板表面上の全ての有機不純物をも完全に取
り除くので、脱脂という用語で表している。脱脂溶液の組成は、酸化性の強塩基
である。好適な脱脂溶液は、容量で計量して4部のH2O、1部の25〜35% H22溶液及び1部の濃NH4OH溶液を含む。しかし、種々の脱脂溶液が使用 できる。酸化剤と塩基は、高純度かつ無金属成分のものであるべきである。成功
した実験例では、脱脂溶液中のH2O源は、18.3メグオーム固有抵抗の高純 度DIH2Oであった。H22とNH4OH溶液は、ppb級の純度であり、クラ
ス10のクリーン・ルーム適性と証明された。本発明は、80°Cに保たれた脱 脂溶液を用いて実施した。基板を脱脂溶液中に約10分間保持した。その後、基
板を図2の31に示したDIH2O中で約5分間すすいだ。すすぎ工程31,2 3と25で用いたDIH2Oは、N2ガスを用いたパージにより脱酸素した。

【0028】 図2の22に示すように、次工程はエッチングである。また、この工程は、表
面の自然発生酸化物中に埋もれたイオン化不純物、または表面に存在するイオン
化不純物を除去するので、イオン性洗浄として知られている。この工程は、基板
表面から全ての酸化物を除去する故に洗浄工程として機能し、表面酸化物層を溶
解又はエッチングすることにより、表面を元素(または多元素)性の非酸化基板
にする。表面酸化物を溶解しかつイオン性不純物を溶媒和できる全ての溶液が、
エッチング工程22用として適切に使用されよう。エッチング後、基板を18.
3メグオームの固有抵抗を有する脱イオン水を用いて再度洗浄する(23)。

【0029】 エッチングに有効に使用される溶液は、容量で計量して98部の水と2部の4
9%フッ化水素酸溶液との混合物であった。基板を、このエッチング溶液から取
り出したときに基板が水で濡れなくなるまで、エッチング溶液に浸漬した。換言
すれば、全ての酸化物層が除かれたとき、水は基板の表面に付着できなくなるだ
ろう(すなわち、表面が疎水性になる)。通常、前記の代表的エッチング溶液で
は、この時間は約1〜2分である。エッチング溶液への必要な浸漬時間は、エッ
チング溶液の本来の性質と濃度に依存している。

【0030】 次工程24は、本明細書では「一次」酸化工程と呼ぶ再酸化である。この工程
は基板表面を酸化する。また、この工程はイオン性不純物をさらに減少させるこ
とに役立つ。基板表面に残された全ての不純物は、この工程の間に再成長する酸
化物層中にトラップされる。処理時間と溶液温度を適切に選択することにより基
板表面を酸化できる全ての溶液が、本発明に使用できる。

【0031】 本発明の実施において、4部のH2O、1部の25〜35%のH22溶液及び 1部の濃HCl溶液から成る溶液を用いた。試薬はppb級の純度であり、クラ
ス10のクリーンルームの用途として保証されていた。溶液を温度調節ウオータ
ーバス中で80°Cに維持した。基板をこの酸化溶液に約10分間浸漬した。

【0032】 この工程の目標はエッチングされた表面を再酸化することである。それゆえ、
本発明実施の時間と温度は重要でない。酸化溶液が如何なる広範囲な濃度で調製
され、如何なる広範囲な温度かつ同様に種々の長さの時間に加熱されたとしても
、新鮮な酸化物層が基板表面に成長しさえすれば、本発明の実施は同様に有効で
あると考えられる。酸化物は、全ての熱酸化法、例えば加熱炉酸化により成長可
能である。また、上記のように、本工程に続いて脱イオン水中ですすぎを行い、
これを25に示した。

【0033】 工程26は不動態化工程である。本発明の一実施形態では、本工程は、基板表
面上に界面相または最終誘電体形成の最終工程である。本発明の他の実施形態で
は、不動態化工程に続いて二次酸化を行い、本明細書ではこの二次酸化を「最終
」酸化工程と呼ぶ。

【0034】 不動態化工程26は、新たに成長した酸化物層を取り除き、かつ基板表面のダ
ングリング結合(ボンド)または空の化学原子価結合を水素、酸素、またはSi
に結合した水素と酸素を含む混合物で満たす。この工程で成長した層は、基板表
面上のさらなる酸化物の生成速度を遅らせることが可能である。しかし、Si−
O結合の形成は、妨げられず、不動態化溶液中で起きるかもしれない。究極的に
は、この目標は、この工程で酸化物の形成を妨げることではなく、低界面欠陥密
度をもった、配列したまたは部分的に配列した界面相または誘電体を成長させる
ことである(たとえ酸素がたまたま全く含まれなくとも)。おそらく不動態化溶
液中で生成し、不動態化溶液から取り除く際に生成している界面相または誘電体
は、このような層である。また、この層は不動態化層と呼ぶことができる。さら
に、上記工程を用いて一度加工した基板表面は、追加の酸化工程を通してより厚
い酸化物層の成長を可能にした基盤を供給すると共に、低界面欠陥密度を保ち、
かつ界面の配列度を保つ。

【0035】 除去容易で、適切なエッチング剤と溶液を形成し得る全ての極性溶媒が、本工
程で機能するだろう。不動態化溶液に用いる溶媒は、エッチング剤と溶液を形成
し得るものであれば、水、非アルコール性溶媒またはアルコール性溶媒でもよい
。好適な実施形態では、不動態化溶液はアルコールと49%HF溶液またはH2 Oと49%HF溶液から調製できる。十分に低蒸発性の単一アルコールは、容易
に除去できかつエッチング剤と溶液を形成できるのであれば、全て不動態化溶液
のアルコール部分として機能するであろう。例えば、メタノール、エタノール、
1−プロパノール、2−プロパノール、1−ブタノール、および2−ブタノール
は、全て本発明で機能すると期待できる。不動態化処理時間は、先行する酸化工
程で形成された酸化物層を完全に除去するような、充分に長い時間を選択すべき
である。実際に、この時間は約1/2〜5分である。不動態化溶液の温度はさま
ざまである。高温度がアルコールとフッ化水素酸をガスとして失う原因を作るこ
とに留意すべきである。本発明の実施に際し、不動態化溶液は室温で用いた。不
動態化工程の後、脱イオン水または不動態化工程の溶媒或いは他の適切な溶媒中
で基板のすすぎ27を行う。

【0036】 不動態化工程26とリンス27の後に、場合により、最終酸化工程28を採用
できる。全ての知られた酸化工程が、本最終酸化工程を満足に遂行することが期
待される。半導体加工産業で通常用いる酸化方法は、厚い酸化膜の成長に特に有
効である。これらは、高速熱酸化、炉内酸化、高圧酸化および室温酸化を含んで
いる。

【0037】 半導体チップ製造において金属不純物と汚染物質が収率を低下させるので、実
際に成功している方法では、金属非含有試薬が使用された。それにも拘わらず、
本発明は、金属含有酸化薬剤、塩基または中和剤を用いて実施できる。

【0038】 説明した方法は、広範囲な薬剤純度、溶液温度、処理およびすすぎ時間の下で
機能するだろう。脱脂処理時間だけは、充分に長くして全ての有機性表面汚染物
質を完全除去すべきである。脱脂溶液の温度は、溶媒が液状を維持できる温度で
あればよい。低純度薬剤は、続くチップ製造で低収率の原因になるが、全体とし
て薄膜の全体の(バルクの)品質を落とすことはない。低純度薬剤は、潜在的に
膜の局所的品質問題を起こすが、基板を完全にすすぐ工程を採るならば、このよ
うな薬剤は使用できる。少なくとも、所望する最終製品がその膜中に高レベルの
不純物を許容できるならば、低純度薬剤を使用してもよい。一方、純度を高める
と、界面欠陥密度が減少して、界面品質を改善できる。

【0039】 本発明の一観点に従えば、極めて高感度を得るために、独特な条件の組合せを
行ったイオンビーム分析(IBA)により、0.1単分子層より良い精度で、酸
素、炭素および水素による基板被覆の測定技術を採用している。IBAを実施す
る間、シグナル/ノイズ比を300倍まで改良するために、イオン・チャネリン
グと酸素核共鳴を3.05MeV(16O(α、α)16O)で組み合わせる。加え
て、回転ランダム・スペクトルから測定した酸素の総量とチャネリングにより測
定した配列していない酸素の正味量を比較して、結晶配列の直接測定が始めて可
能になった。この方法論により、薄膜酸化物上の巨視的領域を覆うかなりの配列
が観察された。水素被覆の測定に直接電気反動探知(Direct Elect
ric Recoil Detection)を用いた。

【0040】 チャネリング測定は、イオン・ビームを基板表面の特定方向またはベクトルに
沿って導くことにより行われる。酸化物表面層の酸素原子は、適切な方向または
ベクトルを選択するとき、下にある酸素原子に影を作る。完全に配列された酸化
物では、この測定は、表面酸素、及び、表面に直ぐ接した領域にある影を作った
酸素原子の部分を検知できる。表面酸素原子の影はシャドー・コーンと呼ばれる
。表面からさらに下の酸素原子が測定する酸素に関与する量は、その深度に依存
する。酸素原子が深いほど、検知シグナルに関与する酸素原子は減少し、ついに
は酸素原子がもはや全く関与しなくなる深度に達する。この固体の内部よりも深
い酸素原子が表面により近い酸素原子のシャドー・コーン内にあるゆえ、深度関
連の減少が若干起き、シャドー・コーンの断面が深度と共に増加し幅広い影を与
える。図3Aでは、グレー領域101は、前記のように表面原子103の影を表
す。影の中の原子は、どの部分も、チャネリング中の測定シグナルに関与しない
。例えば、原子105は影101内にあり、観察できないであろう。表面付近に
位置する酸素原子に加えて、配列していない酸素も検知される。イオン・ビーム
を特定ベクトルに沿って導くとき、結晶学的に表面酸素の下にある原子は、影が
できるので検知されないであろう。結晶学的な位置から追い出された原子107
は、しまの線で表してある。これらの原子は影になっていないか、或いは結晶学
的に位置した原子105のように完全な影にはならない。チャネリング測定は配
列した表面原子及び配列されないバルク(全体)の一部を測定する一方で、本明
細書でのIBAに関連して「配列していない原子」という用語の使用は、配列し
ていないバルク原子および配列した表面原子を含むチャネリング測定で得られた
数値を包含する。チャネル酸素と、チャネリング・ベクトルの周りにサンプルを
回転して測定した全酸素とを比較することは、配列していない酸素量に比例する
値を生む。この比率は、もし両酸化物が同一構造を有しかつチャネリング・ベク
トルが同一であるならば、他の酸化物と比較できる。チャネル酸素と本測定の総
酸素との比率が低いほど、構造内の酸素原子の平均配列は高くなる。

【0041】 Siの4He2+に対する原子番号比(7:1)に比較して、酸素の4He2+に対
する低原子番号比(4:1)のために、酸素原子は、イオン−ビームα粒子(4 He2+)が膜(film)上に衝突する時の測定の間にそれらの最初の場所から
置き換えられてくる。第3A図と第3B図との間の比較は、いくらかの衝突後に
おけるシャドウ部分の外部のより多い原子を示す。結局、十分な衝突後は、順序
は大いに減少される。第3C図参照。順序の減少に伴ってシャドウ部分の外部の
原子の数は増加し、それ故にチャンネリングイールド(channeling
yield)は増加する。酸素およびシリコンのイールドは、分析のために使用
された一定の4He2+用量のためだけでなく、連続用量の関数として、一定の測 定のための十分なスタティックス(statics)を蓄積するのに必要な用量
の10〜50倍の範囲において、測定された。測定された酸素イールド対4He2 + 用量は損傷曲線(damage curve)と称される。第4図参照。

【0042】 結果的に原子置換を生じる構造損傷は、チャンネリングイールドが4He2+の 用量(照射量)で増加するのでチャンネリングの方向において観察される。しか
し、ランダムのイールドは影響されない。回転しているランダムスペクトルを介
して測定されたランダムイールドは、分析中に、酸素がデポジット(depos
it)されるかまたはスパッター(sputter way)されるかによる。
しかし、定常、または多くの場合、今日まで常に、損傷曲線における酸素のため
の僅かに減少するランダムイールドが見出され、同時に、酸化物が非常に薄い場
合におけるチャンネリングイールドは増加している。形成されたインターフェー
ス相、酸化物または不動態の層が薄くなるほど、損傷の影響がより多く表明され
る。これらの結果の組み合わせはあらゆるあいまいさを除き、酸素原子は、分析
用プローブ(analyzing probe)によって置換され、そしてチャ
ンネリングイールドは、酸化物の厚さの増加に起因するとは考えることはできな
い。なぜなら、酸素の全量は、安定であるかまたは減少するかのいずれかである
からである。

【0043】 第4図は、チャンネリングイールド対用量(入射4He2+粒子の数)の例示的 プロットを示す。前述したように、4He2+粒子と酸素との原子塊間の類似性は 、表面の順序ある性質の分裂の適正量を生じる。ゼロ(zero)用量に外挿す
ることによって、未衝撃表面の順序の程度を得ることができる。それ故、チャン
ネリングイールドおよびランダムイールドは、分析前の最初の酸素イールドに相
応する酸素イールド軸で損傷曲線を区切るものとして常に測定される。この曲線
は、原子置換の数が低用量におけるイオン用量で直線状にスケール(scale
)されることがよく知られているように線状である。また、この手順は、それが
大セットのIBA測定に基づいているので、測定された酸素イールドの不確実性
を減少させる利点を有している。酸素被覆面積(oxygen coverag
e)における典型的な誤差は、チャンネリングのためには2.0×1014原子/
cm2であり、かつ個々の回転ランダムスペクトルにおける低SN比(sign al−to−noise)のために、回転ランダム測定(7.3×1014原子/
cm2)を介して測定された被覆面積のためにはより高い。

【0044】 χとして示される標準チャンネリングイールドは、チャンネリングイールドの
ランダムイールドに対する比であり、そしてお互いの酸素の整列の程度でスケー
ルされる。分析中に損傷が増加するので、原子を結晶格子の内部に再配置するこ
とができ、従ってこれらの原子の検出が強化される。次いで、χは、角度走査中
に観察されるように、1以下から1以上に増加することができる。損傷曲線にお
いては、これは、チャンネリングイールドが最初は常に最低(χ<1)が増加し
、そしてある場合には、ランダムイールド以上の値(χ>1)に達するときに見
られる。

【0045】 マディソン(Madison)、ウィスコンシン(Wisconsin)のニ
コレット インスツルメント コーポレーション(Nicolet Instr
ument Corporation)から販売されているニコレット型800
IRスペクトロメーター(Nicolet Model 800 IR Spe
ctrometer)を使用し、減衰全反射法でフーリエ変換赤外線スペクトロ
メトリー(FTIR−ATR)を行なった。FTIR−ATRのために使用され
たマディソン、ウィスコンシンのパイケ テクノロジー(PIKE Techn
ologies)によって設計され製造された付属品には、ウェーハー(waf
ers)を切断することなしに、直径100〜200mmの範囲の全Siウェー
ハーまたは複合反射要素を生じるように加工されている全Siウェーハーが確保
されている。付属品は、良好な光学的接触、再生可能なクランプ圧、適用される
圧力で減少する波動、ウェーハーを曲げること、および装置内の微粒子を提供し
ている。実験にはπ−偏光放射(π−polarized radiation
)および4cm-1分解能が使用される。60°Ge ATR(減衰全反射(At
tenuated Total Reflection))要素をもつπ−偏光
放射を使用することにより、表面に直角な成分が優先的に励起される。π−分極
(π−polarization)を用いて得られた強度の強化は、だいたい、
未偏光の放射より2.4大きいファクターであり、256走査は、より高いSN
比を達成するためのシグナルの平均であった。試料は、21(例えば、4:1:
1 H2O:H22:NH4OH)のために記載されたように造った溶液中で化学
的に酸化されたウェーハーに対して参照されている。スペクトル分析は、マディ
ソン、ウィスコンシンのニコレット インスツルメント コーポレーションのオ
ムニックソフトウェア(Omnic software)を使用して行なった。
Ge結晶は、時間をかけると汚染されまたは損害をうけたりし、再生可能な接触
をつくることが難しいので、最良の比較は、同日で行なったFTIRで得られる
。これは、同じピークが、従来のFTIR測定において見られるよりもより広い
範囲内に落ちる毎日起こる吸収の原因となった(そして常に原因となる)。測定
はウェーハーの直径を横切って平均した。これらの測定のために、FTIRは化
学的処理の24時間以内に記録した。

【0046】インターフェース相/SiO2過形成 本明細書に開示された方法は、初めに、非常に薄い領域であってその領域の上
に薄い膜の誘電体を成長させることができる前記薄い領域を形成させる。この領
域はインターフェース相(interface phase)と称される。その
表面の薄さのゆえに、インターフェース相に特徴を与えることは難しいが、FT
IRは、Si−H結合の証拠を示さない。インターフェース相上に成長させる誘
電性のオーバーレイヤー(overlayer)は、インターフェース相の相か
ら分離している相であると考えられる。なぜなら、2つの相は異なった原子密度
を有しているからである。

【0047】 SiO2は多様な性質をもつ物質(同じ化学量論をもつ多数の相)であること が知られているために、同様に、インターフェース相およびその上に成長した超
薄いSiO2は、多様な性質をもつと考えられている。相が変化するように、物 質の密度および他の機械的性質も同様に変化する。超薄いSiO2の相およびイ ンターフェース相についての調節は、密度の調節そして結果的には相内の原子の
位置の調節と解釈される。結局、この調節の測定は、機械的性質(例えば、応力
およびねじれ(warping))、光学的性質(例えば、屈折率)および電気
的性質(例えば、誘電率)の選択を可能にする。これらの性質および他の性質を
調節する能力は、超薄い装置のためのすばらしい含蓄をもっている。例えば、装
置がより小さくなるような誘電率を増加させることの主要な重要さは、前述で論
じられた。機械的性質の変化は、インターフェースの欠点である密度の改良を招
くことができ、改良は、相が整理されていなくてさえ観察され、機械的性質(可
塑性および弾性)の変化は、ある場所の応力を減少しそして欠陥の発生を減少さ
せることが示される。

【0048】 インターフェース相は、多くの役割に役立ち、それらの中には、誘電体として
、種子層として、およびバリヤーとしての機能がある。誘電体としての機能は論
じられた。相が種子層として作用するとき、それは、オーバーレイヤーの原子を
、基体の原子配列を考えることなしにそれら自体を配列することを可能にするこ
とによってそうすることである。

【0049】 インターフェース相はバリヤー(barrier)として作用する。インター
フェース層を形成したとき、それは、あらゆるヘテロ誘電体または表面上に付着
した他の物質から下の半導体を隔離する。この隔離は、基体とオーバーレイヤー
との間の反応を防ぎ、それにより基体と付着したオーバーレイヤーとの間の交差
した汚染が防止される。半導体基体には、Si、SixGe1-x、GaAs、Si 1-x-y Gexy

【外11】 Ge、SixGe(1-x)(Oy1-yn、Si1-x-yGexy(Oz1-znおよび (Si1-x-yGexy34-x-y、及びGaAlAsが含まれる。有用なヘテロ 誘電体にはCaF2、BaF2、SrTiO3、Pb(ZrTi)O3、BaTiO 3 、Zr(Ca)O2、Zr(Y)O2、LiNbO3、(LiNbO3,SrTi O3)、(Zr−Ca)O2、Zr(Y)O2)、GaAs、Ga23、As25 、CdTe、InP、ZnSe、ZnS、HgCdTe、GaSb、InSb、
イットリウムバリウム銅オキサイド、ランタンストロンチウム銅オキサイド、お
よびバリウムユーロピウム銅オキサイドが含まれる。

【0050】 インターフェース相上に形成されるSiO2ベース相は、少なくとも3個の数 である。相は、SiO2に関するそれらの密度に基づいて分類される。タイプA の超薄いSiO2(配列されているかまたはされていない)は、SiO2に類似の
密度を有する。タイプBの超薄いSiO2は(配列されているかまたはされてい ない)は、SiO2より低い25〜30%までの密度を有する。タイプCの超薄 いSiO2(再び配列されているかまたはいない)は、SiO2より大きい密度を
有する。それ故、本明細書の中で論じられている薄膜誘電体は、SiO2が選ば れた誘電体であるときに、少なくとも3つの層の1つである。

【0051】 これらの超薄いSiO2相のあらゆる組合せ物は、インタフェース欠陥密度に おける減少を生じる。用語あらゆる組合せ物は、混合した相、例えば、A1-xx 、A1-x-yxy、A1-xx、等、を含んでいる。インターフェース欠陥密度の 改良は、純粋なA,B,又はC超薄いSiO2相が成育したときに、より大きく なることが予想される。

【0052】 インターフェースの特質を評価するための測定技術の状態には、酸化物、搬送
寿命、およびキャパシタンス(capacitance)における捕捉電荷の測
定が含まれる。Si基体上のSiO2に典型的に見られる技術値の状態は、後述 で列挙される。酸化物層は約33Åの厚さでありそしてこれらの測定は厚さによ
っていることに注目されたい。見られる捕捉電荷は、商業的には、8〜20×1
10電子/cm2である。本発明方法によって造られた誘電体に見られる値は、 より薄い膜上で測定したとき、4〜6.5×1010電子/cm2の範囲である。 これは、商業的に実施されるのと同じ良好さの少なくとも2回の平均であるイン
ターフェース相およびオーバーレイ誘電体のための捕捉電荷の値と言い換えられ
る。本発明の膜における電荷搬送のための搬送寿命は、従来方法で造られた酸化
物より1.5〜2倍以上良好である。キャパシタンスを測定すると、膜が10〜
30%薄くなるとキャパシタンスは約10〜30%高くなる。キャパシタンスの
測定は、誘電率と直接相関関係がある。キャパシタンス値が高くなるほど、誘電
体の特質は高くなる。より薄い膜は、誘電体が有意に高い特質の誘電体でないな
らば、より高いキャパシタンスを生じさせるべきではない。

【0053】 前述で記載した値は、本発明の超薄い誘電体が商業上で使用されている誘電体
よりも有意な良好さを果していることを示している。この改良は、配列が本発明
のためのインターフェースを越えて観察されなくてさえ、観察される。より良く
配列された誘電体膜は、前述の値よりまさるであろう。

【0054】装置の製造 本発明方法は、トランジスター、ダイオード、キャパシター、レジスター、メ
モリー、および電荷結合素子を包含する種々な異なる半導体装置を造るために使
用することができる。本発明方法を使用して造られるトランジスターを例示する

【0055】 第5A図において、電界効果トランジスター50は、ソース(source)
52、ゲート(gate)54、およびドレーン(drain)66を有してい
る。これらの部分の全ては、電極金属から造られ、当業界においてよく知られて
いる。領域58および62は、それぞれ、n型およびp型の半導体物質である。
層70は、誘電体物質である。誘電体物質層72は、ゲート−酸化物誘電体を形
成する標準MOSFETの部分である。それは当技術界において知られている。
第5B図において、超薄いゲート−酸化物誘電体74は、本発明方法において形
成された誘電体層である。この膜は0.5nmと同程度の薄さである。第5C図
において、厚いゲート−酸化物76は、前述した最後の酸化工程を包含する本発
明によって形成された誘電体層である。インタフェース層78は、ゲート−酸化
物の厚さが最後の酸化において増加した後は、低いインターフェース欠陥密度で
高度に配列している。

【0056】 集積回路トランジスターの製造方法は当業界においてよく知られている。これ
らの方法は、装置の性質によって種々な構成において誘電体物質の層を使用する
。開示した方法を使用してこれらの誘電体層を形成することができる。

【0057】実施例 以下に列挙する実施例のそれぞれに共通な手順を最初に記載する。その記載に
続いて、列挙された各実施例を、適切な観察データと共にその実験を特に詳細に
記載した。

【0058】 半導体の試験体をクラス100の無塵室内においてポリプロピレンから構成さ
れた化学層流フード内で造った。無塵室は試料の汚染を最小にする。特にことわ
りがなければ、試薬は10億分の1部(ppb)グレードの化学薬品であり、か
つクラス10の無塵室に適当であるとして分類した。シリコン上の実験は、10
〜14オーム・cmの抵抗を有するホウ素をドープしたシリコン(100)ウェ
ーハーを使用した。次の2つのタイプのシリコン試験体を使用した:1)1×1
インチの試験片および2)100mmウェーハー。1×1インチの試験片は、無
塵室内に位置したクラス100の層流フードの中でダイヤモンド製けがき針(d
iamond scribe)を使用してウェーハーから手で切断した。これら
をポリテトラフルオロエチレン(PTFE)担体の中で化学的処理の間に移した
。プロセスの各工程において、試料は特性化のためのPTFEの中に貯えた。1
×1インチの試験片はIBA用に使用した。

【0059】 最初に試験体を80℃において10分間脱脂用溶液で処理した。この溶液をホ
ウケイ酸塩ガラス容器の中において80℃に保持した。この容器は、水を満たし
たポリビニルブタジェンのタンク中に前記ガラス容器を置くことによって加熱し
た。水は、浸漬したヒーターによって加熱し、その熱を調節した。脱脂用溶液は
、H2O:H22:NH4OHの4:1:1容量部を有していた。脱脂用溶液に浸
漬後、試験体を18.3メグオーム抵抗のDI水中で5分間すすぎ、そしてN2 で乾燥した。

【0060】 水ですすいだ後、試験体を、各実施例のために後述で特定した時間、エッチン
グ液(etching solution)の中に浸漬した。エッチング液は室
温に保ち、49%HF溶液およびH2Oを2:98、HF溶液:H2Oの比におい
て混合することにより造った。エッチング液に続いて、試験体を18.3メグオ
ーム抵抗のDI H2O中で5分間再びすすぎ、そしてN2で乾燥した。

【0061】 エッチング工程に続いて、第1の酸化工程において、各試験体を、脱脂に関し
て前述したタイプと同じタイプの水浴を使用して、80℃に保持された溶液中で
10分間酸化した。この酸化溶液は、4:1:1 H2O:25〜40%H22 :25〜40%HCl溶液として造った。酸化工程後、試験体をDI H2O中 で再びすすぎ、そしてN2で乾燥した。次いで、プロセスは、不動態化工程を含 んでいる。別の方法で特定されなければ、前述の諸工程を後述の実施例のそれぞ
れは繰返した。いくらかの試験体のために、不動態化工程は手順をやめた。一般
的に、全てのすすぎ工程において、溶媒が水または他の溶媒であろうとなかろう
と、溶媒はN2ガスをパージすることによって脱酸素した。

【0062】 比較例として、1:99 HF:H2Oの溶液中でエッチングしたシリコン( 100)試験片をIBAにより分析した。酸素の全量は8.3±1.2×1015 酸素原子/cm2であった。<111>ディレクション(direction) において測定した酸素は、3.9±0.32×1015の測定値であった。それ故
、このケースにおける平均の未チャンネルドフラクション(unchannel
ed fraction)は約半分:0.47±0.05である。エッチングよ
りほかには、この実施例は、論じられた不動態化タイプの浸漬工程の前に予め不
動態化工程を使用していない。

【0063】 他の比較例として、1:9 HF:メタノールの溶液中でエッチングしたシリ
コン(100)は、6.3±0.2×1015酸素原子/cm2の全酸素付着量で あった。<111>ディレクションは4.2±0.6×1015酸素原子/cm2 を生じた。平均の未チャンネルドフラクションは、高さ0.68±0.14であ
った。それ故、配列は、水中よりもむしろアルコール中の孤立した不動態化工程
を使用したときは、いっそうより低くかつより貧弱であった。再び、エッチング
よりほかには、この実施例は、不動態化タイプの浸漬工程の前に予め不動態化工
程を使用していない。

【0064】 いくつかの効力のある実施例が、表にした適切な実験データと一緒に後述に含
まれる。次いで、効力のある実施例は、データについて論じられる。各実施例に
おいて、基体は前述のようにして造った。実施例間の違いは、後述のように不動
態化工程のなかにある。全てのFTIRピークは、それら吸収の近似の波長によ
って報告されており、FTIR−ATR吸収の位置は、典型的には、従来のFT
IR測定のように毎日再現可能でないことは注意されたい。

【0065】実施例1 (1:9 HF:メタノール1’−5’DI H2O中ですすぎ) この実施例においては、不動態化溶液は1:9 HF溶液:メタノールであっ
た。予めの不動態化工程を完了した後、試験体(ホウ素をドープしたSi(10
0)ウェーハー)を不動態化溶液に1分間浸漬した。次いで、この処理物を脱イ
オン水中で5分間すすいだ。

【0066】 IR.cm-1 〜970 〜1216 〜1667 〜2111 〜2140 〜3374 IBA 炭素面積密度 7×1015原子/cm2 酸素面積密度 5.0×1015原子/cm2 水素面積密度 4×1015原子/cm2 TMAFM 平滑性=0.1rms nm

【0067】実施例2 (1:9 HF:メタノール1’−5分5’メタノール中ですすぎ) この実施例においては、不動態化溶液は1:9 HF溶液:メタノールであっ
た。予めの不動態化工程を完了した後、基体(ホウ素をドープしたSi(100
))を不動態化溶液に1分間浸漬した。次いで、この処理物をメタノール中で5
分間すすいだ。

【0068】データ IR.cm-1 〜970 〜1216 〜1448 〜1667 〜2111 〜2140 〜3374 IBA 炭素面積密度 7×1015原子/cm2 酸素面積密度 5×1015原子/cm2 水素面積密度 4×1015原子/cm2 TMAFM 平滑性=0.1rms nm

【0069】実施例3 (1:9 HF:2−プロパノール1’−5’DI H2O中ですすぎ) この実施例においては、不動態化溶液は1:9 HF溶液:2−プロパノール
(イソプロピルアルコール)であった。予め不動態化工程を完了した後、基体(
ホウ素をドープしたSi(100)ウェーハー)を不動態化溶液に1分間浸漬し
た。次いで、この処理物を脱イオン水中で5分間すすいだ。

【0070】データ IR.cm-1 〜966 〜1044 〜1210 〜2111 〜2142 〜3391 IBA 炭素面積密度 6×1015原子/cm2 酸素面積密度 5×1015原子/cm2 水素面積密度 3×1015原子/cm2 TMAFM 平滑性=0.1rms nm

【0071】実施例4 (1:9 HF:エタノール1’−5’DI H2O中ですすぎ) この実施例においては、不動態化溶液は1:9 HF溶液:エタノールであっ
た。予めの不動態化工程を完了した後、基体(ホウ素をドープしたSi(100
)ウェーハー)を不動態化溶液に1分間浸漬した。次いで、この処理物を脱イオ
ン水中で5分間すすいだ。

【0072】データ IR.cm-1 〜1035 〜1211 〜2111 〜2141 IBA 炭素面積密度 6×1015原子/cm2 酸素面積密度 5×1015原子/cm2 水素面積密度 3×1015原子/cm2 TMAFM 平滑性=0.2rms nm

【0073】実施例5 (1:9 HF:エタノール1−5エタノール中ですすぎ) この実施例においては、不動態化溶液は1:9 HF溶液:エタノールであっ
た。予め不動態化工程を完了後、基体(ホウ素をドープしたSi(100)ウェ
ーハー)を不動態化溶液中に5分間浸漬した。次いで、この処理物をエタノール
中で5分間すすいだ。

【0074】データ IR.cm-1 〜1035 〜1211 〜2085 〜2111 〜2141 〜2856 〜2926 IBA 炭素面積密度 6×1015原子/cm2 酸素面積密度 4.6×1015原子/cm2 水素面積密度 3.3×1015原子/cm2 TMAFM 平滑性=0.1rms nm

【0075】 1〜4nmの厚さのSiO2膜は、超薄いゲート酸化物のためのSi(100 )加工処理で電気的性質および酸化速度を相関させるために、不動態化された規
則Si(100)上で成育させた。周囲空気に安定な規則(1”×1”)Si(
100)は、湿式化学クリーリングによって室温において得られる。最も厚い酸
化物は、急速熱酸化(Rapid Thermal Oxidation)また
は1100℃における炉酸化によって成育され、そして最も薄い酸化物は、室温
において成育される。これらの酸化物は、SiO2/Si(100)と一緒の初 めの規則化のために、ここでは「規則正しい(ordered:配列された;秩
序の)」と標識される。

【0076】 キャパシタンス−電圧および電流−電圧の測定は、漏電および絶縁破壊のため
に超薄い(1〜2nm)酸化物のためには決定的でない。しかし、インターフェ
ース電荷を測定する表面チャンネル分析(SCA)(surface chan
nel analysis)は、「規則正しい」酸化物と従来造られていた酸化
物との間の比較が可能である。3.2nmの熱による酸化物と比較したとき、い
くつかの「規則正しい」酸化物は、より低い酸化物電荷密度、および従来造られ
た熱による酸化物の測定の少数搬送寿命(carrier lifetime)
の2倍を示した。これらの電気的結果は、規則化することがインターフェースを
越えて検出されてもされなくても独立していると思われる。しかし、初めのSi
(100)表面の製造および規則化に依存する。

【0077】

【表1】

【0078】 同じ試料についてIBAを使用する被覆の再現性(ここでは全てのデータが含
まれない)は、本発明方法が、再現性のある実験である酸素、水素、および炭素
の被覆を生じることを示した。

【0079】 他の実験は、不動態化溶液がメタノールをベースとしたときに、不動態化溶液
中の浸漬時間を増加するにつれて、水素の被覆は単調に増加することを示した。
全ての試料のための酸素の面積密度は、SiO2のある領域でSiOの少なくと も1つの層を形成するのに十分な酸素を示した。明らかに、SiOは、からの酸
素原子価を満たすための他の成分をもたなければならない。なぜなら、面積被覆
は、シリコン原子あたり1個の酸素を指示しているからである。最も多くありそ
うに思われる候補者は水素である。なぜなら、水素は十分な量で存在しているか
らである。

【0080】 全てのFTIR−IR実験において、1:9 HF:アルコールが使用された
。異なったSiHx種のために観察された吸収振動数は、2070〜2090c m-1におけるモノハイドライド、2090〜2120cm-1におけるジハイドラ
イド、および2120〜2150cm-1におけるトリハイドライドに相当する。
ジハイドライドおよびトリハイドライドは、それぞれ、2110cm-1および2
140cm-1において突起している。トリハイドライドピークの分裂は非常に明
らかである。SiO2は約1215cm-1あたりで検出された。ジハイドライド のシグナルは、最も顕著であり、そして最も豊富であった。SiHx種は、全て 、HF:アルコールおよび水性HF溶液で検出した。モノハイドライドは全ての
ケースに存在していない。測定されたSiHx種の全量は、HF:アルコール中 のエッチング時間で減少するのに対して、IBAは水素の正味の量の増加を示し
た。IBAは水素の化学状から独立している水素の絶体被覆を検出しているが、
一方においてFTIRの検出は、水素の結合に敏感であるので、水素の増加した
量は、シリコンだけに結合しているのではないと結論できる。取り去られる酸化
物の量は、また、HF:アルコールよりも水性HFの方がより低い。要約すると
、FTIRは、表面がSiOの少なくとも1つの連続層およびSiO2の不連続 層によって終っていることを示しているIBAの構成分析とよく相関している。
水素は、SiOH結合を通して表面と結合し、またはSi原子およびO原子のよ
り多くの複合体組合せ物を通して表面に結合している。FTIRは、同じように
、SiOHの形成に向けるO−H吸収帯を示すことを注目されたい。

【0081】

【表2】

【0082】 TMAFM画像は2×2μm2の面積上を走査する。表面の荒さrmsは小さ な微粒子のない面積について与えられたように評価する。1:9 HF:アルコ
ールで処理し、次いで種々なすすぎをやった表面は、参考の水性HF(HF:H 2 Oの1:98部)で処理し、次いで水ですすいだものと比較したときに平滑さ の同じrms値を示した。0.1nmの値は、原子の高さの標準偏差が0.1n
mであることを意味する。この方法において、平滑さは、また、高解像度の透過
型電子顕微鏡によって観察された、その表面の断面上の表面におけるステップ(
steps)を数えることによって測定することもできる(第6A−B図参照)
。ステップは、原子の平面に変化が生じたときに生じる。もし人が表面上を歩い
たならば、平滑さの欠如は原子のステップのようにみえる。好ましくは、平らな
表面にはステップはない。典型的な表面の調製は10〜20Åあたり1つのステ
ップを有し、一方において、本発明により調製した表面は、第A−B図に見られ
るように100〜200Åあたり1つのステップを有している。

【0083】 高解像度の透過型電子顕微鏡は、同様に、誘電体層に関しての増加した秩序お
よび/または相変化を示す。HF:H2O(2:98)の中で簡単にエッチング したSi(100)のケースにおいては(第6A図)、酸素の全量は、3つの同
じ加工処理をしたウェーハーについて平均したときは、8.3±1.2×1015 酸素原子/cm2であった。この値は、IBAによって測定した値と一致した。 高解像度の透過型電子顕微鏡(HRTEM)により測定した酸化物の幾何学上の
厚さは1.8nmであった。第6BのようにHF:メタノール(1:9)におい
て単独でエッチングされたSi(100)に関しては、3つの同じ加工処理をし
たウェーハーについて平均したときは、O被覆は6.3±0.2×1015酸素原
子/cm2であった。

【0084】 しかし、酸素含量が25%だけ異なってさえ、高解像度の透過型電子顕微鏡(
HRTEM)によって測定された酸化物の幾何学上の厚さは約1.8nmであっ
た。第6Aおよび6Bは、2つのHRTEM像を比較している:第6A図、Si
(100)はHF:H2O(2:98)中で簡単にエッチングし、そして一方に おいて、第6B図は、HF:メタノール(1:9)中で単独でエッチングしたS
i(100)を表わしている。

【0085】 第6A図および第6B図においては、SiO2層120は、シリコン層125 上に酸化物膜として形成された。第6A図には、平均において、酸化物膜におけ
る全ての原子は、格子位置から移っているように見える。しかし、第6B図にお
いては、改良されたRCAできれいにし、次いでHF:メタノール(1:9)中
でエッチングされた後に得られたSiO2膜は、Si(100)で平らな周期的 なインターフェースを示している。HF:H2O(2:98)中でエッチングさ れたSi(100)上に形成された酸化物は、より多くさざ波になったインター
フェースを示している。

【0086】 第6A図および第6B図の2つの膜は、かなり接近している幾何学上の厚さに
もかかわらず、これら2つの膜の間の面積密度の25%の差は、Si(100)
中の酸素挿入に付随する容積の膨張である。この容積膨張は、部分的に、(10
0)平面に明白に直角の四角形のひずみによって、および部分的に、(100)
インターフェースに沿って(100)平面に周期的に“さざ波をたてる(rip
pling)”ことによって、調節することができる。このデータは、SiO2 の異なったインターフェース相は、この方法によって形成されることを示してい
る。インターフェースにおけるステップの減少は、以下に示すようにインターフ
ェース欠陥(欠陥)密度の減少を示している。

【0087】 超薄い、低インターフェース欠陥密度層を製造するために記載された方法は、
少なくともシリコン、酸素および水素を包含する組成物でインターフェース相お
よび誘電体物質層を形成する。ある範囲において、形成された薄い誘電体膜の組
成物および構造を確かめるまたは(確かめ得る)ことは必ずしも必要でない。か
なり広い組成物の範囲は、今もなお、低インターフェース欠陥密度を生じる。イ
ンターフェース相および/または膜は、その物理的特徴を表わすデータによって
、または造られる方法によって、特徴づけることができる。

【0088】 前述から、次の選択は、本発明の超薄い誘電体層を形成する方法の実施におい
て最も有効であると考えられる。脱脂工程21は、80℃に保たれた脱脂用溶液
において10分の浸漬を使用する。脱脂用溶液は、4:1:1 H2O:H22 :NH4OHである。基体は、工程31において、18.3メグオーム抵抗の脱 イオン水ですすぐ。エッチング工程22は、2部の49%HF溶液に対して98
部の水の溶液を使用する。浸漬時間は2分である。再び、工程23において、基
体は、エッチング工程後、18.3メグオーム脱イオン水ですすぐ。第1の酸化
工程24は、4:1:1 H2O:H22:HCl溶液を使用する。基体を溶液 中に10分間浸漬したままにし、そして溶液は80℃に保持する。工程25にお
いて、基体を18.3メグオームの脱イオン水ですすぐ。最後の工程は不動態化
工程26である。使用した溶液は、1:9 HF溶液:メタノールである。溶液
は室温において使用する。この工程の次の工程27でメタノールによりすすぐ。

【0089】 主題の発明を種々な態様と関連して詳細に前述したが、変化および変容は、特
許請求の範囲に定義された本発明の精神および範囲から逸脱することなしに、記
載された態様になされ得ることは理解されるであろう。

【手続補正3】

【補正対象書類名】図面

【補正対象項目名】図3

【補正方法】変更

【補正内容】

───────────────────────────────────────────────────── フロントページの続き (72)発明者 アツルリ、バスデバ、ピー アメリカ合衆国 アリゾナ、スコッツデー ル、イー、ローズ ガーデン レーン 7622 (72)発明者 シアン、ジオン アメリカ合衆国 アリゾナ、テンプ、イ ー、エル フレダ ロード 258 (72)発明者 ブラドリイ、ジェームズ、ディ アメリカ合衆国 アリゾナ、ギルバート、 エヌ、サドル ストリート 1510 (72)発明者 スワティ、バナージイ アメリカ合衆国 アリゾナ、チャンドラ ー、ダブリュ、トレド プレース 2430 (72)発明者 ハースト、クイントン、ビー アメリカ合衆国 アリゾナ、テンプ、イ ー、スペンス アベニュー 1014、ナンバ ー206 Fターム(参考) 5F043 AA01 BB27 FF07 GG10 5F058 BA20 BC02 BE03 BF69 BJ01

Claims (103)

    【特許請求の範囲】
  1. 【請求項1】 i) 基体(基板)の表面を原子的にみがき;そして ii) 同時に、前記表面から異質の有機性または金属の汚染物を完全に除去
    し; iii) 次いで、前記表面の試薬に対する化学反応性を低下させ、それによ
    り、試薬に対する表面の反応速度を遅くして、層が、より多く秩序のある(配列
    された)様式、またはより多く釣り合った様式を形成するようにし、それによっ
    て、前記表面に、誘電体物質の高品質の超薄膜を前記表面の物質および試薬の反
    応によって形成させる ことを含む、誘電体物質の超薄膜の製造方法。
  2. 【請求項2】 i) 基体の表面を脱脂し; ii) 基体の表面をエッチングし; iii) 基体の表面を酸化し;そして iv) 表面を不動体化する 諸工程を含み、 それによって、得られた膜が、長距離秩序(配列)および、低インタフェース(
    界面)欠陥密度を有する、 基体の表面上に誘電体物質の超薄膜を製造する方法。
  3. 【請求項3】 誘電体物質を生じるインタフェース層は、実質的に、約0.
    5〜10nmの厚さを有する、請求項2の方法。
  4. 【請求項4】 工程(iii)の後、基体は、100〜200Åあたり1原
    子ステップを有する、請求項2の方法。
  5. 【請求項5】 脱脂は、 i) 基体を、水、酸化剤、および塩基を含む脱脂用溶液に浸漬し;そして ii) 基体を水ですすぎ、 それによって、脱脂用溶液は、基体から有機汚染物を実質的に完全に除去し、そ
    してすすぎ工程は、基体から脱脂用溶液を完全に除去する、 の諸工程を含む、請求項2の方法。
  6. 【請求項6】 酸化剤は、過酸化水素、硝酸、塩酸、および硫酸から成る群
    から選ばれ、そして塩基は水酸化アンモニウムである、請求項5の方法。
  7. 【請求項7】 脱脂用溶液は、水、過酸化水素、および水酸化アンモニウム
    を含む、請求項6の方法。
  8. 【請求項8】 水の濃度が実質的に4部であり、25〜40%過酸化水素が
    実質的に約1部であり、そして20〜40%水酸化アンモニウムが実質的に1部
    であり、全ての部は容量によって測られている、請求項7の方法。
  9. 【請求項9】 エッチングは、 i) エッチング剤を含有するエッチング溶液中に基体を浸漬し、しかも、前
    記エッチング溶液は基体の表面上に存在するあらゆる酸化物を溶解し、かつ基体
    の少なくともいくつかの原子層を溶解するのに適当であり;そして ii) 基体を水ですすぎ、それによって基体をエッチング溶液中に浸漬する
    ことにより基体の固有の(自然発生の)酸化物および初めの金属層を除く 諸工程を含む、請求項2の方法。
  10. 【請求項10】 エッチング溶液は、フッ化水素酸溶液および水を含む、請
    求項9の方法。
  11. 【請求項11】 エッチング溶液は、約2部の49%フッ化水素酸溶液およ
    び約98部の水の間を含み、全ての部は容量によって測られている、請求項10
    の方法。
  12. 【請求項12】 工程(iii)は、 i) 基体を、水、酸化剤、および酸を含む酸化性溶液中に浸漬し;そして ii) 基体を水ですすぐ ことを含む、請求項2の方法。
  13. 【請求項13】 酸化剤は、過酸化水素、硝酸、および塩酸から成る群から
    選ばれる、請求項12の方法。
  14. 【請求項14】 酸化性溶液は、水、過酸化水素、および塩酸を含む、請求
    項12の方法。
  15. 【請求項15】 酸化性溶液は、約4部の水、約1部の25〜40%過酸化
    水素溶液、および約1部の25〜40%濃塩酸を含み、各成分は容量によって測
    られている、請求項14の方法。
  16. 【請求項16】 不動態化は、 i) 基体を、溶剤および基体の表面上のすべての酸化物を溶解することが可
    能なエッチング剤を含む不動態化溶液中に浸漬し、そして ii) 基体をすすいでエッチング剤を実質的に除去する ことを含む、請求項2の方法。
  17. 【請求項17】 すすぎは、水、アルコール性溶剤または非アルコール性溶
    剤の少なくとも1種を使用することを更に含む、請求項16の方法。
  18. 【請求項18】 溶剤は、水、メタノール、エタノール、1−プロパノール
    、2−プロパノール、1−ブタノール、および2−ブタノールから成る群から選
    ばれる、請求項16の方法。
  19. 【請求項19】 溶剤は、水、メタノール、エタノール、1−プロパノール
    、2−プロパノール、1−ブタノール、および2−ブタノールから成る群から選
    ばれる、請求項16の方法。
  20. 【請求項20】 エッチング剤は酸である、請求項16の方法。
  21. 【請求項21】 エッチング剤はフッ化水素酸である、請求項20の方法。
  22. 【請求項22】 基体を最後の(最終)酸化工程において酸化する工程を更
    に含む、請求項2の方法。
  23. 【請求項23】 基体を最後の酸化工程において酸化する工程は、基体表面
    上の誘電体膜の厚さを約0.25nm〜約100nm増加させることを含む、請
    求項22の方法。
  24. 【請求項24】 基体は半導体でありそして最後の酸化工程は半導体酸化法
    である、請求項22の方法。
  25. 【請求項25】 基体は、Si、SixGe1-x、GaAs、Si1-x-yGexy、Si3(1-x)Ge3x4(1-8)、Ge、Ga1-xAlxAs、SixGe(1-x)( Oy1-yn、Si1-x-yGexy(Oz1-znおよび(Si1-x-yGexy34-x-yから成る群から選ばれた半導体物質である、請求項2の方法。
  26. 【請求項26】 (i) 半導体基体を提供し; (ii) 基体の表面から有機汚染物を実質的に完全に除去し; (iii) 表面から実質的にすべての存在する酸化物を除去し; (iv) 表面を酸化し; (v) 酸化された表面を不動態化する ことを含む、半導体基体上への秩序のある誘電体酸化物の超薄膜の製造方法。
  27. 【請求項27】 工程(i)は、結晶性半導体基体を提供することを含む、
    請求項26の方法。
  28. 【請求項28】 工程(ii)は、表面を脱脂することを含む、請求項27
    の方法。
  29. 【請求項29】 工程(iii)は、表面をエッチングすることを含む、請
    求項27の方法。
  30. 【請求項30】 工程(iv)は、表面上に秩序のある誘電体酸化物の超薄
    層を製造することを含む、請求項27の方法。
  31. 【請求項31】 超薄層の製造は、実質的に約0.5〜約10nmの酸化物
    層を製造することを含む、請求項30の方法。
  32. 【請求項32】 基体を最後の酸化工程において酸化する工程を更に含む、
    請求項31の方法。
  33. 【請求項33】 i) 基体の表面を脱脂し; ii) 基体の表面をエッチングし; iii) 第1の酸化工程において基体の表面を酸化し;そして iv) 表面を不動態化し、 それによって、得られた誘電体物質は、長距離秩序がありかつ低インターフェー
    ス欠陥密度を有する、 の諸工程を含む方法によって造られた基体上の超薄い誘電体膜物質。
  34. 【請求項34】 誘電体膜は、実質的に約0.5〜約10nmの厚さを有す
    る、請求項33の超薄膜。
  35. 【請求項35】 脱脂は、 i) 基体を、水、酸化剤、および塩基を含む脱脂用溶液中に浸漬し;そして ii) 基体を水ですすぎ、 それによって、脱脂用溶液は、基体からすべての有機汚染物を実質的に完全に除
    去し、そしてすすぎの工程は、基体から脱脂用溶液を実質的に完全に除去する ことを含む、請求項33の超薄膜。
  36. 【請求項36】 脱脂用溶液は、水、過酸化水素、および水酸化アンモニウ
    ムを含む、請求項35の超薄膜。
  37. 【請求項37】 水の濃度が実質的に約4部であり、25〜40%過酸化水
    素が約1部であり、そして25〜40%濃水酸化アンモニウムが約1部であり、
    全ては容量によって測られている、請求項36の超薄膜。
  38. 【請求項38】 基体表面のッチングは、 i) 基体を、エッチング剤を含有するエッチング溶液に浸漬し、前記エッチ
    ング溶液は、基体の表面上に存在するすべての酸化物を溶解するのに適当であり
    、かつ基体の少なくともいくつかの原子層を溶解するのに適当であり;そして ii) 基体を水ですすぎ、 それによって、基体をエッチング溶液中に浸漬することにより、固有の酸化物お
    よび基体の初めの金属層が除去される、 の諸工程を含む、請求項33の超薄膜。
  39. 【請求項39】 エッチング溶液は、フッ化水素酸溶液および水を含む、請
    求項38の超薄膜。
  40. 【請求項40】 エッチング溶液は、約2部の49%フッ化水素酸溶液およ
    び約98部の水を含み、全ての部は容量によって測られている、請求項39の膜
  41. 【請求項41】 工程(iii)は、 i) 基体を水、酸化剤、および酸を含む酸化性溶液中に浸漬し;そして ii) 基体を水ですすぐ ことを包含する、請求項33の膜。
  42. 【請求項42】 酸化剤は、過酸化水素、硝酸、および塩酸から成る群から
    選ばれる、請求項33の膜。
  43. 【請求項43】 酸化性溶液は、水、過酸化水素、および塩酸を含む、請求
    項41の膜。
  44. 【請求項44】 酸化性溶液は、約4部の水、約1部の25〜40%過酸化
    水素溶液、および約1部の濃塩酸を含み、各成分は容量によって測られている、
    請求項43の膜。
  45. 【請求項45】 不動態化は、 i) 基体を、溶剤および基体の表面上のすべての酸化物を溶解することの可
    能なエッチング剤を含む不動態化溶液中に浸漬し; ii) 基体をすすいでエッチング剤を実質的に除去する ことを含む、請求項33の膜。
  46. 【請求項46】 すすぎは、水、アルコール性溶剤または非アルコール性溶
    剤の少なくとも1つを使用することを更に含む、請求項45の膜。
  47. 【請求項47】 溶剤は、水、メタノール、エタノール、1−プロパノール
    、2−プロパノール、1−ブタノール、および2−ブタノールから成る群から選
    ばれる、請求項45の膜。
  48. 【請求項48】 請求項45における不動態化溶液の非アルコール性溶剤は
    、メタノール、エタノール、1−プロパノール、2−プロパノール、1−ブタノ
    ール、および2−ブタノールから成る群から選ばれる、請求項45の膜。
  49. 【請求項49】 エッチング剤は、フッ化水素酸、H2SO4、およびHF/
    NH3から成る群から選ばれる、請求項45の膜。
  50. 【請求項50】 基体を最後の酸化工程において酸化する工程を更に含む、
    請求項33の膜。
  51. 【請求項51】 基体を最後の酸化工程において酸化する工程は、基体表面
    上の誘電体膜の厚さを約0.25nm〜約100nm増加させることを含む、請
    求項50の膜。
  52. 【請求項52】 基体を半導体であり、そして最後の酸化工程は、半導体酸
    化プロセスである、請求項50の膜。
  53. 【請求項53】 基体は、Si、SixGe1-x、GaAs、Si1-x-yGexy、Si3(1-x)Ge3x4(1-8)、Ge、Ga1-xAlxAs、SixGe(1-x)( Oy1-yn、Si1-x-yGexy(Oz1-znおよび(Si1-x-yGexy34-x-yから成る群から選ばれた半導体物質である、請求項33の膜。
  54. 【請求項54】 i) 半導体基体の表面を脱脂し; ii) 基体表面をエッチングし; iii) 基体表面を第1の酸化工程において酸化し;そして iv) 基体表面を不動態化し; それによって、得られた誘電体物質は、長距離秩序および低インターフェース欠
    陥密度を有する、 の諸工程を含む方法によって造られた酸化物誘電体物質を包含する半導体装置(
    デバイス)。
  55. 【請求項55】 装置はMOS装置であり、前記誘電体物質は、半導体基体
    からゲートを分離する誘電体層を形成している、請求項54の半導体装置。
  56. 【請求項56】 得られた半導体物質は、実質的に約0.5〜10nmであ
    る、請求項54の半導体装置。
  57. 【請求項57】 i) 基体を、水、酸化剤および塩基を含む脱脂用溶液中に浸漬し;そして ii) 基体を水ですすぎ、 それによって、脱脂用溶液は、有機汚染物を基体から実質的に完全に除去し、そ
    してすすぎ工程は、脱脂用溶液を基体から実質的に完全に除去する、 ことを含む、請求項54の半導体装置。
  58. 【請求項58】 酸化剤は、過酸化水素、硝酸、および硫酸から成る群から
    選ばれ、そして塩基は水酸化アンモニウムである、請求項57の半導体装置。
  59. 【請求項59】 脱脂用溶液は、水、過酸化水素、および水酸化アンモニウ
    ムを含む、請求項58の半導体装置。
  60. 【請求項60】 水の濃度は実質的が4部であり、25〜40%過酸化水素
    溶液が実質的に1部であり、そして濃水酸化アンモニウム溶液は実質的に1部で
    あり、全ての部は容量によって測られている、請求項59の半導体装置。
  61. 【請求項61】 エッチングは、 i) 基体を、エッチング剤を含有するエッチング溶液中に浸漬し、前記エッ
    チング溶液は、基体表面上に存在するすべての酸化物を溶解するのに適当であり
    、かつ基体の少なくともいくつかの原子層を溶解するのに適当であり;そして ii) 基体を水ですすぎ、 それによって、基体のエッチング溶液中への浸漬は、固有の酸化物および基体の
    初めの金属層を除去する、 諸工程を含む、請求項54の半導体装置。
  62. 【請求項62】 エッチング剤は酸である、請求項61の半導体装置。
  63. 【請求項63】 エッチング溶液は、フッ化水素酸溶液および水を含む、請
    求項62の半導体装置。
  64. 【請求項64】 エッチング溶液は、約2部の49%フッ化水素酸溶液およ
    び約98部の水の間を含み、全ての部は容量によって測られている、請求項63
    の半導体装置。
  65. 【請求項65】 工程(iii)は、 i) 基体を、水、酸化剤、および酸を含む酸化性溶液中に浸漬し;そして ii) 基体を水ですすぐ ことを含む、請求項54のトランジスター。
  66. 【請求項66】 酸化剤は、過酸化水素、硝酸および硫酸から成る群から選
    ばれる、請求項65の半導体装置。
  67. 【請求項67】 酸化性溶液は、水、過酸化水素、および塩酸を含む、請求
    項65の半導体装置。
  68. 【請求項68】 酸化性溶液は、約4部の水、約1部の25〜40%過酸化
    水素、および約1部の濃塩酸を含む、請求項67の半導体装置。
  69. 【請求項69】 不動態化工程は、 i) 溶剤および基体表面上のすべての酸化物を溶解することが可能なエッチ
    ング剤を含む不動態化溶液中に、基体を浸漬し;そして ii) 基体をすすいでエッチング剤を実質的に除去する ことを含む、請求項54の半導体装置。
  70. 【請求項70】 すすぎは、水、アルコール性溶剤または非アルコール性溶
    剤の少なくとも1種を使用することを更に含む、請求項69の半導体装置。
  71. 【請求項71】 溶剤は、水、メタノール、エタノール、1−プロパノール
    、2−プロパノール、1−ブタノール、および2−ブタノールから成る群から選
    ばれる、請求項69の半導体装置。
  72. 【請求項72】 溶剤は、メタノール、エタノール、1−プロパノール、2
    −プロパノール、1−ブタノール、および2−ブタノールから成る群から選ばれ
    る、請求項69の半導体装置。
  73. 【請求項73】 エッチング剤は、フッ化水素酸から成る群から選ばれる、
    請求項69の半導体装置。
  74. 【請求項74】 基体を、最後の酸化工程において酸化する工程を更に含む
    、請求項54の半導体装置。
  75. 【請求項75】 基体を最後の酸化工程において酸化する工程は、基体表面
    上の誘電体膜の厚さを約0.25nm〜約100nm増加させる、請求項74の
    半導体装置。
  76. 【請求項76】 基体は半導体であり、そして最後の酸化工程は半導体酸化
    プロセスである、請求項74の半導体装置。
  77. 【請求項77】 基体は、Si、SixGe1-x、GaAs、Si1-x-yGexy、Si3(1-x)Ge3x4(1-8)、Ge、Ga1-xAlxAs、SixGe(1-x)( Oy1-yn、Si1-x-yGexy(Oz1-znおよび(Si1-x-yGexy34-x-yから成る群から選ばれる、請求項54の半導体装置。
  78. 【請求項78】 シリコン、酸素、および水素を含む、超薄膜の誘電体物質
  79. 【請求項79】 物質の表面は、100〜200Åあたり1原子ステップを
    有する、請求項78の超薄膜の誘電体物質。
  80. 【請求項80】 誘電体物質は、 cm-1 950〜1100 1190〜1225 2105〜2120 2139〜2145 のFTIR吸収を有する、請求項78の超薄膜の誘電体物質。
  81. 【請求項81】 誘電体物質は、 cm-1 950〜1100 1190〜1225 2105〜2120 2139〜2145 2850〜2860 2910〜2935 のFTIR吸収を有する、請求項78の超薄膜の誘電体物質。
  82. 【請求項82】 膜は、約0.25〜約100nmの厚さである、請求項7
    8の超薄膜の誘電体物質。
  83. 【請求項83】 誘電体物質は、実質的に22〜26オングストロームの厚
    さについて実質的に9.5〜12フェムトファラド/スクエアミクロメーターの
    キャパシタンスを有する、請求項78の超薄膜の誘電体物質。
  84. 【請求項84】 誘電体は、低フラット−バンド電圧(flat−band
    voltage)を有する、請求項78の超薄膜の誘電体物質。
  85. 【請求項85】 誘電体は、20オングストロームの厚さの膜について約0
    .65ボルトより少ないフラット−バンド電圧を有する、請求項84の超薄膜の
    誘電体。
  86. 【請求項86】 イオンビーム分析を使用する0.1〜1単分子層より良好
    な精度で基体の酸素、炭素、および水素の被覆を測定する方法において、測定さ
    れた原子の核共鳴と共にイオンチャンネリングを使用することを含む改良。
  87. 【請求項87】 イオンビーム分析の使用は、表面原子が隣接した秩序ある
    表面下の原子に影になるように、また位置を換えた表面下の原子が少なくとも部
    分的に影にならないように予め定めたベクトル上にイオンビームを向けることを
    含む、請求項86の方法。
  88. 【請求項88】 ベクトルに沿ってイオンビームを向けるそのベクトルにつ
    いて基体を回転させる工程を更に含む、請求項87の方法。
  89. 【請求項89】 Si、SixGe1-x、GaAs、Si1-x-yGexy、S i3(1-x)Ge3x4(1-8)、Ge、Ga1-xAlxAs、SixGe(1-x)(Oy1-yn、Si1-x-yGexy(Oz1-znおよび(Si1-x-yGexy34-x-y
    ら成る群から選ばれた半導体物質の秩序酸化物を含む、半導体装置の誘電体層。
  90. 【請求項90】 酸化物層は、半導体物質の基体の酸化された表面層を含む
    、請求項89の装置。
  91. 【請求項91】 酸化物層は超薄くある、請求項90の装置。
  92. 【請求項92】 酸化物層は実質的に約0.5〜20nmである、請求項9
    1の装置。
  93. 【請求項93】 酸化物層は長距離秩序(配列)を有する、請求項92の装
    置。
  94. 【請求項94】 長距離秩序を示す結晶性半導体酸化物を含む、組成物。
  95. 【請求項95】 酸化物は、Si、SixGe1-x、GaAs、Si1-x-yG exy、Si3(1-x)Ge3x4(1-8)、Ge、Ga1-xAlxAs、SixGe(1-x) (Oy1-yn、Si1-x-yGexy(Oz1-znおよび(Si1-x-yGexy 34-x-yから成る群から選ばれた半導体の酸化物である、請求項94の組成物。
  96. 【請求項96】 i) 基体表面を脱脂し; ii) 基体表面をエッチングし; iii) 基体表面を酸化し;そして iv) 表面を不動体化し、 それによって、表面は、100〜200Åあたり1原子ステップを有する、 の諸工程を含む、原子的に平滑な基体表面の製造方法。
  97. 【請求項97】 (i) 基体の表面を原子的にみがき;そして (ii) 同時に、前記表面から異質の有機または金属の汚染物を完全に除去
    し; (iii) 次いで、前記表面の試薬に対する化学反応性を低下させ、それに
    より、試薬に対する表面の反応速度を遅くして、層が、より多く秩序のある様式
    、またはより多く釣り合った様式を形成するようにし、それによって、前記表面
    に、高品質のインターフェース相を前記表面の物質および試薬の反応によって形
    成させる ことを含む、インターフェース相の超薄膜の製造方法。
  98. 【請求項98】 (i) 基体表面を脱脂し; (ii) 基体表面をエッチングし; (iii) 基体表面を酸化し;そして (iv) 表面を不動態化し、それによって、インターフェース相は低インタ
    フェース欠陥密度を有する、 の諸工程を含む、基体表面上のインターフェース相の製造方法。
  99. 【請求項99】 (i) 基体表面を脱脂し; (ii) 基体表面をエッチングし; (iii) 基体表面を第1酸化工程において酸化し;そして (iv) 表面を不動態化し、それによって、得られたインターフェース相は
    低欠陥密度を有する の諸工程を含む方法によって造られた基体上のインターフェース相。
  100. 【請求項100】 (i) 半導体基体の表面を脱脂し; (ii) 基体表面をエッチングし; (iii) 基体表面を第1酸化工程において酸化し;そして (iv) 基体表面を不動態化し、それによって、得られたインターフェース
    相は低欠陥密度を有する、 の諸工程を含む方法によって造られた誘電体インターフェース相を包含する半導
    体装置。
  101. 【請求項101】 シリコン、酸素、および水素を含む、インターフェース
    相物質。
  102. 【請求項102】 60マイクロ秒より大きい電荷担体の寿命を有する、請
    求項101のインターフェース相物質。
  103. 【請求項103】 半導体物質が、Si、SixGe1-x、GaAs、Si1- x-y Gexy、Si3(1-x)Ge3x4(1-8)、Ge、Ga1-xAlxAs、SixGe (1-x) (Oy1-yn、Si1-x-yGexy(Oz1-znおよび(Si1-x-yGexy34-x-yから成る群から選ばれる、酸化された半導体物質のインターフェ ース相を含む、半導体装置誘電体層。
JP2000523699A 1997-11-28 1998-11-25 Si、SixGe1−x、GaAsおよび他の半導体上で、長距離に配列された、SiO2含有エピタキシャル酸化物、材料合成とその応用 Pending JP2001525612A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US6729797 true 1997-11-28 1997-11-28
US60/067,297 1997-11-28
PCT/US1998/025355 WO1999028953A3 (en) 1997-11-28 1998-11-25 LONG RANGE ORDERED AND EPITAXIAL OXIDES INCLUDING SiO2, ON Si, SixGe1-x, GaAs AND OTHER SEMICONDUCTORS, MATERIAL SYNTHESIS, AND APPLICATIONS THEREOF

Publications (1)

Publication Number Publication Date
JP2001525612A true true JP2001525612A (ja) 2001-12-11

Family

ID=22075053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000523699A Pending JP2001525612A (ja) 1997-11-28 1998-11-25 Si、SixGe1−x、GaAsおよび他の半導体上で、長距離に配列された、SiO2含有エピタキシャル酸化物、材料合成とその応用

Country Status (5)

Country Link
US (1) US6613677B1 (ja)
EP (1) EP1040514A2 (ja)
JP (1) JP2001525612A (ja)
CA (1) CA2311766A1 (ja)
WO (1) WO1999028953A3 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244179A (ja) * 2003-12-31 2005-09-08 Commissariat A L'energie Atomique 材料表面の湿式洗浄方法及びこれを用いた電子、光学、または光電子デバイスの作製プロセス

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955973B2 (en) * 2001-12-11 2005-10-18 Matsushita Electric Industrial Co., Ltd. Method for forming a semiconductor device
JP3578753B2 (ja) * 2002-10-24 2004-10-20 沖電気工業株式会社 シリコン酸化膜の評価方法および半導体装置の製造方法
US20040115934A1 (en) * 2002-12-13 2004-06-17 Jerry Broz Method of improving contact resistance
US20070262363A1 (en) * 2003-02-28 2007-11-15 Board Of Regents, University Of Texas System Low temperature fabrication of discrete silicon-containing substrates and devices
US20040266211A1 (en) * 2003-02-28 2004-12-30 Board Of Regents, The University Of Texas System Semiconductor interfaces
US7534729B2 (en) * 2003-02-28 2009-05-19 Board Of Regents, The University Of Texas System Modification of semiconductor surfaces in a liquid
US7101811B2 (en) * 2003-05-08 2006-09-05 Intel Corporation Method for forming a dielectric layer and related devices
US20050048742A1 (en) * 2003-08-26 2005-03-03 Tokyo Electron Limited Multiple grow-etch cyclic surface treatment for substrate preparation
US7282941B2 (en) * 2005-04-05 2007-10-16 Solid State Measurements, Inc. Method of measuring semiconductor wafers with an oxide enhanced probe
US7851365B1 (en) * 2006-04-27 2010-12-14 Arizona Board of Regents, a coporate body organized under Arizona Law, Acting on behalf of Arizona State Univesity Methods for preparing semiconductor substrates and interfacial oxides thereon
CN101364535B (zh) * 2007-08-09 2013-03-06 中芯国际集成电路制造(上海)有限公司 可调整栅极氧化层厚度的半导体器件制造方法
WO2010127320A3 (en) * 2009-04-30 2011-01-13 Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University Methods for wafer bonding, and for nucleating bonding nanophases
US9589801B2 (en) * 2011-10-31 2017-03-07 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Methods for wafer bonding and for nucleating bonding nanophases using wet and steam pressurization
WO2014052476A3 (en) 2012-09-25 2014-06-26 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On... Methods for wafer bonding, and for nucleating bonding nanophases
US9178011B2 (en) * 2013-03-13 2015-11-03 Intermolecular, Inc. Deposition of anisotropic dielectric layers orientationally matched to the physically separated substrate
US9515186B2 (en) * 2014-01-23 2016-12-06 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3823765A1 (de) * 1988-07-13 1990-01-18 Wacker Chemitronic Verfahren zur konservierung der oberflaeche von siliciumscheiben
US5229334A (en) * 1990-08-24 1993-07-20 Seiko Epson Corporation Method of forming a gate insulating film involving a step of cleaning using an ammonia-peroxide solution
US5350492A (en) * 1992-09-18 1994-09-27 Advanced Micro Devices, Inc. Oxide removal method for improvement of subsequently grown oxides
US5362685A (en) * 1992-10-29 1994-11-08 Advanced Micro Devices, Inc. Method for achieving a high quality thin oxide in integrated circuit devices
US5382542A (en) * 1993-07-26 1995-01-17 Hughes Aircraft Company Method of growth of II-VI materials on silicon using As passivation
US5486266A (en) * 1994-09-01 1996-01-23 Taiwan Semiconductor Manuf. Company Method for improving the adhesion of a deposited metal layer
US5790366A (en) * 1996-12-06 1998-08-04 Sharp Kabushiki Kaisha High temperature electrode-barriers for ferroelectric and other capacitor structures
US5821172A (en) * 1997-01-06 1998-10-13 Advanced Micro Devices, Inc. Oxynitride GTE dielectrics using NH3 gas

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244179A (ja) * 2003-12-31 2005-09-08 Commissariat A L'energie Atomique 材料表面の湿式洗浄方法及びこれを用いた電子、光学、または光電子デバイスの作製プロセス
JP4667860B2 (ja) * 2003-12-31 2011-04-13 コミッサリア ア レネルジー アトミークCommissariat A L´Energie Atomique 材料表面の湿式洗浄方法及びこれを用いた電子、光学、または光電子デバイスの作製プロセス

Also Published As

Publication number Publication date Type
CA2311766A1 (en) 1999-06-10 application
EP1040514A2 (en) 2000-10-04 application
WO1999028953A2 (en) 1999-06-10 application
US6613677B1 (en) 2003-09-02 grant
WO1999028953A3 (en) 1999-09-02 application

Similar Documents

Publication Publication Date Title
Lefki et al. Optical and electrical characterization of β‐FeSi2 epitaxial thin films on silicon substrates
Chikyow et al. Reaction and regrowth control of CeO2 on Si (111) surface for the silicon‐on‐insulator structure
Ono et al. Interfacial reactions between thin rare-earth-metal oxide films and Si substrates
Park et al. Interfacial reaction between chemically vapor-deposited HfO 2 thin films and a HF-cleaned Si substrate during film growth and postannealing
Prabhakaran et al. Nature of native oxide on GaN surface and its reaction with Al
US4725560A (en) Silicon oxynitride storage node dielectric
Martínez et al. Optical properties and structure of HfO2 thin films grown by high pressure reactive sputtering
Kim et al. Effects of crystallization on the electrical properties of ultrathin HfO 2 dielectrics grown by atomic layer deposition
US5273920A (en) Method of fabricating a thin film transistor using hydrogen plasma treatment of the gate dielectric/semiconductor layer interface
US6352942B1 (en) Oxidation of silicon on germanium
Miura et al. Kinetics of oxidation on hydrogen‐terminated Si (100) and (111) surfaces stored in air
US20050022863A1 (en) Method for backside surface passivation of solar cells and solar cells with such passivation
Kwo et al. Properties of High κ gate Dielectrics Gd 2 O 3 and Y 2 O 3 for Si
Fissel et al. Photoemission and ab initio theoretical study of interface and film formation during epitaxial growth and annealing of praseodymium oxide on Si (001)
Takeuchi et al. Observation of bulk HfO 2 defects by spectroscopic ellipsometry
US6541079B1 (en) Engineered high dielectric constant oxide and oxynitride heterostructure gate dielectrics by an atomic beam deposition technique
Yu et al. Epitaxial oxide thin films on Si (001)
US5810923A (en) Method for forming oxide thin film and the treatment of silicon substrate
US5814562A (en) Process for semiconductor device fabrication
Chang et al. Rapid thermal chemical vapor deposition of zirconium oxide for metal-oxide-semiconductor field effect transistor application
Hirai et al. Characterization of metal/ferroelectric/insulator/semiconductor structure with CeO2 buffer layer
US7235501B2 (en) Lanthanum hafnium oxide dielectrics
US6404027B1 (en) High dielectric constant gate oxides for silicon-based devices
Alers et al. Intermixing at the tantalum oxide/silicon interface in gate dielectric structures
Zhang et al. High permittivity thin film nanolaminates