JPH0737974A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0737974A JPH0737974A JP18262393A JP18262393A JPH0737974A JP H0737974 A JPH0737974 A JP H0737974A JP 18262393 A JP18262393 A JP 18262393A JP 18262393 A JP18262393 A JP 18262393A JP H0737974 A JPH0737974 A JP H0737974A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- resistant insulating
- oxide film
- silicon oxide
- oxidation resistant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置の製造方法に関し、バ
ーズビークを生じないようにしてバーズビークに伴なう
素子領域の縮小を抑えることができるとともに、素子領
域端での欠陥を生じ難くすることができ、しかも、エッ
チバック等による平坦化プロセスをなくして平坦化プロ
セスに伴なう工程数の増加を抑えることができることを
目的とする。 【構成】 耐酸化性絶縁膜２をマスクとし、開口部３内
のシリコン基板１をエッチングして溝４を形成し、次い
で、該耐酸化性絶縁膜２をマスクとし、該溝４内の該シ
リコン基板１を酸化して第１のシリコン酸化膜５を形成
し、次いで、該耐酸化性絶縁膜２をマスクとし、ＬＰＤ
（Liquid Phase oxide Deposition ）法による選択成長
法により該溝４内の該第１のシリコン酸化膜５上に第２
のシリコン酸化膜６を選択的に形成した後、該耐酸化性
絶縁膜２を除去するように構成する。
ーズビークを生じないようにしてバーズビークに伴なう
素子領域の縮小を抑えることができるとともに、素子領
域端での欠陥を生じ難くすることができ、しかも、エッ
チバック等による平坦化プロセスをなくして平坦化プロ
セスに伴なう工程数の増加を抑えることができることを
目的とする。 【構成】 耐酸化性絶縁膜２をマスクとし、開口部３内
のシリコン基板１をエッチングして溝４を形成し、次い
で、該耐酸化性絶縁膜２をマスクとし、該溝４内の該シ
リコン基板１を酸化して第１のシリコン酸化膜５を形成
し、次いで、該耐酸化性絶縁膜２をマスクとし、ＬＰＤ
（Liquid Phase oxide Deposition ）法による選択成長
法により該溝４内の該第１のシリコン酸化膜５上に第２
のシリコン酸化膜６を選択的に形成した後、該耐酸化性
絶縁膜２を除去するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、詳しくは、Ｓｉ基板の素子分離を行う素子分離
技術に適用することができ、特に、バーズビークに伴な
う素子領域の縮小を抑えることができるとともに、素子
領域端での欠陥を生じ難くすることができ、しかも、平
坦化プロセスに伴なう工程数の増加を抑えることができ
る半導体装置の製造方法に関する。
に係り、詳しくは、Ｓｉ基板の素子分離を行う素子分離
技術に適用することができ、特に、バーズビークに伴な
う素子領域の縮小を抑えることができるとともに、素子
領域端での欠陥を生じ難くすることができ、しかも、平
坦化プロセスに伴なう工程数の増加を抑えることができ
る半導体装置の製造方法に関する。
【０００２】近年、半導体装置は、微細化及び高速化を
辿ってきており、特に、余分な領域の排除及び高速化の
妨げとなる寄生電気容量の排除が非常に重要となってき
ている。
辿ってきており、特に、余分な領域の排除及び高速化の
妨げとなる寄生電気容量の排除が非常に重要となってき
ている。
【０００３】
【従来の技術】従来、素子分離技術においては、Ｓｉ基
板の素子領域を耐酸化性マスクで覆い、この耐酸化性マ
スクを用いてＳｉ基板の素子分離領域部分を選択酸化す
る選択酸化法（ＬＯＣＯＳ）が知られており、この選択
酸化法によれば、素子分離領域を厚い酸化膜で覆うこと
ができるので、寄生容量を大幅に低減できるという利点
を有する。
板の素子領域を耐酸化性マスクで覆い、この耐酸化性マ
スクを用いてＳｉ基板の素子分離領域部分を選択酸化す
る選択酸化法（ＬＯＣＯＳ）が知られており、この選択
酸化法によれば、素子分離領域を厚い酸化膜で覆うこと
ができるので、寄生容量を大幅に低減できるという利点
を有する。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た従来の選択酸化法では、寄生容量を大幅に低減するた
めに耐酸化性マスクを用いて膜厚が厚くなるようにＳｉ
基板を酸化しなければならず、このように、耐酸化性マ
スクを用いて膜厚が厚くなるようにＳｉ基板を酸化する
と、所謂バーズビークが顕著に生じて素子領域を狭めて
しまうという問題があった。このバーズビークの存在そ
のものが、その形状から言って寄生容量を減少させる効
果を減少させてしまう。
た従来の選択酸化法では、寄生容量を大幅に低減するた
めに耐酸化性マスクを用いて膜厚が厚くなるようにＳｉ
基板を酸化しなければならず、このように、耐酸化性マ
スクを用いて膜厚が厚くなるようにＳｉ基板を酸化する
と、所謂バーズビークが顕著に生じて素子領域を狭めて
しまうという問題があった。このバーズビークの存在そ
のものが、その形状から言って寄生容量を減少させる効
果を減少させてしまう。
【０００５】そこで、上記選択酸化法によるバーズビー
クに伴なう素子領域を狭めてしまうという問題を改善す
る従来技術には、ＳＴＯＭＩ法、ＳＷＡＭＩ法及びＳＩ
ＬＯ法等が提案されており、これらの方法によれば、バ
ーズビークの素子領域上への侵入を極力抑えることがで
きるという利点を有する。しかしながら、これらの方法
では、耐酸化性絶縁膜の側壁を付けた状態で酸化すると
いう方法を採っているため、分離領域端、即ち素子領域
端に欠陥が発生してしまうという問題があった。
クに伴なう素子領域を狭めてしまうという問題を改善す
る従来技術には、ＳＴＯＭＩ法、ＳＷＡＭＩ法及びＳＩ
ＬＯ法等が提案されており、これらの方法によれば、バ
ーズビークの素子領域上への侵入を極力抑えることがで
きるという利点を有する。しかしながら、これらの方法
では、耐酸化性絶縁膜の側壁を付けた状態で酸化すると
いう方法を採っているため、分離領域端、即ち素子領域
端に欠陥が発生してしまうという問題があった。
【０００６】そこで、上記ＳＴＯＭＩ法、ＳＷＡＭＩ法
及びＳＩＬＯ法による素子領域端での欠陥が発生してし
まうという問題を解消する従来技術には、ＰＨＯＴＯＸ
法及びＢＯＸ法等が提案されており、これらの方法によ
れば、素子領域端での欠陥の発生を抑えることができる
という利点を有する。しかしながら、これらの方法で
は、素子分離領域のＳｉ基板をエッチングして溝を形成
し、この溝内に酸化膜を埋め込み、素子領域上にある酸
化膜をエッチバックして取り除いており、素子分離領域
上のみに酸化膜を堆積することができないため、素子領
域上の酸化膜を除去して平坦化するためにエッチバック
しなければならない等、平坦化プロセスが必要になり、
その分工程数が増加するという問題があった。
及びＳＩＬＯ法による素子領域端での欠陥が発生してし
まうという問題を解消する従来技術には、ＰＨＯＴＯＸ
法及びＢＯＸ法等が提案されており、これらの方法によ
れば、素子領域端での欠陥の発生を抑えることができる
という利点を有する。しかしながら、これらの方法で
は、素子分離領域のＳｉ基板をエッチングして溝を形成
し、この溝内に酸化膜を埋め込み、素子領域上にある酸
化膜をエッチバックして取り除いており、素子分離領域
上のみに酸化膜を堆積することができないため、素子領
域上の酸化膜を除去して平坦化するためにエッチバック
しなければならない等、平坦化プロセスが必要になり、
その分工程数が増加するという問題があった。
【０００７】そこで、本発明は、バーズビークを生じな
いようにしてバーズビークに伴なう素子領域の縮小を抑
えることができるとともに、素子領域端での欠陥を生じ
難くすることができ、しかも、エッチバック等による平
坦化プロセスをなくして平坦化プロセスに伴なう工程数
の増加を抑えることができる半導体装置の製造方法を提
供することを目的としている。
いようにしてバーズビークに伴なう素子領域の縮小を抑
えることができるとともに、素子領域端での欠陥を生じ
難くすることができ、しかも、エッチバック等による平
坦化プロセスをなくして平坦化プロセスに伴なう工程数
の増加を抑えることができる半導体装置の製造方法を提
供することを目的としている。
【０００８】
【課題を解決するための手段】本発明による半導体装置
の製造方法は上記目的達成のため、シリコン基板上に耐
酸化性絶縁膜を形成する工程と、次いで、該耐酸化性絶
縁膜をエッチングして該シリコン基板が露出された開口
部を形成する工程と、次いで、該耐酸化性絶縁膜をマス
クとし、該開口部内の該シリコン基板をエッチングして
溝を形成する工程と、次いで、該耐酸化性絶縁膜をマス
クとし、該溝内の該シリコン基板を酸化して第１のシリ
コン酸化膜を形成する工程と、次いで、該耐酸化性絶縁
膜をマスクとし、ＬＰＤ（Liquid Phase oxide Deposit
ion ）法による選択成長法により該溝内の該第１のシリ
コン酸化膜上に該第２のシリコン酸化膜を選択的に形成
する工程と、次いで、該耐酸化性絶縁膜を除去する工程
とを含むことを特徴とするものである。
の製造方法は上記目的達成のため、シリコン基板上に耐
酸化性絶縁膜を形成する工程と、次いで、該耐酸化性絶
縁膜をエッチングして該シリコン基板が露出された開口
部を形成する工程と、次いで、該耐酸化性絶縁膜をマス
クとし、該開口部内の該シリコン基板をエッチングして
溝を形成する工程と、次いで、該耐酸化性絶縁膜をマス
クとし、該溝内の該シリコン基板を酸化して第１のシリ
コン酸化膜を形成する工程と、次いで、該耐酸化性絶縁
膜をマスクとし、ＬＰＤ（Liquid Phase oxide Deposit
ion ）法による選択成長法により該溝内の該第１のシリ
コン酸化膜上に該第２のシリコン酸化膜を選択的に形成
する工程と、次いで、該耐酸化性絶縁膜を除去する工程
とを含むことを特徴とするものである。
【０００９】本発明において、耐酸化性絶縁膜の除去を
ＬＰＤ法によるシリコン酸化膜の選択成長後に行ってい
るのは、耐酸化性絶縁膜を除去してからＬＰＤ法による
選択成長を行うと、耐酸化性絶縁膜の除去によって露出
されたＳｉ基板表面には自然酸化膜が生じてしまうた
め、Ｓｉ基板上にもシリコン酸化膜が選択成長されてし
まい、実用上好ましくないからである。
ＬＰＤ法によるシリコン酸化膜の選択成長後に行ってい
るのは、耐酸化性絶縁膜を除去してからＬＰＤ法による
選択成長を行うと、耐酸化性絶縁膜の除去によって露出
されたＳｉ基板表面には自然酸化膜が生じてしまうた
め、Ｓｉ基板上にもシリコン酸化膜が選択成長されてし
まい、実用上好ましくないからである。
【００１０】本発明に係る基板の導電型は、ｐ型、ｎ型
の何れであってもよい。また、耐酸化性絶縁膜には、シ
リコン窒化膜、タンタル酸化膜等が挙げられ、前者のシ
リコン窒化膜を形成する場合、その形成方法には、ＣＶ
Ｄ法、熱窒化法等が挙げられる。
の何れであってもよい。また、耐酸化性絶縁膜には、シ
リコン窒化膜、タンタル酸化膜等が挙げられ、前者のシ
リコン窒化膜を形成する場合、その形成方法には、ＣＶ
Ｄ法、熱窒化法等が挙げられる。
【００１１】
【作用】本発明では、後述する実施例の図１，２に示す
如く、溝４内のＳｉ基板１を膜厚３０μｍ〜５０μｍ程
度と薄く熱酸化してシリコン酸化膜５を形成した後、Ｌ
ＰＤ法による選択成長によりこのシリコン酸化膜５表面
上にシリコン酸化膜６を形成し溝４内を埋め込んで素子
分離領域を構成している。このように、溝４内のＳｉ基
板を薄く熱酸化することができるため、従来のＬＯＣＯ
Ｓ法等で生じるようなバーズビークを生じないようにし
てバーズビークに伴なう素子領域の縮小を抑えることが
できるとともに、耐酸化性絶縁膜の側壁を付けた状態で
酸化するとい方法でないため、従来のＳＴＯＭＩ法等で
生じるような素子領域端での欠陥を生じ難くすることが
できる。しかも、溝４内には、溝４内を熱酸化してシリ
コン酸化膜５を形成した後、このシリコン酸化膜５上に
ＬＰＤ法による選択成長でシリコン酸化膜６を形成して
溝４内を埋め込んだ後、耐酸化性絶縁膜２を除去しさえ
すれば表面を平坦化することができるので、従来のよう
なエッチバック等による平坦化プロセスを行わないで済
ませることができ、平坦化プロセスに伴なう工程数の増
加を抑えることができる。
如く、溝４内のＳｉ基板１を膜厚３０μｍ〜５０μｍ程
度と薄く熱酸化してシリコン酸化膜５を形成した後、Ｌ
ＰＤ法による選択成長によりこのシリコン酸化膜５表面
上にシリコン酸化膜６を形成し溝４内を埋め込んで素子
分離領域を構成している。このように、溝４内のＳｉ基
板を薄く熱酸化することができるため、従来のＬＯＣＯ
Ｓ法等で生じるようなバーズビークを生じないようにし
てバーズビークに伴なう素子領域の縮小を抑えることが
できるとともに、耐酸化性絶縁膜の側壁を付けた状態で
酸化するとい方法でないため、従来のＳＴＯＭＩ法等で
生じるような素子領域端での欠陥を生じ難くすることが
できる。しかも、溝４内には、溝４内を熱酸化してシリ
コン酸化膜５を形成した後、このシリコン酸化膜５上に
ＬＰＤ法による選択成長でシリコン酸化膜６を形成して
溝４内を埋め込んだ後、耐酸化性絶縁膜２を除去しさえ
すれば表面を平坦化することができるので、従来のよう
なエッチバック等による平坦化プロセスを行わないで済
ませることができ、平坦化プロセスに伴なう工程数の増
加を抑えることができる。
【００１２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１，２は本発明の一実施例に則した半導体装置
の製造方法を示す図である。図示例は、ＭＯＳトランジ
スタやバイポーラトランジスタ等の製造方法に適用する
ことができる。本実施例では、まず、図１（ａ）に示す
ように、ＣＶＤ法等によりＳｉ基板上にＳｉｘＮY を堆
積して膜厚２００μｍ程度のＳｉｘＮY 耐酸化性絶縁膜
２を形成した後、ＲＩＥ等により耐酸化性絶縁膜２の素
子領域に対応する領域を残すように、かつ耐酸化性絶縁
膜２の素子分離領域に対応する領域をエッチングしてＳ
ｉ基板１が露出された開口部３を形成する。
する。図１，２は本発明の一実施例に則した半導体装置
の製造方法を示す図である。図示例は、ＭＯＳトランジ
スタやバイポーラトランジスタ等の製造方法に適用する
ことができる。本実施例では、まず、図１（ａ）に示す
ように、ＣＶＤ法等によりＳｉ基板上にＳｉｘＮY を堆
積して膜厚２００μｍ程度のＳｉｘＮY 耐酸化性絶縁膜
２を形成した後、ＲＩＥ等により耐酸化性絶縁膜２の素
子領域に対応する領域を残すように、かつ耐酸化性絶縁
膜２の素子分離領域に対応する領域をエッチングしてＳ
ｉ基板１が露出された開口部３を形成する。
【００１３】次に、図１（ｂ）に示すように、素子領域
に対応する領域に残された耐酸化性絶縁膜２をマスクと
し、塩素系ガスを用いたＲＩＥ法等によるエッチング技
術により素子分離領域部分のＳｉ基板１をエッチングし
て溝４を形成する。次に、図１（ｃ）に示すように、耐
酸化性絶縁膜２をマスクとし、溝４内のＳｉ基板１を９
０℃、２０分程度のドライ酸化して、溝４内のＳｉ基板
１表面に膜厚３０μｍ〜５０μｍ程度のシリコン酸化膜
５を形成する。
に対応する領域に残された耐酸化性絶縁膜２をマスクと
し、塩素系ガスを用いたＲＩＥ法等によるエッチング技
術により素子分離領域部分のＳｉ基板１をエッチングし
て溝４を形成する。次に、図１（ｃ）に示すように、耐
酸化性絶縁膜２をマスクとし、溝４内のＳｉ基板１を９
０℃、２０分程度のドライ酸化して、溝４内のＳｉ基板
１表面に膜厚３０μｍ〜５０μｍ程度のシリコン酸化膜
５を形成する。
【００１４】次に、図２（ａ）に示すように、耐酸化性
絶縁膜２をマスクとし、酸化珪素を溶融させた珪弗化水
素酸水溶液にホウ酸を加えて酸化珪素の過飽和状態とし
た処理液を用いたＬＰＤ法による選択成長法により溝４
内のシリコン酸化膜５表面上のみにシリコン酸化膜６を
選択成長して溝４内を埋め込む。そして、リン酸等を用
いたウェットエッチングにより耐酸化性絶縁膜２を除去
することにより、図２（ｂ）に示すような、Ｓｉ基板１
の溝４内にシリコン酸化膜５，６が埋め込まれ平坦化さ
れた素子分離領域構造を得ることができる。
絶縁膜２をマスクとし、酸化珪素を溶融させた珪弗化水
素酸水溶液にホウ酸を加えて酸化珪素の過飽和状態とし
た処理液を用いたＬＰＤ法による選択成長法により溝４
内のシリコン酸化膜５表面上のみにシリコン酸化膜６を
選択成長して溝４内を埋め込む。そして、リン酸等を用
いたウェットエッチングにより耐酸化性絶縁膜２を除去
することにより、図２（ｂ）に示すような、Ｓｉ基板１
の溝４内にシリコン酸化膜５，６が埋め込まれ平坦化さ
れた素子分離領域構造を得ることができる。
【００１５】このように、本実施例では、溝４内のＳｉ
基板１を膜厚３０μｍ〜５０μｍ程度と薄く熱酸化して
シリコン酸化膜５を形成した後、ＬＰＤ法による選択成
長によりこのシリコン酸化膜５表面上にシリコン酸化膜
６を形成し溝４内を埋め込んで素子分離領域を構成して
いる。このように、溝４内のＳｉ基板１を薄く熱酸化し
ているため、従来のＬＯＣＯＳ法等で生じるようなバー
ズビークを生じないようにして、バーズビークに伴なう
素子領域の縮小を抑えることができるとともに、耐酸化
性絶縁膜の側壁を付けた状態で酸化するという方法でな
いため、従来のＳＴＯＭＩ法等で生じるような素子領域
端での欠陥を生じ難くすることができる。しかも、溝４
内には、溝４内を熱酸化してシリコン酸化膜５を形成し
た後、このシリコン酸化膜５上にＬＰＤ法による選択成
長でシリコン酸化膜６を形成して溝４内を埋め込んだ
後、耐酸化性絶縁膜２を除去しさえすれば表面を平坦化
することができるので、従来のようなエッチバック等に
よる平坦化プロセスを行わないで済ませることができ、
平坦化プロセスに伴なう工程数の増加を抑えることがで
きる。
基板１を膜厚３０μｍ〜５０μｍ程度と薄く熱酸化して
シリコン酸化膜５を形成した後、ＬＰＤ法による選択成
長によりこのシリコン酸化膜５表面上にシリコン酸化膜
６を形成し溝４内を埋め込んで素子分離領域を構成して
いる。このように、溝４内のＳｉ基板１を薄く熱酸化し
ているため、従来のＬＯＣＯＳ法等で生じるようなバー
ズビークを生じないようにして、バーズビークに伴なう
素子領域の縮小を抑えることができるとともに、耐酸化
性絶縁膜の側壁を付けた状態で酸化するという方法でな
いため、従来のＳＴＯＭＩ法等で生じるような素子領域
端での欠陥を生じ難くすることができる。しかも、溝４
内には、溝４内を熱酸化してシリコン酸化膜５を形成し
た後、このシリコン酸化膜５上にＬＰＤ法による選択成
長でシリコン酸化膜６を形成して溝４内を埋め込んだ
後、耐酸化性絶縁膜２を除去しさえすれば表面を平坦化
することができるので、従来のようなエッチバック等に
よる平坦化プロセスを行わないで済ませることができ、
平坦化プロセスに伴なう工程数の増加を抑えることがで
きる。
【００１６】
【発明の効果】本発明によれば、バーズビークを生じな
いようにしてバーズビークに伴なう素子領域の縮小を抑
えることができるとともに、素子領域端での欠陥を生じ
難くすることができ、しかも、エッチバック等による平
坦化プロセスをなくして平坦化プロセスに伴なう工程数
の増加を抑えることができるという効果がある。
いようにしてバーズビークに伴なう素子領域の縮小を抑
えることができるとともに、素子領域端での欠陥を生じ
難くすることができ、しかも、エッチバック等による平
坦化プロセスをなくして平坦化プロセスに伴なう工程数
の増加を抑えることができるという効果がある。
【図１】本発明の一実施例に則した半導体装置の製造方
法を示す図である。
法を示す図である。
【図２】本発明の一実施例に則した半導体装置の製造方
法を示す図である。
法を示す図である。
１ Ｓｉ基板 ２ 耐酸化性絶縁膜 ３ 開口部 ４ 溝 ５，６ シリコン酸化膜
Claims (1)
- 【請求項１】 シリコン基板（１）上に耐酸化性絶縁膜
（２）を形成する工程と、 次いで、該耐酸化性絶縁膜（２）をエッチングして該シ
リコン基板（１）が露出された開口部（３）を形成する
工程と、 次いで、該耐酸化性絶縁膜（２）をマスクとし、該開口
部（３）内の該シリコン基板（１）をエッチングして溝
（４）を形成する工程と、 次いで、該耐酸化性絶縁膜（２）をマスクとし、該溝
（５）内の該シリコン基板を酸化して第１のシリコン酸
化膜（５）を形成する工程と、 次いで、該耐酸化性絶縁膜（２）をマスクとし、ＬＰＤ
（Liquid Phase oxideDeposition ）法による選択成長
法により該溝（４）内の該第１のシリコン酸化膜（５）
上に該第２のシリコン酸化膜（６）を選択的に形成する
工程と、 次いで、該耐酸化性絶縁膜（２）を除去する工程とを含
むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18262393A JPH0737974A (ja) | 1993-07-23 | 1993-07-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18262393A JPH0737974A (ja) | 1993-07-23 | 1993-07-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0737974A true JPH0737974A (ja) | 1995-02-07 |
Family
ID=16121529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18262393A Pending JPH0737974A (ja) | 1993-07-23 | 1993-07-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0737974A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7087531B1 (en) | 2005-01-17 | 2006-08-08 | International Business Machines Corporation | Shallow trench isolation formation |
-
1993
- 1993-07-23 JP JP18262393A patent/JPH0737974A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7087531B1 (en) | 2005-01-17 | 2006-08-08 | International Business Machines Corporation | Shallow trench isolation formation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
| JPS6340337A (ja) | 集積回路分離法 | |
| KR960005552B1 (ko) | 반도체 소자의 분리막 형성 방법 | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| US5192706A (en) | Method for semiconductor isolation | |
| US5061653A (en) | Trench isolation process | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JPH05102292A (ja) | アイソプレーナ分離型活性領域の製造方法 | |
| US5573974A (en) | Method for isolating semiconductor elements | |
| JP3178416B2 (ja) | 半導体装置の製造方法 | |
| JPH10289946A (ja) | 半導体装置の製造方法 | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| JPH0737974A (ja) | 半導体装置の製造方法 | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| US6261966B1 (en) | Method for improving trench isolation | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| JPH0258778B2 (ja) | ||
| KR100355608B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR100303438B1 (ko) | 반도체장치의소자분리방법 | |
| JPH05206263A (ja) | 半導体装置の製造方法 | |
| JP3233149B2 (ja) | 半導体装置の製法 | |
| JPS6117143B2 (ja) | ||
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020409 |