JPH0645275A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0645275A JPH0645275A JP17745191A JP17745191A JPH0645275A JP H0645275 A JPH0645275 A JP H0645275A JP 17745191 A JP17745191 A JP 17745191A JP 17745191 A JP17745191 A JP 17745191A JP H0645275 A JPH0645275 A JP H0645275A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- polycrystalline silicon
- film
- phosphorus
- photosensitive resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】 リンを導入した多結晶シリコン膜１７を半導
体基板１１上に形成し、その後、硫酸と過酸化水素との
混合溶液を用いて、多結晶シリコン膜１７に導入したリ
ンと空気中の水分との反応により形成される反応生成層
１９を除去し、その後、多結晶シリコン膜１７上に感光
性樹脂２１を形成し、その後、この感光性樹脂２１をマ
スクとして用いて多結晶シリコン膜１７をエッチングし
て、多結晶シリコン膜１７をパターニングする。 【効果】 リンを導入した多結晶シリコン膜上に形成さ
れる反応生成層は完全に除去できる。したがって設計寸
法と同じパターン寸法を有する多結晶シリコン膜が得ら
れる。
体基板１１上に形成し、その後、硫酸と過酸化水素との
混合溶液を用いて、多結晶シリコン膜１７に導入したリ
ンと空気中の水分との反応により形成される反応生成層
１９を除去し、その後、多結晶シリコン膜１７上に感光
性樹脂２１を形成し、その後、この感光性樹脂２１をマ
スクとして用いて多結晶シリコン膜１７をエッチングし
て、多結晶シリコン膜１７をパターニングする。 【効果】 リンを導入した多結晶シリコン膜上に形成さ
れる反応生成層は完全に除去できる。したがって設計寸
法と同じパターン寸法を有する多結晶シリコン膜が得ら
れる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、とくにリンを導入した多結晶シリコン膜のパター
ニング方法に関する。
関し、とくにリンを導入した多結晶シリコン膜のパター
ニング方法に関する。
【０００２】
【従来の技術】リンを導入した多結晶シリコン膜のパタ
ーニング方法における従来技術を、図２を用いて説明す
る。図２（ａ）〜（ｃ）は、従来技術におけるリンを導
入した多結晶シリコン膜のパターニング方法を工程順に
示す断面図である。なお以下の説明においては、リンを
導入した多結晶シリコン膜のパターニングは、ＭＯＳト
ランジスタにおける多結晶シリコン膜からなるゲート電
極の製造方法を例として説明する。
ーニング方法における従来技術を、図２を用いて説明す
る。図２（ａ）〜（ｃ）は、従来技術におけるリンを導
入した多結晶シリコン膜のパターニング方法を工程順に
示す断面図である。なお以下の説明においては、リンを
導入した多結晶シリコン膜のパターニングは、ＭＯＳト
ランジスタにおける多結晶シリコン膜からなるゲート電
極の製造方法を例として説明する。
【０００３】まず図２（ａ）に示すように、半導体基板
１１の素子間分離領域に素子分離膜１３を形成し、その
後、素子領域にゲート酸化膜１５を形成する。その後、
化学気相成長法（以下ＣＶＤ法と記す）により全面に不
純物を含まない多結晶シリコン膜１７を形成する。その
後、拡散炉内にリンを含むガスを導入して、この拡散炉
内に半導体基板１１を配置して、多結晶シリコン膜１７
にリンを導入し、この多結晶シリコン膜１７を低抵抗化
する。
１１の素子間分離領域に素子分離膜１３を形成し、その
後、素子領域にゲート酸化膜１５を形成する。その後、
化学気相成長法（以下ＣＶＤ法と記す）により全面に不
純物を含まない多結晶シリコン膜１７を形成する。その
後、拡散炉内にリンを含むガスを導入して、この拡散炉
内に半導体基板１１を配置して、多結晶シリコン膜１７
にリンを導入し、この多結晶シリコン膜１７を低抵抗化
する。
【０００４】次に図２（ｂ）に示すように、リンを導入
した多結晶シリコン膜１７上の全面に感光性樹脂２１を
形成する。その後、この多結晶シリコン膜１７上に形成
した感光性樹脂２１をパターニングする。
した多結晶シリコン膜１７上の全面に感光性樹脂２１を
形成する。その後、この多結晶シリコン膜１７上に形成
した感光性樹脂２１をパターニングする。
【０００５】次に図２（ｃ）に示すように、パターニン
グした感光性樹脂２１をエッチングのマスクとして、多
結晶シリコン膜１７をエッチングして、ＭＯＳトランジ
スタのゲート電極を形成する。
グした感光性樹脂２１をエッチングのマスクとして、多
結晶シリコン膜１７をエッチングして、ＭＯＳトランジ
スタのゲート電極を形成する。
【０００６】
【発明が解決しようとする課題】図２を用いて説明した
従来技術におけるリンを導入した多結晶シリコン膜のパ
ターニング方法においては、以下に記載する問題点があ
る。すなわち、拡散炉を用いてリンを多結晶シリコン膜
１７に導入後、半導体基板１１を拡散炉から取り出す
と、図２（ａ）に示すように、多結晶シリコン膜１７表
面に反応生成層１９が形成される。この反応生成層１９
は、多結晶シリコン膜１７に導入したリンと空気中の水
分とが反応して形成される。
従来技術におけるリンを導入した多結晶シリコン膜のパ
ターニング方法においては、以下に記載する問題点があ
る。すなわち、拡散炉を用いてリンを多結晶シリコン膜
１７に導入後、半導体基板１１を拡散炉から取り出す
と、図２（ａ）に示すように、多結晶シリコン膜１７表
面に反応生成層１９が形成される。この反応生成層１９
は、多結晶シリコン膜１７に導入したリンと空気中の水
分とが反応して形成される。
【０００７】多結晶シリコン膜１７上に反応生成層１９
が形成されると、図２（ｃ）に示すように、この反応生
成層１９が多結晶シリコン膜１７のエッチングのとき、
エッチングマスクとなる。したがって、反応生成層１９
の下の多結晶シリコン膜１７は、エッチングされず、所
定の寸法を有するＭＯＳトランジスタのゲート電極は得
られない。
が形成されると、図２（ｃ）に示すように、この反応生
成層１９が多結晶シリコン膜１７のエッチングのとき、
エッチングマスクとなる。したがって、反応生成層１９
の下の多結晶シリコン膜１７は、エッチングされず、所
定の寸法を有するＭＯＳトランジスタのゲート電極は得
られない。
【０００８】本発明の目的は、上記記載の課題を解決し
て、多結晶シリコン膜上の反応生成層が除去可能な半導
体装置の製造方法を提供することである。
て、多結晶シリコン膜上の反応生成層が除去可能な半導
体装置の製造方法を提供することである。
【０００９】
【課題を解決するための手段】本発明におけるリンを導
入した多結晶シリコン膜のパターニング方法は、リンを
導入した多結晶シリコン膜を半導体基板上に形成する工
程と、この半導体基板を硫酸と過酸化水素との混合溶液
により洗浄を行う洗浄工程と、多結晶シリコン膜上に感
光性樹脂を形成し、この感光性樹脂をパターニングする
感光性樹脂形成工程と、パターニングした感光性樹脂を
エッチングのマスクとして多結晶シリコン膜をエッチン
グするエッチング工程とを有する。
入した多結晶シリコン膜のパターニング方法は、リンを
導入した多結晶シリコン膜を半導体基板上に形成する工
程と、この半導体基板を硫酸と過酸化水素との混合溶液
により洗浄を行う洗浄工程と、多結晶シリコン膜上に感
光性樹脂を形成し、この感光性樹脂をパターニングする
感光性樹脂形成工程と、パターニングした感光性樹脂を
エッチングのマスクとして多結晶シリコン膜をエッチン
グするエッチング工程とを有する。
【００１０】
【実施例】以下図面を用いて本発明の実施例を説明す
る。図１（ａ）〜（ｃ）は、本発明におけるリンを導入
した多結晶シリコン膜のパターニング方法を工程順に示
す断面図である。
る。図１（ａ）〜（ｃ）は、本発明におけるリンを導入
した多結晶シリコン膜のパターニング方法を工程順に示
す断面図である。
【００１１】まず図１（ａ）に示すように、半導体基板
１１の素子間分離領域に、窒化シリコン膜などの耐酸化
膜を酸化のマスクとして酸化処理を行う、いわゆる選択
酸化法を用いて、酸化シリコン膜からなる膜厚７００ｎ
ｍの素子分離膜１３を形成する。その後、酸化のマスク
として用いた耐酸化膜を除去する。その後、酸化雰囲気
中で酸化処理を行って、半導体基板１１の素子領域に、
膜厚１０ｎｍの酸化シリコン膜からなるゲート酸化膜１
５を形成する。
１１の素子間分離領域に、窒化シリコン膜などの耐酸化
膜を酸化のマスクとして酸化処理を行う、いわゆる選択
酸化法を用いて、酸化シリコン膜からなる膜厚７００ｎ
ｍの素子分離膜１３を形成する。その後、酸化のマスク
として用いた耐酸化膜を除去する。その後、酸化雰囲気
中で酸化処理を行って、半導体基板１１の素子領域に、
膜厚１０ｎｍの酸化シリコン膜からなるゲート酸化膜１
５を形成する。
【００１２】その後、モノシラン（ＳｉＨ4 ）を反応ガ
スとするＣＶＤ法により、半導体基板１１上に多結晶シ
リコン膜１７を膜厚４５０ｎｍ形成する。さらに、リン
を含むガスを導入した拡散炉内に多結晶シリコン膜１７
を形成した半導体基板１１を配置して、リンを多結晶シ
リコン膜１７に導入する。この多結晶シリコン膜１７へ
のリン導入条件としては、不純物源としてＰＯＣｌ3 を
用い、さらに酸素ガスを添加し、温度９００℃時間３０
分の条件で行い、多結晶シリコン膜１７にリンを導入す
る。この結果、多結晶シリコン膜１７は低抵抗化され
る。
スとするＣＶＤ法により、半導体基板１１上に多結晶シ
リコン膜１７を膜厚４５０ｎｍ形成する。さらに、リン
を含むガスを導入した拡散炉内に多結晶シリコン膜１７
を形成した半導体基板１１を配置して、リンを多結晶シ
リコン膜１７に導入する。この多結晶シリコン膜１７へ
のリン導入条件としては、不純物源としてＰＯＣｌ3 を
用い、さらに酸素ガスを添加し、温度９００℃時間３０
分の条件で行い、多結晶シリコン膜１７にリンを導入す
る。この結果、多結晶シリコン膜１７は低抵抗化され
る。
【００１３】多結晶シリコン膜１７にリンを導入した
後、拡散炉から半導体基板１１を取り出すと、図１
（ａ）に示すように、多結晶シリコン膜１７上に、この
多結晶シリコン膜１７に導入したリンと空気中の水分と
の反応により反応生成層１９が形成される。
後、拡散炉から半導体基板１１を取り出すと、図１
（ａ）に示すように、多結晶シリコン膜１７上に、この
多結晶シリコン膜１７に導入したリンと空気中の水分と
の反応により反応生成層１９が形成される。
【００１４】その後、フッ酸が１に対して水を１０の割
合で混合したフッ酸水溶液を用いて半導体基板１１の洗
浄を行う。このフッ酸水溶液を用いた洗浄工程を行うこ
とにより、多結晶シリコン膜１７の表面がわずかにエッ
チングされ、多結晶シリコン膜１７の表面の凹凸が低減
される。なお多結晶シリコン膜１７のエッチング処理工
程におけるフッ酸水溶液の液温は、２０℃程度に設定す
る。このフッ酸水溶液の洗浄においては、多結晶シリコ
ン膜１７表面の反応生成層１９はエッチングされず、反
応生成層１９は、多結晶シリコン膜１７上に残存してい
る。
合で混合したフッ酸水溶液を用いて半導体基板１１の洗
浄を行う。このフッ酸水溶液を用いた洗浄工程を行うこ
とにより、多結晶シリコン膜１７の表面がわずかにエッ
チングされ、多結晶シリコン膜１７の表面の凹凸が低減
される。なお多結晶シリコン膜１７のエッチング処理工
程におけるフッ酸水溶液の液温は、２０℃程度に設定す
る。このフッ酸水溶液の洗浄においては、多結晶シリコ
ン膜１７表面の反応生成層１９はエッチングされず、反
応生成層１９は、多結晶シリコン膜１７上に残存してい
る。
【００１５】さらにその後、硫酸と過酸化水素との混合
溶液を用いて、半導体基板１１の洗浄を行い、反応生成
層１９を除去する。この硫酸と過酸化水素との混合溶液
による洗浄の条件は、硫酸と過酸化水素との混合溶液を
温度１５０℃に加熱し、時間１０分で行う。この硫酸と
過酸化水素との混合溶液を用いた洗浄を行うことによ
り、多結晶シリコン膜１７上の反応生成層１９は、完全
に除去できる。
溶液を用いて、半導体基板１１の洗浄を行い、反応生成
層１９を除去する。この硫酸と過酸化水素との混合溶液
による洗浄の条件は、硫酸と過酸化水素との混合溶液を
温度１５０℃に加熱し、時間１０分で行う。この硫酸と
過酸化水素との混合溶液を用いた洗浄を行うことによ
り、多結晶シリコン膜１７上の反応生成層１９は、完全
に除去できる。
【００１６】次に図１（ｂ）に示すように、多結晶シリ
コン膜１７上の全面に、回転塗布法により感光性樹脂２
１を形成する。その後、所定のホトマスクを用いて露光
し、さらに現像して感光性樹脂２１をパターニングす
る。
コン膜１７上の全面に、回転塗布法により感光性樹脂２
１を形成する。その後、所定のホトマスクを用いて露光
し、さらに現像して感光性樹脂２１をパターニングす
る。
【００１７】次に図１（ｃ）に示すように、パターニン
グした感光性樹脂２１をエッチングマスクとして、多結
晶シリコン膜１７をエッチングし、多結晶シリコン膜１
７をパターニングする。この多結晶シリコン膜１７のエ
ッチングは、反応性イオンエッチング装置を用い、エッ
チングガスとして、六フッ化イオウを用いて行う。その
後エッチングのマスクとして用いた感光性樹脂２１を除
去する。
グした感光性樹脂２１をエッチングマスクとして、多結
晶シリコン膜１７をエッチングし、多結晶シリコン膜１
７をパターニングする。この多結晶シリコン膜１７のエ
ッチングは、反応性イオンエッチング装置を用い、エッ
チングガスとして、六フッ化イオウを用いて行う。その
後エッチングのマスクとして用いた感光性樹脂２１を除
去する。
【００１８】以上の説明においては、多結晶シリコン膜
にリンを導入する方法として、不純物を含まない多結晶
シリコン膜をＣＶＤ法で形成し、その後、拡散炉でリン
をこの多結晶シリコン膜に導入する例で説明したが、下
記に記載する多結晶シリコン膜へのリンを導入する方法
においても、多結晶シリコン膜上には反応生成層が形成
され、この反応生成層の除去に本発明の製造方法は適用
できる。
にリンを導入する方法として、不純物を含まない多結晶
シリコン膜をＣＶＤ法で形成し、その後、拡散炉でリン
をこの多結晶シリコン膜に導入する例で説明したが、下
記に記載する多結晶シリコン膜へのリンを導入する方法
においても、多結晶シリコン膜上には反応生成層が形成
され、この反応生成層の除去に本発明の製造方法は適用
できる。
【００１９】すなわち、ＳｉＨ4 を反応ガスとするＣＶ
Ｄ法で不純物を含まない多結晶シリコン膜を形成後、イ
オン注入法を用いて多結晶シリコン膜にリンを導入する
方法や、ＣＶＤ法を用いて反応ガスとしてＳｉＨ4 とＰ
Ｈ3 とを用いて多結晶シリコン膜の形成と同時に、この
多結晶シリコン膜にリンを導入する方法などにおいて
も、多結晶シリコン膜の表面に反応生成層が形成され、
本発明の方法によりこの反応生成層を除去することがで
きる。
Ｄ法で不純物を含まない多結晶シリコン膜を形成後、イ
オン注入法を用いて多結晶シリコン膜にリンを導入する
方法や、ＣＶＤ法を用いて反応ガスとしてＳｉＨ4 とＰ
Ｈ3 とを用いて多結晶シリコン膜の形成と同時に、この
多結晶シリコン膜にリンを導入する方法などにおいて
も、多結晶シリコン膜の表面に反応生成層が形成され、
本発明の方法によりこの反応生成層を除去することがで
きる。
【００２０】さらに以上の説明においては、多結晶シリ
コン膜１７のパターニングをＭＯＳトランジスタのゲー
ト電極を形成する例で説明したが、本発明の製造方法
は、多結晶シリコン膜１７を素子間の配線に用いたとき
や、容量の一方の電極に多結晶シリコン膜１７を用いた
ときなど、リンを導入した多結晶シリコン膜のパターニ
ングにも適用できる。
コン膜１７のパターニングをＭＯＳトランジスタのゲー
ト電極を形成する例で説明したが、本発明の製造方法
は、多結晶シリコン膜１７を素子間の配線に用いたとき
や、容量の一方の電極に多結晶シリコン膜１７を用いた
ときなど、リンを導入した多結晶シリコン膜のパターニ
ングにも適用できる。
【００２１】
【発明の効果】以上の説明で明らかなように、本発明の
製造方法においては、多結晶シリコン膜に導入したリン
と空気中の水分との反応により形成される、この多結晶
シリコン膜上の反応生成層は完全に除去できる。したが
って設計寸法と同じパターン寸法を有する多結晶シリコ
ン膜が得られる。
製造方法においては、多結晶シリコン膜に導入したリン
と空気中の水分との反応により形成される、この多結晶
シリコン膜上の反応生成層は完全に除去できる。したが
って設計寸法と同じパターン寸法を有する多結晶シリコ
ン膜が得られる。
【図１】本発明における半導体装置の製造方法を示す断
面図である。
面図である。
【図２】従来例における半導体装置の製造方法を示す断
面図である。
面図である。
１１ 半導体基板 １７ 多結晶シリコン膜 １９ 反応生成層 ２１ 感光性樹脂
Claims (1)
- 【請求項１】 リンを導入した多結晶シリコン膜を半導
体基板上に形成した後この多結晶シリコン膜のパターニ
ングを行う半導体装置の製造方法において、リンを導入
した多結晶シリコン膜を半導体基板上に形成する工程
と、該半導体基板を硫酸と過酸化水素との混合溶液によ
り洗浄を行う洗浄工程と、前記多結晶シリコン膜上に感
光性樹脂を形成し、該感光性樹脂をパターニングする感
光性樹脂形成工程と、前記感光性樹脂をエッチングマス
クとして前記多結晶シリコン膜をエッチングするエッチ
ング工程とを有することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17745191A JPH0645275A (ja) | 1991-06-21 | 1991-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17745191A JPH0645275A (ja) | 1991-06-21 | 1991-06-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645275A true JPH0645275A (ja) | 1994-02-18 |
Family
ID=16031180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17745191A Pending JPH0645275A (ja) | 1991-06-21 | 1991-06-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645275A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5709560A (en) * | 1994-12-14 | 1998-01-20 | Sumitomo Wiring Systems, Ltd. | Connector having a pivotable connection-assistance member |
| US5735702A (en) * | 1995-04-07 | 1998-04-07 | Sumitomo Wiring Systems, Ltd. | Lever type connector |
| US6241540B1 (en) | 1998-05-21 | 2001-06-05 | Sumitomo Wiring Systems, Ltd. | Connector with locking lever |
| KR100325467B1 (ko) * | 2000-01-13 | 2002-02-21 | 박종섭 | 반응부산물 제거방법 |
| CN110534412A (zh) * | 2019-09-09 | 2019-12-03 | 上海华虹宏力半导体制造有限公司 | 避免磷掺杂多晶硅缺陷的方法及存储器单元的制造方法 |
| WO2020189373A1 (ja) * | 2019-03-20 | 2020-09-24 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置およびプログラム |
-
1991
- 1991-06-21 JP JP17745191A patent/JPH0645275A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5709560A (en) * | 1994-12-14 | 1998-01-20 | Sumitomo Wiring Systems, Ltd. | Connector having a pivotable connection-assistance member |
| US5735702A (en) * | 1995-04-07 | 1998-04-07 | Sumitomo Wiring Systems, Ltd. | Lever type connector |
| US6241540B1 (en) | 1998-05-21 | 2001-06-05 | Sumitomo Wiring Systems, Ltd. | Connector with locking lever |
| KR100325467B1 (ko) * | 2000-01-13 | 2002-02-21 | 박종섭 | 반응부산물 제거방법 |
| WO2020189373A1 (ja) * | 2019-03-20 | 2020-09-24 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置およびプログラム |
| JPWO2020189373A1 (ja) * | 2019-03-20 | 2021-12-02 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
| CN110534412A (zh) * | 2019-09-09 | 2019-12-03 | 上海华虹宏力半导体制造有限公司 | 避免磷掺杂多晶硅缺陷的方法及存储器单元的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0032024B1 (en) | Process for producing semiconductor devices, devices produced by the process, and circuits and articles including such devices | |
| JPH07297180A (ja) | 半導体装置の製造方法 | |
| JPH0645275A (ja) | 半導体装置の製造方法 | |
| KR100802294B1 (ko) | 이미지 센서의 제조 방법 | |
| KR100339873B1 (ko) | 반도체장치및그제조방법 | |
| US5877073A (en) | Modified poly-buffered locos forming technology avoiding the positive charge trapping at the beak of field oxide | |
| JPH04154162A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP3009696B2 (ja) | 半導体不揮発性メモリの製造方法 | |
| JPH07153669A (ja) | 半導体装置の製造方法 | |
| JPH06338620A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| JPH02181918A (ja) | 半導体装置の製造方法 | |
| JPH0271562A (ja) | Ｍｏｓ型半導体集積回路装置の製造方法 | |
| JPS63278256A (ja) | 半導体装置およびその製造方法 | |
| KR19990006083A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100847829B1 (ko) | 반도체 소자 형성 방법 | |
| KR20000013537A (ko) | 반도체 집적회로 장치 제조방법 | |
| JPH06260494A (ja) | 半導体装置の製造方法 | |
| JPH02244629A (ja) | 半導体装置の製造方法 | |
| JPS62232141A (ja) | 半導体装置の製造方法 | |
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| JPH07161820A (ja) | 半導体装置の製造方法 | |
| JPH09129876A (ja) | 半導体装置の製造方法 | |
| JPH06120502A (ja) | 半導体装置の製造方法 | |
| JPH0578193B2 (ja) | ||
| JPH01265536A (ja) | 半導体集積回路における素子分離領域の形成方法 |