JPH02244629A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （慨　要〕 イオン打ち込みの際にマスクとして使用したし・シスト
の剥却工程を含む半導体装置の製造方法に関し、 半導体基板やその上に形成される膜にダメージを与えた
り汚染することなくレジスト膜を剥離することを目的と
し、 少なくとも下池層におけるイオン打込領域以夕（の領域
のにに直接又は絶縁膜を介して炭素膜を形成するととも
ｔ）に、上記イオン打込領域以外の領域に設けられた上
記炭素膜の、上にレジスト層を形成する」１程と、１〜
ｈ己レジスト層をマスクおしてト記丁地層のＬ方からイ
オンを打込む工程と、該イオン打込み処理後に、酸化剤
を含むエンチャンＥ・により上記炭素膜を除去して十記
しジス［層を１記丁ｌｌ！！層から剥離する工程とを含
み構成する。

（産業上の利用分野） 本発明は、半導体装置の製造方法に関し、より詳しくは
、イオン打ち込みの際にマスクとして使用したレジスト
層の剥離１程を含も半導体装置のＷＡ造方法に関す゛る
。

〔従来の技術〕

ＣＭＯ３やＢｉ−ＣＭＯ３等の？！雑な構造を採る半導
体装置において、数種類の元素イオンを半導体層の一部
に注入する場合には、第３図（ａ）　、　（ｂ）に例示
するように、レジスト３０をマスクに使用して半導体層
３１にイオン打込みを行うことがあり、イオン打込み終
了後にレジスト３０を剥離する場合には、つエンド剥離
法又はドライ！１１４法によることになる。

ウェット剥離法によれば、例えば硫酸と酸化剤の混合物
を用い、硫酸によりレジスト３０を炭化するとともにこ
の炭化物を酸化剤で酸化して二酸化炭素にし、レジスト
３０を除去することになる。

また、ドライ剥離法は、ケミカルドライ法とりアクティ
ブスパッタ法に分けられ、前者によれば、酸素ラジカル
やオゾン等の活性な酸化剤を用いてレジストを酸化除去
することになり、また、後者によれば、酸素等の酸化性
ガスの雰囲気中で電場をかけることにより、化学的な酸
化作用に加えて、電場で加速されたイオンの物理的スパ
ッタ作用によりレジスト３０を除去することになる。

〔発明が解決しようとする課題〕

しかし、イオンが打込まれたレジスト膜３０は第３図（
ｂ）に示すように、その表面に重合膜３０ａが生じるた
めに剥離が難しくなる（文献；　Ｎｕｃｌｅａｒ　Ｉｎ
ｓｔｒｕｍｅｎｔｓ　ａｎｄＭｅｔｈｏｄｓ　ｔｒｉ　
Ｐｈｙｓｉｃｓ　Ｒｅ５ｅａｒｅｈ　Ｂ？／８（１９８
５）　５０１−５０６）。

特に、イオン打込み量がｌＸｌ０”個／ｅｔａ以上にな
ると、化学的作用を利用したウェット剥離法やケミカル
ドライ法によってレジスト３０を眉ＩＮすることは不可
能になる。

このために、イオンが打込まれたレジスト３０を剥離す
る場合には、リアクティブスパッタ法を用いることにな
るが、この方法によれば、１３によって加速されたイオ
ンが半導体ｉ３１の表面にダメージを与えたり、イオン
打込みの際にレジス）３０巾の金属不純物が半導体層３
１に注入されてこれを汚染してしまうといった問題が４
Ｆシる。

本発明は、このような問題に鑑みてなされたものであっ
て、半導体基板やその上に形成される膜にダメージを与
えたり汚染することなくレジスト膜を剥離することがで
きる半導体装置の製造方法を提供することを目的とする
。

〔課題を解決するための手段］ 上記した課題は、少なくとも下地層１におけるイオン打
込領域以外の領域Ｂの上に直接又は絶Ｈ膜を介して炭素
膜３を形成するととももに、上記イオン打込領域以外の
領域１３に設けられた１記炭素膜３の上にレジスト層４
を形成するＴ稈と、１−記しシストＷ３４をマスクとし
て上記下ＩＬ！ｊＦ１１の上方からイオンを打込む工程
と、該イオン打込み処理後に、酸化剤壱含むエッチャン
上によりト記炭素膜３を除去して上記レジスト層４を上
記下地層ｌから剥則する工程とを有することを特徴とす
る半導体装置の製造方法により解決する。

〔作　用〕

本発明によれば、半導体基板のような下ｉｔ！！層１と
レジスト層４との間に炭素膜３を形成した状態で、イオ
ンの打込み処理を行い、その後に、酸化剤を含むエッチ
ャン上により炭素膜３をエツチングする。このため、炭
素膜３はレジスト層４の両脇から徐々に除去され、レジ
スト層４が下地層１から浮き上がって最終的に離脱する
ことになる。

この結果、レジスト４層の表層が重合された場合にも、
下地層Ｉを良好な状態に保持し７たままレジスト層を容
易に剥離することができる。

（実施例） （ａ）発明の一実施例の説明 第１図は、本発明の一実施例を断面で示ず１−程図であ
って、図中符号１は、シリコン等の半導体よりなる半導
体基板で、その上面には膜厚１００人程０の二酸化シリ
コン（Ｓｉｎり１２が形成されている。

この半導体基板ｌの一部の領域Ａにイオンを打込む場合
には、まず、５ｔｏＪ１２の上にスパッタリング法、あ
るいはメタン等の有機物の分解を用いたＣＶＤ法によっ
て炭素膜３を２００人の厚さに形成する（第１図（ａ）
）。そして、炭素膜３の上にフォトレジスト膜４を約１
２，０００人塗布した後に、露光及び現像処理してパタ
ーン化し、半導体基板ｌのうち、イオンを打込む領域層
にイオン通過用の窓５を形成するとともに、イオンを打
込まない領域Ｂを保護する（第１図（ｂ））。

次に、第１図（ｃ）に示ｔように、半導体基板１の上か
ら砒素イオン（＾ｓ”）を打込むと、その砒素イオンは
炭素膜３とＳｉｎｇ膜２を通り抜けて半導体基板ｌの表
面層に入り込み、Ａｓイオン打込層６が形成されること
になる（第１図（ｄ））。

この場合、例えば１２０ｋｅＶの加速エネルギーで砒素
を打込み、そのドーズ量を５ＸｌＯ”／ｃｄにすると、
イオン防護膜として機能するレジスト１１’Ｊ４０表層
が、イオン打ち込みにより重合するため、このレジスト
膜４は、外部の重合層４ａと内部の非重合層４ｂの二を
構造になる。

次に、半導体基板１を硫酸（Ｈ２ＳＯ，）と過酸化水素
（１１，０□）とを混合したエツチング溶液に浸漬する
と、第１図（ｅ）〜（８）に示すように、炭素膜３が過
酸化水素によって酸化してエツチングされることになる
。そして、レジスト１１＊４底部の炭素１１ｆｉ３は、
その側方からエツチングされる結果、レジスト４を半導
体基板ｌから徐々に浮き上がらせ、ついにはレジスト４
が半導体基板１から離脱することになる。

また、このエンチング過程において、エンチング液がレ
ジスト４の底部から侵入してその非重合１％４ｂを硫酸
により炭化するとともに、過酸化水素によりその炭化物
を二酸化炭素に変えてエツチングすることになるため、
エツチング液を炭素膜３に供給し易くなりエツチングが
促進されることになる（第１図（ｆ））。

なお、本実施例では炭素膜３をＳｉＯ２膜２の上に形成
したが、半導体基板１の上に直接形成することも可能で
ある。

また、この実施例ではウェットエツチングにより炭素膜
を除去する場合について説明したが、酸素ラジカル、オ
ゾン等を使用したケミカルドライ法によることも可能で
ある。

（ｂ）本発明の第２の実施例の説明 第２閏は、半導体基板１０の上にＰウェル１１とＮウェ
ル１２を形成し、それぞれの領域にＮＭＯ８及びＰＭＯ
３を形成する場合のイオン打込みの工程を示す図面であ
る。

まず、第２図（ａ）に示すように、Ｐウェル１１とＮウ
ェル１２において、素子分離用酸化膜１３によって囲ま
れた領域の表面に５ｉ０２膜１４を１００人形成し、そ
の上にポリシリコンによりゲート電極１５．１．６を形
成する。

そしてこれらの上に、スバンタ蒸着法あるいはメタン等
の有機物の分解を用いたＣＶＤ法などにより炭素膜１７
を２００人成長する（第２図（ｂ））。

次に、Ｐウェル１１におけるゲート電極１５の両脇にソ
ース、ドレイン用のｎ型領域層を形成するが、Ｎウェル
１２を保護するためにその表面を厚さ１．２０００人の
レジスト膜１８で覆う、そしてこのＬから、加速エネル
ギー１２０ｋｅＶでＡｓ’イオンを打込んで炭素膜１７
、ＳｉＯ□膜１４を通過させ、Ｐウニルミｔの表層のド
ーズ量を５×ＩＯ”　／　ｃｄとする。この場合、ゲー
ト電１］１ｉ１５がマスクとして作用するために、その
両側には自己整合的にＡｓイオン打込［１９，２０が深
さ３００人のピークをもって形成されることになる（第
２図（ｃ））。

この状態では、Ｎウェル１２を覆うレジスト膜１８の表
層が、イオン打込みによって重合するため、これを剥離
する場合には、硫酸と過酸化水素を５対１０割合で混合
して１４０°Ｃに加熱したエツチング溶液に半導体基板
１０を浸漬すると、第１の実施例と同様に、炭素膜１７
がエツチングされる結果、レジスト膜１８が半導体基板
ｌＯから離脱することになる（第２図（ｄ））。この場
合、レジスト膜１日の内部の非重合層が底部から浸食さ
れるために、炭素＃１７の酸化が容易になる。

次に、Ｎウェル１２におけるゲート電極１６の両脇にソ
ース、ドレイン用のＰ型領域層を形成するが、Ｐウェル
１１にＡｓイオン打込層１９．２０を形成する場合と同
一の手順を踏んでＪｊう。

即ち、第２図（ｅ）に示すように、ゲート電極１５．１
６と５１０２膜１４の上に膜厚２００人の炭素膜２１を
形成した後に、Ｐウェル１１をレジス［膜２２によって
覆い、アクセプタイオンとしてポロ７（Ｂ”　）　を打
込ｂ、Ｂイオン打込ｒｆｉ２３，２４をＮウェル１２表
面に自己整合的に形成Ｖる（第２図（ｆ））。

この場合、加速エネルギーを３０ｋｅν、ドーズ量を５
　Ｘ　１０　”／ｃ−とすると、深さ６００人にピーク
をもつ不純物分布となる。

この後に、第１の実施例と同様に、硫酸と過酸化水素を
５対１の割合で混合したエツチング溶液を１．４０℃に
加熱し、この巾に半導体基板１０を浸漬してレジスｌ！
２２を剥離する（第２図（ｇ）　）。

以上述べたように、Ａ！！°　イオンやＢ°イオンの打
ち込みを終えた後に、図示しない加熱炉に半導体基板１
０を入れて９００°Ｃ下で１　（１分加熱し、Ａｓイオ
ン打込層１９．２０とＢイオン打込層２３゜２４のＡｓ
元素とＢ元素を活性化すればそれぞれにｎ型及びＰ型の
ソース、ドレインが形成されることになる（第２図（ｈ
））。

〔発明の効果〕

以上述べたように本発明によれば、レジストと下地層の
間に炭素ＩＩりを形成した状態で、イオンの打込み処理
を行い、その後に、酸化剤を含むエッチャン上により炭
素膜を除去するようにしたので、レジストを下地層から
浮き−Ｌがらせて剥離することになり、レジストの表層
が重合し、でも、下地層を良好な状態に保持したままレ
ジストを容易に剥離するこ々ができる。

【図面の簡単な説明】

第１図は、本発明の一実施例を断面で示す工程図、 第２図は、本発明のその他の実施例を断面ご示ず一丁程
図、 第３図は、従来方法を示Ｖ断面図である。 （符号の説明） ｌ・・・半導体基板（下地層）、 ２・・・５ｉ０２膜、 ３・・・炭素膜、 ４・・・レジスト膜（レジスト層）、 ＩＯ・・・半導体基板、 ＩＩ・・・Ｐウェル、 １２・・・Ｎつ、ル、 Ｉ４・・・５ｉＯｚｌり、 １７．２１・・・炭素膜、 ＋５，１６・・・ゲート電極、 １８．２２・・・レジスＩ−膜。 Ａｓ Ｓ Ａ１

Claims (1)

1. 【特許請求の範囲】 少なくとも下地層におけるイオン打込領域以外の領域の
   上に直接又は絶縁膜を介して炭素膜を形成するとともも
   に、 上記イオン打込領域以外の領域に設けられた上記炭素膜
   の上にレジスト層を形成する工程と、上記レジスト層を
   マスクとして上記下地層の上方からイオンを打込む工程
   と、 該イオン打込み処理後に、酸化剤を含むエッチャントに
   より上記炭素膜を除去して上記レジスト層を上記下地層
   から剥離する工程とを有することを特徴とする半導体装
   置の製造方法。