KR100325467B1 - 반응부산물 제거방법 - Google Patents

반응부산물 제거방법 Download PDF

Info

Publication number
KR100325467B1
KR100325467B1 KR1020000001530A KR20000001530A KR100325467B1 KR 100325467 B1 KR100325467 B1 KR 100325467B1 KR 1020000001530 A KR1020000001530 A KR 1020000001530A KR 20000001530 A KR20000001530 A KR 20000001530A KR 100325467 B1 KR100325467 B1 KR 100325467B1
Authority
KR
South Korea
Prior art keywords
film
reaction
products
plate electrode
dielectric film
Prior art date
Application number
KR1020000001530A
Other languages
English (en)
Other versions
KR20010073275A (ko
Inventor
전재영
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000001530A priority Critical patent/KR100325467B1/ko
Publication of KR20010073275A publication Critical patent/KR20010073275A/ko
Application granted granted Critical
Publication of KR100325467B1 publication Critical patent/KR100325467B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B66—HOISTING; LIFTING; HAULING
    • B66D—CAPSTANS; WINCHES; TACKLES, e.g. PULLEY BLOCKS; HOISTS
    • B66D3/00—Portable or mobile lifting or hauling appliances
    • B66D3/18—Power-operated hoists
    • B66D3/26—Other details, e.g. housings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B66—HOISTING; LIFTING; HAULING
    • B66D—CAPSTANS; WINCHES; TACKLES, e.g. PULLEY BLOCKS; HOISTS
    • B66D3/00—Portable or mobile lifting or hauling appliances
    • B66D3/04—Pulley blocks or like devices in which force is applied to a rope, cable, or chain which passes over one or more pulleys, e.g. to obtain mechanical advantage
    • B66D3/043—Block and tackle system with variable number of cable parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B66—HOISTING; LIFTING; HAULING
    • B66D—CAPSTANS; WINCHES; TACKLES, e.g. PULLEY BLOCKS; HOISTS
    • B66D2700/00—Capstans, winches or hoists
    • B66D2700/01—Winches, capstans or pivots
    • B66D2700/0125—Motor operated winches

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 캐패시터의 스토리지전극 상에 형성되는 유전체막과 플레이트전극으로 각각 Ta2O5/TiN막을 사용하는 경우, 유전체막과 플레이트전극 형성을 위한 Ta2O5/TiN막 패터닝 시에 발생되는 반응부산물을 용이하게 제거할 수 있는 반응부산물 제거방법에 관한 것이다.
반도체기판 상에 소오스/드레인인 불순물영역과 연결되는 스토리지전극을 형성하는 공정과, 상기 스토리지전극을 덮도록 절연막과 금속막을 순차적으로 형성하는 공정과, 금속막 상에 스토리지전극을 덮으며, 이웃한 스토리지전극과는 격리시키는 감광막패턴을 형성하는 공정과, 감광막패턴을 마스크로 하여 절연막과 금속막을 식각하여 스토리지전극을 덮는 각각의 유전체막과 플레이트전극을 형성하는 공정과, 유전체막과 플레이트전극 측면에 형성된 반응부산물을 제거하는 공정을 구비한 반응부산물 제거방법에 있어서,
본 발명의 반응부산물 제거방법은 감광막패턴을 마스크로 하여 유전체막과 플레이트전극에 NH4OH(ℓ) + H2O2(ℓ) 혼합액에 의한 1차 세정처리를 진행시키어 반응부산물을 1차로 제거하는 제 1공정과, 1차 세정처리된 유전체막과 플레이트전극에 NH4OH(ℓ)+CH3COOH(ℓ)+H2O(ℓ) 혼합액에 의한 2차 세정처리를 진행시키어 반응부산물을 2차로 제거하는 제 2공정을 구비한 것을 특징으로 한다.
즉, 본 발명은 유전체막과 플레이트전극인 Ta2O5/TiN막의 노출된 측면 및 층간절연막 표면에 다량 생성된 반응부산물을 제거하기 위해, 2차에 걸친 세정처리 공정을 진행시킨 것이다.
따라서, 상기 특징을 갖는 본 발명에서는 식각되어 노출된 Ta2O5/TiN막의 측면 및 층간절연막 표면에 생성된 반응부산물을 제거하기 위해, NH4OH(ℓ) + H2O2(ℓ) 혼합액에 의한 1차 세정처리 공정과 NH4OH(ℓ)+CH3COOH(ℓ)+H2O(ℓ) 혼합액에 의한 2차 세정처리를 진행시킴으로써, 반응부산물을 완전히 제거 가능한 효과가 있다.

Description

반응부산물 제거방법{Method of eliminating polymer}
본 발명은 반응부산물(polymer) 제거방법에 관한 것으로, 특히, 캐패시터의 스토리지전극 상에 형성되는 유전체막과 플레이트전극으로 각각 Ta2O5/TiN막을 사용하는 경우, 유전체막과 플레이트전극 형성을 위한 Ta2O5/TiN막 패터닝 시에 발생되는 반응부산물을 용이하게 제거할 수 있는 반응부산물 제거방법에 관한 것이다.
도 1a 내지 도 1g는 종래기술에 따른 반응부산물 제거방법을 캐패시터의 유전체막과 플레이트전극 형성용 TiN/Ta2O5막 패터닝 공정에 적용한 것을 보인 도면이다.
도 1a와 같이, 도면번호 100인 반도체기판에는 소자의 활성영역과 필드영역을 한정하는 필드산화막(미도시)이 패터닝되어 있고, 소자의 활성영역 상에 게이트산화막을 개재시키어 게이트전극(미도시)및 이 게이트전극 양측 하부에 소오스/드레인(source/drain)인 불순물영역(102)을 갖는 트랜지스터(transistor)(미도시)가 제조되어 있다.
상기의 반도체기판(100) 상에 산화실리콘을 화학기상(CVD:Chemical Vapor Deposition:이하, CVD 라 칭함)방법으로 증착하여 층간절연막(104)을 형성한다.
이어서, 층간절연막(104) 상에 질화실리콘을 CVD하여 식각정지막(105)을 형성한다.
이 후, 식각정지막(105) 및 층간절연막(104)에 불순물영역(102)을 노출시키는 콘택홀(c1)을 형성한다.
도 1b와 같이, 식각정지막(105) 상에 콘택홀(c1)을 덮도록 다결정실리콘을 증착한 후, 표면이 노출되는 시점까지 에치백(etch back)하여 콘택홀(c1)을 채우는 플러그(plug)(106)를 형성한다.
그리고 식각정지막(105) 상에 플러그(106)를 채우도록 다결정실리콘과 산화실리콘을 순차적으로 증착한 후, 식각하여 각각의 도전패턴(110)과 절연패턴(112)을 형성한다.
도 1c와 같이, 식각정지막(104) 상에 각각의 도전패턴(110) 및 절연패턴(112)을 덮도록 다결정실리콘을 증착한 후, 표면이 노출되는 시점까지 에치백(etch back)한다.
식각 결과, 도전패턴(110) 및 절연패턴(112) 측면에는 측벽 형상으로 다결정실리콘이 잔류되며, 이 잔류된 다결정실리콘은 이하에서 도전측벽(114)이라 칭한다.
도 1d와 같이, 절연패턴을 제거한다.
산화실리콘 성분인 절연패턴 제거 시, 식각정지막(105)은 하부의 층간절연막(104)이 절연패턴과 함께 식각되지 않도록 보호해주는 역할을 한다.
이 때, 잔류된 도전패턴과 도전측벽은 캐패시터의 스토리지전극(S1)이 된다.
이어서, 도전패턴 및 도전측벽을 마스크로 하여 식각정지막(105)을 식각한다.
여기에서, 식각정지막은 캐패시터의 스토리지전극(S1)이 이웃의 스토리지전극과 연결되는 것을 방지하기 위해 식각된다.
따라서, 층간절연막(104) 상에는 플러그(106)을 통해 하부의 불순물영역(102)과 연결되는 도전패턴과 도전측벽로 구성된 스토리지전극(S1)이 잔류되어 있다.
도 1e와 같이, 층간절연막(102) 상에 스토리지전극(S1)을 덮도록 Ta2O5/TiN막(120)(122)을 형성한다.
이 때, 이 후의 식각 등의 공정을 거쳐서 Ta2O5막은 캐패시터의 유전체막이 되고,TiN막은 캐패시터의 플레이트전극이 된다.
이 후, Ta2O5/TiN막(120)(122) 상에 감광막(photoresist)을 도포한 후, 스토리지전극(S1)을 덮으면서 이웃한 스토리지전극과 격리되도록 패턴 식각하여 감광막패턴(PR)(124)을 형성한다.
도 1f와 같이, 감광막패턴을 마스크로 하여 Ta2O5/TiN막을 식각함으로써 캐패시터의 유전체막(120a)과 플레이트전극(122a)이 형성된다.
이 때, Ta2O5/TiN막 식각 공정으로 인해, 감광막패턴에 의해 노출된 유전체막(120a)과 플레이트전극(122a) 측면 및 층간절연막(104) 표면에는 다량의 반응부산물(미도시)이 생성된다.
즉, 층간절연막(104)의 산화실리콘(SiO2) 및 유전체막(120a)/플레이트전극(122a)의 Ta2O5/TiN막은 대기 중의 산소성분 또는 해리된 원자와 결합되어 SiOX, TiOX또는 SiOXH 등의 형태로 반응부산물이 생성된다.
이어서, 감광막패턴을 제거한다.
그리고 습식 세정처리(140) 공정을 여러 번(적어도 2회 이상) 진행시키어 유전체막(120a)과 플레이트전극(122a) 측면 및 층간절연막 표면에 생성된 반응부산물을 제거한다.
습식 세정에 사용되는 처리액으로는 NH4OH(ℓ)+CH3COOH(ℓ)+H2O(ℓ)을 혼합한 혼합액이 이용된다.
그러나, 종래의 기술에서는 유전체막/플레이트전극 형성용 절연막/금속막에 식각 공정을 진행시키는 경우, 식각 후 절연막/금속막 측면 및 층간절연막 표면에 생성된 반응부산물을 제거하기 위해 여러 번의 세정 공정이 진행된다.
따라서, 그에 따른 세정 시간이 길어지고 번거로운 문제점이 있었다.
또한, 종래의 기술에서는 여러 번의 세정처리를 실시함에도 불구하고, 절연막/금속막 측면에 생성된 반응부산물이 제대로 세정되지 않아 이 후 공정에서 이물로 작용될 우려가 있었다.
상기의 문제점을 해결하고자, 본 발명의 목적은 유전체막과 플레이트전극 형성용 절연막/금속막을 식각한 후에 발생되는 반응부산물을 용이하게 제거할 수 있는 반응부산물 제거방법을 제공하려는 것이다.
상기 목적을 달성하고자, 반도체기판 상에 소오스/드레인인 불순물영역과 연결되는 스토리지전극을 형성하는 공정과, 상기 스토리지전극을 덮도록 절연막과 금속막을 순차적으로 형성하는 공정과, 금속막 상에 스토리지전극을 덮으며, 이웃한 스토리지전극과는 격리시키는 감광막패턴을 형성하는 공정과, 감광막패턴을 마스크로 하여 절연막과 금속막을 식각하여 스토리지전극을 덮는 각각의 유전체막과 플레이트전극을 형성하는 공정과, 유전체막과 플레이트전극 측면에 형성된 반응부산물을 제거하는 공정을 구비한 반응부산물 제거방법에 있어서,
본 발명의 반응부산물 제거방법은 감광막패턴을 마스크로 하여 유전체막과 플레이트전극에 NH4OH(ℓ) + H2O2(ℓ) 혼합액에 의한 1차 세정처리를 진행시키어 반응부산물을 1차로 제거하는 제 1공정과, 1차 세정처리된 유전체막과 플레이트전극에 NH4OH(ℓ)+CH3COOH(ℓ)+H2O(ℓ) 혼합액에 의한 2차 세정처리를 진행시키어 반응부산물을 2차로 제거하는 제 2공정을 구비한 것을 특징으로 한다.
도 1a 내지 도 1g는 종래기술에 따른 반응부산물 제거 과정을 보인 공정단면도이고,
도 2a 내지 도 2h는 본 발명에 따른 반응부산물 제거과정을 보인 공정단면도이다.
*도면의 주요 부분에 대한 부호의 설명 *
100, 200. 반도체기판 102, 202. 불순물영역
104, 204. 층간절연막 105, 205. 식각정지막
106, 206. 플러그 110, 210. 도전패턴
112, 212. 절연패턴 114, 214. 도전측벽
120, 220. Ta2O5막 122, 222. TiN막
120a, 220a. 유전체막 122a, 222a. 플레이트전극
140, 238, 240. 세정처리 124, 224. 감광막패턴
S1, S2. 스토리지전극 C1, C2. 콘택홀
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 2a 내지 도 2h는 본 발명에 따른 반응부산물 제거과정을 보인 공정단면도이다.
도 2a와 같이, 도면번호 200은 반도체기판으로, 여기에는 소자의 활성영역과 필드영역을 한정하는 필드산화막(미도시)이 패터닝되어 있고, 소자의 활성영역 상에 게이트산화막을 개재시키어 게이트전극(미도시)및 이 게이트전극 양측 하부에 소오스/드레인인 불순물영역(202)을 갖는 트랜지스터(미도시)가 제조되어 있다.
상기의 반도체기판(200) 상에 산화실리콘을 CVD 하여 층간절연막(204)을 형성한다. 이 층간절연막(204)은 화학-기계적 연마(Chemical-Mechanical Polishing)하여 표면을 평탄하게 한다.
이어서, 층간절연막(204) 상에 질화실리콘을 CVD하여 식각정지막(205)을 형성한다.
이 후, 식각정지막(205) 및 층간절연막(204)에 불순물영역(202)을 노출시키는 콘택홀(c2)을 형성한다.
도 2b와 같이, 식각정지막(205) 상에 콘택홀(c2)을 덮도록 다결정실리콘을 CVD한 후, 표면이 노출되는 시점까지 에치백하여 콘택홀(c2)을 채우는 플러그(206)를 형성한다.
이어서, 식각정지막(205) 상에 플러그(206)를 덮도록 다결정실리콘과 산화실리콘을순차적으로 CVD한 후, 식각하여 각각의 도전패턴(210)과 절연패턴(212)을 형성한다.
도 2c와 같이, 식각정지막(205) 상에 도전패턴(210)과 절연패턴(212)을 덮도록 다결정실리콘을 증착한 후, 식각정지막(205) 표면 및 절연패턴(212) 표면이 노출되는 시점까지 식각한다.
식각 결과, 도전패턴(210)과 절연패턴(212) 측면에 다결정실리콘이 잔류되며, 잔류된 다결정실리콘을 도전측벽(214)이라 칭한다.
도 2d와 같이, 절연패턴을 제거한다.
산화실리콘 성분인 절연패턴 제거 시, 식각정지막(205)은 절연패턴과는 식각선택성이 있는 질화실리콘 성분으로, 하부의 층간절연막(204)이 절연패턴과 함께 식각되지 않도록 방지해 주는 역할을 한다.
즉, 절연패턴 식각 시, 식각정지막(205)은 질화실리콘으로, 절연패턴과 신각선택비가 서로 다르게 때문에 식각되지 않는다.
이 때, 잔류된 도전패턴과 도전측벽은 캐패시터의 스토리지전극(S2)이 된다.
이어서, 도전패턴 및 도전측벽을 마스크로 하여 식각정지막(205)을 식각한다.
여기에서, 식각정지막(205)을 식각하는 이유는 캐패시터의 스토리지전극(S2)이 이웃의 스토리지전극과 격리시키기 위한 것이다.
결과적으로, 층간절연막(204) 상에는 플러그(206)을 통해 하부의 불순물영역(202)과 연결되는 도전패턴과 도전측벽로 구성된 스토리지전극(S2)이 잔류되어 있다.
도 2e와 같이, 층간절연막(204) 상에 스토리지전극(S2)을 덮도록Ta2O5/TiN막(220)(222)을 형성한다.
이 후의 식각 등의 공정을 거쳐서 Ta2O5막은 절연막으로 캐패시터의 유전체막을 형성하기 위한 것이고, TiN막은 도전막으로 캐패시터의 플레이트전극을 형성하기 위한 것이다.
그리고 Ta2O5/TiN막(220)(222) 상에 감광막(photoresist)을 도포한 후, 스토리지전극(S2)을 덮으면서 이웃한 스토리지전극과 격리되도록 패턴 식각하여 감광막패턴(PR)(224)을 형성한다.
도 2f와 같이, 감광막패턴(224)을 마스크로 하여 Ta2O5/TiN막을 식각한다.
식각 결과, 잔류된 Ta2O5/TiN막이 캐패시터의 유전체막(220a)과 플레이트전극(222a)이 된다.
이 때, Ta2O5/TiN막 식각 공정으로 인해, 감광막패턴(224)에 의해 노출된 유전체막(220a)과 플레이트전극(222a) 측면 및 층간절연막(204) 표면에는 다량의 반응부산물(미도시)이 생성된다.
이 반응부산물은 층간절연막(204)의 산화실리콘(SiO2) 및 유전체막(220a)/플레이트전극(222a)의 Ta2O5/TiN막이 대기 중의 산소성분 또는 해리된 원자와 결합되어 SiOX, TiOX또는 SiOXH 등의 형태로 생성된다.
따라서, 본 발명에서는 이러한 반응부산물을 제거하기 위해, 감광막패턴(224)을 마스크로 하여 식각되어 노출된 Ta2O5/TiN막 측면 및 층간절연막 표면에 1차 세정처리(238) 공정을 진행시킨다.
1차 세정처리(238) 공정에 사용되는 처리액으로는 NH4OH(ℓ) + H2O2(ℓ) 혼합액을 이용되며, 이 혼합액은 NH4OH(ℓ)의 농도가 60%이고, H2O2(ℓ)의 농도가 40%인 혼합비율을 갖는다.
1차 세정처리(238) 공정은 80℃ ∼85℃ 정도의 온도범위에서 2분 가량 진행된다.
도 2g와 같이, 감광막패턴(224)을 제거한다.
그러나, 1차 세정처리 공정을 진행시키어도 식각되어 노출된 Ta2O5/TiN막 측면 및 층간절연막 표면에는 반응부산물의 일부가 잔재된다.
따라서, 본 발명에서는 잔재된 반응부산물을 완전히 제거하기 위해, 식각되어 노출된 Ta2O5/TiN막 측면 및 층간절연막 표면에 2차 세정처리(240) 공정을 진행시킨다.
2차 세정처리(240) 공정에 사용되는 처리액으로는 NH4OH(ℓ)+CH3COOH(ℓ)+H2O(ℓ) 혼합액이 이용되며, 이 혼합액은 NH4OH(ℓ)의 농도가 적어도 60% 이상 되도록 한다.
도 2h와 같이, 1차, 2차 세정처리(240) 공정 진행이 완료된 유전체막(220a)과 플레이트전극(222a) 표면으로부터 반응부산물이 완전히 제거됨으로써, 캐패시터 제조 공정이 완료된다.
이상에서 살펴본 바와 같이, 캐패시터의 스토리지전극을 덮는 유전체막과 플레이트전극으로 Ta2O5/TiN막을 사용하는 경우, 감광막패턴을 마스크로 하여 Ta2O5/TiN막을식각한 후, Ta2O5/TiN막의 노출된 측면 및 층간절연막 표면에는 다량의 반응부산물이 생성된다.
따라서, 본 발명에서는 이러한 다량의 반응부산물을 제거하기 위해 1차, 2차 세정처리 공정을 진행시킨다.
즉, 본 발명은 유전체막과 플레이트전극 측면에 생성된 반응부산물 제거를 위해, 먼저, 유전체막과 플레이트전극에 NH4OH(ℓ) + H2O2(ℓ) 혼합액에 의한 1차 세정처리를 진행시킨 후, 다시 NH4OH(ℓ)+CH3COOH(ℓ)+H2O(ℓ) 혼합액에 의한 2차 세정처리를 진행시킨 것이다.
상술한 바와 같이, 캐패시터의 스토리지전극을 덮는 유전체막과 플레이트전극으로 Ta2O5/TiN막을 사용하는 경우에 있어서, 본 발명에서는 식각되어진 Ta2O5/TiN막의 노출된 측면 및 층간절연막 표면에 다량 생성된 반응부산물을 제거하기 위해, 2차에 걸친 세정처리 공정을 진행시킨다.
즉, 본 발명에서는 식각되어 노출된 Ta2O5/TiN막의 측면 및 층간절연막 표면에 생성된 반응부산물을 제거하기 위해, NH4OH(ℓ) + H2O2(ℓ) 혼합액에 의한 1차 세정처리 공정과 NH4OH(ℓ)+CH3COOH(ℓ)+H2O(ℓ) 혼합액에 의한 2차 세정처리를 진행시킴으로써, 반응부산물을 완전히 제거 가능한 효과가 있다.

Claims (6)

  1. 반도체기판 상에 소오스/드레인인 불순물영역과 연결되는 스토리지전극을 형성하는 공정과, 스토리지전극을 덮도록 절연막과 금속막을 순차적으로 형성하는 공정과, 금속막 상에 스토리지전극을 덮으며, 이웃한 스토리지전극과는 격리시키는 감광막패턴을 형성하는 공정과, 감광막패턴을 마스크로 하여 절연막과 금속막을 식각하여 스토리지전극을 덮는 각각의 유전체막과 플레이트전극을 형성하는 공정과, 유전체막과 플레이트전극 측면에 형성된 반응부산물을 제거하는 공정을 구비한 반응부산물 제거방법에 있어서,
    상기 반응부산물을 제거하는 공정은
    상기 감광막패턴을 마스크로 하여 상기 유전체막과 상기 플레이트전극에 NH4OH(ℓ) + H2O2(ℓ) 혼합액에 의한 1차 세정처리를 진행시키어 상기 반응부산물을 1차로 제거하는 제 1공정과,
    상기 1차 세정처리된 유전체막과 플레이트전극에 NH4OH(ℓ)+CH3COOH(ℓ)+H2O(ℓ) 혼합액에 의한 2차 세정처리를 진행시키어 상기 반응부산물을 2차로 제거하는 제 2공정을 구비한 반응부산물 제거방법.
  2. 청구항 1에 있어서,
    상기 제 1공정과 상기 제 2공정 사이에 감광막패턴을 제거하는 공정이 추가된 것이특징인 반응부산물 제거방법.
  3. 청구항 1에 있어서,
    상기 유전체막은 Ta2O5막이고, 상기 플레이트전극은 TiN막인 것이 특징인 반응부산물 제거방법.
  4. 청구항 1에 있어서,
    상기 NH4OH(ℓ)+H2O2(ℓ) 혼합액은 NH4OH(ℓ)의 농도가 60%이고, H2O2(ℓ)의 농도가 40%인 혼합비율을 갖는 것이 특징인 반응부산물 제거방법.
  5. 청구항 1에 있어서,
    상기 1차 세정처리는 80℃ ∼85℃ 정도의 온도범위에서 2분 가량 진행된 것이 특징인 반응부산물 제거방법.
  6. 청구항 1에 있어서,
    상기 NH4OH(ℓ)+CH3COOH(ℓ)+H2O(ℓ) 혼합액은 적어도 NH4OH(ℓ)의 농도가 60% 이상인 것이 특징인 반응부산물 제거방법.
KR1020000001530A 2000-01-13 2000-01-13 반응부산물 제거방법 KR100325467B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000001530A KR100325467B1 (ko) 2000-01-13 2000-01-13 반응부산물 제거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000001530A KR100325467B1 (ko) 2000-01-13 2000-01-13 반응부산물 제거방법

Publications (2)

Publication Number Publication Date
KR20010073275A KR20010073275A (ko) 2001-08-01
KR100325467B1 true KR100325467B1 (ko) 2002-02-21

Family

ID=19638320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000001530A KR100325467B1 (ko) 2000-01-13 2000-01-13 반응부산물 제거방법

Country Status (1)

Country Link
KR (1) KR100325467B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04107922A (ja) * 1990-08-29 1992-04-09 Fujitsu Ltd 半導体洗浄液およびそれを用いた洗浄方法
JPH0645275A (ja) * 1991-06-21 1994-02-18 Citizen Watch Co Ltd 半導体装置の製造方法
JPH07142726A (ja) * 1993-11-19 1995-06-02 Oki Electric Ind Co Ltd 電界効果型トランジスタの製造方法
JPH0864765A (ja) * 1994-08-19 1996-03-08 Nippon Steel Corp 半導体装置の製造方法
JPH1012836A (ja) * 1996-06-18 1998-01-16 Matsushita Electron Corp 容量素子の製造方法
JPH11289049A (ja) * 1998-04-02 1999-10-19 Nec Corp 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04107922A (ja) * 1990-08-29 1992-04-09 Fujitsu Ltd 半導体洗浄液およびそれを用いた洗浄方法
JPH0645275A (ja) * 1991-06-21 1994-02-18 Citizen Watch Co Ltd 半導体装置の製造方法
JPH07142726A (ja) * 1993-11-19 1995-06-02 Oki Electric Ind Co Ltd 電界効果型トランジスタの製造方法
JPH0864765A (ja) * 1994-08-19 1996-03-08 Nippon Steel Corp 半導体装置の製造方法
JPH1012836A (ja) * 1996-06-18 1998-01-16 Matsushita Electron Corp 容量素子の製造方法
JPH11289049A (ja) * 1998-04-02 1999-10-19 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20010073275A (ko) 2001-08-01

Similar Documents

Publication Publication Date Title
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
KR970011134B1 (ko) 반도체 소자 제조 공정
JP2000150459A (ja) エッチング方法及びこれを用いた半導体装置の製造方法
KR20070082921A (ko) 핀형 전계 효과 트랜지스터의 소자 분리막 제조 방법 및핀형 전계 효과 트랜지스터의 제조방법
KR100325467B1 (ko) 반응부산물 제거방법
KR100801744B1 (ko) 반도체소자의 금속게이트 형성방법
US6558999B2 (en) Method for forming a storage electrode on a semiconductor device
KR100532963B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100590395B1 (ko) 플래쉬 메모리소자의 게이트 전극 형성방법
KR20050058637A (ko) 살리사이드를 갖는 반도체 소자 제조 방법
KR0150668B1 (ko) 반도체 소자 제조방법
KR100255005B1 (ko) 반도체소자의 제조 방법
KR100598982B1 (ko) 반도체 장치의 커패시터 제조방법
KR100386613B1 (ko) 반도체 소자의 제조방법
KR100649017B1 (ko) 반도체 소자 및 이의 제조방법
KR100328829B1 (ko) 반도체 장치의 연결부 형성방법
KR100308084B1 (ko) 반도체소자의 제조방법
KR100256798B1 (ko) 반도체 소자의 자기정렬콘택 형성방법
KR100518236B1 (ko) 반도체소자의 게이트산화막 형성방법
KR100618692B1 (ko) 게이트산화막 제조방법
KR100783642B1 (ko) 반도체 소자의 제조방법
KR19980028655A (ko) 중합체 제거용 세정액 및 이를 사용하는 반도체소자의 제조방법
KR19990018634A (ko) 반도체 소자 제조방법
KR20050055432A (ko) 반도체 소자의 게이트 형성방법
KR19990061081A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee