KR20070060360A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20070060360A KR20070060360A KR1020050119670A KR20050119670A KR20070060360A KR 20070060360 A KR20070060360 A KR 20070060360A KR 1020050119670 A KR1020050119670 A KR 1020050119670A KR 20050119670 A KR20050119670 A KR 20050119670A KR 20070060360 A KR20070060360 A KR 20070060360A
- Authority
- KR
- South Korea
- Prior art keywords
- mold insulating
- aqueous solution
- insulating film
- etching
- cleaning tank
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000004140 cleaning Methods 0.000 claims abstract description 51
- 238000003860 storage Methods 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000007864 aqueous solution Substances 0.000 claims abstract description 25
- 239000006227 byproduct Substances 0.000 claims abstract description 19
- 239000000243 solution Substances 0.000 claims abstract description 15
- 238000001035 drying Methods 0.000 claims abstract description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 14
- 239000007788 liquid Substances 0.000 claims description 13
- 238000011049 filling Methods 0.000 claims description 2
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 abstract description 66
- 229960004592 isopropanol Drugs 0.000 abstract description 22
- 238000007598 dipping method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 19
- 230000007547 defect Effects 0.000 description 12
- 238000009413 insulation Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 238000007599 discharging Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000013557 residual solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
본 발명은 실린더형 스토리지전극을 형성시 사용한 몰드절연막 제거를 위한 딥-아웃(Dip-out) 공정시 유발되는 흐름성 결함(defect)을 방지할 수 있는 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 몰드절연막 내에 수 개의 실린더형 스토리지전극이 형성된 반도체 기판을 제공하는 단계와, 상기 기판 결과물을 하부면에 투입구를 구비하면서 내부에 몰드절연막 제거용 세정액이 채워진 세정조에 침지하여 몰드절연막을 식각하는 단계와, 상기 세정조의 하부 투입구로 IPA 수용액을 유입시켜 상기 몰드절연막의 식각시 발생된 부산물을 세정조 상부로 오버 플로우시켜 제거함과 아울러 스토리지전극 내부 및 그들 사이의 공간에 IPA 수용액을 채워주는 단계와, 상기 몰드절연막이 제거된 기판을 세정액으로부터 반출하는 단계와, 상기 몰드절연막이 제거된 기판을 건조시켜 IPA 수용액을 제거하는 단계를 포함한다.
Description
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 2는 종래의 딥-아웃 공정을 설명하기 위한 도면.
도 3은 종래 기술의 문제점을 설명하기 위한 도면.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 5는 본 발명의 잇점을 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
300 : 반도체 기판 310 : 층간절연막
320 : 스토리지노드 플러그 330 : 하부 정렬키
340 : 식각정지막 350 : 몰드절연막
360 : 금속막 360a : 스토리지전극
360b : 잔류된 금속막 363 : 제1절연막
366 : 제2절연막 H1 : 제1홀
H2 : 제2홀
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 실린더형 스토리지전극을 형성함에 있어서의 스토리지전극의 형성틀로서 사용되는 몰드절연막을 제거하기 위한 딥-아웃(Dip-out) 공정시 유발되는 흐름성 결함(defect)을 방지할 수 있는 반도체 소자의 제조방법에 관한 것이다.
반도체 소자의 고집적화가 진행됨에 따라 소자 크기도 점점 작아지고 있고, 이에 따라, 디램과 같은 메모리 소자에서 데이터를 저장하는 기억 장소로서 기능하는 캐패시터의 폭(width) 또한 작아지고 있다. 상기 캐패시터는 스토리지전극(storage node)과 플레이트전극(plate node) 사이에 유전체(dielectric)막이 개재된 구조로서, 이러한 구조를 갖는 캐패시터의 저장 용량(캐패시턴스)은 전극의 표면적과 유전체막의 유전율에 비례하고, 전극들간의 간격, 즉, 유전체막의 두께에 반비례한다.
따라서, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전체막을 사용하거나, 전극 표면적을 확대시키거나, 또는, 전극들간의 거리를 줄이는 것이 요구된다. 그런데, 전극들간의 거리, 즉, 유전체막의 두께를 줄이는 것은 한계가 있기 때문에, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전체막을 사용하거나, 전극 표면적을 넓히는 방식으로 진행되고 있다.
여기서, 상기 전극 표면적을 증가시키기 위한 방법으로는 스토리지전극의 형태를 오목(concave) 또는 실린더(cylinder) 형태의 3차원 구조로 형성하는 방법이 대표적이며, 이 중에서도 실린더 형태의 스토리지전극은 오목 형태의 스토리지전극에 비해 상대적으로 매우 넓은 전극 면적을 갖기 때문에 고집적 소자에 적용하기에 유리하다.
이하에서는 도 1a 내지 도 1c를 참조하여 종래 기술에 따른 실린더형 스토리지전극 형성 기술을 포함한 반도체 소자의 제조방법을 설명하도록 한다.
도 1a를 참조하면, 스토리지노드 플러그(120)를 구비한 층간절연막(110) 상에 질화막 재질의 식각정지막(130)을 형성한다. 이어서, 상기 식각정지막(130) 상에 실린더형의 스토리지전극을 위한 형성틀로서 작용할 몰드절연막(140)을 형성한다. 여기서, 상기 층간절연막(110)과 몰드절연막(140)은 일반적으로 산화막 재질로 형성한다. 그리고, 상기 질화막 재질의 식각정지막(130)은 이후 몰드절연막(140)을 제거하는 딥-아웃(Dip-out) 공정시 스토리지전극 하부의 구조물, 즉 층간절연막(110)과 스토리지노드 플러그(120) 등을 식각 어택(attack)으로부터 보호하는 역할을 한다.
다음으로, 상기 몰드절연막(140)과 식각정지막(130)을 식각하여 스토리지노드 플러그(120)를 노출시키는 스토리지노드용 홀(H)을 형성하고, 상기 홀(H)의 표면 및 몰드절연막(140) 상에 스토리지전극용 금속막(150)을 일정한 두께로 형성한다.
도 1b를 참조하면, 상기 금속막 부분 중 몰드절연막(140) 상에 형성된 금속막 부분을 건식 식각 공정으로 선택적으로 제거하여, 상기 홀(H)의 표면 상에 실린더형 스토리지전극(160a)을 형성한다.
이때, 상기 홀(H)의 저면에 형성된 금속막 부분이 식각되지 않는데 그 이유는 상기 건식 식각시 식각 가스의 직진성을 감소시켜 매우 좁은 폭을 갖는 홀(H)의 내부로 식각 가스가 침투되지 않도록 식각 조건을 조절해 주기 때문이다. 이러한 상기 금속막의 선택적 식각 공정을 스토리지노드 아이솔레이션(isolation)이라 한다.
도 1c를 참조하면, 상기 식각 후 잔류된 몰드절연막(150)을 습식각 용액을 이용한 딥-아웃(dip-out) 공정을 통해 제거한다.
이후, 도시하지는 않았으나, 상기 스토리지전극(160a) 상에 유전막과 플레이트전극을 차례로 형성하고, 계속해서 공지의 후속공정을 차례로 수행하여 반도체 소자를 제조한다.
그러나, 전술한 종래 기술에서는 몰드절연막(150)의 딥-아웃 공정시 습식 식각을 통해 발생된 부산물들이 기판 결과물 표면에 부착되므로 흐름성 결함(defect)이 유발된다는 문제점이 있다. 이하에서는, 도 2를 참조하여, 상기 딥-아웃 공정 및 흐름성 결함(defect)에 대해 보다 자세하게 설명하도록 한다.
도 2를 참조하면, 상기 딥-아웃 공정은 몰드절연막 내에 수 개의 실린더형 스토리지전극이 형성된 기판(wafer)들을 몰드절연막 제거용 세정액이 채워진 세정조(bath)에 침지하여 몰드절연막을 식각하고, 이어, 상기 세정액을 세정조의 하부 배출구(미도시)로 배출함으로써 기판을 세정액으로부터 반출한 다음, 상기 반출된 기판을 건조함으로서 이루어진다.
여기서, 상기 몰드절연막 제거용 세정액으로는 통상 산화막에 식각 선택비를 갖는 BOE(Buffered Oxide Etchant) 용액 또는 HF(Hydro-fluorine) 용액이 사용되며, 도시하지는 않았지만, 상기 기판들은 적재용 카세트에 일(｜)자 형으로 적재된 상태로 세정액에 담가졌다가 몰드절연막 식각 후 세정액으로부터 반출된다.
그런데, 상기 몰드절연막을 식각한 후 기판들을 세정액으로부터 반출하는 과정, 즉, 세정액을 세정조의 하부 배출구로 빼내는 과정에서, 세정액 내에 부유하고 있는 식각 부산물들이 기판 표면에 부착하게 되고, 이로 인해, 도 3에 나타난 바와 같은, 흐름성 결함이 유발된다. 이와 같은, 흐름성 결함은 매우 광범위하게 발생하는 바, 소자의 제조 수율을 저하시키는 요인으로 작용하고 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 실린더형 스토리지전극을 형성함에 있어서의 스토리지전극의 형성틀로서 사용되는 몰드절연막을 제거하기 위한 딥-아웃(Dip-out) 공정시 유발되는 흐름성 결함(defect)을 방지할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은, 몰드절연막 내에 수 개의 실린더형 스토리지전극이 형성된 반도체 기판을 제공하는 단계; 상기 기판 결과물을 하부면에 투입구를 구비하면서 내부에 몰드절연막 제거용 세정액이 채워진 세정조에 침지하여 몰드절연막을 식각하는 단계; 상기 세정조의 하부 투입구로 IPA 수용액을 유입시켜 상기 몰드절연막의 식각시 발생된 부산물을 세정조 상부로 오버 플로우(over flow)시켜 제거함과 아울러 스토리지전극 내부 및 그들 사이의 공간에 IPA 수용액을 채워주는 단계; 상기 몰드절연막이 제거된 기판을 세정액으로부터 반출하는 단계; 및 상기 몰드절연막이 제거된 기판을 건조시켜 IPA 수용액을 제거하는 단계;를 포함한다.
여기서, 상기 IPA 수용액은 순수에 IPA가 10∼50vol%로 함유된 수용액이다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은, 상기 몰드절연막을 식각하는 단계 후, 그리고, 상기 세정조의 하부 투입구로 IPA 수용액을 유입시키는 단계 전, 상기 세정조의 하부 투입구로 순수를 유입시켜 상기 몰드절연막 식각시 발생된 부산물을 세정조 상부로 오버 플로우시켜 1차적으로 제거하는 단계를 더 포함한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 몰드절연막의 딥-아웃 공정을 포함하는 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 4a를 참조하면, 전술한 종래 기술의 도 1b에 도시된 바와 같이, 몰드절연막 내에 수 개의 실린더형 스토리지전극이 형성된 반도체 기판(wafer)을 마련한다.
그런 다음, 상기 기판 결과물을 하부면에 투입구를 구비하면서 내부에 몰드절연막 제거용 세정액이 채워진 세정조에 침지하여 몰드절연막을 식각한다.
도 4b를 참조하면, 상기 세정조의 하부 투입구로 순수(Dl water)를 유입시켜 상기 몰드절연막 식각시 발생된 부산물을 세정조 상부로 오버 플로우시켜 1차적으 로 제거한다.
도 4c를 참조하면, 상기 세정조의 하부 투입구로 순수와 IPA(Iso-propyl alcohol)의 혼합용액인 IPA 수용액을 유입시켜 상기 몰드절연막의 식각시 발생된 부산물을 세정조 상부로 오버 플로우시켜 2차적으로 제거함과 아울러 스토리지전극 내부 및 그들 사이의 공간에 IPA 수용액을 채워준다. 상기 IPA 수용액은 순수에 IPA가 10∼50vol%로 함유된 용액으로서, 위와 같이, IPA 수용액으로 스토리지전극 내부 및 그들 사이의 공간을 채워주는 이유는 순수에 비하여 IPA 수용액의 표면장력이 작기 때문에 이후 기판의 잔류 솔벤트(solvent)를 제거하는 건조 공정시 스토리지전극이 모세관 힘에 의해 쓰러지는 불량을 방지할 수 있기 때문이다.
한편, 본 발명은 상기 순수를 사용해서 1차적으로 식각 부산물을 제거하는 단계를 수행하지 아니하고 IPA 수용액만을 사용해서 식각 부산물을 제거할 수도 있으나, 이 경우, IPA의 사용량이 증가하여 제조 단가가 다소 상승하기 때문에, 앞서 도시하고 설명한 실시예에서와 같이, 순수를 사용해서 식각 부산물을 1차적으로 제거하는 오버 플로우 공정을 수행하고나서, IPA 수용액을 사용해서 2차적인 오버 플로우 공정을 수행함이 바람직하다.
이후, 도시하지는 않았지만, 상기 몰드절연막이 제거된 기판을 세정액으로부터 반출하여, 반출된 기판을 100℃ 이하의 온도에서 건조시켜 스토리지노드 내부 및 스토리지노드들 사이의 공간에 잔류된 IPA 수용액을 제거함으로써, 딥-아웃 공정을 완료한다. 그런 다음, 상기 스토리지전극 상에 유전막과 플레이트전극을 차례로 형성하고, 계속해서 공지의 후속공정을 차례로 수행하여 반도체 소자를 제조한 다.
이와 같이, 본 발명은 몰드절연막의 딥-아웃 공정을 수행함에 있어서, 세정조의 세정액 내에 기판을 침지시켜 몰드절연막을 식각한 다음, 순수 및 IPA 수용액을 세정조의 하부 투입구로 차례로 유입시켜 식각시 발생된 부산물들을 세정조 상부로 오버 플로우시켜 제거한다.
즉, 본 발명에서는 기판이 세정액에 담겨진 상태에서 몰드절연막 식각시 발생한 부산물들을 세정조 상부로 제거한다. 그러므로, 기판을 세정액으로부터 반출하는 과정에서는 세정액 내에 식각 부산물들이 존재하지 아니하며, 종래 기술에서의 식각 부산물에 의한 흐름성 결함은 방지될 수 있다. 이와 같이, 본 발명은 광범위한 지역에 걸쳐 발생되는 흐름성 결함을 방지할 수 있는 바, 반도체 소자의 제조 수율을 개선할 수 있다.
도 5는 본 발명의 실시예에 따라 제조한 반도체 기판의 결함을 검출한 결과로서, 종래 기술에 따라 제조한 반도체 기판의 결함 검출 결과인 도 3과 비교하면, 본 발명의 경우 종래와 같은 흐름성 결함이 검출되지 않은 것을 확인할 수 있다.
또한, 본 발명은 종래의 딥-아웃 공정시 사용하던 세정조를 약간만 개조하여 사용할 수 있기 때문에 공정에 적용하기가 용이하다는 잇점이 있다.
덧붙여서, 본 발명은 휘발성이 좋아 표면장력이 작은 IPA 수용액을 스토리지전극 내부 및 그들 사이의 공간에 채워주기 때문에, 이후 기판에 잔류된 솔벤트(solvent)를 제거하는 공정에서의 가열 온도를 낮출 수 있고, 공정 시간을 단축할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 실린더형 스토리지전극의 형성틀로서 사용한 몰드절연막을 제거하는 딥-아웃 공정을 수행함에 있어서, 순수 및 IPA 수용액을 세정조의 하부 투입구로 차례로 유입시켜 몰드절연막 식각시 발생된 부산물들을 세정조 상부로 오버 플로우시켜 제거함으로써, 기판을 세정액으로부터 반출하는 과정에서 식각 부산물에 의해 유발될 수 있는 기판 표면의 흐름성 결함을 방지하여, 반도체 소자의 제조 수율을 개선할 수 있다.
또한, 본 발명은 종래의 딥-아웃 공정시 사용하던 세정조를 약간만 개조하여 사용할 수 있기 때문에 공정에 적용하기가 용이하다는 잇점이 있다.
덧붙여서, 본 발명은 휘발성이 좋아 표면장력이 작은 IPA 수용액을 스토리지전극 내부 및 그들 사이의 공간에 채워주기 때문에, 이후 기판에 잔류된 솔벤트(solvent)를 제거하는 공정에서의 가열 온도를 낮출 수 있고, 공정 시간을 단축할 수 있다.
Claims (3)
- 몰드절연막 내에 수 개의 실린더형 스토리지전극이 형성된 반도체 기판을 제공하는 단계;상기 기판 결과물을 하부면에 투입구를 구비하면서 내부에 몰드절연막 제거용 세정액이 채워진 세정조에 침지하여 몰드절연막을 식각하는 단계;상기 세정조의 하부 투입구로 IPA 수용액을 유입시켜 상기 몰드절연막의 식각시 발생된 부산물을 세정조 상부로 오버 플로우시켜 제거함과 아울러 스토리지전극 내부 및 그들 사이의 공간에 IPA 수용액을 채워주는 단계;상기 몰드절연막이 제거된 기판을 세정액으로부터 반출하는 단계; 및상기 몰드절연막이 제거된 기판을 건조시켜 IPA 수용액을 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 몰드절연막을 식각하는 단계 후, 그리고, 상기 세정조의 하부 투입구로 IPA 수용액을 유입시키는 단계 전, 상기 세정조의 하부 투입구로 순수를 유입시켜 상기 몰드절연막 식각시 발생된 부산물을 세정조 상부로 오버 플로우시켜 1차적으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 IPA 수용액은 순수에 IPA가 10∼50vol%로 함유된 것 을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050119670A KR20070060360A (ko) | 2005-12-08 | 2005-12-08 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050119670A KR20070060360A (ko) | 2005-12-08 | 2005-12-08 | 반도체 소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070060360A true KR20070060360A (ko) | 2007-06-13 |
Family
ID=38356390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050119670A KR20070060360A (ko) | 2005-12-08 | 2005-12-08 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070060360A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112216608A (zh) * | 2019-07-10 | 2021-01-12 | 中芯国际集成电路制造(上海)有限公司 | 生成物层的处理方法 |
-
2005
- 2005-12-08 KR KR1020050119670A patent/KR20070060360A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112216608A (zh) * | 2019-07-10 | 2021-01-12 | 中芯国际集成电路制造(上海)有限公司 | 生成物层的处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100810808B1 (ko) | 독립 나노구조체의 제조방법 및 시스템 | |
| KR20100086795A (ko) | 반도체 소자 및 그 제조 방법 | |
| US7498267B2 (en) | Method for forming semiconductor memory capacitor without cell-to-cell bridges | |
| JP2008172193A (ja) | キャパシタのリーニング防止用食刻液組成物及びこれを用いたキャパシタ製造方法 | |
| KR20070060360A (ko) | 반도체 소자의 제조방법 | |
| KR100818089B1 (ko) | 반도체 소자의 제조방법 | |
| KR100541689B1 (ko) | 캐패시터의 스토리지 노드 전극 형성방법 | |
| CN114823540B (en) | Method for manufacturing semiconductor structure and semiconductor structure | |
| KR100925031B1 (ko) | 실린더형 캐패시터를 구비한 반도체 소자의 제조 방법 | |
| KR100953032B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR20070060349A (ko) | 반도체 소자의 스토리지전극 형성방법 | |
| KR20080012635A (ko) | 기판 건조 방법 및 이를 수행하기 위한 기판 건조 장치 | |
| KR20060074971A (ko) | 비정질카본을 이용한 반도체메모리장치의 캐패시터 제조방법 | |
| KR100406602B1 (ko) | 캐패시터의 스토러지 노드 전극 형성 방법 | |
| KR100668835B1 (ko) | 캐패시터 제조방법 | |
| KR20060000485A (ko) | 반도체 캐패시터의 스토리지 노드 전극 형성방법 | |
| CN115996569A (zh) | 半导体结构的制造方法 | |
| KR100842746B1 (ko) | 반도체 장치의 커패시터 형성방법 | |
| KR100971429B1 (ko) | 기울어짐 방지를 위한 캐패시터의 제조 방법 | |
| KR100755073B1 (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| US8455360B2 (en) | Method for fabricating storage node of semiconductor device | |
| CN114823540A (zh) | 半导体结构的制作方法及半导体结构 | |
| KR20050100106A (ko) | 반도체 소자의 실린더형 커패시터 제조방법 | |
| KR20070078955A (ko) | 엠아이엠 캐패시터 형성방법 | |
| KR20070074329A (ko) | 반도체 소자의 세정방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |