DE102004053095B4 - Herstellung von neigungsfreien, gestapelten Kondensatoren - Google Patents

Herstellung von neigungsfreien, gestapelten Kondensatoren Download PDF

Info

Publication number
DE102004053095B4
DE102004053095B4 DE102004053095A DE102004053095A DE102004053095B4 DE 102004053095 B4 DE102004053095 B4 DE 102004053095B4 DE 102004053095 A DE102004053095 A DE 102004053095A DE 102004053095 A DE102004053095 A DE 102004053095A DE 102004053095 B4 DE102004053095 B4 DE 102004053095B4
Authority
DE
Germany
Prior art keywords
openings
capacitor
electrodes
layer
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102004053095A
Other languages
English (en)
Other versions
DE102004053095A1 (de
Inventor
Dae-Hwan Hwangsung Kim
Min Suwon Huh
Dong-Won Shin
Byeong-Hyeon Suwon Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102004053095A1 publication Critical patent/DE102004053095A1/de
Application granted granted Critical
Publication of DE102004053095B4 publication Critical patent/DE102004053095B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23L—FOODS, FOODSTUFFS, OR NON-ALCOHOLIC BEVERAGES, NOT COVERED BY SUBCLASSES A21D OR A23B-A23J; THEIR PREPARATION OR TREATMENT, e.g. COOKING, MODIFICATION OF NUTRITIVE QUALITIES, PHYSICAL TREATMENT; PRESERVATION OF FOODS OR FOODSTUFFS, IN GENERAL
    • A23L7/00—Cereal-derived products; Malt products; Preparation or treatment thereof
    • A23L7/10—Cereal-derived products
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23P—SHAPING OR WORKING OF FOODSTUFFS, NOT FULLY COVERED BY A SINGLE OTHER SUBCLASS
    • A23P30/00—Shaping or working of foodstuffs characterised by the process or apparatus
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G21/00—Supporting or protective framework or housings for endless load-carriers or traction elements of belt or chain conveyors
    • B65G21/10—Supporting or protective framework or housings for endless load-carriers or traction elements of belt or chain conveyors movable, or having interchangeable or relatively movable parts; Devices for moving framework or parts thereof
    • B65G21/12—Supporting or protective framework or housings for endless load-carriers or traction elements of belt or chain conveyors movable, or having interchangeable or relatively movable parts; Devices for moving framework or parts thereof to allow adjustment of position of load-carrier or traction element as a whole
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Food Science & Technology (AREA)
  • Polymers & Plastics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Nutrition Science (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zur Herstellung von gestapelten Kondensatoren, mit den folgenden Schritten:
(A) Ausbilden von Öffnungen (264, 310) durch zuvor auf einem Halbleitersubstrat (202) ausgebildete Materialschichten (252, 254, 256, 258, 260, 302, 304, 306) hindurch, wobei die Öffnungen (264, 310) zylinderförmig sind und eine (258) der Materialschichten aus einem Material zur seitlichen Abstützung in einer vom Boden der Öffnungen (264) nach oben hin versetzten Lage ausgebildet wurde;
(B) Ausbilden einer ersten Kondensatorelektrode (265) innerhalb jeder der Öffnungen (264, 310) auf den Seitenwänden und dem Boden der Öffnung (264, 310), wobei die ersten Kondensatorelektroden (265) jeweils eine zylinderförmige Gestalt aufweisen; und danach
(C) Muster der Materialschicht (258) zur seitlichen Abstützung derart, dass die verbleibenden Schichtabschnitte (278, 282, 284) derselben als Abstützstrukturen die ersten Kondensatorelektroden (265) kreisförmig umschliessen und umfangsmäßig abstützen, wobei der Schritt A das Ausbilden von Öffnungen (310) durch eine Vielzahl von Formschichten (302, 304, 306) hindurch mit einer...

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft die Herstellung von neigungsfreien, gestapelten Kondensatoren, die für DRAMs (dynamischer Speicher mit wahlfreiem Zugriff) verwendet werden können.
  • Hintergrund der Erfindung
  • Aus der US 2003/0136996 A1 und der US 2003/0224571 A1 ist jeweils ein Verfahren zur Herstellung von gestapelten Kondensatoren bekannt, bei dem untere Abschnitte von ersten Kondensatorelektroden seitlich durch sich zwischen diesen ersten Kondensatorelektroden befindliches Material abgestützt werden.
  • Aus der nachveröffentlichten Druckschrift WO 2005/024936 A2 ist ein Verfahren zur Herstellung von gestapelten Kondensatoren bekannt, bei dem Abstützstrukturen zwischen ersten Kondensatorelektroden nach dem Ausbilden der ersten Kondensatorelektroden strukturiert werden.
  • 1 zeigt ein vereinfachtes Schema eines DRAM (dynamischer Speicher mit wahlfreiem Zugriff) bzw. einer Zelle 100, die einen Schalttransistor 102 und einen Speicherkondensator 104 enthält. Ein DRAM enthält ein Array solcher DRAM-Zellen. Wenn der Schalttransistor 102 aus einem NMOSFET (N-Kanal-Metalloxid-Halbleiter-Feldeffekttransistor) besteht, so ist der Gateanschluß des NMOSFET 102 mit einer Wortleitung 106 des DRAM gekoppelt, und der Drainanschluß des NMOSFET 102 ist mit einer Bitleitung 108 des DRAM gekoppelt.
  • Bei einem typischen DRAM-Array sind die DRAM-Zellen entlang einer gleichen Spalte mit der gleichen Bitleitung gekoppelt und die DRAM-Zellen entlang der gleichen Reihe sind mit der gleichen Wortleitung gekoppelt. Der Sourceanschluß des NMOSFET 102 ist mit einem Speicherknotenpunkt des Speicherkondensators 104 gekoppelt. Der andere Knotenpunkt des Speicherkondensators 104 ist mit einem Masse- oder Erde-Knotenpunkt gekoppelt. Die Bitleitung 108 ist mit einem Leseverstärker 110 gekoppelt.
  • Die Spannung über dem Speicherkondensator 104 bestimmt den logischen Pegel ”1” oder ”0”, welcher in der DRAM-Zelle 100 gespeichert wird. Der Leseverstärker 110 gibt den gespeicherten logischen Pegel an den Speicherknotenpunkt des Speicherkondensators 104 aus. Eine parasitäre Kapazität 112 an der Bitleitung 108 verschlechtert nachteilig des Spannungssignals Vsignal zu dem Leseverstärker 110, da Vsignal direkt proportional ist zu Cs/Cp, wobei Cs der Kapazitätswert des Speicherkondensators 104 ist und Cp der Kapazitätswert des parasitären Kondensators 112 ist.
  • Die Kapazität Cs des Speicherkondensators 104 ist in wünschenswerter Weise maximiert, um eine ausreichende Signalspannung zu liefern, entsprechend Vsignal, und zwar für den Leseverstärker 110, und um die Speicherzeit der DRAM-Zelle 100 zu erhöhen. Auf der anderen Seite sollte der Bereich, der durch die DRAM-Zelle 100 belegt wird, auch minimiert werden. Es wird daher ein gestapelter Kondensator mit Elektroden, die vertikal nach oben ausgebildet sind, als Speicherkondensator 104 der DRAM-Zelle 100 verwendet.
  • Der Kapazitätswert eines Kondensators, der mit zwei Elektroden ausgestattet ist, läßt sich allgemein wie folgt ausdrücken: C = Aε/d,worin C der Kapazitätswert des Kondensators ist, A ein Bereich oder eine Fläche ist entsprechend einer Überlappung zwischen den zwei Elektroden. Zusätzlich bedeutet ε die Dielektrizitätskonstante des Dielektrikums zwischen den zwei Elektroden und d bedeutet die Dicke solch eines Dielektrikums.
  • 2 veranschaulicht eine Querschnittsansicht eines ersten gestapelten Kondensators 112 und eines zweiten gestapelten Kondensators 114. Der erste gestapelte Kondensator 112 enthält eine erste Elektrode 116, die über eine leitende Pfropfenstruktur 118 mit einem Übergang (junction) eines Schalttransistors gekoppelt ist (der Übersichtlichkeit halber in 2 nicht gezeigt), und zwar für eine erste DRAM-Zelle, die mit einem Halbleitersubstrat 120 gebildet ist. In ähnlicher Weise enthält der zweite gestapelte Kondensator 114 eine erste Elektrode 122, die über eine leitende Pfropfenstruktur 124 mit einem Übergang oder Verbindungspunkt (junction) eines Schalttransistors (in 2 der Übersichtlichkeit halber nicht gezeigt) für eine zweite DRAM-Zelle gekoppelt ist, die mit dem Halbleitersubstrat 120 ausgebildet ist.
  • Eine Schicht aus einem Abstütz-Dielektrikum 126 umschließt die erste Elektrode 116 und 122 zum Boden solcher Elektroden 116 und 122 hin. Ein Kondensator-Dielektrikum 128 wird auf den freiliegenden Flächen nach der Ausbildung der ersten Elektroden 116 und 122 und des Abstütz-Dielektrikums 126 ausgebildet. Eine zweite Elektrode 130 wird auf dem Kondensator-Dielektrikum 128 ausgebildet und die zweite Elektrode 130 wird in typischer Weise mit einem Erdungs-Verbindungspunkt des Speicherkondensators 104 gekoppelt, wie dies in 1 veranschaulicht ist. ILD-(Zwischenschicht-Dielektrikum)-Schichten 132 und 134 werden dann ausgebildet, um die leitenden Strukturen in 1 elektrisch zu isolieren.
  • Zur Maximierung des Kapazitätswertes der gestapelten Kondensatoren 112 und 114 ist der Bereich der Überlappung zwischen der ersten und der zweiten Elektrode in wünschenswerter Weise zu maximieren, Es ist daher wünschenswert, die Höhe der ersten und der zweiten Elektroden zu maximieren. Es können sich jedoch mit jeder Erhöhung der Höhe die benachbarten ersten Elektroden 116 und 122, die während der Herstellung freigelegt sind, zueinander hinneigen, wobei das Abstütz-Dielektrikum 126 unmittelbar zum Boden der Elektroden 116 und 122 hin versetzt wird.
  • Es ist darüber hinaus wünschenswert, daß der Bereich, der durch den DRAM belegt wird, weiter minimiert wird, und zwar mit Fortschreiten der IC-(integrierte Schaltung)-Herstellungstechnologie. Es ist somit wünschenswert, daß die ersten Elektroden 116 und 122 dichter beieinander angeordnet werden. Solche freigelegten und sich neigenden Elektroden 116 und 122, wenn diese dicht beieinander angeordnet werden, können sich in nachteiliger Weise einander berühren, und zwar während der Herstellung, was zu einer Fehlfunktion des DRAM führt.
  • Gemäß 3 offenbart die US 2003/0085420 A1 gestapelte Kondensatoren 142 und 144, mit Abstützstreben 146, die über der Schicht des Abstütz-Dielektrikums 126 angeordnet sind, um ein Neigen der ersten Elektroden 116 und 122 zu verhindern. 4 zeigt eine Querschnittsansicht entsprechend der Linie A-A von 3 durch die Halterungsstreben 146. Elemente, welche die gleichen Bezugszeichen in den 2, 3, 4, 5, 6 und 7 aufweisen, bezeichnen Elemente mit ähnlicher Struktur und ähnlicher Funktion.
  • Gemäß 3 und 4 sind die Abstützstreben 146 an den vier Seiten einer ersten Elektrode 116 ausgebildet. Zusätzlich ist jede Abstützstrebe 146 zwischen zwei benachbarten ersten Elektroden 116 und 122 angeordnet, und zwar gut über dem Boden-Abstütz-Dielektrikum 126. Somit verhindern die Abstützstreben 146, daß die freigelegten oberen Abschnitte der zwei benachbarten ersten Elektroden 116 und 122 sich aneinander anlehnen bzw. sich zueinander hinneigen, und zwar während der Herstellung der gestapelten Kondensatoren 142 und 144.
  • Die 5, 6 und 7 veranschaulichen Querschnittsansichten gemäß der Linie A-A in 3 während der Herstellung der Abstützstreben 146. Gemäß 5 wird ein Material, welches die Abstützstreben 146 enthält, zuerst als Muster auf einem Opfer-Dielektrikum-Material 148 ausgebildet. Gemäß den 5 und 6 werden Öffnungen 150, 152, 154 und 156 um jede Schnittstelle der Abstützstreben 146 ausgebildet. Gemäß 7 wird eine entsprechende erste Elektrode an den Wänden von jeder der Öffnungen 150, 152, 154 und 156 ausgebildet. 7 zeigt ein Beispiel erster Elektrode 116 und 122.
  • Danach wird das Opfer-Dielektrikum-Material 148 weggeätzt und es werden die Gateverdrahtung 128 und die zweite Elektrode 130 auf freigelegten Oberflächen der ersten Elektrode und der Abstützstreben 146 ausgebildet.
  • Bei solch einem herkömmlichen Prozess werden die Abstützstreben 146 ausgebildet, bevor die gestapelten Kondensatoren ausgebildet werden, und zwar in den Öffnungen 150, 152, 154 und 156. Bei solch einer früheren Ausbildung der Abstützstreben 146 können nachfolgende Ätzschritte die Weite (w) und die Dicke der Abstützstreben 146 reduzieren. Es ist daher schwieriger, die Weite und die Dicke der Abstützstreben 146 beim Stand der Technik zu steuern.
  • Zusammenfassung der Erfindung
  • Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung von Kondensatoren bereitzustellen, bei dem das Neigen von benachbarten Kondensatorelektroden durch Abstützstrukturen verhindert wird, deren Abmessungen beim Herstellungsverfahren genau gesteuert werden können.
  • Diese Aufgabe wird gelöst durch ein Verfahren zur Herstellung von Kondensatoren nach Anspruch 1. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß dem Hauptanspruch der vorliegenden Erfindung werden Öffnungen durch eine Vielzahl von Formschichten hindurch ausgebildet, und zwar mit einer jeweiligen Ätzrate von jeder Formschicht, die sukzessive zu einem Boden der Öffnungen hin zunimmt. Somit werden die Öffnungen nicht wesentlich zum Boden der Öffnungen hin verengt.
  • Derartige gestapelte Kondensatoren können in vorteilhafter Weise dafür angewendet werden, um ein Kondensatorarray für einen DRAM (dynamischer Speicher mit wahlfreiem Zugriff) herzustellen. In diesem Fall wird jede der Öffnungen auf jeweiligen leitenden Pfropfen ausgebildet, der mit einem Übergang eines jeweiligen Schalttransistors gekoppelt ist, und die erste Elektrode bildet einen Speicherknotenpunkt für jeden Kondensator.
  • Auf diese Weise werden Abstützstrukturen zur Verhinderung eines Neigens der ersten Elektroden der gestapelten Kondensatoren hergestellt, und zwar nachdem die ersten Elektroden innerhalb der Öffnungen hergestellt worden sind. Daher verschlechtern nachfolgende Ätzschritte weniger die strukturelle Integrität der Abstützstrukturen. Da darüber hinaus die ersten Elektroden dafür zur Verfügung stehen, um die Abstützstrukturen auszubilden, werden Maskier-Abstützhalter unter Verwendung der ersten Elektroden für eine einfach Mustergestaltung der Abstützstrukturen, welche die ersten Elektroden umgeben, ausgebildet.
  • Diese und weitere Merkmale und Vorteile der vorliegenden Erfindung ergeben sich klarer aus der folgenden detaillierten Beschreibung der Erfindung unter Hinweis auf die beigefügten Zeichnungen.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt ein vereinfachtes Schema einer der Anmelderin bekannten herkömmlichen DRAM-Zelle (dynamischer Speicher mit wahlfreiem Zugriff);
  • 2 zeigt eine Querschnittsansicht von gestapelten Kondensatoren, die für einen der Anmelderin bekannten herkömmlichen DRAM verwendet werden, und zwar unmittelbar mit einem Befestigungsmaterial, welches einen Boden der gestapelten Kondensatoren umgibt;
  • 3 ist eine Querschnittsansicht von gestapelten Kondensatoren mit Abstützstreben, die zwischen benachbarten gestapelten Kondensatoren angeordnet sind, um eine Neigung der ersten Elektroden solcher Kondensatoren zu verhindern, gemäß dem Stand der Technik;
  • 4 zeigt eine Querschnittsansicht entlang der Linie A-A von 3 gemäß dem Stand der Technik;
  • 5, 6 und 7 zeigen eine Querschnittsansicht von 4 während der Herstellung der Abstützstreben und der ersten Elektroden der gestapelten Kondensatoren gemäß dem Stand der Technik;
  • 8 zeigt zwei Ansichten B-B und C-C über eine Draufsicht eines Halbleitersubstrats zur Veranschaulichung von Querschnittsansichten von gestapelten Kondensatoren, die in solchen Richtungen ausgebildet sind, gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 9A, 10A, 11A, 12A, 13A, 14A, 15A, 16A, 18A, 19A, 20A, 21A und 23A zeigen Querschnittsansichten entlang der B-B-Richtung von 8 zur Veranschaulichung der Herstellung von gestapelten Kondensatoren (keine Ausführungsform der Erfindung);
  • 9B, 10B, 11B, 12B, 13B, 14B, 15B, 16B, 18B, 19B, 20B, 21B und 23B zeigen eine Querschnittsansicht entlang der C-C-Richtung von 8 zur Veranschaulichung der Herstellung von gestapelten Kondensatoren (keine Ausführungsform der Erfindung);
  • 17 zeigt eine Draufsicht auf erste Elektroden der gestapelten Kondensatoren, die nach den 16A und 16B ausgebildet werden;
  • 22 zeigt eine Draufsicht auf Abstützstrukturen, die kreisförmige Scheiben enthalten, welche die ersten Elektroden umgeben oder umschließen, und zwar nach den 21A und 21B;
  • 24 zeigt eine Draufsicht von Abstützstrukturen, die Abstützstreben umfassen, die zwischen benachbarten ersten Elektroden angeordnet sind, und zwar nach einem weiteren Ätzen der kreisförmigen Scheiben von 22;
  • 25 zeigt eine Querschnittsansicht ähnlich 23A, jedoch ohne die kreisförmigen Scheiben, welche die ersten Elektroden umschließen, gemäß der Ausführungsform von 24;
  • 26A, 27A, 28A, 29A, 30A und 31A zeigen Querschnittsansichten entlang der B-B-Richtung von 8 zur Veranschaulichung der Herstellung von gestapelten Kondensatoren, wobei Öffnungen durch Formschichten hindurch ausgebildet sind, die unterschiedliche Ätzraten aufweisen, gemäß einer Ausführungsform nach der vorliegenden Erfindung;
  • 26B, 27B, 28B, 29B, 30B und 31B sind Querschnittsansichten entlang der C-C-Richtung von 8 zur Veranschaulichung der Herstellung von gestapelten Kondensatoren, wobei Öffnungen durch Formschichten hindurch ausgebildet sind, welche unterschiedliche Ätzraten aufweisen, gemäß einer Ausführungsform nach der vorliegenden Erfindung; und
  • 32 zeigt eine Querschnittsansicht ähnlich 31A, jedoch mit den kreisförmigen Scheiben, welche die ersten Elektroden umgeben, die nach 30A weggeätzt wurden.
  • Die Figuren wurden der Übersichtlichkeit halber und zur Veranschaulichung gezeichnet und sind nicht notwendigerweise maßstabsgetreu gehalten. Elemente mit gleichen Bezugszeichen in den 1 bis 32 bezeichnen Elemente, welche ähnliche Struktur und Funktion haben.
  • Detaillierte Beschreibung
  • Gemäß 8 wird ein DRAM (dynamischer Speicher mit wahlfreiem Zugriff) auf einem Halbleitersubstrat 202 hergestellt, welches aus einem Siliziumwafer besteht, um ein Beispiel zu nennen. Die 9A, 10A, 11A, 12A, 13A, 14A, 15A, 16A, 18A, 19A, 21A und 23A sind Querschnittsansichten entlang einer B-B-Richtung in 8 zur Herstellung von gestapelten Kondensatoren (keine Ausführungsform der Erfindung). Die 9B, 10B, 11B, 12B, 13B, 14B, 15B, 16B, 18B, 19B, 20B, 21B und 23B zeigen Querschnittsansichten entlang einer C-C-Richtung in 8 zur Herstellung von gestapelten Kondensatoren (keine Ausführungsform der vorliegenden Erfindung).
  • Die gestapelten Kondensatoren bilden einen Teil des DRAM, der auf dem Halbleitersubstrat 202 hergestellt wird. Die B-B-Richtung von 8 kreuzt eine Vielzahl von Wortleitungen solch eines DRAM und die C-C-Richtung in 8 kreuzt eine Vielzahl von Bitleitungen solch eines DRAM.
  • Gemäß 9A und 9B werden eine Vielzahl von STI-(Seichtgrabenisolation)-Strukturen 204 in dem Halbleitersubstrat 202 ausgebildet. Die STI-Strukturen 204 bestehen aus einem dielektrischen Material, wie beispielsweise aus Siliziumdioxid (SiO2). Gemäß 9A sind ein erster Schalttransistor 206 und ein zweiter Schalttransistor 208 in einem aktiven Vorrichtungsbereich des Halbleitersubstrats 202 zwischen den STI-Strukturen 204 ausgebildet.
  • Ferner benutzen gemäß 9A der erste und der zweite Schalttransistor 206 und 208 einen Drainübergang 210 gemeinsam. Zusätzlich ist ein erster Sourceüber gang 212 für den ersten Schalttransistor 206 und ein zweiter Sourceübergang 214 für den zweiten Schalttransistor 208 ausgebildet. Solche Übergänge 210, 212 und 214 sind mit einem N-leitenden Dotierungsstoff dotiert, um einen NMOSFET (N-Kanal-Metalloxid-Halbleiter-Feldeffekttransistor) für jeden der ersten und zweiten Schalttransistoren 206 und 208.
  • Ein erster Gatestapel, bestehend aus einem ersten Gate-Dielektrikum 216, einer ersten Gatestruktur 218 und einer ersten Gatemaske 220, wird für den ersten NMOSFET 206 ausgebildet. Zusätzlich umfasst ein zweiter Gatestapel ein zweites Gate-Dielektrikum 222, eine zweite Gatestruktur 224 und eine zweite Gatemaske 226, die für den zweiten NMOSFET 208 ausgebildet sind. Ein Wiederholmuster solcher Gatestapel wird über dem Halbleitersubstrat 202 in solcher Weise ausgebildet, daß solche Gatestapel auch auf den STI-Strukturen 204 in 9A gebildet werden.
  • Die Gate-Dielektrika 216 und 222 bestehen aus Siliziumdioxid (SiO2), die Gatestrukturen 218 und 224 bestehen aus Polysilizium und die Gatemasken 220 und 226 bestehen aus Siliziumnitrid (SiN). Jede der Gatestrukturen 218 und 224 bildet eine Wortleitung über einer Reihe von DRAM-Zellen. Gemäß 9B sind die STI-Strukturen 204 über der C-C-Richtung von 8 ausgebildet, und zwar nach der Ausbildung der NMOSFETs 206 und 208 in 9A.
  • Gemäß 10A werden Abstandshalterstrukturen 228 an den Seitenwänden von jedem der Gatestapel hergestellt. Solche Abstandshalterstrukturen 228 bestehen aus einem Dielektrikumsmaterial, wie beispielsweise aus Siliziumdioxid (SiO2), gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung. Danach werden ersten leitende Pfropfen 230 gemäß einem SAC-(Selbstausrichtkontakt)-Prozeß ausgebildet, und zwar mit den freigelegten Übergängen 210, 212 und 214. In ähnlicher Weise werden gemäß 10B erste leitende Pfropfen 230 über der C-C-Richtung von 8 ausgebildet, und zwar mit Hilfe solch eines SAC-Prozesses, in Verbindung mit freigelegten Zonen des Halbleitersubstrats 202.
  • Eine erste ILD-(Zwischenebenen-Dielektrikum)-Schicht 232 umgibt die ersten leitenden Pfropfen 230 in 10B. Die erste ILD-Schicht 232 besteht aus einem Dielektrikumsmaterial, wie beispielsweise aus BPSG (Borphosphorsilikatglas). Die ersten leitenden Pfropfen 230 bestehen aus Polysilizium, um eine beispielhafte Ausführungsform der vorliegenden Erfindung darzustellen.
  • Gemäß 11A und nach 10A werden eine zweite ILD-(Zwischenebenen-Dielektrikum)-Schicht 234 und eine dritte ILD-(Zwischenebenen-Dielektrikum)-Schicht 236 niedergeschlagen. Die zweite ILD-Schicht 234 besteht aus BPSG (Borphosphorsilikatglas) und die dritte ILD-Schicht 236 besteht aus einem Dielektrikumsmaterial, wie beispielsweise BPSG (Phosphorsilikatglas), welches mit Hilfe eines HDP-(hochdichtes Plasma)-Niederschlagsprozesses ausgebildet. Es werden dann Öffnungen 238 durch die zweite und die dritte ILD-Schicht 234 und 236 hindurch ausgebildet, und zwar über den ersten leitenden Pfropfen 230, die über den Sourceübergängen 212 und 214 angeordnet sind. Es werden zweite leitende Pfropfen 240 innerhalb der Öffnungen 238 und über den ersten leitenden Pfropfen 230 ausgebildet.
  • Gemäß 11B werden eine Vielzahl von Bitleitungsstapeln, von denen jeder aus einer Bitleitung 242 und einer Bitleitungsmaske 244 besteht, auf der zweiten ILD-Schicht 234 in ein Muster gebracht. Es werden Abstandshalterstrukturen 246 an den Seitenwänden der Bitleitungsstapel ausgebildet. Danach werden zweite leitende Pfropfen 240 über den ersten leitenden Pfropfen 230 ausgebildet. Die Bitleitungen 242 bestehen aus Wolfram (W) und die Bitleitungsmasken 244 bestehen aus Siliziumnitrid (SiN). Ferner bestehen die zweiten leitenden Pfropfen 240 aus Polysilizium. Gemäß 11A und 11B ist jede der Bitleitungen 242 mit Drainübergängen für eine Spalte von DRAM-Zellen gekoppelt.
  • Gemäß den 12A und 12B und nach den 11A und 11B wird eine vierte ILD-(Zwischenebenen-Dielektrikum)-Schicht 252 auf den freigelegten Oberflächen der dritten ILD-Schicht 236 niedergeschlagen, ebenso auf den zweiten leitenden Pfrop fen 240 und den Bitleitungsmasken 244. Die vierte ILD-Schicht 252 besteht aus PTEOS-(mit Phosphor dotiertes Tetraethylorthosilikat)-basiertem Oxid.
  • Zusätzlich wird eine fünfte ILD-(Zwischenebenen-Dielektrikum)-Schicht 254 auf der vierten ILD-Schicht 252 niedergeschlagen. Die fünfte ILD-Schicht 254 besteht aus Siliziumnitrid (SiN). Danach wird eine erste Formschicht 256 auf der fünften ILD-Schicht 254 niedergeschlagen. Die erste Formschicht 256 besteht aus BPSG (Borphosphorsilikatglas) oder aus PTEOS-(mit Phosphor dotiertes Tetraethylorthosilikat)-basiertem Oxid.
  • Ferner wird eine Schicht aus Abstützmaterial 258 auf der ersten Formschicht 256 niedergeschlagen. Die Schicht aus dem Abstützmaterial 258 besteht bei der gewählten Ausführungsform der Erfindung aus Siliziumnitrid (SiN). Danach wird eine zweite Formschicht 260 auf der Schicht aus dem Abstützmaterial 258 niedergeschlagen. Die zweite Formschicht 260 besteht aus einem PTEOS-(mit Phosphor dotiertes Tetraethylorthosilikat)-gestütztem Oxid.
  • Gemäß den 13A und 13B und nach den 12A und 12B wird eine Fotoresistschicht 262 in ein Muster geformt, um eine Vielzahl von Öffnungen 264 durch die Schichten der Materialen 252, 254, 256, 258 und 260 hindurch auszubilden. Das Fotoresistmaterial bzw. -schicht 262 wird auf der zweiten Formschicht 260 niedergeschlagen und in ein Muster gebracht. Jede der Öffnungen 264 wird über einem der zweiten leitenden Pfropfen 240 ausgebildet, die durch die Öffnungen 264 hindurch freiliegend sind.
  • Gemäß den 14A und 14B und nach den 13A und 13B wird eine Schicht aus einem ersten Elektrodenmaterial 265 auf den freigelegten Oberflächen niedergeschlagen, welche irgendeine Seitenwand und Bodenwand der Öffnungen 264 enthalten. Die Schicht aus dem ersten Elektrodenmaterial 265 besteht aus Polysilizium gemäß der als Beispiel gewählten Ausführungsform der Erfindung. Danach wird ein Opfer-Dielek trikum-Material266 frei niedergeschlagen, um die Öffnungen 264 zu füllen. Die Opfer-Dielektrikum-Materialschicht 266 besteht aus USG-(undotiertem Silikaglas).
  • Gemäß den 15A und 15B und nach den 14A und 14B werden die Opfer-Dielektrikum-Materialschicht 266, das erste Elektrodenmaterial 265 und die Fotoresistschicht 262 niederpoliert, und zwar mit Hilfe eines CMP-Prozesses (chemisch-mechanischer Polierprozeß), bis die erste Formschicht 260 freigelegt ist. Auf diese Weise wird die erste Elektrodenmaterialschicht 265 innerhalb jeder der Öffnungen 264 getrennt ausgebildet, um eine jeweilige erste Elektrode 265A, 265B, 265C und 265D innerhalb jeder der Öffnungen 264 auszubilden.
  • Gemäß den 16A und 16B und nach den 15A und 15B wird die zweite Formschicht 260 weggeätzt, bis das Abstützmaterial 258 als eine Ätzstoppschicht freigelegt ist. Zusätzlich wird ein oberer Abschnitt des Opfer-Dielektrikums 266 innerhalb der Öffnungen 264 weggeätzt, und zwar im wesentlichen zu der Schicht des Abstützmaterials 258 hin. Jedoch kann die vorliegende Erfindung auch dann praktiziert werden, wenn die Opfer-Dielektrikumsschicht 266 innerhalb der Öffnungen 264 nicht weggeätzt wird oder auf irgendeine Höhe weggeätzt wird.
  • Auf diese Weise wird ein oberer Abschnitt der ersten Elektroden 265A, 265B, 265C und 265D freigelegt. 17 zeigt eine Draufsicht der ersten Elektroden 265A, 265B, 265C und 265D in den 16A und 16B. Gemäß 17 wurden die ersten Elektroden 265A, 265B, 265C und 265D als Teil eines Arrays von solchen Elektroden für einen DRAM ausgebildet. 17 veranschaulicht unmittelbar ein Array von 3 × 3 ersten Elektroden zur Ausbildung eines Arrays von 3 × 3 gestapelten Kondensatoren, um eine einfache und übersichtliche klare Darstellung beizubehalten. Jedoch wird ein typischer DRAM mit einem Array von zahlreicheren gestapelten Kondensatoren hergestellt.
  • Gemäß den 16A, 16B und 17 wurden die ersten Elektroden 265A, 265B, 265C und 265D als kreisförmige Zylinder ausgebildet. Jedoch kann die vorliegende Erfindung auch gemäß anderer Gestalttypen der ersten Elektroden 265A, 265B, 265C und 265D praktiziert werden. Jede solcher kreisförmigen ersten Elektroden besitzt einen Durchmesser ”w”. Irgendwelche zwei benachbarten ersten Elektroden (wie beispielsweise 265A und 265B) in der B-B-Richtung sind um eine Strecke von ”d1” getrennt und irgendwelche zwei benachbarte erste Elektroden (wie beispielsweise 265A und 265C) sind in der C-C-Richtung um eine Strecke von ”d2” getrennt.
  • Gemäß den 18A und 18B und nach den 16A und 16B wird eine Schicht aus einem Maskierungsmaterial 272 frei auf den freiliegenden Oberflächen der ersten Elektroden 265A, 265B, 265C und 265D, dem Abstützmaterial 258 und dem Opfermaterial 266 niedergeschlagen. Die Schicht aus dem Maskenmaterial 272 besteht aus einem PTEOS-(mit Phosphor dotiertes Tetraethylorthosilikat)-gestütztem Oxid, während das Abstützmaterial 258 aus Siliziumnitrid (SiN) bei der als Beispiel gewählten Ausführungsform der Erfindung besteht. Zusätzlich besitzt gemäß den 16A, 16B, 18A und 18B die Schicht aus dem Maskenmaterial 272 eine Dicke ”t”, die größer ist als (1/2)·d2.
  • Gemäß den 19A und 19B und nach den 18A und 18B wird das Maskenmaterial 272 zurückgeätzt, um Maskierungs-Abstandshalter 274 um jeden der freigelegten oberen Abschnitte der ersten Elektroden 265A und 265B in der B-B-Richtung von 19A auszubilden, und auch innerhalb der ersten Elektroden 265A, 265C, 265D in der C-C-Richtung von 19B auszubilden. Ferner verbleiben gemäß 19B Maskenstrukturen 276, die aus dem Maskenmaterial 272 bestehen, zurück, um die Übergangsabschnitte oder Verbindungsabschnitte 278 des Abstützmaterials 258 entlang der d2-Strecke abzudecken. Solche Maskenstrukturen 276 werden deshalb ausgebildet, da die Schicht aus dem Maskenmaterial 272 mit einer Dicke ”t” niedergeschlagen wurde, die größer ist als (1/2)·d2 in den 18A und 18B.
  • Gemäß den 19A und 19B verbleibt das Abstützmaterial 258 während der Rückätzung des Maskenmaterials 272 zurück, da das Maskenmaterial 272 eine unterschiedliche Ätzrate gegenüber dem Abstützmaterial 258 hat, und zwar während des Rückätzprozesses, um die Maskier-Abstandshalter 274 und die Maskenstrukturen 276 auszubilden. Somit wird gemäß den 20A und 20B ein anderer Ätzprozeß dazu verwendet, um jeglichen freigelegten Abschnitt des Abstützmaterials 258 wegzuätzen, der nicht unter den Maskier-Abstandshaltern 274 oder den Maskenstrukturen 276 abgedeckt ist. Auf diese Weise werden die Abstützstrukturen, bestehend aus dem verbleibenden Abstützmaterial 258, um die ersten Elektroden 265A, 265B, 265C und 265D herum ausgebildet.
  • Gemäß den 21A und 21B und nach den 20A und 20B werden die Maskier-Abstandshalter 274, die Maskenstrukturen 276, die erste Formschicht 256 und das Opfer-Dielektrikum bzw. -Schicht 266 weggeätzt. Die fünfte ILD-Schicht 254 wirkt als eine Ätzstoppschicht, und zwar während des Wegätzens der ersten Formschicht 256 in solcher Weise, daß die vierte und die fünfte ILD-Schicht 252 und 254 zurückbleiben und den Boden der ersten Elektroden 265A, 265B, 265C und 265D umschließen.
  • 22 zeigt eine Draufsicht der ersten Elektroden 265A, 265B, 265C und 265D in den 21A und 21B. Gemäß den 21A, 21B und 22 besitzt jede der ersten Elektroden eine jeweilige Kreisscheibe (bestehend aus dem Abstützmaterial 258), welche die Außenseite der ersten Elektrode umschließt. Beispielsweise umschließt eine erste kreisförmige Scheibe 282 die Außenseite der ersten Elektrode 265A, eine zweite kreisförmige Scheibe 284 umschließt die Außenseite der zweiten Elektrode 265B, wie in den 21A und 22 dargestellt ist. Zusätzlich ist ein Verbindungsabschnitt 278 (bestehend aus dem Abstützmaterial 258) zwischen jeder von zwei am nächsten liegenden bzw. am nächsten benachbarten ersten Elektroden ausgebildet. Beispielsweise ist ein Verbindungsabschnitt 278 zwischen den zwei am engsten benachbarten ersten Elektroden 265A und 265C gemäß den 21B und 22 ausgebildet.
  • Gemäß den 23A und 23B und nach den 21A und 21B wird ein Kondensator-Dielektrikum 292 auf den freigelegten Oberflächen der ersten Elektrode, den Abstützstrukturen, die aus dem verbliebenen Abstützmaterial 258 bestehen, und die fünfte ILD-Schicht 254 niedergeschlagen. Das Kondensator-Dielektrikum 292 besteht aus ei nem Dielektrikumsmaterial mit einer Dielektrizitätskonstanten, die höher ist als diejenige von Siliziumdioxid (SiO2), wie beispielsweise Metalloxid, entsprechend der als Beispiel gewählten Ausführungsform der vorliegenden Erfindung. Danach wird ein Material für eine zweite Elektrode 294 der gestapelten Kondensatoren auf dem Kondensator-Dielektrikum 292 niedergeschlagen. Die zweite Elektrode 294 besteht aus Polysilizium.
  • Demzufolge besteht jeder gestapelte Kondensator, der entsprechend ausgebildet wurde, aus einer jeweils einen der ersten Elektroden (wie beispielsweise 265A, 265B, 265C oder 265D), dem Kondensator-Dielektrikum 292 und der gemeinsamen zweiten Elektrode 294. Gemäß 22 werden die gestapelten Kondensatoren in einer Arraykonfiguration bei der beispielhaften Ausführungsform der vorliegenden Erfindung ausgebildet. Bei einer beispielhaften Anwendung solcher gestapelter Kondensatoren ist gemäß 1, 23A und 23B jede solcher ersten Elektroden über die leitenden Pfropfen 240 und 230 mit einem Sourceübergang eines entsprechenden Schalttransistors gekoppelt. Somit kann jede derartige erste Elektrode als ein Speicherknotenpunkt eines Speicherkondensators für eine DRAM-Zelle angewendet werden. Ferner bildet die zweite Elektrode 294 eine gemeinsame Elektrode, die mit dem Masse-Knotenpunkt innerhalb der DRAM-Zelle gekoppelt ist.
  • Die Kapazität solcher gestapelter Kondensatoren kann maximiert werden, und zwar mit Hilfe einer relativ hohen Höhe solcher ersten Elektroden. Gemäß 22 bilden die kreisförmigen Scheiben (bestehend aus dem verbliebenen Abstützmaterial 258), die jede der ersten Elektrode 265A, 265B, 265C und 265D umgeben, Abstützstrukturen, die verhindern, daß solche erste Elektroden sich zueinander hinneigen. Zusätzlich ist ein Verbindungsabschnitt 278 zwischen irgendwelchen zwei am engsten benachbarten ersten Elektroden angeordnet, um zu verhindern, daß sich solche eng beieinander angeordneten ersten Elektroden zueinander hinneigen.
  • Somit können die ersten Elektroden 265A, 265B, 265C und 265D in einer vertikalen Höhe ausgebildet werden, ohne daß sie sich zueinander hinneigen, um auf diese Weise effektiv den Bereich oder Fläche zu vergrößern und damit den Kapazitätswert der gestapelten Kondensatoren zu erhöhen. Beispielsweise werden die vierte ILD-Schicht 252, die fünfte ILD-Schicht 254, die erste Formschicht 256, die Schicht aus dem Abstützmaterial 258 und die zweite Formschicht 260 in einer Dicke von 70 nm, 50 nm, 2000 nm, 100 nm und 500–1000 nm jeweils niedergeschlagen.
  • Ferner umfassen die vierte und die fünfte ILD-Schicht 252 und 254 Befestigungsmaterialien, welche den Boden der ersten Elektroden 265A, 265B, 265C und 265D umgeben. Solche Befestigungsmaterialien 252 und 254 liefern eine weitere Abstützung in solcher Weise, daß die ersten Elektroden 265A, 265B, 265C und 265D vertikal stehend verbleiben und voneinander getrennt bleiben.
  • Um den Kapazitätswert weiter zu maximieren, ist es wünschenswert, den Bereich der Überlappung zwischen einer ersten Elektrode und der zweiten Elektrode 292 zu maximieren. Die Abstützstrukturen umfassen das verbliebene Abstützmaterial 258 und sind an einer Ebene zwischen den Befestigungsmaterialien 252 und 254 und dem oberen Bereich der ersten Elektroden angeordnet. Somit kann die Dicke der Befestigungsmaterialien 252 und 254 minimiert werden, ohne daß sich dabei die ersten Elektroden gegeneinander anlehnen oder zueinander hinneigen, um den Kapazitätswert zu maximieren.
  • 24 veranschaulicht eine andere Ausführungsform der vorliegenden Erfindung für eine weitere Erhöhung des Kapazitätswertes der gestapelten Kondensatoren. Gemäß den 22 und 24 sei erwähnt, daß wenigstens ein weiterer Ätzschritt durchgeführt wird, um den Bereich von irgendeiner Öffnung 298, die zwischen den am nächsten beieinander liegenden ersten Elektroden angeordnet ist, zu erhöhen. Solch ein weiterer Ätzvorgang kann während nachfolgender Herstellungsschritte stattfinden, um andere Strukturen des DRAM auszubilden. Alternativ kann ein nachfolgender Ätzschritt beabsichtigt hinzugefügt werden, um den Bereich oder die Fläche der Öffnungen 298 zu vergrößern.
  • In jedem Fall werden bei einem solchen weiteren Ätzvorgang die kreisförmigen Scheiben, welche die ersten Elektroden umgeben, weggeätzt, während jeder der Verbindungsabschnitte 278 zu einer Verbindungsstrebe 278 wird, und zwar zwischen zwei am nächsten beieinander liegenden ersten Elektroden, wie in 24 veranschaulicht ist. Mit dem Wegätzen der kreisförmigen Scheiben aus dem Isoliermaterial 258 werden die Seitenwände der ersten Elektroden weiter freigelegt.
  • Ein Vergleich der 23A und 25 zeigt, daß die kreisförmigen Scheiben 282 und 284 nicht mehr in der B-B-Richtung von 25 vorhanden sind, so daß damit der Bereich der Überlappung zwischen der zweiten Elektrode 294 und den ersten Elektroden 265A und 265B vergrößert wird. Solch ein vergrößerter Bereich der Überlappung führt in vorteilhafter Weise zu einer Vergrößerung des Kapazitätswertes der gestapelten Kondensatoren. Zusätzlich verbleiben gemäß den 23B und 24 die Verbindungsstreben 278 zwischen zwei am nächsten beieinander liegenden ersten Elektroden (wie beispielsweise zwischen 265A und 265C in der C-C-Richtung von 24), um ein Neigen der ersten Elektroden zu verhindern.
  • Die 27A, 28A, 29A, 30A und 31A zeigen Querschnittsansichten entlang der B-B-Richtung von 8 zur Herstellung der gestapelten Kondensatoren gemäß einer Ausführungsform der vorliegenden Erfindung. Die 27B, 28B, 29B, 30B und 31B zeigen Querschnittsansichten entlang der C-C-Richtung von 8 zur Herstellung von gestapelten Kondensatoren gemäß solch einer alternativen Ausführungsform der vorliegenden Erfindung.
  • Vergleicht man 13A mit 26A und vergleicht man 13B mit 26B, so sind in bevorzugter Weise die vertikalen Seitenwände der Öffnungen 264 in 13A und 13B für den Idealfall dargestellt. Jedoch wird in der Realität auf Grund des hohen Seitenverhältnisses der Öffnungen 264 die Öffnung 264 zum Boden hin der Öffnungen 264 enger, wie dies in den 26A und 26B veranschaulicht ist. Solche sich verengenden Öffnungen 264 sind hinsichtlich der Neigung nachteilig und anfälliger und die ersten Elektroden, die innerhalb solcher sich verengender Öffnungen ausgebildet wer den, umfassen einen geringeren Bereich eines Kontaktes mit den darunter liegenden Kontaktpfropfen 240.
  • Um diesen Nachteilen zu entgegnen, wird gemäß den 28A und 28B, nachdem die vierte und die fünfte ILD-Schicht 252 und 254 niedergeschlagen worden ist, eine erste Formschicht 302 auf der fünften ILD-Schicht 254 niedergeschlagen. Danach wird eine zweite Formschicht 304 auf der ersten Formschicht 302 niedergeschlagen und die Schicht aus dem Abstützmaterial 258 wird auf der zweiten Formschicht 304 niedergeschlagen. Zusätzlich wird eine dritte Formschicht 306 auf der Schicht aus dem Abstützmaterial 258 niedergeschlagen.
  • Die vierte und die fünfte ILD-Schicht 252 und 254 und die Schicht aus dem Abstützmaterial 258 in den 27A und 27B sind ähnlich denjenigen der 12A und 12B. Die erste Formschicht 302 besteht aus BPSG (Borphosphorsilikatglas), die zweite Formschicht 304 besteht aus einem PTEOS-(mit Phosphor dotiertes Tetraethylorthosilikat)-basiertem Oxid und die dritte Formschicht 306 besteht aus einem PTEOS-(mit Phosphor dotiertem Tetraethylorthosilikat)-gestütztem oder basiertem Oxid, und zwar bei der als Beispiel gewählten Ausführungsform der vorliegenden Erfindung. Die erste, die zweite und die dritte Formschicht 302, 304 und 306 werden in einer Dicke von 700 nm bzw. 1300 nm bzw. 500 nm bei der als Beispiel gewählten Ausführungsform der vorliegenden Erfindung niedergeschlagen.
  • Gemäß den 28A und 28B wird nach den 27A und 27B eine Fotoresistschicht 308 in ein Muster gebracht, um eine Vielzahl von Öffnungen 310 durch die Schichten der Materialien 252, 254, 256, 302, 304, 258 und 306 hindurch auszubilden. Die Fotoresistschicht 308 wird auf der dritten Formschicht 306 niedergeschlagen und in ein Muster gebracht. Jede der Öffnungen 310 wird über einem der zweiten leitenden Pfropfen 240 ausgebildet, der durch die Öffnungen 310 hindurch freiliegend wird.
  • Bei der Ausführungsform der vorliegenden Erfindung besitzt die erste Bodenformschicht 302 eine höhere Ätzrate als die obere zweite Formschicht 304 bei einem Ätzprozeß zum Ätzen der ersten und der zweiten Formschicht 302 und 304, Wenn die Öffnungen 310 ausgebildet werden. Da die erste Bodenformschicht 302 schneller weggeätzt wird, und zwar in solch einem Ätzprozeß, verengen sich die Öffnungen 310 nicht merklich zum Boden der Öffnungen 310 hin.
  • Gemäß den 29A und 29B und nach den 28A und 28B werden die ersten Elektroden 265A, 265B, 265C und 265D an den Wänden der Öffnungen ähnlich den 15A und 15B ausgebildet. Gemäß den 30A und 30B und nach den 29A und 29B umfassen die Maskier-Abstandshalter 274 und die Maskierstrukturen 276 ein Maskiermaterial und werden ähnlich gemäß den 19A und 19B ausgebildet. Zusätzlich wird jeglicher Abschnitt des Abstützmaterials 258, welches nicht unter den Maskier-Abstandshaltern 274 oder den Maskierstrukturen 276 abgedeckt ist, von den Abstützstrukturen weggeätzt, die das verbleibende Abstützmaterial 258 umfassen, ähnlich wie bei den 20A und 20B.
  • Gemäß den 31A und 31B und nach den 30A und 30B werden die Maskier-Abstandshalter 274, die Maskenstrukturen 276, die erste und die zweite Formschicht 302 und 304 und das Opfer-Dielektrikum 266 weggeätzt, ähnlich wie bei den 21A und 21B. Danach werden die Kondensator-Dielektrikumsschicht 292 und die zweite Elektrode 294 auf den freigelegten Oberflächen der ersten Elektroden ausgebildet, ebenso den Abstützstrukturen, die das verbliebene Abstützmaterial 258 umfassen, und ebenso auf der fünften ILD-Schicht 254 ähnlich wie bei den 23A und 23B.
  • Vergleicht man die 32 mit 31, so sind die kreisförmigen Scheiben um jede der ersten Elektroden in solcher Weise weggeätzt, daß lediglich Abstützstreben 278 zurück geblieben sind, ähnlich wie bei den 24 und 25. Somit sind die kreisförmigen Scheiben 282 und 284 nicht länger um die ersten Elektroden 265A und 265B entlang der B-B-Richtung in 32 vorhanden. Ähnlich 24, sind die Abstützstreben 278 noch in der C-C-Richtung zwischen irgendwelchen zwei am nächsten benachbarten ersten Elektroden vorhanden, wie in 31B veranschaulicht ist, um ein Neigen der ersten Elektroden zueinander hin zu vermeiden.
  • Die vorangegangene Beschreibung offenbart lediglich einen beispielhaften Weg. Beispielsweise ist ein Array von gestapelten Kondensatoren veranschaulicht und hier auch beschrieben und bei Speicherkondensatoren eines DRAM angewendet. Jedoch kann das Array der gespeicherten Kondensatoren, welches gemäß der vorliegenden Erfindung hergestellt wurde, auch bei irgendwelchen anderen Anwendungen realisiert werden, die eine maximierte Kapazität von hochintegrierten Kondensatoren erfordert. Zusätzlich dienen jegliche Abmaße, Zahlen und Materialien, die hier spezifiziert oder dargestellt wurden, lediglich als Beispiel.
  • Ferner dient auch jede Ausführungsform, die hier beschrieben oder veranschaulicht wurde, lediglich als ein Beispiel. Beispielsweise wurden kreisförmige Scheiben 282 und 284 des verbleibenden Abstützmaterials 258 beschrieben und veranschaulicht, und zwar in solcher Weise, dass diese die kreisförmigen ersten Elektroden 265A, 265B, 265C und 265D umgeben.
  • Es sei darüber hinaus darauf hingewiesen, dass Ausdrücke und Bezeichnungen wie ”auf” und ”Boden”, wie sie hier verwendet sind, auf relative Orte und Orientierungen von verschiedenen Abschnitten der Strukturen verweisen. Wenn beispielsweise angegeben wurde, dass eine Schicht aus einem Material ”auf” einer anderen Schicht eines Materials gestapelt oder niedergeschlagen wird, so kann die vorliegende Erfindung auch dadurch praktiziert werden, dass eine dazwischengefügte Schicht aus einem Material vorhanden sein kann, und zwar zwischen solchen Materialschichten.

Claims (14)

  1. Verfahren zur Herstellung von gestapelten Kondensatoren, mit den folgenden Schritten: (A) Ausbilden von Öffnungen (264, 310) durch zuvor auf einem Halbleitersubstrat (202) ausgebildete Materialschichten (252, 254, 256, 258, 260, 302, 304, 306) hindurch, wobei die Öffnungen (264, 310) zylinderförmig sind und eine (258) der Materialschichten aus einem Material zur seitlichen Abstützung in einer vom Boden der Öffnungen (264) nach oben hin versetzten Lage ausgebildet wurde; (B) Ausbilden einer ersten Kondensatorelektrode (265) innerhalb jeder der Öffnungen (264, 310) auf den Seitenwänden und dem Boden der Öffnung (264, 310), wobei die ersten Kondensatorelektroden (265) jeweils eine zylinderförmige Gestalt aufweisen; und danach (C) Muster der Materialschicht (258) zur seitlichen Abstützung derart, dass die verbleibenden Schichtabschnitte (278, 282, 284) derselben als Abstützstrukturen die ersten Kondensatorelektroden (265) kreisförmig umschliessen und umfangsmäßig abstützen, wobei der Schritt A das Ausbilden von Öffnungen (310) durch eine Vielzahl von Formschichten (302, 304, 306) hindurch mit einer jeweiligen Ätzrate von jeder Formschicht (302, 304, 306), die sukzessive zu einem Boden der Öffnungen (310) hin zunimmt, aufweist.
  2. Verfahren nach Anspruch 1, bei welchem der Schritt C folgende Schritte umfaßt: Wegätzen von wenigstens einer der Materialschichten zum oberen Bereich der ersten Kondensatorelektroden (265) in solcher Weise, daß ein oberer Abschnitt der ersten Kondensatorelektroden (265) freigelegt wird, und derart, daß die Materialschicht (258) zur seitlichen Abstützung freigelegt wird; Abscheiden einer Maskiermaterialschicht (272); Ausbilden von Maskier-Abstandshaltern (274) aus dem Maskiermaterial um den freigelegten oberen Abschnitt der ersten Kondensatorelektroden (265) herum derart, dass die Maskiermaterialschicht an den Verbindungsabschnitten (278) zwischen zwei benachbarten ersten Kondensatorelektroden (265) zurück bleibt; und Wegätzen von freigelegten Abschnitten der Materialschicht (258) zur seitlichen Abstützung in solcher Weise, daß die Abstützstrukturen (278, 282, 284), welche die Verbindungsabschnitte (278) zwischen benachbarten ersten Kondensatorelektroden (265) enthalten, zurück bleiben.
  3. Verfahren nach Anspruch 2, wobei die Maskiermaterialschichteine Dicke aufweist, die größer als 1/2 einer Länge der Verbindungsabschnitte (278), und zwar vor der Ausbildung der Maskier-Abstandshalter (274).
  4. Verfahren nach Anspruch 2, bei dem die Abstützstrukturen (278, 282, 284) eine jeweilige Scheibe enthalten, welche jede erste Kondensatorelektrode (265) umgibt oder umschließt.
  5. Verfahren nach Anspruch 4, bei dem die jeweilige Scheibe (282, 284) aus einer kreisförmigen Scheibe besteht.
  6. Verfahren nach Anspruch 4, ferner mit den folgenden Schritten: Durchführen eines weiteren Ätzprozesses, um die jeweilige Scheibe (282, 284) teilweise wegzuätzen, welche jede erste Kondensatorelektrode (265) umgibt, derart, daß eine jeweilige Strebe für jeden der Verbindungsabschnitte als Abstützstrukturen zurück bleibt.
  7. Verfahren nach Anspruch 1, bei dem die Materialschichten (252, 254, 256, 258, 260) eine Schicht (252, 254) aus einem Befestigungsmaterial enthalten, welche die Öffnungen (264) zu dem Boden der Öffnungen hin umgibt.
  8. Verfahren nach Anspruch 7, bei welchem die Abstützstrukturen (278, 282, 284) zwischen dem Befestigungsmaterial (252, 254) und dem oberen Bereich der ersten Kondensatorelektroden (265) angeordnet sind.
  9. Verfahren nach Anspruch 7, bei dem für jeden Kondensator folgendes durchgeführt wird: Wegätzen der Materialschichten (252, 254, 256, 258, 260) mit Ausnahme der Abstützstrukturen (278, 282, 284) herab bis zu dem Befestigungsmaterial (252, 254); Ausbilden eines Kondensator-Dielektrikums (292) auf den freigelegten Oberflächen der ersten Kondensatorelektroden (265); und Ausbilden einer zweiten Kondensatorelektrode (294) auf den freigelegten Oberfläche des Kondensator-Dielektrikums (292).
  10. Verfahren nach Anspruch 7, bei dem das Material zur seitlichen Abstützung und das Befestigungsmaterial (252, 254) aus Siliziumnitrid bestehen.
  11. Verfahren nach Anspruch 1, bei dem das Material zur seitlichen Abstützung aus Siliziumnitrid besteht.
  12. Verfahren nach Anspruch 1, bei dem jede der Öffnungen (264, 310) auf einem jeweiligen leitenden Pfropfen (240) ausgebildet wird, der mit einem Übergang eines jeweiligen Schalttransistors gekoppelt ist.
  13. Verfahren nach Anspruch 12, bei dem die Kondensatoren ein Array für einen DRAM bilden.
  14. Verfahren nach Anspruch 13, bei dem die ersten Kondensatorelektroden (265) jeweils einen Speicherknotenpunkt für einen Kondensator darstellen.
DE102004053095A 2004-02-10 2004-11-03 Herstellung von neigungsfreien, gestapelten Kondensatoren Active DE102004053095B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040008770A KR100568733B1 (ko) 2004-02-10 2004-02-10 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법
KR10-2004-0008770 2004-02-10

Publications (2)

Publication Number Publication Date
DE102004053095A1 DE102004053095A1 (de) 2005-08-25
DE102004053095B4 true DE102004053095B4 (de) 2010-06-10

Family

ID=34806120

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004053095A Active DE102004053095B4 (de) 2004-02-10 2004-11-03 Herstellung von neigungsfreien, gestapelten Kondensatoren

Country Status (6)

Country Link
US (2) US7153740B2 (de)
JP (1) JP4704014B2 (de)
KR (1) KR100568733B1 (de)
CN (1) CN100481393C (de)
DE (1) DE102004053095B4 (de)
TW (1) TWI333680B (de)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067385B2 (en) * 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
KR100553835B1 (ko) * 2004-01-26 2006-02-24 삼성전자주식회사 캐패시터 및 그 제조 방법
US7842948B2 (en) * 2004-02-27 2010-11-30 Nvidia Corporation Flip chip semiconductor die internal signal access system and method
KR100622284B1 (ko) * 2004-06-03 2006-09-14 삼성전자주식회사 커패시터의 하부 전극 형성 방법
US7387939B2 (en) 2004-07-19 2008-06-17 Micron Technology, Inc. Methods of forming semiconductor structures and capacitor devices
KR100629357B1 (ko) * 2004-11-29 2006-09-29 삼성전자주식회사 퓨즈 및 부하저항을 갖는 낸드 플래시메모리소자 형성방법
KR100587693B1 (ko) * 2004-11-30 2006-06-08 삼성전자주식회사 커패시터 하부 전극 형성 방법
US7557015B2 (en) 2005-03-18 2009-07-07 Micron Technology, Inc. Methods of forming pluralities of capacitors
US7544563B2 (en) * 2005-05-18 2009-06-09 Micron Technology, Inc. Methods of forming a plurality of capacitors
KR100712355B1 (ko) * 2005-10-24 2007-05-02 동부일렉트로닉스 주식회사 반도체 소자의 캐패시터 및 그 제조 방법
CN101484976B (zh) * 2006-05-02 2011-02-23 Nxp股份有限公司 包括改进的电极的电器件及其制造方法
KR100761361B1 (ko) * 2006-05-02 2007-09-27 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
TWI310214B (en) * 2006-06-07 2009-05-21 Promos Technologies Inc A capacitor structure of a semiconducotr memory and a method for preparing the same
KR100716641B1 (ko) * 2006-06-29 2007-05-09 주식회사 하이닉스반도체 비정질카본층을 이용한 실린더형 캐패시터 제조 방법
KR100799152B1 (ko) * 2006-10-02 2008-01-29 주식회사 하이닉스반도체 스토리지노드 쓰러짐을 방지한 실린더형 캐패시터의 제조방법
US7902081B2 (en) * 2006-10-11 2011-03-08 Micron Technology, Inc. Methods of etching polysilicon and methods of forming pluralities of capacitors
US20080111212A1 (en) * 2006-11-13 2008-05-15 Promos Technologies Inc. Capacitance structure of a semiconductor device and method for manufacturing the same
US7785962B2 (en) 2007-02-26 2010-08-31 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR100865709B1 (ko) * 2007-06-27 2008-10-29 주식회사 하이닉스반도체 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
US7682924B2 (en) * 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors
KR100960467B1 (ko) * 2007-09-28 2010-05-28 주식회사 하이닉스반도체 반도체 소자 및 그 형성 방법
KR101262225B1 (ko) 2007-10-23 2013-05-15 삼성전자주식회사 반도체 소자 및 그 제조 방법
DE102007054077A1 (de) 2007-11-13 2009-07-23 Qimonda Ag Verfahren zum Herstellen einer integrierten Schaltung und Anordnung mit einem Substrat
US7829410B2 (en) * 2007-11-26 2010-11-09 Micron Technology, Inc. Methods of forming capacitors, and methods of forming DRAM arrays
JP2009141073A (ja) * 2007-12-05 2009-06-25 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
JP2009164535A (ja) * 2008-01-10 2009-07-23 Elpida Memory Inc 半導体装置、及びその製造方法
TW200933878A (en) * 2008-01-21 2009-08-01 Ind Tech Res Inst Memory capacitor and manufacturing method thereof
US8274777B2 (en) 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
TWI357132B (en) * 2008-04-09 2012-01-21 Ind Tech Res Inst Stack capacitor structure and manufacturing method
US7696056B2 (en) * 2008-05-02 2010-04-13 Micron Technology, Inc. Methods of forming capacitors
US7618874B1 (en) * 2008-05-02 2009-11-17 Micron Technology, Inc. Methods of forming capacitors
KR101432619B1 (ko) * 2008-07-07 2014-08-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
US7759193B2 (en) 2008-07-09 2010-07-20 Micron Technology, Inc. Methods of forming a plurality of capacitors
JP2010165742A (ja) * 2009-01-13 2010-07-29 Elpida Memory Inc 半導体装置および半導体装置の製造方法
KR20100090974A (ko) * 2009-02-09 2010-08-18 삼성전자주식회사 반도체 소자의 형성 방법
KR101610826B1 (ko) * 2009-03-18 2016-04-11 삼성전자주식회사 커패시터를 갖는 반도체 장치의 형성방법
JP2010245374A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置及びその製造方法
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
KR101780050B1 (ko) * 2011-02-28 2017-09-20 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
KR101728320B1 (ko) * 2011-06-30 2017-04-20 삼성전자 주식회사 반도체 소자의 제조 방법
US9965850B2 (en) * 2012-07-05 2018-05-08 Bernard Fryshman Object image recognition and instant active response with enhanced application and utility
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
KR101867958B1 (ko) * 2011-10-31 2018-06-18 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
US8946043B2 (en) 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
US8890164B1 (en) * 2012-03-09 2014-11-18 Xilinx, Inc. Apparatus and method for reducing plasma-induced damage in pMOSFETS
KR101901787B1 (ko) 2012-03-23 2018-09-28 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
US10521896B2 (en) * 2012-07-05 2019-12-31 Bernard Fryshman Object image recognition and instant active response with enhanced application and utility
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
CN103633015B (zh) * 2012-08-23 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
KR101934421B1 (ko) 2012-11-13 2019-01-03 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
KR102008319B1 (ko) * 2012-11-30 2019-08-07 삼성전자주식회사 반도체 소자의 형성 방법
KR102071528B1 (ko) 2013-08-12 2020-03-02 삼성전자주식회사 일체형의 지지대를 구비한 반도체 소자
US9252205B2 (en) * 2014-02-05 2016-02-02 Coversant Intellectual Property Management Inc. DRAM memory device with manufacturable capacitor
KR20180065425A (ko) 2016-12-07 2018-06-18 삼성전자주식회사 반도체 소자
KR102617422B1 (ko) * 2016-12-19 2023-12-21 삼성전자주식회사 반도체 장치
KR102664275B1 (ko) * 2019-03-29 2024-05-09 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
KR20210052094A (ko) 2019-10-31 2021-05-10 삼성전자주식회사 집적 회로 반도체 소자
US20210209352A1 (en) * 2019-12-26 2021-07-08 Bernard Fryshman Insect and other small object image recognition and instant active response with enhanced application and utility
CN113410179A (zh) * 2020-03-16 2021-09-17 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
EP4002504A4 (de) * 2020-05-12 2023-03-01 Changxin Memory Technologies, Inc. Verfahren zum bilden einer kondensatoröffnung und verfahren zum bilden eines speicherkondensators
US11145659B1 (en) * 2020-05-18 2021-10-12 Nanya Technology Corporation Semiconductor structure and method of forming the same
US11264389B2 (en) * 2020-06-03 2022-03-01 Nanya Technology Corporation Stack capacitor structure and method for forming the same
KR20220019197A (ko) 2020-08-07 2022-02-16 삼성전자주식회사 반도체 소자 및 그 제조방법
KR20220130242A (ko) * 2021-07-16 2022-09-26 창신 메모리 테크놀로지즈 아이엔씨 반도체 구조 및 그 제조 방법
CN115701209A (zh) * 2021-07-16 2023-02-07 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010005631A1 (en) * 1999-12-14 2001-06-28 Jin-Won Kim Method for manufacturing an electrode of a capacitor
US20030085420A1 (en) * 2001-11-06 2003-05-08 Kabushiki Kaisha Toshiba Semiconductor memory and method of producing the same
US20030136996A1 (en) * 2002-01-24 2003-07-24 Samsung Electronics Co. Ltd. Stacked capacitor for a semiconductor device and a method of fabricating the same
US20030224571A1 (en) * 2002-05-28 2003-12-04 Shinpei Iijima Semiconductor integrated circuit device with capacitor of crown structure and method of manufacturing the same
WO2005024936A2 (en) * 2003-09-04 2005-03-17 Micron Technology, Inc. Support for vertically-oriented capacitors during the formation of a semiconductor device
DE102004039660A1 (de) * 2003-08-18 2005-03-24 Samsung Electronics Co., Ltd., Suwon Halbleitervorrichtung mit einem Kondensator, der eine verbesserte strukturelle Stabilität und erhöhte Kapazität besitzt, und Verfahren zur Herstellung der Halbleitervorrichtung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811848A (en) * 1996-08-16 1998-09-22 United Microelectronics Corporation Capacitor structure for a semiconductor memory device
US6667502B1 (en) * 1999-08-31 2003-12-23 Micron Technology, Inc. Structurally-stabilized capacitors and method of making of same
JP2003234419A (ja) * 2002-02-08 2003-08-22 Mitsubishi Electric Corp 半導体装置の製造方法およびその方法により製造された半導体装置
US6784479B2 (en) * 2002-06-05 2004-08-31 Samsung Electronics Co., Ltd. Multi-layer integrated circuit capacitor electrodes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010005631A1 (en) * 1999-12-14 2001-06-28 Jin-Won Kim Method for manufacturing an electrode of a capacitor
US20030085420A1 (en) * 2001-11-06 2003-05-08 Kabushiki Kaisha Toshiba Semiconductor memory and method of producing the same
US20030136996A1 (en) * 2002-01-24 2003-07-24 Samsung Electronics Co. Ltd. Stacked capacitor for a semiconductor device and a method of fabricating the same
US20030224571A1 (en) * 2002-05-28 2003-12-04 Shinpei Iijima Semiconductor integrated circuit device with capacitor of crown structure and method of manufacturing the same
DE102004039660A1 (de) * 2003-08-18 2005-03-24 Samsung Electronics Co., Ltd., Suwon Halbleitervorrichtung mit einem Kondensator, der eine verbesserte strukturelle Stabilität und erhöhte Kapazität besitzt, und Verfahren zur Herstellung der Halbleitervorrichtung
WO2005024936A2 (en) * 2003-09-04 2005-03-17 Micron Technology, Inc. Support for vertically-oriented capacitors during the formation of a semiconductor device

Also Published As

Publication number Publication date
US20050176210A1 (en) 2005-08-11
TWI333680B (en) 2010-11-21
DE102004053095A1 (de) 2005-08-25
TW200527585A (en) 2005-08-16
JP4704014B2 (ja) 2011-06-15
US7153740B2 (en) 2006-12-26
US20060211178A1 (en) 2006-09-21
CN1655339A (zh) 2005-08-17
KR20050080670A (ko) 2005-08-17
CN100481393C (zh) 2009-04-22
KR100568733B1 (ko) 2006-04-07
JP2005229097A (ja) 2005-08-25

Similar Documents

Publication Publication Date Title
DE102004053095B4 (de) Herstellung von neigungsfreien, gestapelten Kondensatoren
DE19912220B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE60122656T2 (de) DRAM Speicherzelle mit Grabenkondensator und vertikalem Transistor
DE102005055853B4 (de) Auswahltransistor-Feld, Halbleiterspeicherbauelement und Verfahren zum Herstellen eines Auswahltransistor-Feldes
DE102004039660B4 (de) Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben
DE19941148B4 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE102020111648B4 (de) Halbleiterspeichervorrichtungen
DE102006013246B4 (de) Kondensator für dynamische Halbleiterspeicherzellen, Verfahren zur Herstellung eines derartigen Speicherkondensators und dynamische Halbleiterspeicherzelle (DRAM)
DE10327945B4 (de) Halbleiterspeichervorrichtungen und Verfahren zur Herstellung derselben unter Verwendung von Seitenwandabstandshaltern
DE602004003476T2 (de) Kondensator, halbleiterbauelement mit einem kondensator und verfahren zur herstellung derselben
DE19750918B4 (de) Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren
DE102018122648A1 (de) Speichervorrichtungen und Verfahren zum Herstellen derselben
DE4307725A1 (de)
DE60129605T2 (de) Ein verfahren zur herstellung von eingebetteten vertikal-dram-zellen und logikgates mit zweifacher arbeitsfunktion
DE102004043858A1 (de) Verfahren zur Herstellung einer Speicherzelle, einer Speicherzellenanordnung und Speicherzellenanordnung
EP0899790A2 (de) DRAM-Zellanordnung und Verfahren zu deren Herstellung
DE102004031385A1 (de) Verfahren zur Herstellung einer DRAM-Speicherzellenanordnung mit Stegfeldeffekttransistoren und DRAM-Speicherzellenanordnung mit CFETs
DE102004043856A1 (de) Verfahren zur Herstellung einer Speicherzellenanordnung und Speicherzellenanordnung
DE10260770B4 (de) DRAM-Speicher mit vertikal angeordneten Auswahltransistoren und Verfahren zur Herstellung
DE10334547B4 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
EP1709681B1 (de) Halbleiterspeicherzelle sowie zugehöriges herstellungsverfahren
DE102004003084B3 (de) Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
DE10260769A1 (de) DRAM-Speicher mit vertikal angeordneten Auswahltransistoren
DE10226583B4 (de) DRAM-Speicherzelle für schnellen Schreib-/Lesezugriff und Speicherzellenfeld

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021824200

Ipc: H10B0012000000