DE102006013246B4 - Kondensator für dynamische Halbleiterspeicherzellen, Verfahren zur Herstellung eines derartigen Speicherkondensators und dynamische Halbleiterspeicherzelle (DRAM) - Google Patents

Kondensator für dynamische Halbleiterspeicherzellen, Verfahren zur Herstellung eines derartigen Speicherkondensators und dynamische Halbleiterspeicherzelle (DRAM) Download PDF

Info

Publication number
DE102006013246B4
DE102006013246B4 DE102006013246A DE102006013246A DE102006013246B4 DE 102006013246 B4 DE102006013246 B4 DE 102006013246B4 DE 102006013246 A DE102006013246 A DE 102006013246A DE 102006013246 A DE102006013246 A DE 102006013246A DE 102006013246 B4 DE102006013246 B4 DE 102006013246B4
Authority
DE
Germany
Prior art keywords
section
storage electrode
electrode portion
counterelectrode
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006013246A
Other languages
English (en)
Other versions
DE102006013246A1 (de
Inventor
Johannes Dr. Heitmann
Peter Moll
Odo Wunnicke
Till Dr. Schloesser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102006013246A1 publication Critical patent/DE102006013246A1/de
Application granted granted Critical
Publication of DE102006013246B4 publication Critical patent/DE102006013246B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Abstract

Kondensator für eine dynamische Halbleiterspeicherzelle mit:
einer Speicherelektrode mit einem zylinderartig geformten unteren Speicherelektrodenabschnitt (32) und einem tassenartig geformten oberen Speicherelektrodenabschnitt (54), wobei der obere Speicherelektrodenabschnitt (54) über dem unteren Speicherelektrodenabschnitt (32) angeordnet ist;
einer Gegenelektrode mit einem unteren Gegenelektrodenabschnitt (34) und einem oberen Gegenelektrodenabschnitt (52), wobei der untere Gegenelektrodenabschnitt (34) einen Hohlzylinder ausbildet, der den unteren Speicherelektrodenabschnitt (32) einhüllt und wobei der obere Gegenelektrodenabschnitt (52) vom tassenartig geformten oberen Speicherelektrodenabschnitt (54) eingehüllt wird;
einem ersten Kondensatordielektrikum (33), das den unteren Speicherelektrodenabschnitt (32) und den unteren Gegenelektrodenabschnitt (34) separiert; und
ein vom ersten Kondensatordielektrikum (33) getrenntes zweites Kondensatordielektrikum (53), das den oberen Speicherelektrodenabschnitt (54) einseitig beschichtet und vom oberen Gegenelektrodenabschnitt (52) separiert.

Description

  • Die Erfindung bezieht sich auf einen Speicherkondensator für dynamische Halbleiterspeicherzellen und auf ein Verfahren zur Herstellung eines Speicherkondensators für dynamische Halbleiterspeicherzellen.
  • Eine dynamische Halbleiterspeicherzelle, wie sie in DRAMs (dynamic random access memories) Verwendung findet, umfasst einen Speicherkondensator zur Speicherung von Daten und einen Auswahltransistor für den Zugriff auf die in der Speichereinrichtung gespeicherten Daten.
  • Die Speicherung der Daten erfolgt durch Laden oder Entladen des Speicherkondensators. In Speicherzellen mit Stapelkondensatoren werden die Kondensatoren in einer Matrizenschicht ausgebildet, die eine Substratoberfläche eines Halbleitersubstrats bedeckt. Innerhalb des Halbleitersubstrats und angrenzend an die Substratoberfläche ist ein Feldeffekttransistor (FET) als Auswahltransistor ausgebildet. Gemäß einem Bitleitungs-Leseschema wird bei Adressierung der Speicherzelle eine Speicherelektrode des Speicherkondensators über den Auswahltransistor mit einer Bitleitung verbunden.
  • Während eines Schreibvorgangs wird die Speicherelektrode des Speicherkondensators entsprechend dem Potenzial der Bitleitung geladen oder entladen. Während eines Lesevorgangs wird die Ladung der Speicherelektrode über den Auswahltransistor auf die Bitleitung übertragen.
  • Ein Kondensatordielektrikum trennt die Speicherelektrode von einer Rückseitenelektrode, die als Gegenelektrode wirkt. Die Rückseitenelektrode (Gegenelektrode) ist an ein festes Potenzial angeschlossen. In einem Feld mit einer Mehrzahl von dynamischen Halbleiterspeicherzellen sind die Gegenelektroden der Speicherkondensatoren miteinander verbunden und bilden eine Zellenplatte.
  • Infolge von Leckstrom-Phänomenen fließt auch dann Ladung von bzw. zur Speicherelektrode, wenn die Speicherzelle nicht adressiert ist. Daher sind Auffrischungszyklen zum Wiederaufladen des Speicherkondensators erforderlich, um die darin gespeicherten Daten zu erhalten. Die Anzahl der Auffrischungszyklen kann dadurch verringert werden, dass der Betrag an Ladung erhöht wird, der im Kondensator speicherbar ist. Dazu ist eine Vergrößerung der Oberfläche der Kondensatorelektroden erforderlich.
  • Um in einem Halbleiterspeicherschaltkreis hohe Packungsdichten zu erzielen, sollte die Grundfläche, die durch die Projektion des Speicherkondensators auf die ebene Halbleitersubstratoberfläche beansprucht wird, nicht größer sein als die Fläche, die der Auswahltransistor auf der Halbleitersubstratoberfläche beansprucht.
  • Die effektive Oberfläche der Kondensatorelektroden lässt sich durch Vergrößerung der Höhe der Kondensatorelektroden über der Substratoberfläche vergrößern. Die stetige Verkleinerung der Grundabmessungen sowie kleinere Transistorflächen erfordern ihrerseits eine größere Höhe der Kondensatorelektroden.
  • Ein Speicherkondensator für eine dynamische Halbleiterspeicherzelle wird in der US 2005/0087789 A1 beschrieben. Gemäß einer ersten dort beschriebenen Ausführungsform ist die Speicherelektrode des Speicherkondensators zylinderartig geformt und bildet einen gefüllten, nicht hohlen Zylinder. Das Kondensatordielektrikum bedeckt die massive, Zylinderartig geformte Speicherelektrode. Die Gegenelektrode bedeckt das Kondensatordielektrikum.
  • Gemäß einer zweiten in der oben genannten Druckschrift offenbarten Ausführungsform weist der Speicherkondensator eine doppelseitig beschichtete, tassenartig geformte (cup-shaped) Speicherelektrode auf. Die tassenartig geformte Speicherelektrode bildet einen Hohlzylinder. Der Hohlzylinder ist am unteren Ende, das die Speicherelektrode mit einer leitenden Struktur im angrenzenden Substrat verbindet, geschlossen. Am gegenüberliegenden Ende ist der Hohlzylinder offen. Ein Kondensatordielektrikum bedeckt sowohl die innere als auch die äußere vertikale Seitenwand des Hohlzylinders. Die Gegenelektrode bedeckt das Kondensatordielektrikum.
  • Sowohl bei der zylinderartig geformten Speicherelektrode als auch bei der doppelseitig beschichteten, tassenartig geformten Speicherelektrode kommt es während der Prozessierung in nachteiliger Weise zu einem Neigen oder Verkleben der Speicherelektroden gegen- bzw. miteinander. Die Oberflächenspannung von Ätz- und Spülflüssigkeiten kann die Ursache dafür sein, dass eine Speicherelektrode sich an eine benachbarte anlehnt oder kollabiert. Aneinander angelehnte Speicherelektroden können zu einem elektrischen Kurzschluss zwischen benachbarten Speicherzellen führen.
  • Gemäß einem Konzept mit einer einseitig beschichteten, tassenartig geformten Speicherelektrode wird die Speicherelektrode ausschließlich auf der inneren Seitenwand und auf dem Grundabschnitt einer Öffnung in einer Matrizenschicht ausgebildet. Das Kondensatordielektrikum bedeckt die Speicherelektrode. Die Gegenelektrode bedeckt das Kondensatordielektrikum innerhalb der Öffnung in der Matrizenschicht sowie die Oberfläche der Matrizenschicht. Im Gegensatz zu dem oben erörterten doppelseitig beschichteten, tassenartigen Speicherelektrodentyp bleibt die einseitig beschichtete Speicherelektrode während eines jeden Herstellungsschritts in der Matrizenschicht eingebettet. Bei solchen einseitig beschichteten tassenartig geformten Speicherelektroden treten keine auf ein Neigen oder ein Anlehnen der Speicherelektroden zurückzuführenden Probleme auf.
  • Bei einer Grundfläche der Speicherelektrode von etwa 100 nm2 kann eine Höhe der Speicherelektrode von mehr als 4 μm erforderlich sein. In diesem Fall muss zur Formierung des Speicherkondensators eine Öffnung ausgebildet werden, die ein Aspektverhältnis zwischen Tiefe und Weite von mehr als 100:1 aufweist.
  • In der nachveröffentlichten US 2006/0160300 A1 ist ein Verfahren offenbart, gemäß dem zwei oder mehr Speicherkondensatoren mit zylinderartig geformten Speicherelektroden übereinander gestapelt sind. Die Speicherkondensatoren werden nacheinander ausgebildet, wobei die zylinderartig geformte Speicherelektrode des jeweils oberen Speicherkondensators an die zylinderartig geformte Speicherelektrode des jeweils unteren Speicherkondensators anschließt. Die Gegenelektroden werden mittels einer Kontaktstruktur miteinander verbunden, so dass die zwei oder mehr gestapelten Kondensatoren einen einzigen Kondensator ausformen. Die maximale Höhe des einen resultierenden Kondensators ist von den Aspektverhältnissen entkoppelt, die während der Prozessierung auftreten.
  • Bei weiterer Verkleinerung der Grundabmessungen und der Grundfläche erhöht sich allerdings das Aspektverhältnis bei der Abscheidung der jeweils letzten Schicht, d. h. des Materials zur Ausbildung der Gegenelektrode.
  • Die US 2004/0217406 A1 bezieht sich auf eine Speicherelektrode, die zur Erhöhung der Kapazität einen zylinderartig geformten unteren Abschnitt sowie einen tassenartig geformten oberen Abschnitt umfasst, wobei die Häufigkeit für das Auftreten geschlossener Öffnungen bzw. sich neigender Speicherelektroden reduziert wird. Selbst dann, wenn der tassenartig geformte obere Abschnitt ideal zu dem unteren, zylinderartig geformten Abschnitt ausgerichtet wird, ergibt sich am Übergang zwischen dem oberen und dem unteren Abschnitt auf der äußeren Seitenwand der Speicherelektrode eine Kante oder Stufe. Dies ist dann nachteilig, wenn Materialien mit hoher Dielektrizitätskonstante, so genannte High-k-Materialien (z. B. HfSiOx oder HfAlO), als Kondensatordielektrikum eingesetzt werden. Eine Erhöhung der Abscheidungstemperatur verbessert zwar die elektrischen Eigenschaften einer Schicht aus dem Material mit hoher Dielektrizitätskonstante, verschlechtert aber andererseits die Stufenbedeckungseigenschaften der Schicht.
  • Speicherkondensatoren mit einer Speicherelektrode mit einem unteren und einem oberen Abschnitt, bei welchen der untere Abschnitt als massiver Zylinder ausgebildet ist und der obere Abschnitt einen oder mehrere geöffnete Hohlzylinder aufweist, und mindestens einer der Hohlzylinder mit der Grundfläche auf dem unteren Abschnitt aufliegt, sind in den Druckschriften US 5,970,359 A , US 5,552,334 A , US 6,156,608 A und US 5,821,139 A beschrieben.
  • Die US 6,013,550 A beschreibt einen Kondensator mit einer Speicherelektrode mit einem zylinderartig geformten unteren und einem tassenförmig geformten oberen Elektrodenabschnitt sowie einer Gegenelektrode, deren unterer Abschnitt einen Hohlzylinder ausbildet, der den unteren Speicherelektrodenabschnitt einhüllt, wobei ein oberer Abschnitt der Gegenelektrode vom tassenartig geformten oberen Speicherelektrodenabschnitt eingehüllt ist.
  • Die vorliegende Erfindung stellt einen Speicherkondensator für Halbleiterspeicherzellen sowie ein Herstellungsverfahren dafür zur Verfügung. Gemäß einer Ausführungsform stellt die Erfindung einen Speicherkondensator für eine dynamische Halbleiterspeicherzelle zur Verfügung. Eine Speicherelektrode des Speicherkondensators umfasst einen zylinderartig geformten unteren Abschnitt und einen tassenartig geformten oberen Abschnitt, der auf dem unteren Abschnitt angeordnet wird. Ein unterer Abschnitt der Gegenelektrode umgibt den zylinderartig geformten Abschnitt der Speicherelektrode. Ein oberer Abschnitt der Gegenelektrode wird durch den tassenartig geformten oberen Abschnitt der Speicherelektrode umhüllt. Ein erstes Kondensatordielektrikum trennt die unteren Abschnitte von Gegen- und Speicherelektrode. Ein vom ersten Kondensatordielektrikum getrenntes zweites Kondensatordielektrikum, das den oberen Speicherelektrodenabschnitt einseitig beschichtet, trennt die oberen Abschnitte von Gegen- und Speicherelektrode.
  • Die begleitenden Zeichnungen sind zum weiteren Verständnis der vorliegenden Erfindung beigefügt. Die Zeichnungen stellen Ausführungsformen der vorliegenden Erfindung dar und dienen zusammen mit der Beschreibung der Erläuterung der Grundsätze der Erfindung. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu dargestellt. Einander entsprechende Bezugszeichen beziehen sich aufeinander entsprechende ähnliche Komponenten.
  • 1 bis 8: zeigen ein Verfahren zur Herstellung von Speicherkondensatoren mittels Querschnittsdarstellungen eines Halbleitersubstrats, das gemäß einem Verfahren nach einer ersten Ausführungsform der Erfindung prozessiert wird.
  • 9: ist ein vereinfachter Querschnitt einer Speicherzelle mit einem Speicherkondensator gemäß einer anderen Ausführungsform der vorliegenden Erfindung.
  • 10: ist ein vereinfachter Querschnitt einer Speicherzelle mit einem Speicherkondensator und einer Verbindungsstruktur gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
  • In der folgenden detaillierten Beschreibung wird auf die begleitenden Figuren Bezug genommen, in welchen auf zeichnerischem Weg spezifische Ausführungsformen, in denen die Erfindung ausgeführt werden kann, dargestellt werden. Orts- und Richtungsangaben, wie z. B. „oben”, „unten”, „vorne”, „hinten”, „vorauseilend”, „nacheilend” werden mit Bezug auf die jeweils beschriebenen Figuren verwendet. Da Teile der Ausführungsformen der vorliegenden Erfindung in unterschiedlichen Orientierungen zueinander positioniert sein können, werden die Richtungsangaben nur zu Darstellungszwecken verwendet.
  • Die vorliegende Erfindung stellt einen Speicherkondensator für dynamische Speicherzellen zur Verfügung, der die Formierung von Speicherelektroden mit hohem Aspektverhältnis ermöglicht und gleichzeitig die Abscheidung eines Kondensatordielektrikums mit hoher Dielektrizitätskonstante und guten elektrischen Eigenschaften ermöglicht.
  • Gemäß einer ersten Ausführungsform stellt die vorliegende Erfindung einen Kondensator für eine dynamische Halbleiterspeicherzelle zur Verfügung. Der Kondensator weist eine Speicherelektrode auf. Die Speicherelektrode umfasst einen kontaktkissenartig geformten unteren Speicherelektrodenabschnitt und einen tassenartig geformten oberen Speicherelektrodenabschnitt. Der obere Speicherelektrodenabschnitt ist auf dem unteren Speicherelektrodenabschnitts angeordnet. Der Speicherkondensator umfasst ferner eine Gegenelektrode mit einem unteren Gegenelektrodenabschnitt und einem oberen Gegenelektrodenabschnitt. Der Speicherkondensator weist ferner ein erstes Kondensatordielektrikum, das den unteren Speicherelektrodenabschnitt und den unteren Gegenelektrodenabschnitt trennt, sowie ein vom ersten Kondensatordielektrikum getrenntes zweites Kondensatordielektrikum auf, das den oberen Speicherelektrodenabschnitt einseitig beschichtet und vom oberen Gegenelektrodenabschnitt trennt. Der untere Gegenelektrodenabschnitt formt einen Hohlzylinder, der den unteren Speicherelektrodenabschnitt einschließt. Der obere Gegenelektrodenabschnitt ist innerhalb des tassenartig geformten oberen Speicherelektrodenabschnitts ausgebildet.
  • Demnach trennt die Speicherelektrode das erste Kondensatordielektrikum und das zweite Kondensatordielektrikum. Da das erste und das zweite Kondensatordielektrikum voneinander unabhängig ausgebildet werden, kommt es während der Abscheidung des Kondensatordielektrikums zu keiner Stufenbedeckung. Dadurch können Elektrodenstrukturen mit sowohl hohem Aspektverhältnis als auch guten elektrischen Eigenschaften eines Kondensatordielektrikums aus einem Material mit hoher Dielektrizitätszahl realisiert werden.
  • Gemäß einer weiteren Ausführungsform stellt die vorliegende Erfindung ein Verfahren zur Herstellung eines Kondensators gemäß der ersten Ausführungsform der Erfindung zur Verfügung. Zur Ausbildung von Speicherelektrode, Gegenelektrode, erstem Kondensatordielektrikum und zweitem Kondensatordielektrikum des Kondensators wird eine Zylinderartig geformte untere Speicherelektrode auf einer horizontalen Substratoberfläche des Halbleitersubstrats ausgebildet. Die kontaktkissenartig geformte untere Speicherelektrode weist eine im Wesentlichen vertikale Seitenwand auf. Das erste Kondensatordielektrikum wird auf der vertikalen Seitenwand des unteren Speicherelektrodenabschnitts vorgesehen. Der untere Gegenelektrodenabschnitt wird auf das erste Kondensatordielektrikum aufgebracht. Eine untere Matrizenschicht wird auf dem unteren Gegenelektrodenabschnitt sowie auf dem Substrat vorgesehen, so dass die Oberkante der unteren Matrizenschicht mit der Oberkante des unteren Speicherelektrodenabschnitts übereinstimmt. Auf der unteren Matrizenschicht sowie auf dem unteren Speicherelektrodenabschnitt wird eine obere Matrizenschicht aufgebracht. In die obere Matrizenschicht wird eine Öffnung eingebracht, die einen Teil des unteren Speicherelektrodenabschnitts freilegt. Der untere Gegenelektrodenabschnitt bleibt maskiert. Der obere Speicherelektrodenabschnitt wird auf die obere Matrizenschicht aufgebracht, wobei der obere Speicherelektrodenabschnitt die Öffnung auskleidet. Das zweite Kondensatordielektrikum wird auf den oberen Speicherelektrodenabschnitt aufgebracht. Der obere Gegenelektrodenabschnitt wird auf das zweite Kondensatordielektrikum aufgebracht. Eine Verbindungsstruktur wird ausgebildet, die den oberen Gegenelektrodenabschnitt mit dem unteren Gegenelektrodenabschnitt verbindet.
  • Damit wird ein Verfahren zur Herstellung eines Speicherkondensators für dynamische Halbleiterspeicher zur Verfügung gestellt, das zum einen Elektrodenstrukturen mit hohen Aspektverhältnissen ermöglicht und zum anderen gleichzeitig Abscheidungsprozesse bei hohen Aspektverhältnissen vermeidet. Da die Kondensatordielektrika für den unteren und den oberen Abschnitt des Kondensators in voneinander unabhängigen, aufeinander folgenden Prozessen ausgebildet werden, wird eine Abscheidung eines Kondensatordielektrikums über eine Stufe am Übergang zwischen dem unteren und dem oberen Kondensatorabschnitt in vorteilhafter Weise vermieden. Daher können als Kondensatordielektrikum Materialien mit hoher Dielektrizitätszahl verwendet werden, die bei hohen Abscheidungstemperaturen abgeschieden werden und daher zwar gute elektrische Eigenschaften aber schlechte Stufenbedeckungseigenschaften haben.
  • Mit Bezug auf die 1 bis 8 wird anhand von Querschnittszeichnungen ein Verfahren zur Herstellung eines Speicherkondensators für eine dynamische Halbleiterspeicherzelle dargestellt.
  • Ein Zwischenlagendielektrikum 2 bedeckt ein Halbleitersubstrat (nicht dargestellt). Das Zwischenlagendielektrikum 2 besteht aus einem elektrisch isolierenden Material, z. B. Siliziumnitrid Si3N4. In das Zwischenlagendielektrikum 2 ist ein Knotenkontaktkissen 21 eingebettet. Die obere Kante des Knotenkontaktkissens 21 fluchtet mit der oberen Kante des Zwischenlagendielektrikums 2. Das Knotenkontaktkissen 21 grenzt an eine leitfähige Struktur (nicht dargestellt) an, etwa einem Source/Drainbereich eines Feldeffekttransistors (FET), der innerhalb des Halbleitersubstrats ausgebildet ist. Das Knotenkontaktkissen 21 besteht aus einem leitfähigen Material, etwa dotiertem polykristallinen Silizium (Polysilizium), einem Metall oder einer leitfähigen Metallverbindung. Der Querschnitt des Knotenkontaktkissens 21 ist etwa kreisförmig oder oval mit einem Durchmesser zwischen 50 und 150 nm oder weniger.
  • Entsprechend der 1 wird auf dem Zwischenlagendielektrikum 2 eine Opfermatrizenschicht 30 abgeschieden. Das Material der Opfermatrizenschicht 30 ist vorzugsweise dotiertes Siliziumoxid. Die Dicke der Opfermatrizenschicht 30 beträgt zwischen 1000 und 4000 nm. Mittels eines fotolithografischen Prozesses wird eine Öffnung 31 in die Opfermatrizenschicht 30 eingebracht.
  • Die 1 zeigt die Opfermatrizenschicht 30 mit der Öffnung 31. Die Öffnung 31 hat einen Durchmesser, der dem des Kontaktknotenkissens 21 entspricht, und legt mindestens abschnittsweise das Knotenkontaktkissen 21 frei, das in das Zwischenlagendielektrikum 2 eingebettet ist.
  • Ein leitfähiges Material wird abgeschieden und dabei die Öffnung 31 mit dem leitfähigen Material gefüllt. Das leitfähige Material ist etwa Polysilizium, ein Metall oder eine leitfähige Metallverbindung. Mittels eines chemisch-mechanischen Polierverfahrens werden Anteile des leitfähigen Materials, die außerhalb der Öffnung 31 abgeschieden werden, entfernt. Daraufhin wird die Opfermatrizenschicht 30 entfernt. Das verbleibende leitfähige Material bildet einen massiven, nicht hohlen Zylinder, der an das Knotenkontaktkissen 21 angrenzt.
  • In alternativer Weise kann das leitfähige Material als Schicht auf dem Zwischenlagendielektrikum 2 abgeschieden und die Schicht durch fotolithografische Mittel strukturiert werden, so dass auf dem Knotenkontaktkissen 21 ein massiver, nicht hohler Zylinder ausgebildet wird. In beiden Fällen bildet der massive Zylinder einen Zylinderartig geformten unteren Abschnitt der Speicherelektrode 32.
  • Ein elektrisch isolierendes Material wird abgeschieden. Das abgeschiedene, elektrisch isolierende Material bedeckt den unteren Abschnitt der Speicherelektrode 32 sowie das Zwischenlagendielektrikum 2. Das elektrisch isolierende Material kann beispielsweise ein Material mit hoher Dielektrizitätskonstante sein, etwa HfSiOx oder HfAlO. Das elektrisch isolierende Material kann mittels eines Atomlagen-Abscheidungsverfahrens (ALD) in einer Dicke zwischen 8 und 15 nm abgeschieden werden.
  • Auf dem abgeschiedenen elektrisch isolierenden Material wird eine konforme, leitfähige Schicht in einer Dicke zwischen 2 und 20 nm abgeschieden. Das Material der leitfähigen Schicht ist Polysilizium, ein Metall oder eine leitfähige Metallverbindung. Gemäß einer Ausführungsform ist das Material der leitfähigen Schicht Titannitrid TiN. Ein weiteres elektrisch isolierendes Material wird abgeschieden. Bevorzugt ist das weitere elektrisch isolierende Material dotiertes oder nicht dotiertes Siliziumoxid.
  • Die konforme elektrisch isolierende Schicht, die leitfähige Schicht sowie das abgeschiedene Oxid werden planarisiert und dabei, entsprechend einer Ausführungsform, etwa durch chemisch mechanisches Polieren bis zur Oberkante des unteren Speicherelektrodenabschnitts 32 zurückgebildet.
  • Aus der 2 ergibt sich die zurückgebildete elektrisch isolierende Schicht, die ein erstes Kondensatordielektrikum 33 ausbildet, die zurückgebildete leitfähige Schicht, die einen unteren Gegenelektrodenabschnitt 34 ausbildet, sowie das zurückgebildete weitere elektrisch isolierende Material, das eine untere Matrizenschicht 3 ausbildet. Die Dicke der unteren Matrizenschicht 3 ergibt sich primär aus der Dicke der Opfermatrizenschicht 30.
  • Die untere Matrizenschicht 3 wird weiter zurückgebildet, so dass ein oberer Abschnitt des unteren Gegenelektrodenabschnitts 34 freigelegt wird. Darauf wird der freigelegte obere Abschnitt des unteren Gegenelektrodenabschnitts 34 entfernt.
  • 3 zeigt den unteren Gegenelektrodenabschnitt 34 sowie den unteren Speicherelektrodenabschnitt 32 nach Entfernen des freigelegten Abschnitts des unteren Gegenelektrodenabschnitts 34. Die oberen Kanten der unteren Matrizenschicht 3 sowie des unteren Gegenelektrodenabschnitts 34 werden zurückgebildet. Aus der Tiefe der Rückbildung ergibt sich ein Sicherheitsabstand 41 zwischen den Oberkanten der jeweiligen unteren Abschnitte 32, 34 von Speicher- und Gegenelektrode. Der Sicherheitsabstand 41 wird so gewählt, dass in der folgenden Prozessierung ein elektrischer Kurzschluss zwischen der Speicherelektrode und der Gegenelektrode zuverlässig vermieden wird. Die Oberkante des unteren Gegenelektrodenabschnitts 34 wird dabei deshalb unter die Oberkante des unteren Speicherelektrodenabschnitts 32 zurückgezogen, weil der untere Speicherelektrodenabschnitt 32 von der Oberkante her, der untere Gegenelektrodenabschnitt 34 dagegen von der freigelegten vertikalen Seitenwand her zurückgebildet wird.
  • Ein elektrisch isolierendes Material wird abgeschieden. Gemäß einer Ausführungsform ist das elektrisch isolierende Material Siliziumnitrid Si3N4. Das abgeschiedene elektrisch isolierende Material bildet einen Ätzkontrollfilm 42. Die Dicke des Ätzkontrollfilms 42 beträgt etwa 50 bis 200 nm.
  • Die 4 zeigt den Ätzkontrollfilm 42, der die zurückgebildete untere Matrizenschicht 3, die freigelegten Kanten des unteren Gegenelektrodenabschnitts 34 und des ersten Kondensatordielektrikums 33 sowie den unteren Speicherelektrodenabschnitt 32 bedeckt.
  • Ein weiteres elektrisch isolierendes Material wird abgeschieden und planarisiert. Das abgeschiedene, planarisierte elektrisch isolierende Material bildet eine obere Matrizenschicht 5. Die Dicke der oberen Matrizenschicht 5 beträgt gemäß einer Ausführungsform 1000 bis 4000 nm. In die obere Matrizenschicht 5 und durch den Ätzkontrollfilm 42 wird eine zweite Öffnung 51 eingebracht, so dass der untere Speicherelektrodenabschnitt 32 mindestens abschnittsweise freigelegt wird.
  • Die 5 zeigt die zweite Öffnung 51 in der oberen Matrizenschicht 5. Die zweite Öffnung 51 legt den unteren Speicherelektrodenabschnitt 32 frei. Infolge des Sicherheitsabstands 41 muss die zweite Öffnung 51 nicht notwendigerweise in idealer Weise zum unteren Speicherelektrodenabschnitt 32 ausgerichtet sein, um einen elektrischen Kurzschluss mit dem unteren Gegenelektrodenabschnitt 34 zu vermeiden.
  • Auf die obere Matrizenschicht 5, den freigelegten Abschnitten. des unteren Speicherelektrodenabschnitts 32 sowie des Ätzkontrollfilms 42 wird ein leitfähiges Material, gemäß einer Ausführungsform ein Metall oder eine leitfähige Metallverbindung, abgeschieden. Das abgeschiedene leitfähige Material bildet eine konforme leitfähige Schicht 54', die in der 6 dargestellt ist. Die konforme leitfähige Schicht 54' wird zurückgebildet und dabei von der horizontalen Oberfläche der oberen Matrizenschicht 5 entfernt.
  • Gemäß 7 bildet die zurückgebildete konforme leitfähige Schicht einen oberen Speicherelektrodenabschnitt 54, der die zweite Öffnung 51 auskleidet und an den unteren Speicherelektrodenabschnitt 32 angrenzt. Ein weiteres elektrisch isolierendes Material wird abgeschieden, etwa mittels eines Atomlagen-Abscheidungsverfahrens. Mittels eines weiteren Atomlagen-Abscheidungsverfahrens wird eine weitere leitfähige Schicht abgeschieden. Mittels eines Abscheidungsprozesses mit hoher Abscheidungsrate wird gemäß einem Ausführungsbeispiel ein weiteres leitfähiges Material abgeschieden.
  • Wie sich aus der 8 ergibt, bildet das abgeschiedene elektrisch isolierende Material ein zweites Kondensatordielektrikum 53. Das Material des zweiten Kondensatordielektrikums 53 ist etwa ein Material mit hoher Dielektrizitätskonstante wie etwa HfSiOx oder HfAlO. Der tassenartig geformte obere Speicherelektrodenabschnitt 54 trennt das zweite Kondensatordielektrikum 53 vom ersten Kondensatordielektrikum 33. Die in konformer Weise abgeschiedene leitfähige Schicht bildet einen oberen Abschnitt 52 der Gegenelektrode. Das weitere leitfähige Material, das mittels eines Abscheidungsprozesses mit hoher Abscheidungsrate abgeschieden wird, bedeckt die zweite Öffnung 51, füllt dabei aber nicht notwendigerweise die zweite Öffnung 51 vollständig aus. Im Inneren der zweiten Öffnung 51 kann so ein ungefüllter Leerraum 56 verbleiben und damit eine mechanisch stabilere Elektrodenstruktur erzielt werden.
  • In einem Abstand, der größer ist als der Durchmesser der zweiten Öffnung 51, wird im Wesentlichen gleichzeitig mit der Formierung des Kondensators oder später eine Verbindungsstruktur 6 mit niedrigem elektrischen Widerstand ausgebildet. Die Verbindungsstruktur 6 verbindet den oberen Gegenelektrodenabschnitt 52 mit dem unteren Gegenelektrodenabschnitt 34.
  • In einem Feld mit einer Mehrzahl von Speicherkondensatoren wird eine einzige Verbindungsstruktur 6 ausgebildet, die die oberen Gegenelektrodenabschnitte 52 und die unteren Gegenelektrodenabschnitte 34 aller Kondensatoren der Mehrzahl von Speicherkondensatoren miteinander verbindet.
  • Weder das erste Kondensatordielektrikum 33 noch das zweite Kondensatordielektrikum 53 bedeckt eine Kante oder eine Stufe innerhalb derjenigen Abschnitte, die Speicherelektrode und Gegenelektrode voneinander separieren. Daher können sowohl als erstes als auch als zweites Kondensatordielektrikum 33, 53 Materialien mit hoher Dielektrizitätskonstante und guten elektrischen Eigenschaften bei hohen Temperaturen abgeschieden werden.
  • Der untere Speicherelektrodenabschnitt 32 und der obere Speicherelektrodenabschnitt 54 bilden die Speicherelektrode eines Speicherkondensators, wobei die Speicherelektrode auch als Speicherknotenelektrode, Innenelektrode oder untere Elektrode bezeichnet wird. Der untere Gegenelektrodenabschnitt 34 und der obere Gegenelektrodenabschnitt 52 bilden zusammen die Gegenelektrode des Speicherkondensators, die auch als Außenelektrode oder Zellenplattenelektrode bezeichnet wird.
  • Die 9 zeigt eine dynamische Halbleiterspeicherzelle, die in einem Feld gleichartiger Speicherzellen angeordnet ist. Die Speicherzelle umfasst einen Speicherkondensator zur Speicherung elektrischer Ladung, die einem gespeicherten Datum entspricht, und einen Feldeffekttransistor als Auswahltransistor für den Zugriff auf das Datum, das im Speicherkondensator gespeichert ist.
  • Innerhalb eines einkristallinen Halbleitersubstrats 1 ist ein aktives Gebiet des Auswahltransistors ausgebildet. Das aktive Gebiet umfasst zwei n+-dotierte Source/Drainbereiche 11 und einen Kanalbereich 12, der die beiden Source/Drainbereiche 11 voneinander separiert. Die Source/Drainbereiche 11 sowie der Kanalbereich 12 können in unterschiedlicher Weise angeordnet sein. Entsprechend dem gezeigten Ausführungsbeispiel sind sie jeweils angrenzend an die Substratoberfläche 10 des Halbleitersubstrats 1 angeordnet.
  • Oberhalb des Kanalbereichs 12 ist eine Gateelektrode vorgesehen, die Teil einer Wortleitung 73 ist, die sich ihrerseits über der Substratoberfläche 10 in einer Längsrichtung erstreckt und die Gateelektroden einer Mehrzahl von Auswahltransistoren miteinander verbindet. Ein Gatedielektrikum 730 trennt den Kanalbereich 12 von einer Gateleiterschicht 731 der Wortleitung 73. Eine Schicht hoher Leitfähigkeit 732 bedeckt die Gateleiterschicht 731. Eine Gate-Deckenschicht 733 ist auf der Schicht hoher Leitfähigkeit 732 angeordnet. Gatespacer 734 bedecken vertikale Seitenwände der Wortleitung 73. Die Gateleiterschicht 731 besteht aus Polysilizium. Das Material der Schicht hoher Leitfähigkeit 732 ist ein Metall oder eine Metallverbindung. Das Material der Gate-Deckenschicht 733 sowie der Gatespacer 734 ist jeweils ein elektrisch isolierendes Material, etwa Siliziumnitrid Si3N4.
  • Flache Grabenisolatorstrukturen 13 werden innerhalb des Substrats vorgesehen und trennen die aktiven Gebiete von einander benachbarten Auswahltransistoren innerhalb des Speicherzellenfeldes.
  • Ein Zwischenwortleitungsdielektrikum 7 bedeckt die Wortleitungen 73 und das Substrat 1. Das Zwischenwortleitungsdielektrikum 7 wird, entsprechend einer Ausführungsform, aus einem Siliziumoxid, etwa BSG oder BPSG gebildet. Innerhalb des Zwischenwortleitungsdielektrikums 7 ist ein Knotenkontakt 71 ausgebildet und mit einem ersten Source/Drain-Bereich 11 des Auswahltransistors verbunden.
  • Ferner ist im Zwischenwortleitungsdielektrikum 7 und angrenzend an einen zweiten Source/Drain-Bereich 11 ein Bitleitungskontakt 72 ausgebildet. Der Bitleitungskontakt 72 verbindet den zweiten Source/Drain-Bereich 11 mit einer Bitleitung 22. Die Bitleitung 22 ist oberhalb des Zwischenwortleitungsdielektrikums 7 ausgebildet. Ein Zwischenlagendielektrikum 2 bedeckt das Zwischenwortleitungsdielektrikum 7 sowie die Bitleitungen 22. Ein Knotenkontaktkissen 21 ist innerhalb des Zwischenlagendielektrikums 2 und angrenzend an den Knotenkontakt 71 ausgebildet. Die Bitleitung 22 ist in einer Ebene vorgesehen, die hinter bzw. vor der Querschnittsebene liegt und ist durch eine gestrichelte Linie dargestellt.
  • Auf den Knotenkontaktkissen 21 ist jeweils ein Speicherkondensator angeordnet. Die Speicherkondensatoren umfassen jeweils eine Speicherelektrode 8 und eine Gegenelektrode 9. Ein erstes Kondensatordielektrikum 33 separiert jeweils einen unteren Speicherelektrodenabschnitt 82 und einen unteren Gegenelektrodenabschnitt 92. Ein zweites Kondensatordielektrikum 53 separiert jeweils einen oberen Speicherelektrodenabschnitt 81 und einen oberen Gegenelektrodenabschnitt 91.
  • Die oberen Gegenelektrodenabschnitte 91 einer Mehrzahl von Speicherkondensatoren, die in dem Speicherzellenfeld angeordnet sind, sind Abschnitte der gleichen leitfähigen Schicht und miteinander elektrisch verbunden. Die unteren Gegenelektrodenabschnitte 92 einer Mehrzahl von Speicherkondensatoren, die in dem Speicherzellenfeld angeordnet sind, sind Abschnitte einer weiteren einzigen leitfähigen Schicht und miteinander elektrisch verbunden.
  • Eine einzige Verbindungsstruktur 6, die schematisch durch eine gestrichelte Linie dargestellt ist, verbindet die oberen Gegenelektrodenabschnitte 91 mit den unteren Gegenelektrodenabschnitten 92 eines jeden Kondensators innerhalb des Speicherzellenfeldes.
  • Die 10 zeigt einen Speicherkondensator aus einer Mehrzahl von Speicherkondensatoren eines Speicherzellenfeldes sowie eine Verbindungsstruktur 6 gemäß einer weiteren Ausführungsform der Erfindung.
  • Die Verbindungsstruktur 6 ist in einem Abstand zur Speicherelektrode 9 des jeweils nächsten Speicherkondensators angeordnet, der größer ist als der Durchmesser eines oberen Speicherelektrodenabschnitts 81. Der Abstand ist so groß, dass die Verbindungsstruktur 6 nicht wesentlich zur Kapazität des Speicherkondensators beiträgt und der jeweilige obere Speicherelektrodenabschnitt 54 als einseitig beschichtete Elektrode betrachtet werden kann.
  • Die Verbindungsstruktur 6 kann zumindest in Abschnitten entsprechend und gleichzeitig mit den Elektroden des Speicherkondensators ausgebildet werden. In diesem Fall wird gleichzeitig mit der Formierung der ersten Öffnung 31 eine untere Kontaktöffnung in der unteren Matrizenschicht 3 vorgesehen. Entsprechend der und gleichzeitig mit dem unteren kontaktkissenartig geformten Speicherelektrodenabschnitt 32 wird ein kontaktkissenartig geformter erster, unterer Kontaktabschnitt 632 der Verbindungsstruktur 6 innerhalb der unteren Kontaktöffnung ausgeformt. Damit formt ein Abschnitt der Schicht, aus der die unteren Gegenelektrodenabschnitte 34 hervorgehen, einen zweiten unteren Kontaktabschnitt 634 der Struktur 6, so dass der untere Gegenelektrodenabschnitt 34 elektrisch mit der Verbindungsstruktur 6 verbunden ist. Während der Rückbildung der unteren Matrizenschicht 3 und/oder des unteren Gegenelektrodenabschnitts 34 wird der untere Kontaktabschnitt 634 maskiert.
  • Gleichzeitig mit der Formierung der zweiten Öffnung 51 kann in der oberen Matrizenschicht 5 eine obere Kontaktöffnung ausgebildet werden, wobei sowohl der erste untere Kontaktabschnitt 632 als auch der zweite untere Kontaktabschnitt 634 jeweils mindestens abschnittsweise freigelegt werden. Ein tassenartig geformter erster oberer Kontaktabschnitt 654 der Verbindungsstruktur 6 wird gemäß der und gleichzeitig mit dem oberen Speicherelektrodenabschnitt 54 ausgebildet. Infolge einer Dejustierung von erster und zweiter Öffnung zueinander oder infolge eines größeren Durchmessers der zweiten Öffnung, grenzt der tassenartig geformte erste obere Kontaktabschnitt 654 auch an den zweiten unteren Kontaktabschnitt 634. Die konforme dielektrische Schicht, die das zweite Kondensatordielektrikum 53 ausbildet, wird vom ersten oberen Kontaktabschnitt 634 entfernt, bevor die weitere konforme leitfähige Schicht abgeschieden wird, aus der der obere Gegenelektrodenabschnitt 52 hervorgeht. Die weitere konforme leitfähige Schicht bildet einen zweiten oberen Kontaktabschnitt 652 der Verbindungsstruktur 6 und verbindet den oberen Gegenelektrodenabschnitt 52 mit der Verbindungsstruktur 6. Die Verbindungsstruktur 6 umfasst einen Zylinderartig geformten unteren Kontaktabschnitt 632, 634 mit einer oberen Kante, die mit der Oberkante des Zylinderartig ausgebildeten unteren Speicherelektrodenabschnitts 32 des Speicherkondensators fluchtet.
  • In alternativer Weise kann die Verbindungsstruktur 6 entsprechend und gleichzeitig mit weiteren Kontaktstrukturen ausgebildet werden, die erste leitfähige Strukturen, die innerhalb des Substrats 1 ausgebildet sind, mit zweiten leitfähigen Strukturen verbindet, die oberhalb der oberen Matrizenschicht 5 angeordnet werden.
  • In diesem Fall kann eine einzügige Ätzung ausgeführt werden, um eine einzige fortlaufende Kontaktöffnung auszubilden, die durch einen flachen Abschnitt des oberen Gegenelektrodenabschnitts 52, die obere Matrizenschicht 5, den Ätzkontrollfilm 42 sowie die untere Matrizenschicht 3 hindurchreicht, so dass der untere Gegenelektrodenabschnitt 34 in einem flachen Abschnitt freigelegt wird. Die Ätzung kann auf dem flachen Abschnitt des unteren Gegenelektrodenabschnitts 34 oder auf dem Zwischenlagendielektrikum 2 enden. Ein leitfähiges Material wird abgeschieden und füllt die einzügig gebildete Kontaktöffnung, wobei innerhalb der einzügig gebildeten Kontaktöffnung die Verbindungsstruktur 6 ausgebildet wird.
  • Der Querschnitt der Verbindungsstruktur 6 ist etwa ein Kreis oder eine Ellipse in jeder Querschnittsebene. Der Durchmesser der Verbindungsstruktur 6 beträgt etwa 50 bis 1000 nm.
  • Da lediglich eine einzige Rückseitenverbindungsstruktur 6 für eine Mehrzahl von Speicherkondensatoren vorgesehen wird, kann deren Durchmesser deutlich größer vorgesehen werden als der einer Speicherelektrode.
  • Bezugszeichenliste
  • 1
    Substrat
    10
    Substratoberfläche
    11
    Source/Drain-Bereich
    12
    Kanalbereich
    13
    flache Grabenisolatorstruktur
    2
    Zwischenlagendielektrikum
    21
    Knotenkontaktkissen
    22
    Bitleitung
    3
    untere Matrizenschicht
    30
    Opfermatrizenschicht
    31
    (erste) Öffnung
    32
    unterer Speicherelektrodenabschnitt
    33
    erstes Kondensatordielektrikum
    34
    unterer Gegenelektrodenabschnitt
    44
    Sicherheitsabstand
    42
    Ätzkontrollfilm
    5
    obere Matrizenschicht
    51
    (zweite) Öffnung
    52
    oberer Gegenelektrodenabschnitt
    53
    zweites Kondensatordielektrikum
    54
    oberer Speicherelektrodenabschnitt
    54'
    konforme leitfähige Schicht
    55
    Deckschicht
    56
    Lücke
    6
    Verbindungstruktur
    632
    erster unterer Kontaktabschnitt
    634
    zweiter unterer Kontaktabschnitt
    652
    zweiter oberer Kontaktabschnitt
    654
    erster oberer Kontaktabschnitt
    7
    Zwischenwortleitungs-Dielektrikum
    71
    Knotenkontakt
    72
    Bitleitungskontakt
    73
    Wortleitung
    731
    Gateleiterschicht
    732
    Schicht hoher Leitfähigkeit
    733
    Gate-Deckenschicht
    734
    Gatespacer
    8
    Speicherelektrode
    81
    unterer Speicherelektrodenabschnitt
    82
    oberer Speicherelektrodenabschnitt
    9
    Gegenelektrode
    91
    unterer Gegenelektrodenabschnitt
    92
    oberer Gegenelektrodenabschnitt

Claims (27)

  1. Kondensator für eine dynamische Halbleiterspeicherzelle mit: einer Speicherelektrode mit einem zylinderartig geformten unteren Speicherelektrodenabschnitt (32) und einem tassenartig geformten oberen Speicherelektrodenabschnitt (54), wobei der obere Speicherelektrodenabschnitt (54) über dem unteren Speicherelektrodenabschnitt (32) angeordnet ist; einer Gegenelektrode mit einem unteren Gegenelektrodenabschnitt (34) und einem oberen Gegenelektrodenabschnitt (52), wobei der untere Gegenelektrodenabschnitt (34) einen Hohlzylinder ausbildet, der den unteren Speicherelektrodenabschnitt (32) einhüllt und wobei der obere Gegenelektrodenabschnitt (52) vom tassenartig geformten oberen Speicherelektrodenabschnitt (54) eingehüllt wird; einem ersten Kondensatordielektrikum (33), das den unteren Speicherelektrodenabschnitt (32) und den unteren Gegenelektrodenabschnitt (34) separiert; und ein vom ersten Kondensatordielektrikum (33) getrenntes zweites Kondensatordielektrikum (53), das den oberen Speicherelektrodenabschnitt (54) einseitig beschichtet und vom oberen Gegenelektrodenabschnitt (52) separiert.
  2. Kondensator nach Anspruch 1, gekennzeichnet durch eine Verbindungsstruktur (6), die den oberen Gegenelektrodenabschnitt (52) mit dem unteren Gegenelektrodenabschnitt (34) verbindet.
  3. Kondensator nach Anspruch 1, dadurch gekennzeichnet, dass das erste Kondensatordielektrikum (33) und das zweite Kondensatordielektrikum (53) durch die Speicherelektrode (32, 54) voneinander separiert werden.
  4. Kondensator nach Anspruch 1, dadurch gekennzeichnet, dass der Querschnitt des tassenartig geformten oberen Speicherelektrodenabschnitts (54) ein kreisförmiger oder ovaler Ring ist.
  5. Kondensator nach Anspruch 1, dadurch gekennzeichnet, dass der Querschnitt des zylinderartig geformten unteren Speicherelektrodenabschnitts (32) ein Kreis oder eine Ellipse ist.
  6. Kondensator nach Anspruch 1 dadurch gekennzeichnet, dass die Oberkante des unteren Gegenelektrodenabschnitts (34) unterhalb der Oberkante des unteren Speicherelektrodenabschnitts (32) ausgebildet ist.
  7. Kondensator nach Anspruch 1, dadurch gekennzeichnet, dass der untere Gegenelektrodenabschnitt (34) und der obere Gegenelektrodenabschnitt (52) jeweils flache Abschnitte aufweisen, die sich orthogonal zu einer Längsachse des unteren Speicherelektrodenabschnitts (32) erstrecken.
  8. Kondensator nach Anspruch 7, dadurch gekennzeichnet, dass der untere Gegenelektrodenabschnitt (34) und der obere Gegenelektrodenabschnitt (52) durch eine Verbindungsstruktur (6) verbunden sind, die sich zwischen den flachen Abschnitten des unteren Gegenelektrodenabschnitts (34) und des oberen Gegenelektrodenabschnitts (52) erstreckt.
  9. Kondensator nach Anspruch 8, dadurch gekennzeichnet, dass die Verbindungsstruktur (6) in einem Abstand zur Speicherelektrode (32, 54) angeordnet ist, der größer ist als die Hälfte des größten Durchmessers des oberen Speicherelektrodenabschnitts (54).
  10. Kondensator nach Anspruch 8, dadurch gekennzeichnet, dass die Verbindungsstruktur (6) einen zylinderartig geformten unteren Kontaktabschnitt (632) mit einem kreisförmigen oder ovalen Querschnitt aufweist.
  11. Verfahren zur Herstellung eines Kondensators gemäß einem der Ansprüche 1 bis 10 mit: Vorsehen eines zylinderartig geformten unteren Speicherelektrodenabschnitts (32) auf einer horizontalen Substratoberfläche (10) eines Halbleitersubstrats (1), wobei der zylinderartig geformte untere Speicherelektrodenabschnitt (32) vertikale Seitenwände gegenüber der Substratoberfläche (10) aufweist; Anordnen eines ersten Kondensatordielektrikums (33) auf den vertikalen Seitenwänden des unteren Speicherelektrodenabschnitts (32); Anordnen eines unteren Gegenelektrodenabschnitts (34) auf dem ersten Kondensatordielektrikum (33); Vorsehen einer unteren Matrizenschicht (3) auf dem unteren Gegenelektrodenabschnitt (34), so dass eine Oberkante der unteren Matrizenschicht (3) mit einer Oberkante des unteren Speicherelektrodenabschnitts (32) übereinstimmt; Abscheiden einer oberen Matrizenschicht (5) auf der unteren Matrizenschicht (3) sowie auf denn unteren Speicherelektrodenabschnitt (32); Einbringen einer Öffnung (51) in die obere Matrizenschicht (5), wobei durch die Öffnung (51) ein Abschnitt des unteren Speicherelektrodenabschnitts (32) freigelegt wird und der untere Gegenelektrodenabschnitt (34) maskiert bleibt; Anordnen des oberen Speicherelektrodenabschnitts (54) auf der oberen Matrizenschicht (5), wobei der obere Speicherelektrodenabschnitt (54) die Öffnung (51) auskleidet; Anordnen des zweiten Kondensatordielektrikums (53) auf dem oberen Speicherelektrodenabschnitt (54); und Anordnen des oberen Gegenelektrodenabschnitts (52) auf dem zweiten Kondensatordielektrikum (53).
  12. Verfahren nach Anspruch 11, gekennzeichnet durch: Ausbilden einer Verbindungsstruktur (6), die den oberen Gegenelektrodenabschnitt (52) mit dem unteren Gegenelektrodenabschnitt (34) verbindet.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass das Vorsehen des unteren Speicherelektrodenabschnitts (32) erfolgt durch: Abscheiden einer Opfermatrizenschicht (30) auf der Substratoberfläche (10) des Halbleitersubstrats (1); Ausbilden einer Öffnung (31) in der Opfermatrizenschicht (30), wobei durch die Öffnung (31) eine leitfähige Struktur innerhalb des Halbleitersubstrats (1) freigelegt wird; Füllen der Öffnung (31) mit leitfähigem Material, wobei das leitfähige Material den unteren Speicherelektrodenabschnitt (32) ausbildet; und Entfernen der Opfermatrizenschicht (30).
  14. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass nach dem Vorsehen der unteren Matrizenschicht (3) die untere Matrizenschicht (3) zurückgebildet wird, so dass ein oberer Abschnitt des unteren Gegenelektrodenabschnitts (34) freigelegt wird; und der freigelegte obere Abschnitt des unteren Gegenelektrodenabschnitts (34) entfernt wird, wobei ein oberer Abschnitt des ersten Kondensatordielektrikums (33) freigelegt wird.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass nach dem Entfernen des oberen Abschnitts des unteren Gegenelektrodenabschnitts (34) ein Ätzkontrollfilm (42) auf denn unteren Speicherelektrodenabschnitt (32), den freigelegten oberen Abschnitt des ersten Konden- satordielektrikums (33) und die untere Matrizenschicht (3) abgeschieden wird.
  16. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass das erste Kondensatordielektrikum (33) durch Atomlagenabscheidung (ALD) aufgebracht wird.
  17. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass das zweite Kondensatordielektrikum durch Atomlagenabscheidung (ALD) aufgebracht wird.
  18. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass das Anordnen des oberen Gegenelektrodenabschnitts (52) erfolgt durch: Abscheiden einer konformen Schicht eines ersten leitfähigen Elektrodenmaterials auf dem zweiten Kondensatordielektrikum (53) und Abscheiden einer Deckschicht (55) auf einem zweiten leitfähigen Elektrodenmaterial auf der konformen Schicht.
  19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass die Deckschicht (55) mittels eines Verfahrens mit hoher Abscheidungsrate abgeschieden wird, so dass innerhalb der Öffnung (51) in der zweiten Matrizenschicht (5) ein Leerraum (56) verbleibt.
  20. DRAM mit: einem Auswahltransistor; einem Speicherkondensator, der an den Auswahltransistor angeschlossen ist und aufweist: eine Speicherelektrode mit einem zylinderartig geformten unteren Speicherelektrodenabschnitt (32) und einem tassenartig geformten einseitig beschichteten oberen Speicherelektrodenabschnitt (54), der auf dem unteren Speicherelektrodenabschnitt (32) angeordnet ist; eine Gegenelektrode mit einem unteren Gegenelektrodenabschnitt (34) und einem oberen Gegenelektrodenabschnitt (52), wobei der untere Gegenelektrodenabschnitt (34) einen Hohlzylinder ausbildet, der den unteren Speicherelektrodenabschnitt (32) einhüllt und wobei der obere Gegenelektrodenabschnitt (52) durch den tassenartig geformten oberen Speicherelektrodenabschnitt (54) eingehüllt wird; ein erstes Kondensatordielektrikum (33), das den unteren Speicherelektrodenabschnitt (32) und den unteren Gegenelektrodenabschnitt (34) voneinander separiert; und ein vom ersten Kondensatordielektrikum (33) getrenntes zweites Kondensatordielektrikum (52), das den oberen Speicherelektrodenabschnitt (54) einseitig beschichtet und vom oberen Gegenelektrodenabschnitt (52) separiert.
  21. DRAM nach Anspruch 20, dadurch gekennzeichnet, dass der obere Gegenelektrodenabschnitt (52) und der untere Gegenelektrodenabschnitt (34) durch eine Verbindungsstruktur (6) verbunden sind, und wobei das erste Kondensatordielektrikum (33) und das zweite Kondensatordielektrikum (53) durch die Speicherelektrode voneinander separiert sind.
  22. DRAM nach Anspruch 20, dadurch gekennzeichnet, dass der Querschnitt des tassenartig geformten oberen Speicherelektrodenabschnitts (54) ein kreisförmiger oder ovaler Ring ist.
  23. DRAM nach Anspruch 20, dadurch gekennzeichnet, dass der Querschnitt des zylinderartig geformten unteren Speicherelektrodenabschnitts (32) ein Kreis oder eine Ellipse ist.
  24. DRAM nach Anspruch 20, dadurch gekennzeichnet, dass die obere Kante des unteren Gegenelektrodenabschnitts (34) unterhalb der Oberkante des unteren Speicherelektrodenabschnitts (32) vorgesehen ist.
  25. DRAM nach Anspruch 20, dadurch gekennzeichnet, dass der untere Gegenelektrodenabschnitt (34) und der obere Gegenelektrodenabschnitt (52) jeweils flache Abschnitte aufweisen, die sich orthogonal zu einer Längsachse des unteren Speicherelektrodenabschnitts (32) erstrecken, und wobei der untere Gegenelektrodenabschnitt (34) und der obere Gegenelektrodenabschnitt (52) durch eine Verbindungsstruktur (6) verbunden sind, die sich zwischen den flachen Abschnitten des unteren Gegenelektrodenabschnitts (34) und des oberen Gegenelektrodenabschnitts (52) erstreckt.
  26. DRAM nach Anspruch 25, dadurch gekennzeichnet, dass die Verbindungsstruktur (6) in einem Abstand zur Speicherelektrode angeordnet ist, der größer ist als die Hälfte des Durchmessers des oberen Speicherelektrodenabschnitts (54).
  27. DRAM nach Anspruch 25, dadurch gekennzeichnet, dass die Verbindungsstruktur (6) einen zylinderartig geformten unteren Kontaktabschnitt (632) aufweist, der einen kreisförmigen oder ovalen Querschnitt aufweist.
DE102006013246A 2006-01-25 2006-03-22 Kondensator für dynamische Halbleiterspeicherzellen, Verfahren zur Herstellung eines derartigen Speicherkondensators und dynamische Halbleiterspeicherzelle (DRAM) Expired - Fee Related DE102006013246B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/339,744 US7449739B2 (en) 2006-01-25 2006-01-25 Storage capacitor for semiconductor memory cells and method of manufacturing a storage capacitor
US11/339,744 2006-01-25

Publications (2)

Publication Number Publication Date
DE102006013246A1 DE102006013246A1 (de) 2007-08-02
DE102006013246B4 true DE102006013246B4 (de) 2011-01-05

Family

ID=38268298

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006013246A Expired - Fee Related DE102006013246B4 (de) 2006-01-25 2006-03-22 Kondensator für dynamische Halbleiterspeicherzellen, Verfahren zur Herstellung eines derartigen Speicherkondensators und dynamische Halbleiterspeicherzelle (DRAM)

Country Status (2)

Country Link
US (1) US7449739B2 (de)
DE (1) DE102006013246B4 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100729360B1 (ko) * 2006-04-05 2007-06-15 삼성전자주식회사 반도체 장치의 커패시터 구조체 및 그 제조 방법
JP4322912B2 (ja) * 2006-11-24 2009-09-02 エルピーダメモリ株式会社 半導体装置及びその製造方法
KR100973266B1 (ko) 2008-01-02 2010-08-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR101450650B1 (ko) * 2008-04-28 2014-10-14 삼성전자주식회사 실린더 내벽에 지지 구조물을 갖는 커패시터 및 그 제조방법
KR101767107B1 (ko) * 2011-01-31 2017-08-10 삼성전자주식회사 반도체 장치의 캐패시터
KR101883380B1 (ko) * 2011-12-26 2018-07-31 삼성전자주식회사 커패시터를 포함하는 반도체 소자
US9240548B2 (en) 2012-05-31 2016-01-19 Micron Technology, Inc. Memory arrays and methods of forming an array of memory cells
KR102076060B1 (ko) 2013-06-10 2020-02-11 삼성전자주식회사 커패시터를 포함하는 반도체 소자 및 이의 제조 방법
WO2015117222A1 (en) * 2014-02-05 2015-08-13 Conversant Intellectual Property Management Inc. A dram memory device with manufacturable capacitor
KR102449613B1 (ko) 2016-01-06 2022-10-04 삼성전자주식회사 커패시터
US10290422B1 (en) * 2017-11-16 2019-05-14 Micron Technology, Inc. Capacitors and integrated assemblies which include capacitors
EP3975233A4 (de) * 2020-08-13 2022-08-03 Changxin Memory Technologies, Inc. Kondensatorstruktur, verfahren zu deren herstellung und speicher
US11488963B2 (en) * 2020-08-18 2022-11-01 Micron Technology, Inc. Method of forming a semiconductor device
CN114188301A (zh) * 2020-09-14 2022-03-15 长鑫存储技术有限公司 半导体结构及其制作方法
CN114188279A (zh) * 2020-09-14 2022-03-15 长鑫存储技术有限公司 半导体结构及其制备方法
US11869931B2 (en) * 2021-01-27 2024-01-09 Changxin Memory Technologies, Inc. Semiconductor structure and method of forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552334A (en) * 1996-01-22 1996-09-03 Vanguard International Semiconductor Company Method for fabricating a Y-shaped capacitor in a DRAM cell
US5821139A (en) * 1996-10-07 1998-10-13 Vanguard International Semiconductor Corporation Method for manufacturing a DRAM with increased electrode surface area
US5970359A (en) * 1998-11-06 1999-10-19 United Microelectronics Corp. Method of forming a capacitor for DRAM
US6013550A (en) * 1998-10-09 2000-01-11 Taiwan Semiconductor Manufacturing Company Method to define a crown shaped storage node structure, and an underlying conductive plug structure, for a dynamic random access memory cell
US6156608A (en) * 1998-08-20 2000-12-05 United Silicon Incorporated Method of manufacturing cylindrical shaped capacitor
US6627938B2 (en) * 1999-08-30 2003-09-30 Micron Technology, Inc. Capacitor constructions

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4005805B2 (ja) * 2001-12-17 2007-11-14 株式会社東芝 半導体装置
US7049203B2 (en) * 2003-04-30 2006-05-23 Samsung Electronics Co., Ltd. Semiconductor device having a capacitor and method of fabricating same
KR100818267B1 (ko) * 2003-10-27 2008-03-31 삼성전자주식회사 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법
DE102004044678B4 (de) * 2004-09-09 2006-08-31 Infineon Technologies Ag Verfahren zum Herstellen eines Kondensators

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552334A (en) * 1996-01-22 1996-09-03 Vanguard International Semiconductor Company Method for fabricating a Y-shaped capacitor in a DRAM cell
US5821139A (en) * 1996-10-07 1998-10-13 Vanguard International Semiconductor Corporation Method for manufacturing a DRAM with increased electrode surface area
US6156608A (en) * 1998-08-20 2000-12-05 United Silicon Incorporated Method of manufacturing cylindrical shaped capacitor
US6013550A (en) * 1998-10-09 2000-01-11 Taiwan Semiconductor Manufacturing Company Method to define a crown shaped storage node structure, and an underlying conductive plug structure, for a dynamic random access memory cell
US5970359A (en) * 1998-11-06 1999-10-19 United Microelectronics Corp. Method of forming a capacitor for DRAM
US6627938B2 (en) * 1999-08-30 2003-09-30 Micron Technology, Inc. Capacitor constructions

Also Published As

Publication number Publication date
US7449739B2 (en) 2008-11-11
DE102006013246A1 (de) 2007-08-02
US20070170487A1 (en) 2007-07-26

Similar Documents

Publication Publication Date Title
DE102006013246B4 (de) Kondensator für dynamische Halbleiterspeicherzellen, Verfahren zur Herstellung eines derartigen Speicherkondensators und dynamische Halbleiterspeicherzelle (DRAM)
EP1162663B1 (de) Herstellungsverfahren für eine DRAM-Speicherzelle
DE102004053095B4 (de) Herstellung von neigungsfreien, gestapelten Kondensatoren
DE102018122648B4 (de) Speichervorrichtungen und Verfahren zum Herstellen derselben
EP1170804B1 (de) Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
DE3525418C2 (de)
DE102006049158B4 (de) Transistor, Speicherzellenfeld und Verfahren zur Herstellung eines Transistors
DE60122656T2 (de) DRAM Speicherzelle mit Grabenkondensator und vertikalem Transistor
DE102006062958B3 (de) Verfahren zum Herstellen einer integrierten DRAM - Speicherschaltung
DE19941148B4 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
DE3414057A1 (de) Halbleiter-speichervorrichtung und verfahren zu deren herstellung
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE102006045709A1 (de) Speicherzellenfeld und Verfahren zum Ausbilden des Speicherzellenfeldes
EP0744771A1 (de) DRAM-Speicherzelle mit vertikalem Transistor
DE19838741A1 (de) Kondensator und Verfahren zur Herstellung eines Kondensators
DE10308888B4 (de) Anordnung von Kondensatoren zur Erhöhung der Speicherkapazität in einem Halbleitersubstrat und Verfahren zur Herstellung einer Anordnung
DE4210855A1 (de) Speicherelement fuer einen dram und herstellungsverfahren fuer einen dram
DE102004003084B3 (de) Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
DE3801525A1 (de) Halbleitereinrichtung
EP1202333B1 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
DE10351030B4 (de) Speicherzelle, DRAM und Verfahren zur Herstellung einer Transistorstruktur in einem Halbleitersubstrat
EP1709681B1 (de) Halbleiterspeicherzelle sowie zugehöriges herstellungsverfahren
DE10226583A1 (de) DRAM-Speicherzelle für schnellen Schreib-/Lesezugriff
DE10128211C1 (de) Speicher mit einer Speicherzelle, umfassend einen Auswahltransistor und einen Speicherkondensator sowie Verfahren zu seiner Herstellung
DE10219841B4 (de) Kontaktplugausbildung für Bauelemente mit gestapelten Kondensatoren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R020 Patent grant now final

Effective date: 20110405

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee