CN115701209A - 半导体结构的制作方法及半导体结构 - Google Patents
半导体结构的制作方法及半导体结构 Download PDFInfo
- Publication number
- CN115701209A CN115701209A CN202110805755.9A CN202110805755A CN115701209A CN 115701209 A CN115701209 A CN 115701209A CN 202110805755 A CN202110805755 A CN 202110805755A CN 115701209 A CN115701209 A CN 115701209A
- Authority
- CN
- China
- Prior art keywords
- substrate
- opening
- layer
- mask layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000003990 capacitor Substances 0.000 claims abstract description 113
- 239000000758 substrate Substances 0.000 claims abstract description 96
- 238000000034 method Methods 0.000 claims description 53
- 239000007772 electrode material Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 5
- 230000008685 targeting Effects 0.000 claims description 5
- 230000002829 reductive effect Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 171
- 238000010586 diagram Methods 0.000 description 23
- 238000000231 atomic layer deposition Methods 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000011112 process operation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000005365 phosphate glass Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开提供了一种半导体结构的制作方法及半导体结构，半导体结构的制作方法包括，提供初始结构，初始结构包括衬底和叠层结构及电容单元，叠层结构包括支撑层；形成第一掩膜层，第一掩膜层覆盖叠层结构的顶面；在第一掩膜层形成第一开口，第一开口暴露出叠层结构的顶面，其中，第一开口在衬底上的投影区域与电容单元在衬底上的投影区域至少部分重合；形成遮挡结构，遮挡结构位于第一开口中，遮挡结构覆盖第一开口的侧壁；根据遮挡结构定义的图案，去除部分支撑层，被保留的部分支撑层形成电容单元的支撑结构。在本公开中，仅保留遮挡结构覆盖的部分支撑层的作为支撑结构，减少支撑结构在半导体结构中占用的空间。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构的制作方法及半导体结构。
背景技术
随着动态随机存取存储器(DRAM，Dynamic Random Access Memory)集成度提高，存储节点的尺寸和极板面积持续下降，但对DRAM的电荷存储能力的需求也更高。
目前为满足DRAM的电荷存储能力，不断增高DRAM的高度。DRAM越来越高，导致DRAM容易更容易倾倒。为了减小DRAM倾倒的风险，需要在电容结构的中上层区域采用支撑层。但是随着支持层厚度的增加，占用电容结构的空间，影响电容结构的电荷存储能力。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供一种半导体结构的制作方法及半导体结构。
本公开的第一方面提供一种半导体结构的制作方法，所述方法包括：
提供初始结构，初始结构包括衬底和形成于所述衬底上的叠层结构，以及形成于所述叠层结构中的电容单元，所述叠层结构包括支撑层；
形成第一掩膜层，所述第一掩膜层覆盖所述叠层结构的顶面；
在所述第一掩膜层形成第一开口，所述第一开口暴露出所述叠层结构的顶面，其中，所述第一开口在所述衬底上的投影区域与所述电容单元在所述衬底上的投影区域至少部分重合；
形成遮挡结构，所述遮挡结构位于所述第一开口中，所述遮挡结构覆盖所述第一开口的侧壁；
根据所述遮挡结构定义的图案，去除部分所述支撑层，被保留的部分所述支撑层形成所述电容单元的支撑结构。
根据本公开的一些实施例，所述在所述第一掩膜层中形成第一开口，所述第一开口暴露出所述初始结构的顶面，包括：
在所述第一掩膜层上形成光刻胶掩膜层，所述光刻胶掩膜层定义第一图案；
根据所述第一图案，去除所述第一掩膜层，暴露出所述叠层结构的顶面，形成所述第一开口。
根据本公开的一些实施例，所述第一开口在所述衬底上的投影区域与多个所述电容单元在所述衬底上的多个投影区域均存在部分重合。
根据本公开的一些实施例，所述第一开口在所述衬底上的投影区域覆盖多个所述电容单元在所述衬底上的多个投影区域。
根据本公开的一些实施例，所述形成遮挡结构，包括：
沿所述第一掩膜层的厚度方向，在所述第一开口的侧壁沉积遮挡材料，得到所述遮挡结构。
根据本公开的一些实施例，在形成遮挡结构之后，并在去除部分所述支撑层之前，所述方法还包括：
去除所述第一掩膜层。
根据本公开的一些实施例，所述提供初始结构包括：
提供衬底，所述衬底中形成有电容接触区；
在所述衬底上交替形成介质层和支撑层，形成初始叠层结构；
在所述初始叠层结构上形成第二掩膜层，所述第二掩膜层上定义第二图案；
根据第二图案去除所述初始叠层结构的部分结构，形成目标孔，所述目标孔暴露出所述电容接触区，并形成所述叠层结构；
在所述目标孔中形成所述电容单元。
根据本公开的一些实施例，在所述目标孔中形成所述电容单元，包括：
提供电极材料，所述电极材料至少覆盖所述目标孔的底壁和侧壁。
根据本公开的一些实施例，在所述目标孔中形成所述电容单元，包括：
提供电极材料，所述电极材料填充所述目标孔。
根据本公开的一些实施例，所述根据所述遮挡结构定义的图案，去除部分所述支撑层，被保留的部分所述支撑层形成支撑结构，包括：
依次去除所述介质层和未被所述遮挡结构定义的图案遮挡的所述支撑层，形成所述支撑结构。
本公开的第二方面提供一种半导体结构，包括：
衬底，所述衬底中设置有电容接触区；
电容单元，所述电容单元设置在所述衬底上，且与所述电容接触区连接；
支撑结构，所述支撑结构与部分所述电容单元的部分侧壁连接。
根据本公开的一些实施例，所述电容单元之间设置有多个所述支撑结构，各所述支撑结构之间彼此孤立。
根据本公开的一些实施例，所述支撑结构至少与两个所述电容单元的侧壁连接。
根据本公开的一些实施例，所述支撑结构在所述衬底上的投影图形包括多段弧度相同的弧形结构。
根据本公开的一些实施例，所述电容单元为杯状结构或柱状结构。
本公开实施例所提供的半导体结构的制作方法及半导体结构中，仅保留遮挡结构覆盖的部分支撑层作为支撑结构，减少支撑结构在半导体结构中占用的空间，增加了半导体中可利用的空间。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
图2是根据一示例性实施例示出的一种半导体结构的制作方法中在第一掩膜层中形成第一开口的流程图。
图3是根据一示例性实施例示出的一种半导体结构的制作方法的流程图。
图4是根据一示例性实施例示出的一种半导体结构的制作方法中的流程图。
图5是根据一示例性实施例示出的一种半导体结构的制作方法中在衬底上形成初始叠层结构的示意图。
图6是根据一示例性实施例示出的一种位线结构的制作方法中在初始叠层结构上形成第二掩膜层的示意图。
图7是根据一示例性实施例示出的一种位线结构的制作方法中在初始叠层结构中形成目标孔的示意图。
图8是根据一示例性实施例示出的一种位线结构的制作方法中沉积电极材料的示意图。
图9是根据一示例性实施例示出的一种位线结构的制作方法中形成电容单元的示意图。
图10是根据一示例性实施例示出的一种位线结构的制作方法中沉积电极材料的示意图。
图11是根据一示例性实施例示出的一种位线结构的制作方法中形成电容单元的示意图。
图12是根据一示例性实施例示出的一种位线结构的制作方法中在第一掩膜层上形成光刻胶掩膜层的示意图。
图13是根据一示例性实施例示出的一种位线结构的制作方法中去除第一掩膜层形成第一开口的示意图。
图14是根据一示例性实施例示出的一种位线结构的制作方法中第一开口在初始结构顶面的投影图。
图15是根据一示例性实施例示出的一种位线结构的制作方法中形成第二初始介质单元在BL方向的示意图。
图16是根据一示例性实施例示出的一种位线结构的制作方法中形成第二初始介质单元在BL方向的示意图。
图17是根据一示例性实施例示出的一种位线结构的制作方法中形成遮挡结构的示意图。
图18是根据一示例性实施例示出的一种位线结构的制作方法中遮挡结构在初始结构顶面的投影图。
图19是根据一示例性实施例示出的一种位线结构的制作方法中根据遮挡结构去除第二支撑层的示意图。
图20是图19的俯视图。
图21是根据一示例性实施例示出的一种位线结构的制作方法中去除第二介质层的示意图。
图22是根据一示例性实施例示出的一种位线结构的制作方法中根据遮挡结构去除第一支撑层的示意图。
图23是根据一示例性实施例示出的一种位线结构的制作方法中去除第一介质层的示意图。
图24是图23的俯视图。
图25是根据一示例性实施例示出的一种位线结构的制作方法中第一开口在初始结构顶面投影图。
图26是根据一示例性实施例示出的一种位线结构的制作方法中遮挡结构在初始结构顶面的投影图。
图27是根据图26所示的遮挡结构形成的半导体结构的俯视图。
图28是根据一示例性对比例示出的一种位线结构的制作方法中提供的初始结构的示意图。
图29是根据一示例性对比例示出的一种位线结构的制作方法中在初始结构上形成掩膜层的示意图。
图30是根据一示例性对比例示出的一种位线结构的制作方法中根据掩膜层刻蚀去除上层支撑层，在上层支撑层上形成第一开口的示意图。
图31是根据一示例性对比例示出的一种位线结构的制作方法中去除上层介质层的示意图。
图32是根据一示例性对比例示出的一种位线结构的制作方法中回刻上层支撑层的示意图。
图33是根据一示例性对比例示出的一种位线结构的制作方法中根据掩膜层刻蚀去除下层支撑层的示意图。
图34是根据一示例性对比例示出的一种位线结构的制作方法中去除下层介质层的示意图。
图35是图34的俯视图。
附图标记：
10、第一掩膜层；11、第一开口；12、第二开口；
20、遮挡结构；21、遮挡材料层；
30、光刻胶掩膜层；31、第一图案；
40、第二掩膜层；41、第二图案；
100、初始结构；110、衬底；111、电容接触区；120、介质层；121、第一介质层；122、第二介质层；130、支撑层；131、第一支撑层；132、第二支撑层；150、电容单元；160、目标孔；170、支撑结构；171、支撑单元；
200、叠层结构；210、初始叠层结构；
500、电极材料；
10’、掩膜层；11’、第一图形；12’、第一开口；
100’、初始结构；110’、衬底；120’、介质层；130’、支撑层；150’、电容单元；170’、支撑结构；
200’、叠层结构。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
目前，如图28所示，制作半导体结构的方法包括以下内容：提供初始结构100’，初始结构100’包括衬底110’、形成于衬底上的叠层结构200’以及形成于叠层结构200’中的电容单元150’。叠层结构200’包括在衬底110’上交替叠置的介质层120’和支撑层130’。
如图29所示，在初始结构100’的顶面形成掩膜层10’，在掩膜层10’定义第一图形11’，第一图形11’至少暴露出电容单元150’的部分顶面。
如图30所示，参照图31，根据第一图形11’，采用干法刻蚀技术或湿法刻蚀技术去除与第一图形11’对应的支撑层130’，在支撑层130’上形成第一开口12’，第一开口12’暴露出介质层120’。
如图31所示，向第一开口12’中注入酸液，采用湿法刻蚀技术去除全部的介质层120’。
如图32所示，回刻上层支撑层130’。
参照图30至图34，在初始结构100’具有多层支撑层130’和多层介质层120’时，去除上层支撑层130’、上层介质层120’，重复步骤上述步骤去除与第一图形11’对应的下层支撑层130’，并去除全部的下层介质层120’，直至暴露出衬底110’，形成半导体结构，被保留的支撑层130’作为支撑结构170’。
在相关技术中，形成的半导体结构，如图35所示，支撑结构170’和所有电容单元150’的侧壁部分连接，支撑结构170’占据半导体结构中上层的空间较大。
为此，本公开示例性的实施例中提供一种半导体结构的制作方法，如图1所示，图1示出了根据本公开一示例性的实施例提供的半导体结构的制作方法的流程图。图9-图24为半导体结构的制作方法的各个阶段的示意图，下面结合图9-图24对半导体结构的制作方法进行介绍。
本实施例中，半导体结构的制作方法，包括：
S110：提供初始结构。
初始结构包括衬底和形成于衬底上的叠层结构，以及形成于叠层结构中的电容单元，叠层结构包括支撑层。
如图9或图11所示，初始结构100可以包括多个独立设置的电容单元150，多个电容单元150设置在叠层结构200中被叠层结构200隔开，电容单元150与衬底110中的电容接触区111电连接，电容单元150的顶面与叠层结构200的顶面平齐。
如图9或11所示，叠层结构200包括交替设置的介质层120和支撑层130。叠层结构的介质层120和支撑层130的具体叠层数量和叠层高度根据的电容单元150的高度进行设定。
其中，介质层120的材质包括氧化硅或BPSG(Boro-phospho-silicate Glass，硼磷硅玻璃)。介质层120的材质中可以掺杂有硼或磷。
支撑层130的材质包括氮化硅、氮氧化硅、碳氮化硅中的任意一种或任意两种以上的组合。
S120：形成第一掩膜层，第一掩膜层覆盖叠层结构的顶面。
如图12所示，第一掩膜层10可以为单层或双层结构，第一掩膜层10的材料可以为多晶硅、氮化硅、氧化硅等。在本实施例中，第一掩膜层10为单层结构时，第一掩膜层10的材料多晶硅；第一掩膜层10为双层结构时，第一掩膜层的10底层材料为多晶硅、顶层材料为氮化硅。
S130：在第一掩膜层形成第一开口，第一开口暴露出叠层结构的顶面，其中，第一开口在衬底上的投影区域与电容单元在衬底上的投影区域至少部分重合。
如图13、14所示，根据初始结构100中电容单元150的数量及位置分布定义第一开口11。例如，可以设置两个电容单元150、三个电容单元150、四个电容单元150或五个电容单元150为一组定义第一开口11，第一开口11在衬底110上的投影区域与一组电容单元150中的每个电容单元150在衬底110上的投影区域均至少存在部分重合。
S140：形成遮挡结构，遮挡结构位于第一开口中，遮挡结构覆盖第一开口的侧壁。
如图16所示，可以在第一开口11的侧壁沉积形成遮挡结构20，遮挡结构20覆盖第一开口11的侧壁，遮挡结构20和第一开口11暴露的底壁围成第二开口12。其中，遮挡结构20的材料可以是二氧化硅。在其他实施例中，遮挡结构20可以是任何其他合适的材料制成。
S150：根据遮挡结构定义的图案，去除部分支撑层，被保留的部分支撑层形成电容单元的支撑结构。
如图23所示，参照图16、图17、图19、图21、图22，可采用干法或湿法刻蚀，去除第二开口12暴露的支撑层130、同时去除被第一掩膜层10遮挡的全部支撑层130，仅保留被遮挡结构20遮挡的部分支撑层130作为电容单元150的支撑结构170(参照图24)。
本实施例形成的半导体结构，仅保留遮挡结构覆盖的部分支撑层作为支撑结构，减少支撑结构在半导体结构中占用的空间，在不增大半导体尺寸的前提下，增加了半导体中可利用的空间。
根据一个示例性实施例，本实施例是对上述实施例步骤S130的实施方式的说明。如图2所示，图2示出了根据本实施例提供的半导体的制作方法中步骤S130的流程图。
在第一掩膜层中形成第一开口，第一开口暴露出初始结构的顶面，包括：
S131：在第一掩膜层上形成光刻胶掩膜层，光刻胶掩膜层定义第一图案。
如图12所示，根据初始结构中电容单元150的数量及位置的分布在光刻胶掩膜层30上定义第一图案31。定义第一图案31时，可以两个电容单元150、三个电容单元150、四个电容单元150或五个电容单元150作为一组电容单元150。第一图案31在初始结构100顶面的投影覆盖每组电容单元150中的每个电容单元150的至少部分顶面。
S132：根据第一图案，去除第一掩膜层，暴露出叠层结构的顶面，形成第一开口。
如图13所示，参照图12，根据第一图案31，可以采用干法刻蚀或湿法刻蚀第一掩膜层10，暴露出初始结构100的顶面停止，形成第一开口11。第一开口11将第一图案31转移到初始结构100顶面，暴露出每组电容单元150中的每个电容单元150的至少部分顶以及部分叠层结构200的顶面。
在本公开部分实施例中，如图14所示，参照图24，第一开口11在衬底110上的投影区域与多个电容单元150在衬底110上的多个投影区域均存在部分重合。可以两个、三个、四个或五个电容单元150为一组，以使根据第一开口11形成的支撑结构170将每组电容单元连接成一个整体，支撑结构170包括多个(与每组电容单元中电容单元的数量相等)支撑单元171，每个支撑单元171连接相邻的两个电容单元150。其中，第一开口11在衬底110上的投影区域与一组电容单元中的每个电容单元150在衬底110上的投影区域重叠的面积均相等，支撑结构170对每个电容单元150提供的支撑力相等，以使支撑结构170连接的多个电容单元150的抗倾倒性更好。
如图14所示，参照图24，第一开口11在衬底110上的投影区域为圆形，根据遮挡结构20形成的支撑结构170包括多个弧形的支撑单元171，弧形结构的抗冲击性更好。第一开口11在衬底110上的投影也可以为椭圆或其它形状。
如图14所示，参照图24，以三个电容单元150为一组，每组中三个电容单元150的中心点的连线为等边三角形，且此等边三角形为第一开口11在衬底110上的投影形成的圆形的内接三角形。第一开口11在衬底110上的投影区域与三个电容单元150在衬底110上的投影区域均存在相同面积的部分重叠。本实施例形成的支撑结构170包括三段弧形相等的支撑单元171，三个电容单元150被三段支撑单元171连接成一个整体，对电容单元150进行支撑，能够避免电容单元150倾倒。
在本公开其它实施例中，第一开口11在衬底110上的投影区域覆盖多个电容单元150在衬底上的多个投影区域。
如图25所示，以两个、三个、四个或五个电容单元150为一组，第一开口11在衬底110上的投影区域覆盖每组电容单元的多个电容单元150在衬底110上的全部投影区域。
如图26所示，在第一开口11的侧壁形成遮挡结构20，遮挡结构20和第一开口11暴露的底壁形成第二开口12，第二开口12在衬底110上的投影区域每组电容单元的多个电容单元150在衬底110上的多个投影区域均存在部分重合。其中，第二开口12在衬底110上的投影区域每组电容单元的多个电容单元150在衬底110上的多个投影区域均存在部分重合，可以是第二开口12在衬底110上的投影区域部分覆盖多个电容单元150在衬底110上的多个投影区域；也可以是，第二开口12在衬底110上的投影区域的边缘和多个电容单元150在衬底110上的多个投影区域的边缘重合；还可以是多个电容单元150在衬底110上的多个投影区域是第二开口12在衬底110上的投影区域的内切图形，以保证形成的支撑结构170支撑结构170环绕多个电容单元150并与每个电容单元150的侧壁局部连接，将多个电容单元150连接成一个整体。
如图27所示，根据遮挡结构20形成的支撑结构170与一组中的多个电容单元150的侧壁均存在部分连接，支撑结构170可将一组电容单元150连接成一个整体，支撑结构170对电容单元150进行支撑，防止电容单元150倾倒。
根据一个示例性实施例，本实施例是对上述实施例步骤S140的实施方式的说明。本实施例提供的半导体的制作方法中步骤S140中形成遮挡结挡的方法，包括：沿第一掩膜层的厚度方向，在第一开口的侧壁沉积遮挡材料，得到遮挡结构。
如图15、16所示，参照图13，可采用原子层沉积工艺(Atomic Layer Deposition，ALD)沉积遮挡材料层21，遮挡材料层21覆盖第一开口11的侧壁、底壁、及第一掩膜层10的顶面，通过干法或湿法刻蚀去除第一开口11底壁的遮挡材料层21以及第一掩膜层10顶面的遮挡材料层21，保留覆盖第一开口11侧壁的遮挡材料层21作为遮挡结构。
本实施例中形成的遮挡结构20遮挡初始结构100的部分顶面，遮挡结构20遮挡的一部分为电容结构的顶面，另一部分为叠层结构200的顶面，以使根据遮挡结构20形成的支撑结构170与电容结构150的侧壁相连足以支撑电容结构150。
本公开示例性的实施例中提供一种半导体结构的制作方法，如图3所示，图3示出了根据本公开一示例性的实施例提供的半导体结构的制作方法的流程图。
本实施例中，半导体结构的制作方法方法，包括：
S210：提供初始结构。
初始结构包括衬底和形成于所述衬底上的叠层结构，以及形成于所述叠层结构中的电容单元，所述叠层结构包括支撑层。
S220：形成第一掩膜层，所述第一掩膜层覆盖所述叠层结构的顶面。
S230：在所述第一掩膜层形成第一开口，所述第一开口暴露出所述叠层结构的顶面，其中，所述第一开口在所述衬底上的投影区域与所述电容单元在所述衬底上的投影区域至少部分重合。
S240：形成遮挡结构，所述遮挡结构位于所述第一开口中，所述遮挡结构覆盖所述第一开口的侧壁。
S250：去除第一掩膜层。
S260：根据所述遮挡结构定义的图案，去除部分所述支撑层，被保留的部分所述支撑层形成所述电容单元的支撑结构。
如图17所示，参照图18，可以通过干法或湿法刻蚀去除第一掩膜层10，第一掩膜层10和遮挡结构20的材料不同，刻蚀去除第一掩膜层时，保留遮挡结构20。
去除第一掩膜层10，以暴露出被第一掩膜层10挡的初始结构100的顶面，以便将原本被第一掩膜层10遮挡的支撑层130全部去除，仅保留被遮挡结构20遮挡的部分支撑层130作为支撑结构170，减小支撑结构170占用的空间。
根据一个示例性实施例，本实施例是对上述实施例步骤S210的实施方式的说明。如图3所示，图3示出了根据本实施例提供的半导体的制作方法中步骤S210的实施流程图。
提供初始结构包括：
S211：提供衬底，衬底中形成有电容接触区。
参照图5，衬底110为半导体衬底，包括含硅物质。衬底110可以包括硅衬底、硅锗衬底或SOI(silicon on insulator，绝缘体上硅)衬底，电容接触区111设置在衬底110中。
S212：在衬底上交替形成介质层和支撑层，形成初始叠层结构。
如图5所示，可以采用原子层沉积工艺(Atomic Layer Deposition，ALD)在衬底上沉积介质层120。可以采用原子层沉积工艺(Atomic Layer Deposition，ALD)在衬底上沉积支撑层130。
根据待形成的电容单元的高度，在衬底上重复沉积介质层和沉积支撑层的步骤，形成初始叠层结构210，初始叠层结构210的顶层可以为支撑层130或介质层120。
S213：在初始叠层结构上形成第二掩膜层，第二掩膜层上定义第二图案。
如图6所示，在初始叠层结构210上形成第二掩膜层40，第二掩膜层40定义有第二图案41，第二图案41对应衬底110的电容接触区111的位置设置，第二图案41暴露出初始叠层结构210的部分顶面。
S214：根据第二图案去除初始叠层结构的部分结构，形成目标孔，目标孔暴露出电容接触区，并形成叠层结构。
如图7所示，参照图6，根据第二掩膜层40刻蚀去除与第二图案41对应的部分初始叠层结构210，暴露出电容接触区111，停止刻蚀，形成目标孔160，保留的初始叠层结构210作为叠层结构200。
S215：在目标孔中形成电容单元。
如图9或图11所示，可以采用原子层沉积工艺(Atomic Layer Deposition，ALD)在目标孔160中沉积形成电容单元150，电容单元150与电容接触区111连接，且电容单元150的顶面和叠层结构200的顶面平齐。
在本实施例中，衬底110中设置有若干电容接触区111，若干电容接触区111呈阵列均匀设置在衬底110中，根据若干个电容接触区111形成的电容单元150呈阵列均匀设置，以使支撑结构170的形成过程更加简单。
根据本公开的部分实施例中，在目标孔中形成电容单元，包括：提供电极材料，电极材料至少覆盖目标孔的底壁和侧壁。
如图8所示，参照图7，首先，可以采用原子层沉积工艺(Atomic LayerDeposition，ALD)沉积电极材料500，电极材料500覆盖目标孔160的底壁、侧壁、及叠层结构200的顶面。如图9所示，然后采用干法刻蚀工艺去除位于叠层结构200顶面的电极材料500，保留位于目标孔160的侧壁及底部的电极材料500作为电容单元150。电极材料500包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(Titanium Nitride)，硅化钛(Titanium Silicide)，硅化镍(Titanium Silicide)，硅氮化钛(TiSixNy)等。
根据本公开的其它实施例，在目标孔中形成电容单元，包括：提供电极材料，电极材料填充目标孔。
如图10所示，参照图7，可以采用原子层沉积工艺(Atomic Layer Deposition，ALD)沉积电极材料500，电极材料500填充目标孔160并覆盖叠层结构200的顶面。如图11所示，采用干法刻蚀工艺去除位于叠层结构200顶面的电极材料500，保留位于目标孔160内的电极材料500作为电容单元150。
本实施例提供的初始结构100，电容单元150可以为覆盖目标孔160的侧壁的杯状结构，也可以为填充目标孔160的柱状结构，不同形状的电容单元150均可采用通过的支撑结构170连接支撑，以增加半导体结构中的可利用空间。
根据一个示例性实施例，本实施例是对上述实施例步骤S260的实施方式的说明。本实施例提供的半导体的制作方法中步骤S260中根据遮挡结构定义的图案，去除部分支撑层，被保留的部分支撑层形成支撑结构，包括：依次去除介质层和未被遮挡结构定义的图案遮挡的支撑层，形成支撑结构。
如图24所示，参照图16，本实施例仅保留了被遮挡结构20遮挡的部分支撑层130，在叠层结构200上形成的开口更大，使得后续去除叠层结构200的工艺操作以及在半导体结构中沉积介电材料或电极材料的操作开口增大。
在本实施例中，如图17所示，叠层结构200包括沿远离衬底110方向依次设置的第一介质层121、第一支撑层131、第二介质层122以及第二支撑层132。
如图19、20所示，参照图17、18，首先，通过干法或湿法刻蚀去除未被遮挡结构20遮挡的第二支撑层132，暴露出第二介质层122。如图21所示，用酸液腐蚀去除全部的第二介质层122，如图22所示，暴露出第一支撑层131，继续通过干法或湿法刻蚀去除未被遮挡结构20遮挡的第一支撑层131。如图23所示，暴露出第一介质层121，用酸液腐蚀去除全部的第一介质层121，被保留的第一支撑层131和第二支撑层132共同作为支撑结构170。
在本实施例中，在去除第二支撑层132时，仅保留了被遮挡结构20遮挡的部分第二支撑层132，因此暴露出的第二介质层122的面积更大，在去除第二介质层时工艺操作的操作开口增大，同样的，去除第一支撑层131、第一介质层121的工序也更加方便。
本公开一示例性实施例，提供了一种半导体结构，如图23、24所示，包括：衬底110，设置在衬底110上的电容单元150，以及与部分电容单元150的部分侧壁连接的支撑结构170，衬底110中设置有电容接触区111，电容单元150与电容接触区111连接。其中，电容单元150可以为杯状结构或柱状结构。
如图24所示，支撑结构170与部分电容单元150的部分侧壁连接将部分电容单元150连接成一个整体，增加电容单元150的抗倾倒能力，减少支撑结构170在半导体结构中占用的空间，增加了半导体中可利用的空间。
根据一个示例性实施例，本实施例的大部分内容和上述实施例相同，本实施例和上述实施例的区别之处在于，如图24所示，电容单元150之间设置有多个支撑结构170，各支撑结构170之间彼此孤立。
本实施例中，如图24所示，衬底110中可以设置若干个电容接触区111，在若干个电容接触区111的位置分别对应设置有若干电容单元150，以一个或几个电容单元150为一组，每组电容单元150通过一个支撑结构170连接成一个整体，以使每个电容单元150都能与支撑结构170连接，半导体结构中的电容单元150更稳定、抗倾倒性更好。
根据一个示例性实施例，本实施例的大部分内容和上述实施例相同，本实施例和上述实施例的区别之处在于，如图24所示，支撑结构170至少与两个电容单元150的侧壁连接。
一个支撑结构170连接的电容单元150的数量越多，支撑单元170占用半导体结构的空间越小，但支撑结构170连接的多个电容单元150的整体抗倾倒性会降低。本实施例中，如图24所示，一个支撑结构170连接三个电容单元，三个电容单元150的中心点的连线为三角形，三个电容单元150连接处的整体结构抗倾倒性更好，稳定性更高。
根据一个示例性实施例，本实施例的大部分内容和上述实施例相同，本实施例和上述实施例的区别之处在于，如图24所示，支撑结构170在衬底上的投影图形包括多段弧度相同的弧形结构。
支撑结构170包括多段弧形的支撑单元171，多段支撑单元171在衬底上的投影位于同一个圆上，其中，每个支撑单元171与两个电容单元150的侧壁连接。在本实施例中，如图24所示，一个支撑结构170连接三个电容单元150，支撑结构170包括三段弧度相同的支撑单元171，三段支撑单元171顺次连接三个电容单元150将三个电容单元150连接成一个整体，其中，三个电容单元150的中心点的连线为多段支撑单元170在衬底110上的投影所在圆的内接三角形。本实施例的半导体结构，电容单元150的抗倾倒性最好，整体稳定性最高，半导体结构稳定性最好。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (15)
1.一种半导体结构的制作方法，其特征在于，所述方法包括：
提供初始结构，初始结构包括衬底和形成于所述衬底上的叠层结构，以及形成于所述叠层结构中的电容单元，所述叠层结构包括支撑层；
形成第一掩膜层，所述第一掩膜层覆盖所述叠层结构的顶面；
在所述第一掩膜层形成第一开口，所述第一开口暴露出所述叠层结构的顶面，其中，所述第一开口在所述衬底上的投影区域与所述电容单元在所述衬底上的投影区域至少部分重合；
形成遮挡结构，所述遮挡结构位于所述第一开口中，所述遮挡结构覆盖所述第一开口的侧壁；
根据所述遮挡结构定义的图案，去除部分所述支撑层，被保留的部分所述支撑层形成所述电容单元的支撑结构。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述在所述第一掩膜层中形成第一开口，所述第一开口暴露出所述初始结构的顶面，包括：
在所述第一掩膜层上形成光刻胶掩膜层，所述光刻胶掩膜层定义第一图案；
根据所述第一图案，去除所述第一掩膜层，暴露出所述叠层结构的顶面，形成所述第一开口。
3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一开口在所述衬底上的投影区域与多个所述电容单元在所述衬底上的多个投影区域均存在部分重合。
4.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一开口在所述衬底上的投影区域覆盖多个所述电容单元在所述衬底上的多个投影区域。
5.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述形成遮挡结构，包括：
沿所述第一掩膜层的厚度方向，在所述第一开口的侧壁沉积遮挡材料，得到所述遮挡结构。
6.根据权利要求1所述的半导体结构的制作方法，其特征在于，在形成遮挡结构之后，并在去除部分所述支撑层之前，所述方法还包括：
去除所述第一掩膜层。
7.根据权利要求1至6任一项所述的半导体结构的制作方法，其特征在于，所述提供初始结构包括：
提供衬底，所述衬底中形成有电容接触区；
在所述衬底上交替形成介质层和支撑层，形成初始叠层结构；
在所述初始叠层结构上形成第二掩膜层，所述第二掩膜层上定义第二图案；
根据第二图案去除所述初始叠层结构的部分结构，形成目标孔，所述目标孔暴露出所述电容接触区，并形成所述叠层结构；
在所述目标孔中形成所述电容单元。
8.根据权利要求7所述的半导体结构的制作方法，其特征在于，在所述目标孔中形成所述电容单元，包括：
提供电极材料，所述电极材料至少覆盖所述目标孔的底壁和侧壁。
9.根据权利要求7所述的半导体结构的制作方法，其特征在于，在所述目标孔中形成所述电容单元，包括：
提供电极材料，所述电极材料填充所述目标孔。
10.根据权利要求7所述的半导体结构的制作方法，其特征在于，所述根据所述遮挡结构定义的图案，去除部分所述支撑层，被保留的部分所述支撑层形成支撑结构，包括：
依次去除所述介质层和未被所述遮挡结构定义的图案遮挡的所述支撑层，形成所述支撑结构。
11.一种半导体结构，其特征在于，包括：
衬底，所述衬底中设置有电容接触区；
电容单元，所述电容单元设置在所述衬底上，且与所述电容接触区连接；
支撑结构，所述支撑结构与部分所述电容单元的部分侧壁连接。
12.根据权利要求11所述的半导体结构，其特征在于，所述电容单元之间设置有多个所述支撑结构，各所述支撑结构之间彼此孤立。
13.根据权利要求12所述的半导体结构，其特征在于，所述支撑结构至少与两个所述电容单元的侧壁连接。
14.根据权利要求13述的半导体结构，其特征在于，所述支撑结构在所述衬底上的投影图形包括多段弧度相同的弧形结构。
15.根据权利要求11所述的半导体结构，其特征在于，所述电容单元为杯状结构或柱状结构。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110805755.9A CN115701209A (zh) | 2021-07-16 | 2021-07-16 | 半导体结构的制作方法及半导体结构 |
| PCT/CN2021/112189 WO2023284049A1 (zh) | 2021-07-16 | 2021-08-12 | 半导体结构的制作方法及半导体结构 |
| US17/647,481 US12125874B2 (en) | 2021-07-16 | 2022-01-10 | Manufacturing method of semiconductor structure and semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110805755.9A CN115701209A (zh) | 2021-07-16 | 2021-07-16 | 半导体结构的制作方法及半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115701209A true CN115701209A (zh) | 2023-02-07 |
Family
ID=84919881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110805755.9A Pending CN115701209A (zh) | 2021-07-16 | 2021-07-16 | 半导体结构的制作方法及半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115701209A (zh) |
| WO (1) | WO2023284049A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100568733B1 (ko) * | 2004-02-10 | 2006-04-07 | 삼성전자주식회사 | 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법 |
| TWI357132B (en) * | 2008-04-09 | 2012-01-21 | Ind Tech Res Inst | Stack capacitor structure and manufacturing method |
| KR101895460B1 (ko) * | 2012-03-23 | 2018-09-05 | 삼성전자주식회사 | 커패시터 구조물 및 이의 형성 방법 |
| KR101934093B1 (ko) * | 2012-08-29 | 2019-01-02 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102623547B1 (ko) * | 2016-12-08 | 2024-01-10 | 삼성전자주식회사 | 반도체 소자 |
| KR20210085699A (ko) * | 2019-12-31 | 2021-07-08 | 삼성전자주식회사 | 단차부를 가진 스토리지 노드 전극을 포함하는 반도체 소자 및 이의 제조 방법 |
-
2021
- 2021-07-16 CN CN202110805755.9A patent/CN115701209A/zh active Pending
- 2021-08-12 WO PCT/CN2021/112189 patent/WO2023284049A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023284049A1 (zh) | 2023-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102623547B1 (ko) | 반도체 소자 | |
| US7449739B2 (en) | Storage capacitor for semiconductor memory cells and method of manufacturing a storage capacitor | |
| US20060040454A1 (en) | Semiconductor devices having DRAM cells and methods of fabricating the same | |
| CN114078855B (zh) | 半导体器件及其形成方法 | |
| US5438010A (en) | Method of reliably and readily manufacturing a semiconductor device having a cylindrical electrode | |
| JP3086403B2 (ja) | サブリソグラフィ・サイズの細溝およびフィーチャの形成方法 | |
| US6031262A (en) | Semiconductor memory device having capacitor-over-bitline cell with multiple cylindrical storage electrode offset from node contact and process of fabrication thereof | |
| KR100653713B1 (ko) | 실린더형 스토리지 노드들을 갖는 반도체소자 및 그 제조방법들 | |
| CN115410995A (zh) | 存储器的制作方法及存储器 | |
| US5539230A (en) | Chimney capacitor | |
| KR20030085784A (ko) | 고집적화가 가능한 디램 셀 구조 및 제조 방법 | |
| TW202220222A (zh) | 記憶體的電容結構與其製作方法 | |
| US20230187482A1 (en) | Method of manufacturing semiconductor structure and semiconductor structure | |
| CN115701209A (zh) | 半导体结构的制作方法及半导体结构 | |
| JPH10144882A (ja) | 半導体記憶素子のキャパシタ及びその製造方法 | |
| CN113675200B (zh) | 半导结构及半导体结构的制备方法 | |
| US6717201B2 (en) | Capacitor structure | |
| US12125874B2 (en) | Manufacturing method of semiconductor structure and semiconductor structure | |
| US20230016959A1 (en) | Manufacturing method of semiconductor structure and semiconductor structure | |
| CN215299254U (zh) | 半导体器件 | |
| CN117222220A (zh) | 存储器、半导体结构及其形成方法 | |
| CN116507113A (zh) | 半导体结构的制作方法及半导体结构 | |
| CN116113232A (zh) | 半导体结构的形成方法及半导体结构 | |
| US6180483B1 (en) | Structure and fabrication method for multiple crown capacitor | |
| US20050106808A1 (en) | Semiconductor devices having at least one storage node and methods of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |