KR20050010212A - 캐패시터의 제조 방법 - Google Patents

캐패시터의 제조 방법 Download PDF

Info

Publication number
KR20050010212A
KR20050010212A KR1020030049215A KR20030049215A KR20050010212A KR 20050010212 A KR20050010212 A KR 20050010212A KR 1020030049215 A KR1020030049215 A KR 1020030049215A KR 20030049215 A KR20030049215 A KR 20030049215A KR 20050010212 A KR20050010212 A KR 20050010212A
Authority
KR
South Korea
Prior art keywords
storage node
layer
forming
film
cup
Prior art date
Application number
KR1020030049215A
Other languages
English (en)
Inventor
한광희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030049215A priority Critical patent/KR20050010212A/ko
Publication of KR20050010212A publication Critical patent/KR20050010212A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 다수번의 마스크 공정에 따른 생산성 저하를 억제하면서 캐피시턴스를 증대시킬 수 있는 캐패시터의 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터의 제조 방법은 반도체층 상부에 스토리지노드콘택홀이 형성된 하부층을 형성하는 단계, 상기 스토리지노드콘택홀의 측벽에 스페이서를 형성하는 단계, 상기 스토리지노드콘택홀 상에 식각배리어막, 스토리지노드산화막 및 하드마스크의 순서로 적층된 적층막을 형성하는 단계, 상기 하드마스크를 스토리지노드를 정의하는 형태로 패터닝하는 단계, 상기 패터닝된 하드마스크를 식각마스크로 상기 스토리지노드산화막과 상기 식각배리어막을 식각하여 스토리지노드로 예정된 컵패턴을 형성함과 동시에 상기 스토리지노드콘택홀을 오픈시키는 단계, 상기 하드마스크를 에치백을 통해 제거함과 동시에 상기 반도체층 표면에 홈을 형성하는 단계, 및 상기 홈의 바닥까지 그 면적이 확장되는 컵구조의 스토리지노드를 형성하는 단계를 포함한다.

Description

캐패시터의 제조 방법{METHOD FOR MANUFACTURING CAPACITOR}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터의 제조 방법에 관한 것이다.
DRAM을 비롯한 반도체소자에서 집적도가 높아짐에 따라 캐패시턴스를 높이기 위하여 한정적인 2차원 면적에 대한 3차원으로의 구조 변화 또는 다결정실리콘 박막의 미세 구조 특성을 이용한 HSG(Hemi Spherical Grain)로 전극 표면적을 증가시키는 방법, 고유전상수를 갖는 고유전물질로 대체하는 방법 등이 이용되고 있다.
도 1은 종래기술에 따른 컵구조의 캐패시터의 단면도이다.
도 1을 참조하면, 반도체기판(11)에 필드산화막(12)이 형성되고, 반도체기판(11) 상에 양측벽에 게이트스페이서(14)가 구비된 복수개의 게이트라인(13)이 형성된다. 그리고, 게이트라인(13) 사이의 반도체기판(11)에 랜딩플러그(15a, 15b)가 연결되고, 랜딩플러그(15a, 15b)가 형성되지 않은 부분은 제1층간절연막(16)이 형성된다.
그리고, 제1층간절연막(16) 상에 제2층간절연막(17)이 형성되며, 제2층간절연막(17)을 관통하여 랜딩플러그(15a, 15b)중 일측 랜딩플러그(15a)에 비트라인(18)이 연결된다.
그리고, 비트라인(18)을 포함한 전면에 제3층간절연막(19)이 형성되며, 제3 층간절연막(19)과 제2층간절연막(16)을 동시에 관통하여 나머지 랜딩플러그(15b)에 스토리지노드콘택플러그(SNC, 20)가 연결되고, 스토리지노드콘택플러그(20)에 컵구조의 스토리지노드(23)가 연결된다. 여기서, 스토리지노드(23)는 식각배리어막(1)과 스토리지노드산화막(22)의 적층이 제공하는 홀 내부에 형성된다.
그러나, 전술한 종래기술은 컵구조의 스토리지노드를 형성하기 위해 스토리지노드콘택플러그 형성을 위한 마스크/식각 과정과 스토리지노드 형성을 위한 마스크/식각 과정을 진행하는데, 이는 두번의 마스크 과정이 필요함을 의미하고, 따라서 컵구조의 캐패시터 구현 과정이 매우 복잡하여 생산성이 저하됨과 동시에 비용부담이 커지는 문제가 있다.
또한, 스토리지노드콘택플러그와 스토리지노드를 별도로 형성하므로 캐패시터의 캐패시턴스 증대에는 한계가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 다수번의 마스크 공정에 따른 생산성 저하를 억제하면서 캐피시턴스를 증대시킬 수 있는 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 컵구조의 캐패시터를 도시한 도면,
도 2a 내지 도 2d는 본 발명의 제1실시예에 따른 컵구조 캐패시터의 제조 방법을 도시한 공정 단면도,
도 3a 내지 도 3f는 본 발명의 제2실시예에 따른 컵구조 캐패시터의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 필드산화막
33 : 게이트라인 35 : 제1층간절연막
36a, 36b : 랜딩플러그 37 : 제2층간절연막
38 : 비트라인 39 : 제3층간절연막
40 : 스토리지노드콘택홀 41 : 스토리지노드콘택스페이서
42 : 식각배리어막 43 : 스토리지노드산화막
45 : 컵구조 46 : 스토리지노드
상기 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 반도체층 상부에 스토리지노드콘택홀이 형성된 하부층을 형성하는 단계, 상기 스토리지노드콘택홀의 측벽에 스페이서를 형성하는 단계, 상기 스토리지노드콘택홀 상에 식각배리어막, 스토리지노드산화막 및 하드마스크의 순서로 적층된 적층막을 형성하는 단계, 상기 하드마스크를 스토리지노드를 정의하는 형태로 패터닝하는 단계, 상기 패터닝된 하드마스크를 식각마스크로 상기 스토리지노드산화막과 상기 식각배리어막을 식각하여 스토리지노드로 예정된 컵패턴을 형성함과 동시에 상기 스토리지노드콘택홀을 오픈시키는 단계, 상기 하드마스크를 에치백을 통해 제거함과 동시에 상기 반도체층 표면에 홈을 형성하는 단계, 및 상기 홈의 바닥까지 그 면적이 확장되는 컵구조의 스토리지노드를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 캐패시터의 제조 방법은 반도체 기판 상부에 층간절연막과 제1식각배리어막의 제1적층막을 형성하는 단계, 상기 제1적층막을 스토리지노드콘택의 형태로 패터닝하여 상기 반도체 기판 표면을 노출시키는 제1컵패턴을 형성하는 단계, 상기 제1컵패턴의 내부에 랜딩플러그를 겸하는 컵 형태의 스토리지노드콘택을 형성하는 단계, 상기 제1컵패턴 상부에 제2식각배리어막과 스토리지노드산화막의 제2적층막을 형성하는 단계, 상기 제2적층막을 스토리지노드 형태로 패터닝하여 상기 제1컵패턴 상부에 상기 스토리지노드콘택을 노출시키는 제2컵패턴을 형성하는 단계, 상기 제2컵패턴의 내부에 상기 스토리지노드콘택의 바닥까지 그 면적이 확장되는 컵 형태의 스토리지노드를 형성하는 단계, 및 상기 스토리지노드 표면에 MPS를 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 제1실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(31)에 필드산화막(32)을 형성하여 활성영역을 정의한 후, 반도체 기판(31) 상부에 복수개의 게이트라인(33)을 형성한다. 그리고 나서, 게이트라인(33)의 양측벽에 접하는 게이트스페이서(34)를 형성한다. 이때, 게이트라인(33)은 게이트산화막, 폴리실리콘막, 금속막 및 게이트보호막의 순서로 적층된 막일 수 있고, 게이트스페이서(34)는 질화막으로 된 것이다.
다음으로, 게이트라인(33)을 포함한 전면에 제1층간절연막(35)을 증착 및 평탄화한 후, 제1층간절연막(35)을 선택적으로 식각하여 랜딩플러그가 형성될 랜딩플러그용 콘택홀(도시 생략)을 오픈시킨다. 다음에, 이 랜딩플러그용 콘택홀에 도전막을 매립한 후 게이트라인(33) 상부가 드러날때까지 화학적기계적연마하여 랜딩플러그(36a, 36b)를 형성한다. 여기서, 랜딩플러그(36a, 36b)는 후속 비트라인이 콘택될 일측 랜딩플러그(36a)와 스토리지노드콘택이 연결될 타측 랜딩플러그(36b)이다.
다음으로, 랜디플러그(36a, 36b)를 포함한 제1층간절연막(35) 상에 제2층간절연막(37)을 증착 및 평탄화한 후, 제2층간절연막(37)을 식각하여 비트라인콘택홀(도시 생략)을 형성한다. 이때, 비트라인콘택홀은 랜딩플러그(36a, 36b) 중에서 일측 랜딩플러그(36a) 상부를 오픈시킨다. 계속해서, 비트라인콘택홀을 통해 일측 랜딩플러그(36a)와 연결되는 비트라인(38)을 형성한다.
다음으로, 비트라인(38)을 포함한 전면에 제3층간절연막(39)을 증착한 후,제3층간절연막(39)을 스토리지노드콘택 마스크로 식각하여 스토리지노드콘택홀(40)을 형성한다. 이때, 스토리지노드콘택홀(40)은 랜딩플러그(36a, 36b) 중에서 타측 랜딩플러그(36b) 상부를 오픈시킨다.
다음으로, 스토리지노드콘택홀(40)을 포함한 전면에 질화막을 증착한 후 에치백하여 스토리지노드콘택홀(40)의 양측벽에 스토리지노드콘택스페이서(41)를 형성한다. 이때, 스토리지노드콘택스페이서(41)는 비트라인과 스토리지노드콘택간 숏트를 방지하기 위한 것이다.
다음으로, 스토리지노드콘택스페이서(41)를 포함한 제3층간절연막(39) 상에 식각배리어막(42)을 증착한다. 이때, 식각배리어막(42)은 질화막이다.
도 2b에 도시된 바와 같이, 식각배리어막(42) 상에 스토리지노드산화막(43)을 형성한다. 이때, 스토리지노드산화막(43)은 TEOS막(43a)과 PSG막(43b)의 적층이다.
다음으로, 스토리지노드산화막(43) 상에 하드마스크 폴리실리콘막(44)을 형성한다.
계속해서, 컵 구조를 형성하기 위한 스토리지노드마스크를 이용하여 하드마스크 폴리실리콘막(44)을 패터닝한 후, 패터닝된 하드마스크 폴리실리콘막(44)을 식각마스크로 스토리지노드산화막(43)과 식각배리어막(42)을 식각한다. 이와 같은 식각 공정을 통해 스토리지노드가 형성될 컵구조(45)가 형성되며, 컵구조(45) 아래의 스토리지노드콘택홀(40)도 오픈된다.
도 2c에 도시된 바와 같이, 하드마스크 폴리실리콘막(44)을 에치백을 통해제거한다. 이때, 하드마스크 폴리실리콘막(44)과 동일한 실리콘막질인 랜딩플러그 (36b) 표면이 일부분 식각되어 홈(x)이 형성될 수 있다.
도 2b 및 도 2c에 도시된 것처럼 일련의 식각 공정을 통해 컵구조(45)와 스토리지노드콘택홀(40)이 동시에 오픈된다.
도 2d에 도시된 바와 같이, 컵구조(45) 및 스토리지노드콘택홀(40)의 내벽에 컵구조의 스토리지노드(46)를 형성한다. 이때, 스토리지노드(46)는 스토리지노드콘택홀(40)의 바닥까지 증착되는 폴리실리콘막을 전면에 형성한 후, 스토리지노드산화막(43)의 상부에 형성된 폴리실리콘막을 화학적기계적 연마나 에치백 등의 방법으로 제거하여 형성한다. 여기서, 폴리실리콘막을 제거할 때 연마재나 식각된 입자 등의 불순물이 컵 내부에 부착되는 등의 우려가 있으므로, 단차피복성이 좋은 예컨대, 포토레지스트로 컵 내부를 모두 채운 후에, 스토리지노드산화막(43)이 노출될 때까지 연마 또는 에치백을 수행하고, 컵 내부의 포토레지스트를 애싱(ashing)하여 제거하는 것이 좋다.
전술한 제1실시예에 따르면, 스토리지노드와 스토리지노드콘택플러그를 하나의 공정으로 형성하므로써 공정 단순화를 도모하고, 스토리지노드가 스토리지노드콘택플러그를 겸하는 구조로 형성함과 동시에 랜딩플러그의 일부까지 그 면적이 확장되도록 하여 캐패시턴스를 증대시킨다.
도 3a 내지 도 3f는 본 발명의 제2실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 반도체 기판(51)에 필드산화막(52)을 형성하여활성영역을 정의한 후, 반도체 기판(51) 상부에 복수개의 게이트라인(53)을 형성한다. 그리고 나서, 게이트라인(53)의 양측벽에 접하는 게이트스페이서(54)를 형성한다. 이때, 게이트라인(53)은 게이트산화막, 폴리실리콘막, 금속막 및 게이트보호막의 순서로 적층된 막일 수 있고, 게이트스페이서(54)는 질화막으로 된 것이다.
다음으로, 게이트라인(53)을 포함한 전면에 제1층간절연막(55)을 증착 및 평탄화한 후, 제1층간절연막(55)을 선택적으로 식각하여 랜딩플러그가 형성될 랜딩플러그용 콘택홀(도시 생략)을 오픈시킨다. 다음에, 이 랜딩플러그용 콘택홀에 도전막을 매립한 후 게이트라인(53) 상부가 드러날때까지 화학적기계적연마하여 랜딩플러그(56)를 형성한다. 여기서, 랜딩플러그(56)는 후속 비트라인이 콘택될 랜딩플러그이며, 제1실시예와 같은 스토리지노드콘택이 연결될 랜딩플러그는 형성되지 않는다. 이와 같이, 비트라인이 콘택될 랜딩플러그(56)만을 형성하기 때문에 랜딩플러그를 형성하기 위한 마스크 공정의 마진을 증가시킨다.
따라서, 스토리지노드콘택이 연결될 부분은 제1층간절연막(55)이 채워져 있다.
다음으로, 랜딩플러그(56)를 포함한 제1층간절연막(55) 상에 제2층간절연막(57)을 증착 및 평탄화한 후, 제2층간절연막(57)을 식각하여 비트라인콘택홀(도시 생략)을 형성한다. 이때, 비트라인콘택홀은 랜딩플러그(56) 상부를 오픈시킨다. 계속해서, 비트라인콘택홀을 통해 랜딩플러그(56)와 연결되는 비트라인(58)을 형성한다.
다음으로, 비트라인(58)을 포함한 전면에 제3층간절연막(59)을 증착한 후,제3층간절연막(59) 상에 블록킹막(60)을 형성한다. 여기서, 블록킹막(60)은 후속 스토리지노드 식각시 제3층간절연막이 식각되는 것을 방지하기 위한 식각배리어막이다. 이와 같은 블록킹막(60)으로는 Al2O3를 이용한다.
도 3b에 도시된 바와 같이, 블록킹막(60)과 제3층간절연막(59)을 스토리지노드콘택 마스크로 식각하여 스토리지노드콘택홀(61)을 형성한다. 이때, 스토리지노드콘택홀(61) 아래에 존재하는 제1층간절연막(55)도 동시에 식각되어 랜딩플러그용 콘택홀(62)도 오픈된다.
전술한 바와 같이, 스토리지노드콘택 공정시 스토리지노드콘택홀(61)과 랜딩플러그용 콘택홀(62)이 한번의 식각으로 동시에 오픈된다.
도 3c에 도시된 바와 같이, 스토리지노드콘택홀(61) 및 랜딩플러그용 콘택홀(62)을 포함한 전면에 폴리실리콘막(63)을 증착한 후, 폴리실리콘막(63) 상에 제4층간절연막(64)을 증착한다. 계속해서, 제4층간절연막(64)을 에치백하여 스토리지노드콘택홀(61) 및 랜딩플러그용 콘택홀(62)이 제공하는 컵구조의 내부에 잔류시킨 후, 폴리실리콘막(63)을 에치백하여 컵 구조의 폴리실리콘막(63)을 형성한다. 이하, 컵구조의 폴리실리콘막(63)을 '컵구조의 스토리지노드콘택(63)'이라고 약칭한다.
따라서, 컵구조의 스토리지노드콘택(63)은 랜딩플러그를 겸한다.
도 3d에 도시된 바와 같이, 스토리지노드콘택(63) 및 제4층간절연막(64) 상에 식각배리어막(65)을 증착한다. 이때, 식각배리어막(65)은 질화막이다.
계속해서, 식각배리어막(65) 상에 스토리지노드산화막(66)을 형성한다. 이때, 스토리지노드산화막(66)은 TEOS막(66a)과 PSG막(66b)의 적층이다.
이어서, 스토리지노드산화막(66) 상에 하드마스크 폴리실리콘막(67)을 형성한 후, 컵 구조를 형성하기 위한 스토리지노드마스크를 이용하여 하드마스크 폴리실리콘막(67)을 패터닝한다.
그리고 나서, 패터닝된 하드마스크 폴리실리콘막(67)을 식각마스크로 스토리지노드산화막(66)과 식각배리어막(65)을 식각하고, 연속해서 제4층간절연막(64)을 식각한다. 이와 같은 식각 공정을 통해 스토리지노드가 형성될 컵구조(68)가 형성되며, 컵구조(68) 아래의 스토리지노드콘택홀(61)과 랜딩플러그용 콘택홀(62)도 오픈된다.
이때, 컵구조(68) 형성시 블록킹막(60)이 드러나고, 이 블록킹막(60)은 제4층간절연막(64) 식각시 선택비를 갖기 때문에 제3층간절연막(59)이 식각되는 것을 방지한다.
도 3e에 도시된 바와 같이, 하드마스크 폴리실리콘막(67)을 에치백을 통해 제거한다. 이때, 하드마스크 폴리실리콘막(67)과 동일한 실리콘막질인 스토리지노드콘택(63) 표면이 일부분 식각될 수 있으나, 하드마스크 폴리실리콘막(67)이 컵구조(68) 형성시 대부분 소모되어 스토리지노드콘택의 손실은 거의 없다.
도 3d 및 도 3e에 도시된 것처럼 일련의 식각 공정을 통해 컵구조(68), 스토리지노드콘택홀(61) 및 랜딩플러그용 콘택홀(62)이 동시에 오픈된다.
도 3f에 도시된 바와 같이, 컵구조(68) 및 스토리지노드콘택(63)의 내벽에컵구조의 스토리지노드(69)를 형성한다. 이때, 스토리지노드(69)는 스토리지노드콘택(63)의 바닥까지 증착되는 폴리실리콘막을 전면에 형성한 후, 스토리지노드산화막(65)의 상부에 형성된 폴리실리콘막을 화학적기계적 연마나 에치백 등의 방법으로 제거하여 형성한다. 여기서, 폴리실리콘막을 제거할 때 연마재나 식각된 입자 등의 불순물이 컵 내부에 부착되는 등의 우려가 있으므로, 단차피복성이 좋은 예컨대, 포토레지스트로 컵 내부를 모두 채운 후에, 스토리지노드산화막(65)이 노출될 때까지 연마 또는 에치백을 수행하고, 컵 내부의 포토레지스트를 애싱(ashing)하여 제거하는 것이 좋다.
다음으로, 스토리지노드의 표면에 MPS(70)를 형성한다.
전술한 제2실시예에 따르면 스토리지노드콘택은 물론 활성영역과 접하는 랜딩플러그 콘택가지 MPS를 형성하므로써 캐패시턴스 증가 효과가 크다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 스토리지노드와 스토리지노드콘택플러그를 하나의 공정으로 형성하므로써 공정과정을 줄일 수 있어 공정단순화를 구현할 수 있는 효과가 있다.
또한, 스토리지노드가 스토리지노드콘택플러그를 겸하도록 형성하므로써 스토리지노드의 높이를 증가시키지 않으면서도 캐패시턴스를 증대시킬 수 있는 효과가 있다.

Claims (8)

  1. 반도체층 상부에 스토리지노드콘택홀이 형성된 하부층을 형성하는 단계;
    상기 스토리지노드콘택홀의 측벽에 스페이서를 형성하는 단계;
    상기 스토리지노드콘택홀 상에 식각배리어막, 스토리지노드산화막 및 하드마스크의 순서로 적층된 적층막을 형성하는 단계;
    상기 하드마스크를 스토리지노드를 정의하는 형태로 패터닝하는 단계;
    상기 패터닝된 하드마스크를 식각마스크로 상기 스토리지노드산화막과 상기 식각배리어막을 식각하여 스토리지노드로 예정된 컵패턴을 형성함과 동시에 상기 스토리지노드콘택홀을 오픈시키는 단계;
    상기 하드마스크를 에치백을 통해 제거함과 동시에 상기 반도체층 표면에 홈을 형성하는 단계; 및
    상기 홈의 바닥까지 그 면적이 확장되는 컵구조의 스토리지노드를 형성하는 단계
    를 포함하는 캐패시터의 제조 방법.
  2. 제1항에 있어서,
    반도체층 상부에 스토리지노드콘택홀이 형성된 하부층을 형성하는 단계는,
    상기 반도체 기판 상부에 제1층간절연막을 형성하는 단계;
    상기 제1층간절연막을 식각하여 상기 반도체 기판 표면을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀 내부에 랜딩플러그를 매립시키는 단계;
    상기 랜딩플러그를 포함한 제1층간절연막 상에 제2층간절연막을 형성하는 단계; 및
    상기 제2층간절연막을 식각하여 상기 랜딩플러그 표면을 노출시키는 상기 스토리지노드콘택홀을 형성하는 단계
    를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
  3. 제1항에 있어서,
    상기 하드마스크와 상기 반도체층은 실리콘막질로 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
  4. 제1항에 있어서,
    상기 스페이서와 상기 식각배리어막은 각각 질화막으로 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
  5. 반도체 기판 상부에 층간절연막과 제1식각배리어막의 제1적층막을 형성하는 단계;
    상기 제1적층막을 스토리지노드콘택의 형태로 패터닝하여 상기 반도체 기판 표면을 노출시키는 제1컵패턴을 형성하는 단계;
    상기 제1컵패턴의 내부에 랜딩플러그를 겸하는 컵 형태의 스토리지노드콘택을 형성하는 단계;
    상기 제1컵패턴 상부에 제2식각배리어막과 스토리지노드산화막의 제2적층막을 형성하는 단계;
    상기 제2적층막을 스토리지노드 형태로 패터닝하여 상기 제1컵패턴 상부에 상기 스토리지노드콘택을 노출시키는 제2컵패턴을 형성하는 단계;
    상기 제2컵패턴의 내부에 상기 스토리지노드콘택의 바닥까지 그 면적이 확장되는 컵 형태의 스토리지노드를 형성하는 단계; 및
    상기 스토리지노드 표면에 MPS를 형성하는 단계
    를 포함하는 캐패시터의 제조 방법.
  6. 제5항에 있어서,
    상기 컵 형태의 스토리지노드콘택을 형성하는 단계는,
    상기 제1컵패턴의 표면을 따라 폴리실리콘막을 증착하는 단계;
    상기 폴리실리콘막 상에 절연막을 형성하는 단계;
    에치백 공정을 통해 상기 컵패턴 내부에만 상기 절연막을 잔류시키는 단계; 및
    상기 절연막을 식각배리어로 하여 상기 폴리실리콘막을 에치백하여 상기 스토리지노드콘택을 형성하는 단계
    를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
  7. 제6항에 있어서
    상기 절연막은 상기 제2컵패턴 형성시 제거되어 상기 제2컵패턴의 바닥을 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
  8. 제5항에 있어서,
    상기 제1식각배리어막은 Al2O3으로 형성하고, 상기 제2식각배리어막은 질화막으로 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
KR1020030049215A 2003-07-18 2003-07-18 캐패시터의 제조 방법 KR20050010212A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030049215A KR20050010212A (ko) 2003-07-18 2003-07-18 캐패시터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030049215A KR20050010212A (ko) 2003-07-18 2003-07-18 캐패시터의 제조 방법

Publications (1)

Publication Number Publication Date
KR20050010212A true KR20050010212A (ko) 2005-01-27

Family

ID=37222664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030049215A KR20050010212A (ko) 2003-07-18 2003-07-18 캐패시터의 제조 방법

Country Status (1)

Country Link
KR (1) KR20050010212A (ko)

Similar Documents

Publication Publication Date Title
KR100448719B1 (ko) 다마신공정을 이용한 반도체 장치 및 그의 제조방법
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
KR100363702B1 (ko) 반도체장치의 스토리지노드 전극용 콘택 플러그 및 그제조 방법
KR20030058018A (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR100950752B1 (ko) 반도체 소자 및 그의 제조방법
KR100346450B1 (ko) 반도체소자의 캐패시터 형성방법
KR100537204B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20050010212A (ko) 캐패시터의 제조 방법
KR100289661B1 (ko) 반도체 소자의 제조방법
US6867095B2 (en) Method for the fabrication of a semiconductor device utilizing simultaneous formation of contact plugs
KR100702112B1 (ko) 반도체 메모리장치의 스토리지노드 전극 제조방법
KR100513364B1 (ko) 반도체소자의 캐패시터 형성방법
KR100345665B1 (ko) 반도체 메모리장치의 제조방법
KR100248806B1 (ko) 반도체 메모리장치 및 그 제조방법
KR20040052326A (ko) 반도체 소자의 캐패시터 제조방법
KR100223286B1 (ko) 캐패시터의 전하저장전극 제조방법
KR100399963B1 (ko) 반도체 장치의 전하저장전극 형성방법
KR20050072168A (ko) 반도체 메모리 소자 및 그의 제조방법
KR100280807B1 (ko) 반도체 소자의 제조 방법
KR0175052B1 (ko) 비트 라인 전극을 갖춘 반도체 메모리 장치 및 그 제조 방법
KR0126622B1 (ko) 반도체소자의 캐패시터 제조방법
CN111354630A (zh) 半导体结构及其制造方法
KR20040059932A (ko) 실린더 구조의 디램 커패시터 형성시의 리닝현상 개선방법
KR20010058141A (ko) 반도체 소자의 캐패시터 형성방법
KR20040025754A (ko) 스토리지노드콘택플러그와 스토리지노드가 일체화된캐패시터의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid