KR20090105089A - 반도체 소자 및 그의 제조방법 - Google Patents

반도체 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR20090105089A
KR20090105089A KR1020080030345A KR20080030345A KR20090105089A KR 20090105089 A KR20090105089 A KR 20090105089A KR 1020080030345 A KR1020080030345 A KR 1020080030345A KR 20080030345 A KR20080030345 A KR 20080030345A KR 20090105089 A KR20090105089 A KR 20090105089A
Authority
KR
South Korea
Prior art keywords
film
pattern
support layer
layer pattern
forming
Prior art date
Application number
KR1020080030345A
Other languages
English (en)
Other versions
KR100960933B1 (ko
Inventor
박성민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080030345A priority Critical patent/KR100960933B1/ko
Priority to US12/261,464 priority patent/US8247885B2/en
Publication of KR20090105089A publication Critical patent/KR20090105089A/ko
Application granted granted Critical
Publication of KR100960933B1 publication Critical patent/KR100960933B1/ko
Priority to US13/553,078 priority patent/US8753954B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 스토리지 노드 지지용 막과 스토리지 노드 사이에서 발생되는 크랙을 개선할 수 있는 반도체 소자 및 그의 제조방법을 개시한다. 개시된 본 발명에 따른 반도체 소자는, 반도체 기판 상부에 형성된 다수의 실린더형 스토리지 노드 및 상기 스토리지 노드들을 고정하도록 형성되며, 유동성 절연막 패턴이 삽입된 구조를 갖는 지지막 패턴을 포함한다.

Description

반도체 소자 및 그의 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 소자 및 그의 제조방법에 관한 것으로, 보다 상세하게는, 스토리지 노드 지지용 막과 스토리지 노드 사이에서 발생되는 크랙(Crack)을 개선할 수 있는 반도체 소자 및 그의 제조방법에 관한 것이다.
반도체 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 여기서, 캐패시터는 스토리지 노드(Storage Node)와 플레이트 노드(Plate Node) 사이에 유전막(Dielectric)이 개재된 구조로서, 그 용량은 전극의 표면적과 유전막의 유전율에 비례하며, 전극들 간의 간격, 즉, 유전막의 두께에 반비례한다.
따라서, 고용량의 캐패시터를 얻기 위해 유전율이 큰 유전막을 사용하거나, 전극의 표면적을 확대시키거나, 또는, 전극들 간의 거리를 줄이는 것이 요구된다. 그런데, 전극들 간의 거리, 즉, 유전막의 두께를 줄이는 것은 그 한계가 있는 바, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전막을 사용하거나, 또는, 캐패시터의 높이를 증가시켜 전극의 표면적을 넓히는 방식으로 진행되고 있다.
여기서, 상기 전극의 표면적을 증가시키기 위한 방법으로는 캐패시터의 형태를 오목(Concave) 또는 실린더(Cylinder) 형태의 3차원 구조로 형성하는 방법이 있는데, 이 중에서도 실린더 형태의 캐패시터는 스토리지 노드의 양면을 모두 활용할 수 있는 구조를 갖기 때문에 오목 형태의 캐패시터에 비해 상대적으로 매우 넓은 전극 면적을 가지며, 고집적 소자에 적용하기에 유리하다.
한편, 상기 실린더형 캐패시터를 형성하기 위해서는 스토리지 노드의 형성틀로서 작용한 몰드 절연막을 모두 제거하는 딥-아웃(Dip-Out) 공정을 수행한다. 하지만, 반도체 소자의 고집적화 추세에 부합하여 셀 사이즈가 감소함에 따라, 스토리지 노드의 종횡비가 증가하였을 뿐 아니라 스토리지 노드 사이의 공간이 협소해졌기 때문에, 상기 딥-아웃 공정시 스토리지 노드가 기울어지는 리닝 현상이 발생된다. 이에, 상기 스토리지 노드들을 고정시키는 지지막 패턴을 형성하는 방법이 제안된 바 있다.
이하에서는, 종래 기술에 따른 실린더형 캐패시터를 갖는 반도체 소자의 제조방법을 간략하게 설명하도록 한다.
반도체 기판 상부에 층간 절연막을 형성한 후, 상기 층간 절연막 내에 스토리지 노드 콘택 플러그를 형성한다. 상기 층간 절연막 상에 스토리지 노드의 형성틀로서 작용할 몰드 절연막을 형성한 다음, 상기 몰드 절연막 상에 스토리지 노드 지지용 질화막을 형성한다. 상기 스토리지 노드 지지용 질화막과 상기 몰드 절연막을 식각하여 스토리지 노드 콘택 플러그를 노출시키는 스토리지 노드용 홀을 형성한다.
상기 스토리지 노드 지지용 홀의 표면 상에 형성된 스토리지 노드를 형성한 다음, 스토리지 노드 지지용 질화막 및 몰드 절연막을 패터닝하여 상기 스토리지 노드들을 고정하는 지지막 패턴을 형성한다. 그리고 나서, 상기 스토리지 노드의 형성틀로서 작용한 몰드 절연막을 제거하는 딥-아웃 공정을 수행한다. 이때, 상기 지지막 패턴은 상기 스토리지 노드가 기울어지지 않도록 고정시키는 역할을 한다.상기 스토리지 노드 상에 유전막과 플레이트 노드를 차례로 형성하여 실린더형 캐패시터를 형성한다.
그러나, 전술한 종래 기술은 상기 딥-아웃 공정시 및 후속 유전막의 형성시 발생되는 스트레스가 상기 지지막 패턴에 인가되며, 이 때문에, 상기 지지막 패턴과 스토리지 노드 사이에 크랙이 발생된다. 그 결과, 누설 캐패시턴스가 유발되어 소자의 동작 특성이 저하된다.
본 발명은 스토리지 노드 지지용 막과 스토리지 노드 사이에서 발생되는 크랙을 개선할 수 있는 반도체 소자 및 그의 제조방법을 제공한다.
또한, 본 발명은 누설 캐패시턴스를 억제하여 소자의 동작 특성을 향상시킬 수 있는 반도체 소자 및 그의 제조방법을 제공한다.
본 발명의 실시예에 따른 반도체 소자는, 반도체 기판 상부에 형성된 다수의 실린더형 스토리지 노드 및 상기 스토리지 노드들을 고정하도록 형성되며, 유동성 절연막 패턴이 삽입된 구조를 갖는 지지막 패턴을 포함한다.
상기 스토리지 노드는 상기 지지막 패턴에 삽입된 상기 유동성 절연막 패턴과 접촉하도록 형성된다.
상기 유동성 절연막 패턴은 BPSG(Borophosphours Silicate Glass)막, 또는, PSG(Phospho Silicate Glass)막 중 어느 하나의 막으로 이루어진다.
상기 유동성 절연막 패턴은 상기 지지막 패턴의 외부로 노출되지 않도록 삽입된다.
상기 지지막 패턴은 질화막으로 이루어진다.
본 발명의 실시예에 따른 반도체 소자의 제조방법은, 반도체 기판 상부에 절연막을 형성하는 단계와, 상기 절연막 상에 유동성 절연막 패턴이 삽입된 구조를 갖는 지지막을 형성하는 단계와, 상기 유동성 절연막 패턴을 포함한 지지막과 상기 절연막을 식각하여 다수의 홀을 형성하는 단계와, 상기 각 홀 내에 실린더형 스토리지 노드를 형성하는 단계와, 상기 지지막을 식각하여, 상기 스토리지 노드들을 고정하며 지지막 사이에 상기 유동성 절연막 패턴이 삽입된 구조를 갖는 지지막 패턴을 형성하는 단계 및 상기 지지막 패턴 형성 후 잔류하는 절연막을 제거하는 단계를 포함한다.
상기 지지막을 형성하는 단계는, 상기 절연막 상에 제1 지지막을 형성하는 단계와, 상기 제1 지지막 상에 유동성 절연막 패턴을 형성하는 단계 및 상기 유동성 절연막 패턴 및 제1 지지막 상에 제2 지지막을 형성하는 단계를 포함한다.
상기 제1 및 제2 지지막은 질화막으로 형성한다.
상기 유동성 절연막 패턴을 형성하는 단계는, 상기 제1 지지막 상에 유동성 절연막을 형성하는 단계 및 상기 제1 지지막 부분이 노출되도록 상기 유동성 절연막을 식각하는 단계를 포함한다.
상기 유동성 절연막은 BPSG막, 또는, PSG막 중 어느 하나의 막으로 형성한다.
상기 스토리지 노드는 상기 지지막 패턴에 삽입된 상기 유동성 절연막 패턴과 접촉하도록 형성한다.
상기 지지막 패턴을 형성하는 단계는, 상기 스토리지 노드를 포함한 지지막 상에 캡핑막을 형성하는 단계와, 상기 캡핑막 상에 상기 지지막 패턴을 형성하기 위한 마스크 패턴을 형성하는 단계와, 상기 마스크 패턴을 식각 마스크로 이용해서, 상기 지지막이 노출되도록 상기 캡핑막을 식각하는 단계와, 상기 노출된 지지막을 식각하는 단계와, 상기 마스크 패턴을 제거하는 단계 및 상기 캡핑막을 제거하는 단계를 포함한다.
상기 캡핑막은 산화막으로 형성한다.
상기 캡핑막을 제거하는 단계는, 딥-아웃(Dip-Out) 공정으로 수행한다.
상기 지지막 패턴을 형성하는 단계는, 상기 유동성 절연막 패턴이 상기 지지막 패턴의 외부로 노출되지 않도록 수행한다.
본 발명은 스토리지 노드의 리닝 현상을 방지하기 위해 상기 스토리지 노드들을 고정하는 지지막 패턴을 형성하며, 상기 지지막 패턴은 유동성 절연막 패턴이 삽입된 구조로 형성한다. 이를 통해, 본 발명은 상기 지지막 패턴과 스토리지 노드 사이에서 발생되는 크랙을 개선할 수 있다. 그 결과, 본 발명은 누설 캐패시턴스를 억제하여 소자의 동작 특성을 향상시킬 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 반도체 소자를 설명하기 위한 평면도이다.
도 1에 도시된 바와 같이, 반도체(100) 기판 상부에 층간 절연막(102)이 형성되어 있으며, 상기 층간 절연막(102) 상에 다수개의 실린더형 스토리지 노드(SN)들이 형성되어 있다. 상기 스토리지 노드(SN)들을 고정하도록 지지막 패턴(114a)이 형성되어 있으며, 상기 지지막 패턴(114a)은 유동성 절연막 패턴(110)이 삽입된 구조를 갖는다.
도 2는 도 1의 A―A′선에 대응하는, 본 발명의 실시예에 따른 반도체 소자를 설명하기 위한 단면도이다.
도 2에 도시된 바와 같이, 반도체 기판(100) 상부에 층간 절연막(102)이 형성되어 있으며, 상기 층간 절연막(102) 내에 스토리지 노드 콘택 플러그(104)가 형성되어 있다. 상기 스토리지 노드 콘택 플러그(104) 상에 다수의 실린더형 스토리지 노드(SN)들이 형성되어 있다. 그리고, 상기 스토리지 노드 콘택 플러그(104) 및 스토리지 노드(SN)들이 형성된 반도체 기판(100) 상에 상기 스토리지 노드(SN)들을 고정하는 지지막 패턴(114a)이 형성되어 있다.
여기서, 상기 지지막 패턴(114a)은 제1 지지막(108)과 제2 지지막(112) 사이에 유동성 절연막 패턴(110)이 삽입된 구조를 갖는다. 상기 제1 및 제2 지지막(108, 112)은 질화막으로 이루어지며, 상기 유동성 절연막 패턴(110)은 BPSG막, 또는, PSG막 중 어느 하나의 막으로 이루어진다. 또한, 상기 유동성 절연막 패턴(110)은 상기 스토리지 노드(SN)와 접촉되어 있으며, 상기 지지막 패턴(114a)의 외부로 노출되어 있지 않다.
이상에서와 같이, 본 발명에 실시예에 따른 반도체 소자는 상기 스토리지 노드(SN)들을 고정하는 지지막 패턴(114a)을 구비함으로써, 상기 스토리지 노드(SN)들의 리닝 현상을 방지할 수 있다. 또한, 본 발명은 상기 지지막 패턴(114a)이 유동성 절연막 패턴(110)이 삽입된 구조를 가짐으로써, 후속 공정시 스토리지 노드(SN)와 지지막 패턴(114a) 사이에 크랙이 발생되더라도, 상기 크랙이 발생된 부분이 상기 유동성 절연막 패턴(110)에 의해 메워질 수 있다. 따라서, 본 발명은 상기 크랙으로 인해 유발되는 누설 캐패시턴스를 억제할 수 있으며, 이를 통해, 반도체 소자 특성을 향상시킬 수 있다.
도 3a 내지 도 3j는 도 1의 도 1의 A―A′선에 대응하는, 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 3a를 참조하면, 반도체 기판(100) 상부에 층간 절연막(102)을 형성한 후, 상기 층간 절연막(102)을 식각하여 콘택홀(CH)을 형성한다. 상기 콘택홀(CH)을 매립하도록 상기 층간 절연막(102) 상에 도전막, 예컨대, 폴리실리콘막을 형성한다. 상기 층간 절연막(102) 상에 형성된 폴리실리콘막이 제거되도록 상기 폴리실리콘막 을 에치백(Etch Back)하여 상기 콘택홀(CH) 내에 스토리지 노드 콘택 플러그(104)를 형성한다. 상기 스토리지 노드 콘택 플러그(104)를 포함한 층간 절연막(102) 상에 몰드 절연막(106)을 형성한다. 상기 몰드 절연막(106)은, 예컨대, 산화막으로 형성한다.
도 3b를 참조하면, 상기 몰드 절연막(106) 상에 제1 지지막(108)을 형성한다. 상기 제1 지지막(108)은, 예컨대, 질화막으로 형성한다.
도 3c를 참조하면, 상기 제1 지지막(108) 상에 유동성 절연막을 형성한다. 상기 유동성 절연막은, 바람직하게, BPSG(Borophosphours Silicate Glass)막, 또는, PSG(Phospho Silicate Glass)막 중 어느 하나의 막으로 형성한다. 그런 다음, 상기 유동성 절연막을 상기 제1 지지막(108)이 노출되도록 식각하여 상기 제1 지지막(108) 상에 유동성 절연막 패턴(110)을 형성한다. 상기 유동성 절연막 패턴(110)은, 예컨대, 사각형 형상을 갖는다.
도 3d를 참조하면, 상기 유동성 절연막 패턴(110) 및 제1 지지막(108) 상에 제2 지지막(112)을 형성한다. 상기 제2 지지막(112)은, 예컨대, 질화막으로 형성하며, 상기 유동성 절연막 패턴(110)이 노출되지 않도록 유동성 절연막 패턴(110)을 완전히 덮도록 형성한다. 그 결과, 상기 몰드 절연막(106) 상에 상기 유동성 절연막 패턴(110)이 삽입된 구조를 갖는 지지막(114)을 형성한다.,
도 3e를 참조하면, 상기 유동성 절연막 패턴(110)을 포함한 지지막(114)과 상기 몰드 절연막(106)을 식각하여 다수의 스토리지 노드용 홀(H)을 형성한다. 상기 스토리지 노드용 홀(H)은 상기 스토리지 노드용 콘택 플러그(104)가 노출되도록 형성한다.
도 3f를 참조하면, 상기 스토리지 노드용 홀(H)의 표면을 포함한 지지막(114) 상에 스토리지 노드용 도전막을 형성한다. 상기 스토리지 노드용 도전막은, 예컨대, TiN막 및 Ti막의 단일막 또는 적층막으로 형성한다. 상기 지지막(114) 상에 형성된 스토리지 노드용 도전막 부분을 CMP, 또는, 에치-백 공정을 통해 제거하여, 상기 스토리지 노드용 홀(H) 내에 실린더형 스토리지 노드(SN)를 형성한다. 여기서, 상기 스토리지 노드(SN)는 상기 지지막(114)에 삽입된 상기 유동성 절연막 패턴(110)과 접촉하도록 형성한다.
도 3g를 참조하면, 상기 스토리지 노드(SN)를 포함한 지지막(114) 상에 캡핑막(116)을 형성한다. 상기 캡핑막(116)은 상기 스토리지 노드(SN)의 산화를 방지할 수 있는 막, 예컨대, 산화막으로 형성한다. 상기 캡핑막(116) 상에 상기 스토리지 노드(SN)들을 고정하는 지지막 패턴을 형성하기 위한 마스크 패턴(118)을 형성한다.
도 3h를 참조하면, 상기 마스크 패턴(118)을 식각 마스크로 이용해서, 상기 캡핑막(116)을 식각한다. 상기 캡핑막(116)의 식각은, 바람직하게, 상기 지지막(114)이 노출되도록 수행한다.
도 3i를 참조하면, 상기 노출된 지지막 부분을 제거하여, 서로 인접한 스토리지 노드(SN)들을 고정하는 지지막 패턴(114a)을 형성한다.(114→114a) 그리고 나서, 상기 마스크 패턴을 제거한다.
여기서, 상기 지지막 패턴(114a)은 제1 및 제2 지지막(108, 112) 사이에 유 동성 절연막 패턴(110)이 삽입된 구조를 가지며, 상기 유동성 절연막 패턴(110)은 상기 스토리지 노드(SN)와 접촉될 뿐, 상기 지지막 패턴(114a)의 외부로 노출되지 않는다.
도 3j를 참조하면, 상기 지지막 패턴(114a)의 형성 후 잔류하는 절연막 및 캡핑막을 제거한다. 상기 절연막 및 캡핑막의 제거는, 예컨대, 습식 딥-아웃(Dip-Out) 공정으로 수행한다.
이후, 도시하지는 않았으나, 상기 지지막 패턴(114a)을 포함한 스토리지 노드(SN) 상에 유전막과 플레이트 노드를 형성한 후, 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 다른 실시예에 따른 반도체 소자의 제조를 완성한다.
이상에서와 같이, 본 발명의 실시예에서는 스토리지 노드들을 고정하는 지지막 패턴을 형성하며, 상기 지지막 패턴은 유동성 절연막 패턴이 삽입된 구조로 이루어진다. 여기서, 상기 유동성 절연막 패턴은 스토리지 노드와 접촉될 뿐 상기 지지막 패턴의 외부로 노출되지 않는다.
그러므로, 본 발명은 스토리지 노드의 형성틀로서 작용한 몰드 절연막을 제거하기 위한 딥-아웃 공정시, 상기 지지막 패턴에 의해 스토리지 노드들이 고정되며, 이를 통해, 본 발명은 상기 스토리지 노드들의 리닝 현상을 효과적으로 방지할 수 있다.
또한, 본 발명은 상기 딥-아웃 공정시 및 후속 유전막의 형성시 상기 지지막 패턴에 인가되는 스트레스에 의해 지지막 패턴과 스토리지 노드 사이에서 크랙이 발생되더라도, 상기 지지막 패턴에 삽입된 유동성 절연막 패턴의 유동성 절연막 물 질이 흘러나와 상기 크랙을 메워주므로, 상기 크랙을 개선할 수 있다. 따라서, 본 발명은 상기 크랙으로 인해 유발되는 누설 캐패시턴스를 억제할 수 있으며, 이에 따라, 반도체 소자의 동작 특성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자를 설명하기 위한 평면도.
도 2는 도 1의 A―A′선에 대응하는, 본 발명의 실시예에 따른 반도체 소자를 설명하기 위한 단면도.
도 3a 내지 도 3j는 도 1의 도 1의 A―A′선에 대응하는, 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 반도체 기판 102 : 층간 절연막
104 : 스토리지 노드 콘택 플러그 106 : 몰드 절연막
108 : 제1 지지막 110 : 유동성 절연막 패턴
112 : 제2 지지막 114 : 지지막
H : 스토리지 노드용 홀 SN : 스토리지 노드
114a : 지지막 패턴 116 : 캡핑막
118 : 마스크 패턴

Claims (15)

  1. 반도체 기판 상부에 형성된 다수의 실린더형 스토리지 노드; 및
    상기 스토리지 노드들을 고정하도록 형성되며, 유동성 절연막 패턴이 삽입된 구조를 갖는 지지막 패턴;
    을 포함하는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 스토리지 노드는 상기 지지막 패턴에 삽입된 상기 유동성 절연막 패턴과 접촉하도록 형성된 것을 특징으로 하는 반도체 소자.
  3. 제 1 항에 있어서,
    상기 유동성 절연막 패턴은 BPSG(Borophosphours Silicate Glass)막, 또는, PSG(Phospho Silicate Glass)막 중 어느 하나의 막으로 이루어진 것을 특징으로 하는 반도체 소자.
  4. 제 1 항에 있어서,
    상기 유동성 절연막 패턴은 상기 지지막 패턴의 외부로 노출되지 않도록 삽입된 것을 특징으로 하는 반도체 소자.
  5. 제 1 항에 있어서,
    상기 지지막 패턴은 질화막으로 이루어진 것을 특징으로 하는 반도체 소자.
  6. 반도체 기판 상부에 절연막을 형성하는 단계;
    상기 절연막 상에 유동성 절연막 패턴이 삽입된 구조를 갖는 지지막을 형성하는 단계;
    상기 유동성 절연막 패턴을 포함한 지지막과 상기 절연막을 식각하여 다수의 홀을 형성하는 단계;
    상기 각 홀 내에 실린더형 스토리지 노드를 형성하는 단계;
    상기 지지막을 식각하여, 상기 스토리지 노드들을 고정하며 지지막 사이에 상기 유동성 절연막 패턴이 삽입된 구조를 갖는 지지막 패턴을 형성하는 단계; 및
    상기 지지막 패턴 형성 후 잔류하는 절연막을 제거하는 단계;
    를 포함하는 반도체 소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 지지막을 형성하는 단계는,
    상기 절연막 상에 제1 지지막을 형성하는 단계;
    상기 제1 지지막 상에 유동성 절연막 패턴을 형성하는 단계; 및
    상기 유동성 절연막 패턴 및 제1 지지막 상에 제2 지지막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 제1 및 제2 지지막은 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 7 항에 있어서,
    상기 유동성 절연막 패턴을 형성하는 단계는,
    상기 제1 지지막 상에 유동성 절연막을 형성하는 단계; 및
    상기 제1 지지막 부분이 노출되도록 상기 유동성 절연막을 식각하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제 9 항에 있어서,
    상기 유동성 절연막은 BPSG막, 또는, PSG막 중 어느 하나의 막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제 6 항에 있어서,
    상기 스토리지 노드는 상기 지지막 패턴에 삽입된 상기 유동성 절연막 패턴과 접촉하도록 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제 6 항에 있어서,
    상기 지지막 패턴을 형성하는 단계는,
    상기 스토리지 노드를 포함한 지지막 상에 캡핑막을 형성하는 단계;
    상기 캡핑막 상에 상기 지지막 패턴을 형성하기 위한 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 식각 마스크로 이용해서, 상기 지지막이 노출되도록 상기 캡핑막을 식각하는 단계;
    상기 노출된 지지막을 식각하는 단계;
    상기 마스크 패턴을 제거하는 단계; 및
    상기 캡핑막을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  13. 제 12 항에 있어서,
    상기 캡핑막은 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  14. 제 12 항에 있어서,
    상기 캡핑막을 제거하는 단계는,
    딥-아웃(Dip-Out) 공정으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  15. 제 6 항에 있어서,
    상기 지지막 패턴을 형성하는 단계는, 상기 유동성 절연막 패턴이 상기 지지막 패턴의 외부로 노출되지 않도록 수행하는 것을 특징으로 하는 반도체 소자.
KR1020080030345A 2008-04-01 2008-04-01 반도체 소자 및 그의 제조방법 KR100960933B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080030345A KR100960933B1 (ko) 2008-04-01 2008-04-01 반도체 소자 및 그의 제조방법
US12/261,464 US8247885B2 (en) 2008-04-01 2008-10-30 Semiconductor device having capacitors fixed to support patterns and method for manufacturing the same
US13/553,078 US8753954B2 (en) 2008-04-01 2012-07-19 Semiconductor device having capacitors fixed to support patterns and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080030345A KR100960933B1 (ko) 2008-04-01 2008-04-01 반도체 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20090105089A true KR20090105089A (ko) 2009-10-07
KR100960933B1 KR100960933B1 (ko) 2010-06-04

Family

ID=41115824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080030345A KR100960933B1 (ko) 2008-04-01 2008-04-01 반도체 소자 및 그의 제조방법

Country Status (2)

Country Link
US (2) US8247885B2 (ko)
KR (1) KR100960933B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010038964A1 (de) 2009-11-02 2011-05-05 Electronics And Telecommunications Research Institute Kohlenstoffionen-Erzeugungsvorrichtung sowie diese verwendendes Tumorbehandlungsgerät
KR20130063875A (ko) * 2011-12-07 2013-06-17 삼성전자주식회사 반도체 소자
US9496266B2 (en) 2014-07-18 2016-11-15 Samsung Electronics Co., Ltd. Semiconductor device including a capacitor and a method of manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101934421B1 (ko) 2012-11-13 2019-01-03 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
CN110957304A (zh) * 2018-09-27 2020-04-03 长鑫存储技术有限公司 一种电容器结构及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100449030B1 (ko) 2002-01-24 2004-09-16 삼성전자주식회사 스택형 캐패시터 및 그의 제조방법
KR100735015B1 (ko) * 2002-10-16 2007-07-03 삼성전자주식회사 셀프얼라인된 스토리지 노드를 구비한 반도체 장치의제조방법
KR100685674B1 (ko) 2002-12-30 2007-02-23 주식회사 하이닉스반도체 캐패시터의 제조 방법
KR100524810B1 (ko) * 2003-12-30 2005-11-01 주식회사 하이닉스반도체 실린더형 캐패시터 및 그 제조 방법
KR100533978B1 (ko) * 2004-06-30 2005-12-07 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100560633B1 (ko) * 2004-08-16 2006-03-17 삼성전자주식회사 커패시터 제조 방법
KR100752642B1 (ko) * 2005-02-02 2007-08-29 삼성전자주식회사 반도체소자의 커패시터 제조방법
KR20060135192A (ko) 2005-06-24 2006-12-29 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010038964A1 (de) 2009-11-02 2011-05-05 Electronics And Telecommunications Research Institute Kohlenstoffionen-Erzeugungsvorrichtung sowie diese verwendendes Tumorbehandlungsgerät
KR20130063875A (ko) * 2011-12-07 2013-06-17 삼성전자주식회사 반도체 소자
US9496266B2 (en) 2014-07-18 2016-11-15 Samsung Electronics Co., Ltd. Semiconductor device including a capacitor and a method of manufacturing the same

Also Published As

Publication number Publication date
US20090243037A1 (en) 2009-10-01
US8753954B2 (en) 2014-06-17
US8247885B2 (en) 2012-08-21
KR100960933B1 (ko) 2010-06-04
US20120282750A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
KR100929642B1 (ko) 반도체 소자 및 그의 제조방법
TWI440140B (zh) 記憶體電容結構與其製作方法
US8114733B2 (en) Semiconductor device for preventing the leaning of storage nodes and method for manufacturing the same
KR100960933B1 (ko) 반도체 소자 및 그의 제조방법
KR20100086795A (ko) 반도체 소자 및 그 제조 방법
KR20100061974A (ko) 커패시터 및 이의 제조 방법
KR101051159B1 (ko) 반도체 소자의 형성 방법
KR100955940B1 (ko) 반도체 소자 및 그의 제조 방법
KR20090032880A (ko) 반도체 소자의 형성 방법
US7846809B2 (en) Method for forming capacitor of semiconductor device
KR20100036006A (ko) 반도체 소자의 제조방법
KR20090107293A (ko) 반도체 소자의 형성 방법
KR100940272B1 (ko) 반도체 메모리소자의 커패시터 형성방법
TWI602309B (zh) 電容器結構及其製造方法
KR100950752B1 (ko) 반도체 소자 및 그의 제조방법
KR20110071355A (ko) 반도체 소자 및 그의 형성 방법
KR100909778B1 (ko) 반도체 소자의 형성 방법
KR100939771B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20060000485A (ko) 반도체 캐패시터의 스토리지 노드 전극 형성방법
KR101044005B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20090044569A (ko) 반도체 소자의 형성 방법
KR20090037257A (ko) 반도체 소자의 캐패시터 제조방법
KR20100035958A (ko) 반도체 소자의 형성 방법
KR20090001005A (ko) 반도체 소자 및 그 형성 방법
KR20090117029A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee