KR101043780B1 - 반도체 소자의 커패시터 및 그의 형성 방법 - Google Patents

Abstract

본 발명은 반도체 메모리에 관한 것으로, 특히 실린더 구조의 스토리지 노드 내부에 이격되어 형성되는 다른 스토리지 노드를 갖는 이중 실린더 구조로 형성하여 커패시턴스를 효율적으로 향상시킨 반도체 소자의 커패시터 및 그의 제조 방법에 관한 것으로, 그 구조는 반도체 기판상에 스토리지 노드 콘택 플러그층을 갖고 형성되는 층간 절연층; 및 상기 스토리지 노드 콘택 플러그층에 연결되며 제 1 직경의 원통형의 실린더 구조로 배치된 제1 스토리지 노드층과, 상기 제1 스토리지 노드층의 내측의 중앙부에 상기 제 1 직경보다 작은 제 2 직경의 원통형의 실린더 구조로 배치된 제2 스토리지 노드층을 구비하는 하부 전극을 포함한다.

커패시터, 스토리지 노드, 이중 실린더.

Description

반도체 소자의 커패시터 및 그의 형성 방법{Capacitor of semiconductor device and method for fabrication of the same}

도 1a와 도 1b는 종래 기술의 반도체 소자의 커패시터 형성을 위한 공정 단면도 및 스토리지 노드 쓰러짐 현상을 나타낸 단면 구성도.

도 2a와 도 2b는 본 발명에 따른 반도체 소자의 커패시터의 구조를 나타낸 단면 및 평면 구성도.

도 3a내지 도 3i는 본 발명에 따른 반도체 소자의 커패시터의 제조를 위한 공정 단면도.

*도면의 주요 부분에 대한 부호의 설명

21 : 층간 절연층 22 : 스토리지 노드 콘택 플러그층

23 : 나이트라이드 스토퍼층 24 : 스토리지 노드 패턴 절연층

25a : 내부 스토리지 노드층 25b : 외부 스토리지 노드층

본 발명은 반도체 메모리에 관한 것으로, 특히 실린더 구조의 스토리지 노드 내부에 이격되어 형성되는 다른 스토리지 노드를 갖는 이중 실린더 구조로 스토리지 노드를 형성하여 커패시턴스를 효율적으로 향상시킨 반도체 소자의 커패시터 및 그의 제조 방법에 관한 것이다.

일반적으로 반도체 메모리 셀의 특성은 셀 커패시터의 정전 용량과 직접적인 관계가 있다. 예를 들어, 셀 커패시터의 정전용량이 증가할수록 메모리 셀의 저전압 특성 및 소프트 에러 특성 등이 향상된다.

최근 반도체 소자의 집적화에 따라 커패시터가 형성되는 단위 셀의 면적은 점점 감소하고 있는 추세이다. 따라서, 제한된 면적 내에서 커패시터의 정전용량을 증가시키기 위한 방법이 요구되고 있다.

유전막의 박막화 방법, 높은 유전율을 가지는 물질을 유전막으로 이용하는 방법, 전극을 실린더형, 핀(fin)형 등으로 입체화하거나 전극 표면에 HSG(Hemispherical Grain)를 성장시켜 전극의 유효 면적을 늘리는 방법 등이 제안된 바 있다.

이하에서 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 커패시터에 관하여 설명한다.

도 1a와 도 1b는 종래 기술의 반도체 소자의 커패시터 형성을 위한 공정 단면도 및 스토리지 노드 쓰러짐 현상을 나타낸 단면 구성도이다.

종래 기술에서는 도 1b에서와 같이, 스토리지 노드 콘택 플러그(12)가 형성 된 층간 절연층(11)상에 나이트라이드층(13)에 의해 격리되는 스토리지 노드(14)가 셀간 분리되어 단순 실린더 형태를 갖는 구조이다.

그러나 이와 같은 단순 실린더 구조의 스토리지 노드는 커패시턴스를 증대시키기 위해서는 높이를 크게 가져가야 되는데, 이 경우에는 커패시터의 용량을 증가시키는데는 한계가 있다.

즉, 실린더 구조의 스토리지 노드의 형성 높이를 높이는 경우에는 도 1b에서와 같이 스토리지 노드가 측면 방향으로 넘어지는 문제가 발생한다.

특히 소자의 디자인 룰이 작아짐에 따라 실린더형 커패시터의 구조에서 커패시턴스값 확보를 위하여 커패시터의 높이가 점점 높아지므로 스토리지 노드 산화막 식각시 스토리지 노드의 하부 영역 확보가 어려워진다.

이를 해결하기 위하여 커패시터 형성을 위한 물질층을 서로 다른 물질의 다중층으로 형성하는데, 이 경우에는 잔류물을 제거하기 위한 세정 공정시에 다중층들의 계면에서 제거(removal)가 많이 이루어져 스토리지 노드의 쓰러짐(leaning) 또는 커패시턴스 누설 발생 가능성이 크다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 반도체 메모리 소자에서 실린더 구조의 스토리지 노드 내부에 이격되어 형성되는 다른 스토리지 노드를 갖는 이중 실린더 구조로 스토리지 노드를 형성하여 커패시턴스를 효율적으로 향상시킨 반도체 소자의 커패시터 및 그의 제조 방법을 제공하는 데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 커패시터는, 반도체 기판상에 스토리지 노드 콘택 플러그층을 갖고 형성되는 층간 절연층; 및 상기 스토리지 노드 콘택 플러그층에 연결되며 제 1 직경의 원통형의 실린더 구조로 배치된 제1 스토리지 노드층과, 상기 제1 스토리지 노드층의 내측의 중앙부에 상기 제 1 직경보다 작은 제 2 직경의 원통형의 실린더 구조로 배치된 제2 스토리지 노드층을 구비하는 하부 전극을 포함한다.

또한, 본 발명에 따른 반도체 소자의 커패시터 형성 방법은, 반도체 기판상의 층간 절연층을 선택적으로 식각하고 도전성 물질로 매립하여 스토리지 노드 콘택층을 형성하는 단계; 전면에 식각 스토퍼층, 스토리지 노드 형성용 절연층을 차례로 형성하는 단계; 상기 스토리지 노드 형성용 절연층을 선택적으로 식각하여 중앙부에 기둥 형태로 상기 절연층이 남는 형태로 스토리지 노드 형성 영역을 정의하는 단계; 및 전면에 스토리지 노드 형성용 물질층을 형성하고 셀간 분리 공정을 진행하여 내부와 외부의 이중 실린더 구조를 갖는 스토리지 노드를 형성하는 단계를 포함한다.

여기서, 바람직하게는 셀간 분리 공정을 하부로 가해지는 데미지를 방지하는 버퍼층을 형성한 후에 에치백 공정으로 진행하거나, 지지층 역할 및 슬러리가 하부로 흘러 들어가는 것을 막는 버퍼층을 형성한 후에 CMP 공정을 사용하여 진행한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 2a와 도 2b는 본 발명에 따른 반도체 소자의 커패시터의 구조를 나타낸 단면 및 평면 구성도이다.

본 발명은 커패시터 형성 면적이 감소되는 추세에서 요구되는 커패시턴스를 만족시키기 위하여 면적의 증가 없이 이전의 스토리지 노드 패턴 마스크를 도우넛 형태로 이중 구조로 형성하여 커패시터의 용량을 증대시킬 수 있도록한 것이다.

그 구조는 도 2a와 도 2b에서와 같이, 셀 트랜지스터(도시하지 않음)를 포함하는 전면에 형성되고 셀 트랜지스터의 일측 불순물 확산 영역에 콘택되는 스토리지 노드 콘택 플러그층(22)을 갖는 층간 절연층(21)과, 층간 절연층(21)의 표면에 형성되어 셀간 스토리지 노드를 분리하는 나이트라이드 스토퍼층(23)과, 선택적으로 패터닝되어 스토리지 노드 형성 영역을 정의하는 스토리지 노드 패턴 절연층(24)과, 상기 스토리지 노드 콘택 플러그층(22)에 콘택되고 제 1 직경을 갖는 원통형의 실린더 구조를 갖는 외부 스토리지 노드층(25b)과 상기 외부 스토리지 노드층(25a)의 내측의 중앙부에 일정 간격 이격되어 제 1 직경보다 작은 제 2 직경을 갖는 원통형의 실린더 구조를 갖는 내부 스토리지 노드층(25a)으로 구성되는 하부 전극을 포함하여 구성된다.

도 2a는 도 2b의 A-A'선에 따른 단면 구조이다.

이와 같은 본 발명에 따른 반도체 소자의 커패시터는 커패시터 형성 영역의 증가없이 커패시턴스를 증대시키기 위한 것으로, 서로 다른 직경을 갖는 내부 스토리지 노드층(25a)과 외부 스토리지 노드층(25b)을 이중으로 형성한 것이다.

이와 같은 구조를 갖는 본 발명에 따른 반도체 소자의 커패시터의 제조 공정은 다음과 같다.

도 3a내지 도 3i는 본 발명에 따른 반도체 소자의 커패시터의 제조를 위한 공정 단면도이다.

먼저, 도 3a에서와 같이, 셀 트랜지스터(도시하지 않음)가 형성된 전면에 평탄화되는 층간 절연층(31)을 형성하고 선택적으로 식각하여 스토리지 노드 콘택 영역을 정의한다.

그리고 상기 스토리지 노드 콘택 영역을 도전성 물질로 매립하여 스토리지 노드 콘택층(32)을 형성한다.

이어, 상기 스토리지 노드 콘택층(32)을 포함하는 전면에 스토리지 노드 형성시에 식각 스토퍼층으로 사용되는 나이트라이드 스토퍼층(33)을 형성한다.

그리고 상기 나이트라이드 스토퍼층(33)상에 스토리지 노드의 형성 높이를 결정하는 스토리지 노드 형성용 절연층(34)을 형성하고 감광막(PR)(35)을 스핀 코팅한다.

이어, 도 3b와 도 3c에서와 같이, 상기 감광막(35)을 선택적으로 노광 및 현상하여 스토리지 노드 형성용 마스크층(35a)을 형성한다.

여기서, 도 3c는 도 3b의 B-B'선에 따른 단면 구조를 나타낸 것으로, 감광막(35)을 스토리지 노드 형성 영역 전체를 오픈시키는 것이 아니고, 중앙부에 감광막을 남도록 하여 도우넛 형태를 갖도록 스토리지 노드 형성용 마스크층(35a)을 형성한다.

그리고 스토리지 노드 형성용 마스크층(35a)을 이용하여 스토리지 노드 형성용 절연층(34)을 선택적으로 식각하고 노출되는 나이트라이드 스토퍼층(33)을 제거하여 패터닝된 스토리지 노드 형성용 절연층(34a)에 의해 스토리지 노드 형성 영역을 정의한다.

여기서, 스토리지 노드 절연층(34a)은 스토리지 노드 형성 영역의 중앙부에도 원기둥 형태로 남겨진 구조를 갖는다.

이어, 도 3d에서와 같이, 상기 스토리지 노드 절연층 식각 공정시에 마스크층으로 사용된 감광막을 제거한다.

그리고 도 3e와 도 3f에서와 같이, 상기 패터닝된 스토리지 노드 절연층(34a)을 포함하는 전면에 스토리지 노드 형성용 물질층(36)을 형성한다.

여기서, 도 3f는 도 3e의 C-C'선에 따른 단면 구조를 나타낸 것으로, 스토리지 노드 형성용 물질층(36)은 폴리 실리콘 또는 그 화합물 또는 금속 물질을 사용하여 형성한다.

이어, 도 3g에서와 같이, 스토리지 노드 형성용 물질층(36)의 전면에 포토레지스트(PR) 또는 SOG(Spin On Glass)막을 코팅하여 평탄화를 위한 CMP(Chemical Mechanical Polishing)시에 지지 역할 및 슬러리가 하부로 들어가는 것을 방지하거나, 에치백 공정시에 하부에 가해지는 데미지(damage)를 방지하는 버퍼층(37)을 형성한다.

그리고 도 3h와 도 3i에서와 같이, 버퍼층(37)이 형성된 상태에서 CMP 공정 또는 에치백 공정으로 평탄화하여 스토리지 노드 형성용 물질층(36)을 부분적으로 제거하여 셀간 분리가 이루어진 스토리지 노드를 형성한다.

여기서, 도 3i는 도 3h의 D-D'선에 따른 단면 구조를 나타낸 것으로, 스토리지 노드 형성 영역의 중앙부에 위치하는 내부 스토리지 노드층(36b)과 내부 스토리지 노드층(36a)를 중앙에 두고 그 외측에 형성되는 외부 스토리지 노드층(36a)으로 하부 전극이 구성된다.

그리고 도 3h에서와 같이 본 발명에 따른 커패시터의 하부 전극은 평면상에서 일렬 또는 지그 재그 형태로 위치하여 소자의 고집적화에 유리하도록 형성할 수 있다.

그리고 스토리지 노드를 구성하는 내부 스토리지 노드층(36b)과 외부 스토리지 노드층(36a)은 원통형뿐만 아니라 타원형 등의 다른 형태로 형성할 수 있음은 당연하다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명은 정해진 스토리지 노드 형성 영역의 중앙에 내부 실린더층 을 형성하여 하부 전극의 전체 구조가 이중 실린더 구조를 갖도록한 것으로 효율적으로 커패시턴스를 증대시킬 수 있다.

이는 소자의 디자인 룰이 작아짐에 따라 실린더형 커패시터의 구조에서 충분한 커패시턴스값을 확보하기 어려운 문제를 해결하고, 단순 구조에서의 스토리지 노드 쓰러짐 등의 발생을 억제하여 소자의 전기적인 특성 및 수율을 높이는 효과를 갖는다.

Claims (5)

1. 삭제
2. 삭제
3. 반도체 기판상의 층간 절연층을 선택적으로 식각하고 도전성 물질로 매립하여 스토리지 노드 콘택층을 형성하는 단계;

   전면에 식각 스토퍼층, 스토리지 노드 형성용 절연층을 차례로 형성하는 단계;

   상기 스토리지 노드 형성용 절연층을 선택적으로 식각하여 중앙부에 기둥 형태로 상기 절연층이 남는 형태로 스토리지 노드 형성 영역을 정의하는 단계; 및

   전면에 스토리지 노드 형성용 물질층을 형성하고 셀간 분리 공정을 진행하여 내부와 외부의 이중 실린더 구조를 갖는 스토리지 노드를 형성하는 단계

   를 포함하는 반도체 소자의 커패시터 형성 방법.
4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.

   제 3 항에 있어서,

   하부로 가해지는 데미지를 방지하는 버퍼층을 형성한 후에 에치백 공정으로 셀간 분리 공정을 진행하는 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.
5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.

   제 3 항에 있어서,

   지지층 역할 및 슬러리가 하부로 흘러 들어가는 것을 막는 버퍼층을 형성한 후에 CMP 공정으로 셀간 분리 공정을 진행하는 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.

Images