TWI793824B

TWI793824B - 記憶體單元、記憶體陣列及記憶體單元的主動區域的製備方法

Info

Publication number: TWI793824B
Application number: TW110139628A
Authority: TW
Inventors: 林原園
Original assignee: 南亞科技股份有限公司
Priority date: 2021-06-15
Filing date: 2021-10-26
Publication date: 2023-02-21
Also published as: TW202301572A; US11610899B2; CN115483190A; US20220399348A1

Abstract

本揭露提供一種記憶體單元、記憶體陣列、及記憶體單元的製備方法。該記憶體單元包括一主動區域、一隔離結構、以及一接觸增強層。該主動區域為一半導體基板的一表面部分。該主動區域的一頂表面具有一傾斜部分，其在該主動區域的一周圍區域內朝向該主動區域的一邊緣下降。該隔離結構形成於側向圍繞該主動區域的該半導體基板的一溝槽中。該接觸增強層覆蓋該主動區域的該邊緣並且與該隔離結構側向接觸。該接觸增強層覆蓋該主動區域的該頂表面的該傾斜部分，且該接觸增強層包括一半導體材料。

Description

記憶體單元、記憶體陣列及記憶體單元的主動區域的製備方法

本申請案主張2021年6月15日申請之美國正式申請案第17/347,924號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。

本揭露係關於一種記憶體陣列及記憶體陣列中的主動區域的製備方法。特別是關於一種動態隨機存取記憶體（dynamic random access memory; DRAM）陣列及DRAM陣列的主動區域的製備方法。

近幾十年來，隨著電子產品持續改進，對於儲存能力的需求已經增加。為了增加記憶體元件（例如，DRAM元件）的儲存能力，在記憶體元件中設置了更多的記憶體單元，而且記憶體元件中的每一個記憶體單元的尺寸變得更小。記憶體單元分別製造於主動區域上，主動區域為半導體基板的一部分。主動區域的縮放是用來縮小每一個記憶體單元的尺寸的替代方法。

每一個DRAM單元可以包括設置於主動區域之上並且透過電容接觸連接到主動區域的一儲存電容。主動區域的縮小可導致電容接觸和主動區域之間的接觸面積縮小，並可增加電容接觸的接觸電阻。特別地，在形成用於定義主動區域的隔離結構的期間，當主動區域遭受侵蝕時，接觸區域的這種縮小特別顯著。因此，在不增加每一個主動區域的尺寸的情況下保持電容接觸的接觸電阻低的方法在本技術領域中是重要的。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不形成本揭露之先前技術，且上文之「先前技術」之任何說明均不應做為本案之任一部分。

本揭露的一方面提供一種記憶體單元。該記憶體單元包括：一主動區域，作為一半導體基板的一表面部分，其中該主動區域的一頂表面具有一傾斜部分，其在該主動區域的一周圍區域內朝向該主動區域的一邊緣下降；一隔離結構，形成於側向圍繞該主動區域的該半導體基板的一溝槽中；以及一接觸增強層，覆蓋該主動區域的該邊緣並且與該隔離結構側向接觸，其中該接觸增強層覆蓋該主動區域的該頂表面的該傾斜部分，且該接觸增強層包括一半導體材料。

在一些實施例中，該接觸增強層延伸到該溝槽的一側壁的一較高部分。

在一些實施例中，該接觸增強層的一最頂端與被該主動區域的該頂表面的該傾斜部分圍繞的該主動區域的該頂表面的一平坦部分實質上共平面。

在一些實施例中，該半導體基板和該接觸增強層都包括矽。

在一些實施例中，該隔離結構包括：一襯層，沿著該溝槽的該側壁的一底表面和一較低部分延伸；一低絕緣結構，填充於由該襯層所定義的一凹槽中；以及一高絕緣結構，設置於該低絕緣結構和該襯層上。

在一些實施例中，該襯層從該接觸增強層下方與該接觸增強層接觸。

在一些實施例中，該接觸增強層與該高絕緣結構側向接觸。

在一些實施例中，該低絕緣結構的一頂表面與該襯層的複數個最頂端實質上共平面。

在一些實施例中，該記憶體單元更包括一字元線，與該主動區域相交；一位元線（圖1B，BL），位於該主動區域之上，且透過一位元線接觸與該主動區域連接；以及一儲存電容（圖1A，SC），設置於該主動區域之上，且透過一電容接觸與該主動區域連接。

在一些實施例中，該電容接觸與該主動區域和該接觸增強層重疊且電性連接。

本揭露的另一方面提供一種記憶體陣列。該記憶體陣列包括：複數個主動區域，作為一半導體基板的複數個表面部分，其中每一個主動區域的一頂表面具有一平面部分和一傾斜部分，該傾斜部分從該平面部分在每一個主動區域的一周圍區域內往每一個主動區域的一邊緣下降，將該記憶體陣列的一圖案密集區域中的該些主動區域的一第一群組側向分離的一間距小於將該記憶體陣列的一圖案疏鬆區域中的該些主動區域的一第二群組側向分離的一間距；一隔離結構，形成於延伸於該些主動區域之間的該半導體基板的一溝槽中；以及複數個接觸增強層，覆蓋該第一群組中的該些主動區域的該些邊緣，且與該隔離結構側向接觸，其中該些接觸增強層和該第一群組中的該些主動區域的該些頂表面的該些平坦部分定義該第一群組中的該些主動區域的複數個接觸區域。

在一些實施例中，該些接觸增強層包括一半導體材料。

在一些實施例中，該第二群組中的該些主動區域的該些邊緣與該隔離結構直接接觸。

本揭露的又一方面提供一種記憶體陣列的製備方法。該方法包括：形成一溝槽於一半導體基板的一頂表面上，其中該記憶體單元的一主動區域被定義在被該溝槽側向圍繞的該半導體基板的一區域中；進行一氧化製程以形成一氧化層，沿著該溝槽的一底表面和一側壁延伸，其中該主動區域的一頂邊緣處的一氧化深度大於該溝槽的該側壁和該底表面處的一氧化深度；移除覆蓋該主動區域的該頂邊緣的該氧化層的一較高部分；形成一磊晶層以覆蓋該主動區域的該頂邊緣；以及以絕緣材料填充該溝槽。

在一些實施例中，該磊晶層選擇性地形成於該主動區域的該頂邊緣上。

在一些實施例中，該記憶體單元的製備方法更包括：在進行該氧化製程之後及在移除該氧化層的該較高部分之前，以一額外絕緣材料填充該溝槽。

在一些實施例中，在該氧化層的該較高部分的移除期間，將該額外絕緣材料的一較高部分移除，且該額外絕緣材料的剩餘部分形成一低絕緣結構於該溝槽的一較低部分。

在一些實施例中，在形成該磊晶層之後，將該絕緣材料填充於該溝槽的一較高部分。

在一些實施例中，該絕緣材料被填充至該半導體基板的該頂表面上方的一高度。

在一些實施例中，該記憶體單元的製備方法更包括：移除位於該半導體基板的該頂表面上方的部分該絕緣材料和位於該半導體基板的該頂表面上方的部分該磊晶層，其中該絕緣材料的剩餘部分形成一高絕緣結構於該溝槽中，且該磊晶層的該剩餘部分形成一接觸增強層，其覆蓋該主動區域的該頂邊緣。

根據本揭露，記憶體陣列中的記憶體單元的主動區域可能在製造過程中被侵蝕（encroached），並且形成有倒角或圓角的頂邊緣。因此，主動區域的頂表面可以在主動區域的周圍區域內朝向這些邊緣下降。因此，主動區域的下降周圍區域可被填充於主動區域之間延伸的溝槽中的隔離結構所覆蓋，從而無法與設置於主動區域上的電子元件建立電性接觸。透過接觸增強層覆蓋主動區域的倒角或圓角的頂邊緣，由主動區域的下降周圍區域引起的表面凹陷可以被接觸增強層填充。由於接觸增強層可包括一半導體材料，因此接觸增強層可被視為主動區域的額外部分。主動區域的這些額外部分可助於主動區域與設置於其上的電子元件之間的電性接觸，從而可補償由於製造過程中的侵蝕而導致的接觸區域損失。因此，可以改善主動區域與設置於其上的電子元件之間的電性接觸。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。形成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可做為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

以下揭示提供許多不同的實施例或是例子來實行本揭露實施例之不同部件。以下描述具體的元件及其排列的例子以簡化本揭露實施例。當然這些僅是例子且不該以此定義本揭露實施例的範圍。例如，在描述中提及第一個部件形成於第二個部件“之上”或“上”時，其可能包括第一個部件與第二個部件直接接觸的實施例，也可能包括兩者之間有其他部件形成而沒有直接接觸的實施例。此外，本揭露可能在不同實施例中重複參照符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以定義所討論的不同實施例及/或結構之間的關係。

此外，此處用到與空間相關的用詞，例如：“在…下方”、“下方”、“較低的”、“之上”、“較高的”、及其類似的用詞係為了便於描述圖式中所示的一個元件或部件與另一個元件或部件之間的關係。這些空間關係詞係用以涵蓋圖式所描繪的方位之外的使用中或操作中的元件之不同方位。裝置可能被轉向不同方位（旋轉90度或其他方位），則其中使用的空間相關形容詞也可相同地照著解釋。

圖1A是根據本揭露的一些實施例顯示在一記憶體陣列中的一記憶體單元10的電路圖。

參照圖1A，在一些實施例中，記憶體陣列是DRAM陣列。在這些實施例中，記憶體陣列中的每一個記憶體單元10可以包括電晶體AT和耦合至電晶體AT的儲存電容SC。電晶體AT用作記憶體單元10的存取電晶體，而儲存電容SC被配置以儲存電荷。在寫入操作期間，電晶體AT透過判定字元線WL耦合至電晶體AT的閘極端子而被導通，而且施加在耦合至電晶體AT的源/汲極端子的位元線BL上的電壓可以轉移到耦合至電晶體AT的另一個源/汲極端子的儲存電容SC。因此，儲存電容SC可以被充電或放電，並且邏輯狀態“1”或邏輯狀態“0”可以被儲存在儲存電容SC中。在讀取操作期間，電晶體AT同樣也被導通，並且儲存電容SC中所儲存的電荷可以上拉（pull up）或下拉（pull down）預充電的位元線BL。透過比較位元線BL上的電壓和參考電壓，可以感測儲存電容SC中所儲存的電荷，並且可以確定記憶體單元10的邏輯狀態。

圖1B是根據本揭露的一些實施例示意性地顯示該記憶體陣列中的兩個記憶體單元10的平面圖。

參照圖1B，可以形成兩個記憶體單元10於被隔離結構104側向圍繞的主動區域AA上（將參照圖2A和圖2B進一步描述）。主動區域AA與兩條字元線WL相交。字元線WL用作這些記憶體單元10中電晶體AT的閘極端子。每一條字元線WL相對側的部分主動區域AA用作這些記憶體單元10的源/汲極端子。字元線WL之間的主動區域AA的這些部分之一可用作電晶體AT的一共同源/汲極端子。共同源/汲極端子可以耦合至延伸於主動區域AA上方的共享位元線BL，而且這樣的共同源/汲極端子可以透過位元線接觸BC耦合至位元線BL。用作源/汲極端子的主動區域AA的這些部分中的其他部分可以各自透過電容接觸CC耦合至儲存電容SC（未顯示於圖1B中）。

字元線WL可以與位元線BL相交。此外，主動區域AA與字元線WL相交，並且可以與位元線BL對齊或相交。例如，字元線WL可以垂直於位元線BL，並且主動區域AA可以與位元線BL對齊。然而，本技術領域具有通常知識者可以修改字元線WL、位元線BL和主動區域AA的延伸方向，本揭露不限於此。

圖2A是根據本揭露的一些實施例顯示該記憶體陣列的一部份中的主動區域AA的平面示意圖。圖2B是沿著圖2A中的線A-A’所繪製的剖面示意圖。

參照圖2A和圖2B，主動區域AA是半導體基板100的表面部分（如圖2B所示）。半導體基板100可以是一半導體晶圓或一絕緣體上半導體（semiconductor-on-insulator）晶圓，例如一矽晶圓或一絕緣體上矽晶圓。主動區域AA與彼此側向隔離，並且可以連接至連續跨越主動區域AA下方的半導體基板100的底部分（如圖2B所示）。在一些實施例中，主動區域AA排列成多行，並且每一個主動區域AA可具有沿著行（row）的方向延伸的主軸。例如，行的方向可為方向X，而且相鄰行的主動區域AA可沿著垂直於方向X的方向Y間隔開。然而，行的方向也可替代地為與方向X和方向Y相交的另一方向，並且為沿著主動區域AA的相鄰行間隔開的方向。此外，這些行可以交替地沿著行的方向與其他行偏置。例如，如圖2A所示，主動區域AA的偶數行可以從主動區域AA的奇數行側向地偏置。或者，主動區域AA的這些行可以與彼此對齊。

此外，接觸增強層102可以分別覆蓋主動區域AA的周圍區域。如圖2B所示，每一個主動區域AA可以具有倒角或圓角的頂邊緣TE，並且每一個主動區域AA的頂表面可以在周圍區域處具有一傾斜部分。每一個主動區域AA的傾斜部分朝外下降，並且可以低於每一個主動區域AA的一平面部分PP，傾斜部分可以作為一接觸面，用於與電容接觸CC和位元線接觸BC建立電性接觸，如圖1B所述。接觸增強層102共形地覆蓋主動區域AA的頂邊緣TE，因此主動區域AA的頂表面的傾斜部分被接觸增強層102覆蓋。在一些實施例中，接觸增強層102的最頂端與主動區域AA的平面部分PP實質上共平面。接觸增強層102包括與半導體基板100中的半導體材料相同或不同的半導體材料，並且可視為是主動區域AA的額外部分。由於主動區域AA的這些額外部分（亦即，接觸增強層102）覆蓋主動區域AA的頂表面的傾斜部分，因此每一個主動區域AA的較大部分（包括周圍區域）可用於建立與其他電子元件（像是參照圖2A所述的電容接觸CC）的電性接觸。換句話說，接觸增強層102能夠補償主動區域AA因為倒角或圓角的頂邊緣TE所導致的接觸面積損失。

在一些實施例中，主動區域AA的頂表面在主動區域AA的轉角處具有較大的傾斜部分。在這些實施例中，如圖2A所示，每一個接觸增強層102可以在此主動區域AA的轉角處覆蓋更多此主動區域AA的頂表面。因此，接觸增強層102在主動區域AA的轉角處補償更多的接觸損失。

參照圖1B和圖2B，電容接觸CC與主動區域AA的平面部分PP重疊，並且可以進一步與覆蓋主動區域AA的頂表面的傾斜部分的接觸增強層102重疊。因此，電容接觸CC可以與主動區域AA本身建立電性接觸，並且與作為主動區域AA的額外部分的接觸增強層102建立電性接觸。與只透過主動區域AA的平面部分PP而電性連接到電容接觸CC相比，具有額外部分（亦即，接觸增強層102）的主動區域AA可以透過更大的接觸面積和更低的接觸電阻電性連接到電容接觸CC。如參照圖1B所述的，電容接觸CC可以電性連接到設置於電容接觸CC上方的儲存電容。

在一些實施例中，半導體基板100和接觸增強層102都包括矽，但是半導體基板100被提供作為一塊狀材料，而接觸增強層102被形成為一材料層。然而，如上所述，半導體基板100和接觸增強層102可以包括不同的半導體材料。本揭露不限於此半導體基板100和接觸增強層102的材料。

參照圖2A和圖2B，隔離結構104填充於延伸於主動區域AA之間的溝槽TR中。在圖2B所示，溝槽TR的側壁的一頂部分和主動區域AA之一的頂表面定義了此主動區域AA的頂邊緣TE，其被接觸增強層102之一所覆蓋。在一些實施例中，隔離結構104包括共形地覆蓋溝槽TR的底部分的一襯層106。在這些實施例中，襯層106可以從接觸增強層102下方與接觸增強層102接觸，並且溝槽TR的側壁被襯層106和接觸增強層102所覆蓋。襯層106包括一絕緣材料，例如氧化矽。

此外，隔離結構104可以包括一低絕緣結構108和一高絕緣結構110。低絕緣結構108填充於溝槽TR的較低部分中。在隔離結構104包括襯層106的那些實施例中，低絕緣結構108可以填充至與襯層106的最頂端實質上齊平的一高度，襯層106的最頂端可以與接觸增強層102的最底端接觸。另一方面，高絕緣結構110填充於溝槽TR的較高部分，並且可以與接觸增強層102側向接觸。在一些實施例中，高絕緣結構110從低絕緣結構108的頂表面延伸到與接觸增強層102的最頂端實質上對齊的一高度。在替代實施例中，高絕緣結構110的頂表面可以低於或高於接觸增強層102的最頂端。較低和高絕緣結構108、110可以分別包括絕緣材料。在一些實施例中，較低和高絕緣結構108、110均包括氧化矽。然而，在替代實施例中，較低和高絕緣結構108、110包括不同的絕緣材料。本揭露不限於此較低和高絕緣結構108、110的材料。

如果省略接觸增強層102，則高絕緣結構110可以進一步覆蓋主動區域AA的頂邊緣TE。因此，每一個主動區域AA的頂表面的傾斜部分可被絕緣材料覆蓋，並且可對於與設置於其上的電子元件（例如，電容接觸CC）的電性接觸的建立不具有貢獻。作為這種接觸面積損失的結果，每一個主動區域AA和這些電子元件（例如，電容接觸CC）之間的接觸電阻可能升高。換句話說，透過設置接觸增強層102，可以解決接觸電阻升高的問題。

此外，雖然未顯示於圖2B中，如參照圖1B所述的字元線WL可以內埋於半導體基板100中，並且與主動區域AA之一相交。另外，參照圖1B所述的位元線接觸BC可以立在主動區域AA之一的平面部分PP上，並且可以電性連接到位於位元線接觸BC之上的位元線BL。在一些實施例中，位元線BL在電性連接到電容接觸CC的儲存電容（未顯示）下方延伸。然而，本揭露不限於此位元線BL和儲存電容的配置。

圖3是根據本揭露的一些實施例顯示形成如圖2A和圖2B中所示結構的製程流程圖。圖4A到圖4J顯示在如圖3所示製程期間各個階段的中間結構的平面示意圖。圖5A到圖5J分別為沿著圖4A到圖4J中的線A-A’所繪製的剖面示意圖。

主動區域AA由隔離結構104定義，因此定義主動區域AA的製程也包括隔離結構104的形成。

參照圖3、圖4A和圖5A，進行步驟S11，依序形成一襯墊層200、一第一罩幕層202和一第二罩幕層204於半導體基板100上。半導體基板100的頂表面可以完全地被襯墊層200、第一罩幕層202和第二罩幕層204覆蓋。第一罩幕層202相對於襯墊層200和半導體基板100可以具有足夠的蝕刻選擇性。例如，第一罩幕層202可以包括氮化矽，而襯墊層200和半導體基板100可以分別包括氧化矽和矽。此外，第二罩幕層204相對於第一罩幕層202、襯墊層200和半導體基板100可以具有足夠的蝕刻選擇性。在一些實施例中，第二罩幕層204是包括光敏材料的光阻層。在替代實施例中，第二罩幕層204是包括非光敏材料的硬罩幕層。例如，襯墊層200的製作技術可以包括一熱氧化製程，而第一罩幕層202的製作技術可以包括像是化學氣相沉積（chemical vapor deposition; CVD）製程的一沉積製程。在第二罩幕層204為一光阻層的這些實施例中，第二罩幕層204的製作技術可以包括一塗佈製程。另一方面，在第二罩幕層204為一硬罩幕層的那些實施例中，第二罩幕層204的製作技術可以包括像是CVD製程的一沉積製程。

參照圖3、圖4B和圖5B，進行步驟S13，圖案化第二罩幕層204以形成複數個離散的（discrete）罩幕圖案206。罩幕圖案206彼此側向分離，並被配置以定義將在以下步驟中所形成的主動區域AA的邊界。溝槽TR1隨著罩幕圖案206的形成而形成，並且在罩幕圖案206之間延伸。第一罩幕層202與溝槽TR1重疊的部分被暴露出來。在第二罩幕層204為一光阻層的那些實施例中，可以透過一微影製程（例如，包括曝光步驟和顯影步驟）圖案化第二罩幕層204以形成罩幕圖案206。或者，在第二罩幕層204為一硬罩幕層的那些實施例中，圖案化第二罩幕層204以形成罩幕圖案206的方法可以包括微影製程（例如，包括光阻塗覆步驟、曝光步驟和顯影步驟）和蝕刻製程（例如，非等向性蝕刻製程）。在蝕刻製程期間，第一罩幕層202可以用作蝕刻停止層。

參照圖3、圖4C和圖5C，進行步驟S15，形成穿過第一罩幕層202和襯墊層200並延伸到半導體基板100中的一溝槽TR2。移除第一罩幕層202、襯墊層200和半導體基板100與定義於罩幕圖案206之間的溝槽TR1重疊的部分以形成溝槽TR2，使得溝槽TR2從溝槽TR1的底端向下延伸。隨著第一罩幕層202和襯墊層200這些部分的移除，可以分別圖案化第一罩幕層202和襯墊層200以形成與罩幕圖案206重疊的離散圖案。將剩餘的第一罩幕層202的離散圖案稱為罩幕圖案208，並將剩餘的襯墊層200的離散圖案稱為襯墊圖案210。在一些實施例中，溝槽TR2的製作技術包括蝕刻製程，例如非等向性蝕刻製程。在此蝕刻製程期間，罩幕圖案206可以用作陰影罩幕。

參照圖3、圖4D和圖5D，進行步驟S17，移除罩幕圖案206。透過移除罩幕圖案206，可以暴露出罩幕圖案208的頂表面。在罩幕圖案206包括一光阻材料的那些實施例中，可以透過剝離製程移除罩幕圖案206。在罩幕圖案206為硬罩幕的替代實施例中，可以透過蝕刻製程移除罩幕圖案206，例如等向蝕刻製程。罩幕圖案208、襯墊圖案210和半導體基板100相對於罩幕圖案206可以具有足夠的蝕刻選擇性，並且在這樣的蝕刻製程期間可以幾乎不被蝕刻。

參照圖3、圖4E和圖5E，進行步驟S19，進行氧化製程。在氧化製程期間，半導體基板100從暴露於溝槽TR2中的表面被氧化，而且半導體基板100被氧化的部分變成氧化層212。氧化層212沿著溝槽TR2的側壁和底表面延伸。半導體基板100被溝槽TR2側向隔開但未被氧化的部分稱為主動區域AA，且主動區域AA的側壁被氧化層212覆蓋。如圖5E所示，主動區域AA的頂邊緣TE附近的氧化深度（亦即，氧化層212的厚度）大於主動區域AA的側壁處的氧化深度。在這些實施例中，主動區域AA被氧化製程侵蝕，並形成有圓角或倒角的頂邊緣TE。圖4E中所示的虛線表示主動區域AA的未被氧化部分的邊界。如圖4E和圖5E所示，主動區域AA這些部分的邊界從罩幕圖案208和襯墊圖案210的邊界側向地凹陷，這可能導致如上所述的接觸面積損失。在一些實施例中，側向凹陷在主動區域AA的轉角處最為顯著。在罩幕圖案208和襯墊圖案210為矩形的實施例中，主動區域AA不受氧化影響的部分可以形成為橢圓形。

參照圖3、圖4F和圖5F，進行步驟S21，將絕緣結構214填充於溝槽TR2中。可以在接下來的步驟中將絕緣結構214進一步薄化，以形成參照圖2B所述的低絕緣結構108。由於氧化層212沿著溝槽TR2的底表面和側壁延伸，所以半導體基板100可以透過氧化層212與絕緣結構214分離。在一些實施例中，絕緣結構214填滿溝槽TR2。在這些實施例中，除了定義溝槽TR2的底表面和側壁的氧化層212的表面之外，罩幕圖案208和襯墊圖案210的側壁也與絕緣結構214側向接觸。此外，絕緣結構214的頂表面可以與罩幕圖案208的頂表面實質上共平面。絕緣結構214的製作技術可以包括透過像是CVD製程的一沉積製程提供絕緣材料於如圖4E和圖5E所示的結構上。隨後，可以透過平坦化製程移除罩幕圖案208的頂表面上方的部分絕緣材料，而溝槽TR2中的絕緣材料的剩餘部分則形成絕緣結構214。舉例而言，平坦化製程可以包括拋光製程、蝕刻製程、或前述之組合。

請參照圖3、圖4G和圖5G，進行步驟S23，部分移除絕緣結構214、氧化層212和襯墊圖案210。將絕緣結構214的頂部分移除，從而薄化絕緣結構214，以形成參照圖2B所述的低絕緣結構108。隨著絕緣結構214的頂部分的移除，覆蓋主動區域AA的頂邊緣TE的部分氧化層212也被移除，而氧化層212的剩餘部分則形成參照圖2B所述的襯層106。此外，在部分移除絕緣結構214和氧化層212的期間，襯墊圖案210可以從溝槽TR2的側壁側向凹陷。透過側向凹陷襯墊圖案210，可以於現階段曝露出主動區域AA的頂邊緣TE。在一些實施例中，部分移除絕緣結構214、氧化層212和襯墊圖案210的方法包括等向性蝕刻製程。半導體基板100和罩幕圖案208相對於絕緣結構214和氧化層212可以具有足夠的蝕刻選擇性，因此在這種等向性蝕刻製程期間，可以幾乎不蝕刻半導體基板100和罩幕圖案208。此外，低絕緣結構108的厚度和襯層106的高度可以由等向性蝕刻的製程時間決定。

參照圖3、圖4H和圖5H，進行步驟S25，形成複數個磊晶層216。可以隨後處理磊晶層216以形成如參照圖2A和圖2B所述的接觸增強層102。選擇性地形成磊晶層216於主動區域AA的暴露頂邊緣TE上，因此可以不沿著低絕緣結構108、襯墊圖案210和罩幕圖案208的暴露表面延伸。此外，磊晶層216可以共形地覆蓋主動區域AA的頂邊緣TE。在一些實施例中，磊晶層216的最頂端略高於半導體基板100的最頂表面（亦即，主動區域AA的平面部分PP）。在這些實施例中，可以將半導體基板100的最頂表面上方的部分磊晶層216移除，如將進一步參照圖5J和圖2B所述的。透過磊晶製程形成磊晶層216。在磊晶製程期間，磊晶層216可以從半導體基板100的暴露表面（亦即，主動區域AA的頂邊緣TE）選擇性地生長，而且磊晶製程可以稱為選擇性磊晶製程。

參照圖3、圖4I和圖5I，進行步驟S27，形成一絕緣結構218。可以在接下來的步驟中對絕緣結構218進一步塑形，以形成參照圖2B所述的高絕緣結構110。隨著絕緣結構218的形成，溝槽TR2也於現階段被填滿。絕緣結構218可以覆蓋低絕緣結構108的頂表面，並且可以與磊晶層216側向接觸。此外，可以透過絕緣結構218填充定義於主動區域AA的周圍區域和罩幕圖案208之間的空間。因此，絕緣結構218可以覆蓋延伸到這些空間中的部分磊晶層216，並且襯墊圖案210可以與絕緣結構218側向接觸。此外，絕緣結構218的這些延伸部分可以從下方與罩幕圖案208接觸。在一些實施例中，絕緣結構218的頂表面與罩幕圖案208的頂表面實質上共平面。絕緣結構218的製作技術可以包括透過像是CVD製程的一沉積製程提供一絕緣材料於如圖4H和圖5H所示的結構上。隨後，透過平坦化製程移除罩幕圖案208的頂表面上方的部分絕緣材料。例如，平坦化製程可以包括拋光製程、蝕刻製程、或前述之組合。

參照圖3、圖4J和圖5J，進行步驟S29，移除罩幕圖案208。透過移除罩幕圖案208，可以於現階段暴露出襯墊圖案210和曾經被罩幕圖案208覆蓋的部分絕緣結構218。在一些實施例中，在當前步驟中，磊晶層216保持內埋於絕緣結構218中。此外，絕緣結構218曾經與罩幕圖案208側向接觸的部分於現階段可以呈現為突出結構。移除罩幕圖案208的方法可以包括等向性蝕刻製程。襯墊圖案210相對於罩幕圖案208可以具有足夠的蝕刻選擇性，因此在這種等向性蝕刻製程期間可以幾乎不被移除。

參照圖3、圖2A和圖2B，進行步驟S31，移除襯墊圖案210。透過移除襯墊圖案210，可以暴露出主動區域AA的平坦部分PP以進行進一步的處理。隨著襯墊圖案210的移除，而移除主動區域AA的平面部分PP上方的部分絕緣結構218。因此，絕緣結構218被塑形以形成高絕緣結構110。類似地，也可以移除主動區域AA的平面部分PP上方的部分磊晶層216，並將磊晶層216塑形以形成接觸增強層102。在一些實施例中，移除襯墊圖案210和塑形絕緣結構218及磊晶層216的方法包括平坦化製程。例如，平坦化製程可以包括拋光製程、蝕刻製程、或前述之組合。

至此，主動區域AA隨著隔離結構104和接觸增強層102的形成而被定義。隨後，可以進一步處理現階段的結構以形成如參照圖1B所述的複數個記憶體單元10。

在一些實施例中，參照圖2A和圖2B所述的結構位於記憶體陣列的圖案密集區域中。記憶體陣列可以進一步具有圖案疏鬆區域。圖案疏鬆區域中的主動區域AA之間的間距可以大於圖案密集區域中的主動區域AA之間的間距。此外，在圖案疏鬆區域中可以不存在接觸增強層102。

圖6A是根據本揭露的一些實施例顯示一記憶體陣列的一圖案疏鬆區域中的主動區域AA的平面示意圖。圖6B是沿著圖6A中的線B-B’所繪製的剖面示意圖。

如圖6A和圖6B所示，在記憶體陣列的圖案疏鬆區域中，可以省略接觸增強層102，並且隔離結構104可以覆蓋主動區域AA的周圍區域。在一些實施例中，隔離結構104的高絕緣結構110設置於襯層106和隔離結構104的低絕緣結構108上，並且與主動區域AA的頂邊緣TE直接接觸。在這些實施例中，高絕緣結構110的側向延伸部分覆蓋主動區域AA的周圍區域。

圖3、圖4A到圖4J、圖5A到圖5J、圖2A和圖2B所述的製程可以用於圖案密集區域和圖案疏鬆區域兩者，除了在參照圖3、圖4H和圖5H所述的步驟S25期間，圖案疏鬆區域可能被遮蔽之外。在一些實施例中，在步驟S25期間，光阻圖案可以覆蓋圖案疏鬆區域，使得要被塑形為接觸增強層102的磊晶層216可以不從圖案疏鬆區域內的主動區域AA的暴露頂邊緣TE生長。在圖案密集區域內形成磊晶層216後，可以透過例如剝離製程或灰化製程來移除覆蓋圖案疏鬆區域的光阻圖案。另一方面，可以對圖案密集區域和圖案疏鬆區域兩者進行其他步驟。

如上所述，記憶體陣列中的記憶體單元的主動區域可能在製造過程中被侵蝕，並且形成有倒角或圓角的頂邊緣。其結果，主動區域的頂表面可能在主動區域的周圍區域內朝這些邊緣下降。因此，主動區域的下降周圍區域可被填充於主動區域之間延伸的溝槽中的隔離結構所覆蓋，從而無法與設置於主動區域上的電子元件建立電性接觸。透過接觸增強層覆蓋主動區域的倒角或圓角的頂邊緣，由主動區域的下降周圍區域引起的表面凹陷可以被接觸增強層所填充。由於接觸增強層可包括一半導體材料，因此接觸增強層可被視為主動區域的額外部分。主動區域的這些額外部分可助於主動區域與設置於其上的電子元件之間的電性接觸，從而可補償由於製造過程中的侵蝕而導致的接觸區域損失。因此，可以改善主動區域與設置於其上的電子元件之間的電性接觸。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，且以其他製程或前述之組合替代上述的許多製程。

再者，本申請案的範圍並不受限於說明書中該之製程、機械、製造、物質形成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文該之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質形成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質形成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

10:記憶體單元 100:半導體基板 102:接觸增強層 104:隔離結構 106:襯層 108:低絕緣結構 110:高絕緣結構 200:襯墊層 202:第一罩幕層 204:第二罩幕層 206:罩幕圖案 208:罩幕圖案 210:襯墊圖案 212:氧化層 214:絕緣結構 216:磊晶層 218:絕緣結構 AA:主動區域 AT:電晶體 BC:位元線接觸 BL:位元線 CC:電容接觸 PP:平面部分 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟 S21:步驟 S23:步驟 S25:步驟 S27:步驟 S29:步驟 S31:步驟 SC:儲存電容 TE:頂邊緣 TR:溝槽 TR1:溝槽 TR2:溝槽 WL: 字元線 X:方向 Y:方向

本揭露各方面可配合以下圖式及詳細說明閱讀以便了解。要強調的是，依照工業上的標準慣例，各個部件（feature）並未按照比例繪製。事實上，為了清楚之討論，可能任意的放大或縮小各個部件的尺寸。圖1A是根據本揭露的一些實施例顯示在一記憶體陣列中的一記憶體單元的電路圖。圖1B是根據本揭露的一些實施例示意性地顯示該記憶體陣列中的兩個記憶體單元的平面圖。圖2A是根據本揭露的一些實施例顯示該記憶體陣列的一部份中的主動區域的平面示意圖。圖2B是沿著圖2A中的線A-A’所繪製的剖面示意圖。圖3是根據本揭露的一些實施例顯示形成如圖2A和圖2B中所示結構的製程流程圖。圖4A到圖4J顯示在如圖3所示製程期間各個階段的中間結構的平面示意圖。圖5A到圖5J分別為沿著圖4A到圖4J中的線A-A’所繪製的剖面示意圖。圖6A是根據本揭露的一些實施例顯示一記憶體陣列的一圖案疏鬆區域中的主動區域的平面示意圖。圖6B是沿著圖6A中的線B-B’所繪製的剖面示意圖。

100:半導體基板 102:接觸增強層 104:隔離結構 106:襯層 108:低絕緣結構 110:高絕緣結構 AA:主動區域 PP:平面部分 TE:頂邊緣 TR:溝槽

Claims

一種記憶體單元，包括：一主動區域，作為一半導體基板的一表面部分，其中該主動區域的一頂表面具有一傾斜部分，其在該主動區域的一周圍區域內朝向該主動區域的一邊緣下降；一隔離結構，形成於側向圍繞該主動區域的該半導體基板的一溝槽中；以及一接觸增強層，覆蓋該主動區域的該邊緣並且與該隔離結構側向接觸，其中該接觸增強層覆蓋該主動區域的該頂表面的該傾斜部分，且該接觸增強層包括一半導體材料；其中該接觸增強層的一最頂端與被該主動區域的該頂表面的該傾斜部分圍繞的該主動區域的該頂表面的一平坦部分實質上共平面。
如請求項1所述之記憶體單元，其中該接觸增強層延伸到該溝槽的一側壁的一較高部分。
如請求項1所述之記憶體單元，其中該半導體基板和該接觸增強層都包括矽。
如請求項1所述之記憶體單元，其中該隔離結構包括：一襯層，沿著該溝槽的該側壁的一底表面和一較低部分延伸；一低絕緣結構，填充於由該襯層所定義的一凹槽中；以及一高絕緣結構，設置於該低絕緣結構和該襯層上。
如請求項4所述之記憶體單元，其中該襯層從該接觸增強層下方與該接觸增強層接觸。
如請求項4所述之記憶體單元，其中該接觸增強層與該高絕緣結構側向接觸。
如請求項4所述之記憶體單元，其中該低絕緣結構的一頂表面與該襯層的複數個最頂端實質上共平面。
如請求項1所述之記憶體單元，更包括：一字元線，與該主動區域相交；一位元線，位於該主動區域之上，且透過一位元線接觸與該主動區域連接；以及一儲存電容，設置於該主動區域之上，且透過一電容接觸與該主動區域連接。
如請求項8所述之記憶體單元，其中該電容接觸與該主動區域和該接觸增強層重疊且電性連接。
一種記憶體陣列，包括：複數個主動區域，作為一半導體基板的複數個表面部分，其中每一個主動區域的一頂表面具有一平面部分和一傾斜部分，該傾斜部分從該平面部分在每一個主動區域的一周圍區域內往每一個主動區域的一邊緣下降，將該記憶體陣列的一圖案密集區域中的該些主動區域的一第一群組側向分離的一間距小於將該記憶體陣列的一圖案疏鬆區域中的該些主動區域的一第二群組側向分離的一間距；一隔離結構，形成於延伸於該些主動區域之間的該半導體基板的一溝槽中；以及複數個接觸增強層，覆蓋該第一群組中的該些主動區域的該些邊緣，且與該隔離結構側向接觸，其中該些接觸增強層和該第一群組中的該些主動區域的該些頂表面的該些平坦部分定義該第一群組中的該些主動區域的複數個接觸區域。
如請求項10所述之記憶體陣列，其中該些接觸增強層包括一半導體材料。
如請求項10所述之記憶體陣列，其中該第二群組中的該些主動區域的該些邊緣與該隔離結構直接接觸。
一種記憶體單元的製備方法，包括：形成一溝槽於一半導體基板的一頂表面上，其中該記憶體單元的一主動區域被定義在被該溝槽側向圍繞的該半導體基板的一區域中；進行一氧化製程以形成一氧化層，沿著該溝槽的一底表面和一側壁延伸，其中該主動區域的一頂邊緣處的一氧化深度大於該溝槽的該側壁和該底表面處的一氧化深度；移除覆蓋該主動區域的該頂邊緣的該氧化層的一較高部分；形成一磊晶層以覆蓋該主動區域的該頂邊緣；以及以絕緣材料填充該溝槽。
如請求項13所述之記憶體單元的製備方法，其中該磊晶層選擇性地形成於該主動區域的該頂邊緣上。
如請求項13所述之記憶體單元的製備方法，更包括：在進行該氧化製程之後及在移除該氧化層的該較高部分之前，以一額外絕緣材料填充該溝槽。
如請求項15所述之記憶體單元的製備方法，其中在該氧化層的該較高部分的移除期間，將該額外絕緣材料的一較高部分移除，且該額外絕緣材料的剩餘部分形成一低絕緣結構於該溝槽的一較低部分。
如請求項16所述之記憶體單元的製備方法，其中在形成該磊晶層之後，將該絕緣材料填充於該溝槽的一較高部分。
如請求項17所述之記憶體單元的製備方法，其中該絕緣材料被填充至該半導體基板的該頂表面上方的一高度。
如請求項18所述之記憶體單元的製備方法，更包括：移除位於該半導體基板的該頂表面上方的部分該絕緣材料和位於該半導體基板的該頂表面上方的部分該磊晶層，其中該絕緣材料的剩餘部分形成一高絕緣結構於該溝槽中，且該磊晶層的該剩餘部分形成一接觸增強層，其覆蓋該主動區域的該頂邊緣。