DE10230715B4 - Verfahren zur Herstellung eines Vertikaltransistors - Google Patents
Verfahren zur Herstellung eines Vertikaltransistors Download PDFInfo
- Publication number
- DE10230715B4 DE10230715B4 DE10230715A DE10230715A DE10230715B4 DE 10230715 B4 DE10230715 B4 DE 10230715B4 DE 10230715 A DE10230715 A DE 10230715A DE 10230715 A DE10230715 A DE 10230715A DE 10230715 B4 DE10230715 B4 DE 10230715B4
- Authority
- DE
- Germany
- Prior art keywords
- trench
- gate oxide
- gate electrode
- sacrificial gate
- wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000011810 insulating material Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 46
- 238000005530 etching Methods 0.000 claims description 22
- 230000003647 oxidation Effects 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 claims description 15
- 230000015654 memory Effects 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 238000003631 wet chemical etching Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 14
- 230000000694 effects Effects 0.000 description 17
- 241000293849 Cordylanthus Species 0.000 description 13
- 230000008569 process Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
Verfahren
zur Herstellung eines Vertikaltransistors mit einer Gateelektrode
(28), einem Gateoxid (27), einem oberen (12) und unteren Source/Draingebiet (11)
umfassend die Schritte:
a) zumindest ein erster Graben (19) wird in einem Substrat erzeugt,
b) zumindest auf einer ersten Grabenwand (14a) wird ein Opfer-Gateoxid (16) erzeugt;
c) auf dem Opfer-Gateoxid (16) wird eine Opfer-Gateelektrode (17) erzeugt;
d) nach den Schritten b) und c) wird eine Isolationsstruktur (23) zur Isolation unterschiedlicher Vertikaltransistoren erzeugt, wobei als Isolationsstruktur (23) eine Grabenisolation verwendet wird, der Gestalt, dass zumindest ein zweiter Graben (20) zur Herstellung der Grabenisolation (23) erzeugt und mit isolierendem Material gefüllt wird, wobei eine erste Grabenisolationswand (22a) mit der ersten Grabenwand (14a) eine Kante (24) bildet;
e) die Opfer-Gateelektrode (17) wird aus dem Graben (19) entfernt;
f) das Opfer-Gateoxid (16) wird aus dem Graben (19) entfernt;
g) ein Gateoxid (27) wird zumindest an der Stelle des...
a) zumindest ein erster Graben (19) wird in einem Substrat erzeugt,
b) zumindest auf einer ersten Grabenwand (14a) wird ein Opfer-Gateoxid (16) erzeugt;
c) auf dem Opfer-Gateoxid (16) wird eine Opfer-Gateelektrode (17) erzeugt;
d) nach den Schritten b) und c) wird eine Isolationsstruktur (23) zur Isolation unterschiedlicher Vertikaltransistoren erzeugt, wobei als Isolationsstruktur (23) eine Grabenisolation verwendet wird, der Gestalt, dass zumindest ein zweiter Graben (20) zur Herstellung der Grabenisolation (23) erzeugt und mit isolierendem Material gefüllt wird, wobei eine erste Grabenisolationswand (22a) mit der ersten Grabenwand (14a) eine Kante (24) bildet;
e) die Opfer-Gateelektrode (17) wird aus dem Graben (19) entfernt;
f) das Opfer-Gateoxid (16) wird aus dem Graben (19) entfernt;
g) ein Gateoxid (27) wird zumindest an der Stelle des...
Description
- Die Erfindung liegt auf dem Gebiet der Halbleitertechnologie, insbesondere auf dem Gebiet der Technologie für Halbleiterspeicher, und betrifft ein Verfahren zur Herstellung eines Vertikaltransistors.
- Bei künftigen Generationen von Halbleiterprodukten wird mit Strukturbreiten F (ground rules) unter 100 nm gearbeitet. Unter einer Strukturbreite wird dabei die lithographisch minimal erreichbare Auflösung verstanden. Mit fortschreitender Verbesserung der verwendeten Lithographieverfahren lassen sich zunehmend kleinere Strukturbreiten erzielen, die jedoch immer höhere Anforderungen an den gesamten Herstellungsprozeß stellen.
- Die zunehmende Verkleinerung der Strukturbreiten läßt bei dynamischen Halbleiterspeichern (DRAM) einen Übergang von einem planaren Auswahltransistor zu einem vertikalen Auswahltransistor, der möglicherweise in den oberen Teil des Grabenkondensators integriert ist, erwarten. Bei einem Vertikaltransistor verläuft im Gegensatz zu einem lateralen Transistor der Transistorkanal in vertikaler Richtung in Bezug auf die Hauptebene des Halbleitersubstrats. Diese Änderung in der Anordnung von Speicherkondensator und Auswahltransistor ist zum einen bedingt durch die physikalischen Grenzen, die für planare Transistoren mit Kanallängen unter 100 nm auftreten. Derart kleine Kanallängen bergen z. B. die Gefahr erhöhter Leckströme. Außerdem begrenzt der kleine Querschnitt des Kanals die Höhe des maximal fließenden Stromes. Andererseits ist der Wechsel auf ein vertikales Zellkonzept von dem Wunsch getragen, möglichst kompakte, d. h. in ihrer lateralen Ausdehnung kleine Speicherzellen zu erzielen.
- Ein weiteres Problem, das den Wechsel auf vertikale Zellkonzepte wünschenswert erscheinen läßt, ist in der Ausbildung des Anschlusses (buried strap) der inneren Elektrode des Grabenkondensators an den Auswahltransistor zu suchen, da dieser Anschluß aufgrund der Ausdiffusion von Dotierstoffen eine gewisse Ausdehnung aufweist und dadurch die Gefahr eines Übersprechens zwischen benachbarten Speicherzellen in sich birgt. Speicherzellen mit einem Vertikaltransistor haben darüber hinaus den grundsätzlichen Vorteil, daß bei Ihnen die Kanallänge des Auswahltransistor unabhängig von der verwendeten Strukturbreite F eingestellt werden kann.
- Verfahren zum Herstellen eines Vertikaltransistors in einem Graben sind zum Beispiel in der
US 6,093,614 und derUS 5,365,097 beschrieben. In beiden Verfahren wird an einer Seitenwand des Kondensatorgrabens eine epitaktische Halbleiterschicht zur Bildung des vertikal verlaufenden Kanalgebiets abgeschieden. Durch Ausdiffusion von Dotierstoffen aus dem mit dotierten Polysilizium gefüllten Graben entsteht in der epitaktischen Halbleiterschicht ein Drain-Gebiet. Ein weiteres Verfahren zur Herstellung eines Vertikaltransistors ist in derUS 6,184,151 gezeigt. - Ein Problem bei der Konstruktion von Vertikaltransistoren ist die Verwirklichung von Transistoren mit einer zufriedenstellenden Strom-Spannungs-Charakteristik, insbesondere im Bereich der Transistorschwelle. Wünschenswert sind Transistoren, die einen möglichst geringen, so genannten "OFF-Strom" aufweisen. D.h., wenn Sperr-Spannung an dem Gate des Transistors anliegt, sollte dieser möglichst völlig geschlossen sein und möglichst keine Leckströme aufweisen, die beispielsweise zu einer schleichenden Entladung des an den Transistor angeschlossenen Speicherkondensators führen könnten. Bei Speicherzellen sollte die Entladungszeit im geschlossenen Zustand des Kondensators möglichst lange sein, damit ein häufiges Wiederaufladen der Speicherkondensatoren (refreshing) vermieden werden kann. Darüber hinaus sind Transistoren wünschens wert, die einen möglichst grossen "ON-Strom" aufweisen, damit der Speicherkondensator hinreichend schnell geladen und entladen werden kann.
- Weiterhin sollte der Transistor im Bereich der Transistorschwelle eine möglichst schnelle Abnahme der Stromstärke mit abnehmender Spannung am Gate aufweisen. Diese Strom-Spannungs-Charakteristik wird auch als "subthreshold-slope" bezeichnet. Wenn die Strom-Spannungkurve im Bereich des Schwellenwerts eine möglichst steile Steigung aufweist, bedeutet dies, dass der Spannungsbereich, der den geschlossenen Zustand des Transistors von dem geöffneten Zustand trennt, gering ist und somit der Transistor bereits durch eine geringe Veränderung der Gate-Spannung geöffnet oder geschlossen werden kann. Da in integrierten Schaltungen in der Regel eine Vielzahl von Transistoren durch eine gemeinsame Gatebahn angesteuert werden, ist es weiterhin wichtig, dass diese eine möglichst einheitliche Strom-Spannungs-Charakteristik aufweisen.
- Daher liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Vertikaltransistors anzugeben, der eine zufrieden stellende Strom-Spannungs-Charakteristik aufweist.
- Diese Aufgabe wird von dem Verfahren zur Herstellung eines Vertikaltransistors gemäß dem unabhängigen Patentanspruch 1 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den abhängigen Patentansprüchen, der Beschreibung und den beiliegenden Zeichnungen.
- Im Rahmen der vorliegenden Erfindung wurde festgestellt, dass bei der herkömmlichen Herstellung von Vertikaltransistoren am Gaterand in der Regel eine Verbreiterung des Gateoxids, häufig in Form eines sogenannten "Vogelschnabels", aus ausgebildet wird. Diese Verbreiterung ergibt sich beispielsweise als ein Nebeneffekt bei der Herstellung einer Grabenisolation in unmittelbarer Nähe zu dem Vertikaltransistor. Während der bei der Herstellung einer Grabenisolation üblicherweise durchgeführten thermischen Oxidation wird an der Grenzfläche zwischen Gate und Gateoxid das Gate ebenfalls teilweise oxidiert, wodurch sich das Gateoxid in diesem Bereich verbreitert, wobei die Verbreiterung mit zunehmenden Abstand vom Grabenrand abnimmt und sich somit eine einem Vogelschnabel ähnliche Struktur im Gateoxid bildet. Die Ausbildung des Vogelschnabels führt zu einer Abrundung der Kante des Gates, die durch Grabenrand, Gate und Gateoxid definiert wird.
- Solche Kantenabrundungen an dem Gate werden in herkömmlichen, horizontal ausgerichteten Transistoren oftmals als wünschenswert angesehen, da dadurch so genannte „Ecken-Effekte" („Corner-Effekt"), die durch eine Erhöhung der elektrischen Feldstärke im Bereich der Kante des Gates erzeugt werden und sich nachteilig auf die Eigenschaften eines Transistors auswirken können, vermieden werden. Die der vorliegenden Erfindung zu Grunde liegende Idee liegt in der Vermeidung einer entsprechenden Verbreiterung bzw. in der Herstellung (Bereitstellung) eines Vertikaltransistors mit Ecken-Effekten.
- Insbesondere wird die genannte Aufgabe gelöst durch das erfindungsgemäße Verfahren zur Herstellung eines Vertikaltransistors mit einem Gate, einem Gateoxid, einem oberen und unteren Source/Drain-Gebiet umfassend die Schritte:
- a) zumindest ein erster Graben wird in einem Substrat erzeugt,
- b) zumindest auf einer ersten Grabenwand wird ein Opfer-Gateoxid erzeugt;
- c) auf dem Opfer-Gateoxid wird eine Opfer-Gateelektrode erzeugt;
- d) nach den Schritten b) und c) wird eine Isolationsstruktur zur Isolation unterschiedlicher Vertikaltransistoren erzeugt, wobei als Isolationsstruktur eine Grabenisolation verwendet wird, der Gestalt, dass zumindest ein zweiter Graben zur Herstellung der Grabenisolation erzeugt und mit isolierendem Material gefüllt wird, wobei eine erste Grabenisolationswand mit der ersten Grabenwand eine Kante bildet;
- e) die Opfer-Gateelektrode wird aus dem Graben entfernt;
- f) das Opfer-Gateoxid wird aus dem Graben entfernt;
- g) ein Gateoxid wird zumindest an der Stelle des Opfergateoxids auf der Grabenwand erzeugt;
- h) auf dem Gateoxid wird eine Gateelektrode erzeugt; und
- i) die Source/Draingebiete werden erzeugt.
- Durch die Verwendung eines Opfer-Gateoxids und einer Opfer-Gateelektrode können negative Auswirkungen, welche die Erzeugung von Isolationsstrukturen zwischen den Vertikaltransistoren üblicherweise mit sich bringen, deutlich vermindert bzw. ganz vermieden werden. Insbesondere können Verbreiterungen des Gateoxids am Rande der Gateelektrode verhindert und der Rand der Gasteelektrode gezielt beeinflußt werden. Auf diese Weise lassen sich Vertikaltransistoren mit einer gezielt einstellbaren Strom-Spannungs-Charakteristik fertigen. Insbesondere können Vertikaltransistoren mit einem ausgeprägten Ecken-Effekt hergestellt werden.
- Im Rahmen der vorliegenden Erfindung ist es nicht notwendig, dass die Isolationstruktur vollständig erzeugt wird bevor die Opferstrukturen wieder entfernt werden. Es ist ausreichend, wenn wesentliche Schritte bzw. die Schritte, die üblicherweise Auswirkungen auf das Gateoxid bzw. die Gatelektrode haben, in der Herstellung der Isolationstruktur durchgeführt werden bevor die Opferstrukturen wieder entfernt werden. Dementsprechend wirken sich diese Herstellungsschritte nur auf die Opferstrukturen und nicht auf die endgültigen Strukturen aus, wodurch sich die Bauelementcharakteristik des Vertikaltransistors deutlich verbessern läßt.
- Weiterhin ist es nicht notwendig, dass alle Schritte des erfindungsgemäßen Verfahrens in der genannten Reihenfolge durchgeführt werden müssen. So können beispielsweise die Source/Drain-Gebiete zumindest teilweise bereits nach der Erzeugung des Graben gebildet werden. Das untere Source/Drain-Gebiet wird vorzugsweise vor der Abscheidung einer Isolationsschicht in dem Boden des ersten Grabens hergestellt. Sowohl das obere als auch das untere Source/Drain-Gebiet können mit herkömmlichen Dotierverfahren in dem Substrat erzeugt werden.
- Das Substrat, in dem der Vertikaltransistor strukturiert wird, besteht üblicherweise aus Silizium, das mit Bor, Phosphor oder Arsen dotiert sein kann. Zur Erzeugung des ersten Grabens können herkömmliche Ätzverfahren, mit denen Silizium geätzt werden kann, verwendet werden, insbesondere chemisch-physikalische Trockenätzverfahren. Die Form des Grundrisses des Grabens kann dabei beliebig gewählt werden.
- Um die Gateelektrode von dem unteren Source/Drain-Gebiet zu isolieren wird bevorzugt auf den Boden des Grabens eine erste Isolationsschicht abgeschieden. In einer besonders bevorzugten Variante des erfindungsgemäßen Verfahrens ist die Isolationsschicht eine Siliziumnitridschicht. Dies hat den Vorteil, dass diese Schicht bei der nachfolgenden Entfernung der Opfer-Gateelektrode und des Opfer-Gateoxids als Maske zum Schutz des unteren Source/Drain-Gebiets eingesetzt werden kann. Zur Erzeugung der Siliziumnitridschicht können herkömmliche Verfahren wie beispielsweise CVD-Verfahren oder thermische Oxidation in einer Ammoniak-haltigen Atmosphäre verwendet werden.
- Sowohl das Opfer-Gateoxid als auch das Gateoxid können mit herkömmlichen Methoden zur Erzeugung dünner Oxid-Schichten auf der Grabenwand erzeugt werden. In einer besonders bevorzugten Ausführungsform der vorliegenden Erfindung wird das Opfer-Gateoxid und/oder das Gateoxid mittels thermischer Oxidation zumindest auf der Grabenwand erzeugt. Bevorzugt ist weiterhin die Erzeugung des Gateoxids und/oder des Opfergateoxids durch Abscheidung, vorzugsweise konformer Abscheidung, einer Oxidschicht zumindest auf der Grabenwand.
- Als Material für die Erzeugung der Opfer-Gateelektrode und/oder der Gateelektrode kann jedes geeignete elektrisch leitfähige Material eingesetzt werden. Die Verwendung von Polysilizium als Gateelektroden-Material ist besonders bevorzugt. Zur Strukturierung der Opfer-Gateelektrode und/oder der Gateelektrode kann der erstenGraben vollständig oder nur teilweise mit dem Gateelektroden-Material gefüllt werden. In einer weiteren besonders bevorzugten Ausführungsformen des erfindungsgemäßen Verfahrens wird als Material für die Opfer-Gateelektrode und/oder die Gateelektrode Polysilizium verwendet. Beispielsweise kann die Gateelektrode durch eine konforme Abscheidung von Polysilizium in dem ersten Graben mit anschließender anisotroper Ätzung der abgeschiedenen Polysiliziumschicht erfolgen. Weiterhin kann die Gateelektrode aus verschiedenen Schichten von Materialien aufgebaut werden, beispielsweise aus einer Polysiliziumschicht, auf der eine Metallschicht, beispielsweise eine Wolframschicht, aufgebracht ist, die von dem Polysilizium durch eine Barriereschicht, beispielsweise eine Wolframnitridschicht, getrennt sein kann.
- Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird als Isolationsstruktur eine Grabenisolation verwendet. Dazu wird bevorzugt ein zweiter Graben erzeugt. Der zweite Graben, in dem die Grabenisolation hergestellt wird, kann unmittelbar angrenzend an einer Grabenwand des ersten Grabens oder in überlappender weise mit dem ersten Gra ben erzeugt werden. Zur Herstellung des zweiten Grabens können herkömmliche Lithografie- und Ätzverfahren eingesetzt werden. Zu Erzeugung des zweiten Grabens wird vorzugsweise auf dem Substrat eine Maske abgeschieden und strukturiert und anschließend mittels eines chemisch-physikalischen Trockenätzverfahren der zweite Graben geätzt.
- Anschließend wird die Grabenisolation hergestellt, wozu in einem ersten Schritt der Boden und die Wände des zweiten Grabens thermisch oxidiert werden. Im Zuge dieser thermischen Oxidation wird an der Grenzfläche zwischen erster Grabenwand und Opfer-Gateoxid ausgehend von einer Source/Drain-Kante das Silizium des Substrats oxidiert, wodurch sich ein so genannter Vogelschnabel ("bird's beak") ausbildet. Dieser Vogelschnabel wirkt sich negativ auf die Strom-Spannung-Charakteristik des Vertikaltransistors aus. Anschließend wird der zweite Graben mit einem isolierenden Material, beispielsweise Siliziumdioxid, aufgefüllt. Dabei bildet eine erste Grabenisolationswand mit der ersten Grabenwand eine Kante. Weitere Schritte zur Herstellung der Grabenisolation können sich anschließen.
- Um die negativen Einflüsse des Vogelschnabels auf die Strom-Spannung-Charakteristik zu vermeiden, wird in dem erfindungsgemäßen Verfahren die Opfer-Gateelektrode und das Opfer-Gateoxid wieder entfernt. Dazu können erneut herkömmliche Verfahren eingesetzt werden. Für die Entfernung der Opfer-Gateelektrode werden vorzugsweise chemisch-physikalische Trockenätzverfahren eingesetzt.
- In einer besonders bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird das Opfer-Gateoxid mittels einer isotropen Ätzung entfernt. Besonders bevorzugt ist es hierbei, das Opfer-Gateoxid mittels einer naßchemischen Ätzung zu entfernen.
- Die nachfolgende Herstellung des Gateoxids wird in einer bevorzugten Variante des erfindungsgemäßen Verfahrens durch thermische Oxidation erreicht. Durch diese Oxidation bildet sich auf den freiliegenden Bereichen der Grabenwände des ersten Grabens eine Oxidschicht auf dem Substrat aus, die das Gateoxid bildet.
- Durch die Neuherstellung der Gateelektrode und des Gateoxids nachdem die thermische Oxidation des zweiten Grabens erfolgt ist, weisen diese an ihrer gemeinsamen Grenzfläche keinen Vogelschnabel auf. Die nach dem erfindungsgemäßen Verfahren erhaltene Gateelektrode weist eine vergleichsweise scharfe, erste Gateelektroden-Kante auf. Besonders bevorzugt ist es hierbei, dass die erste Gateelektroden-Kante einen inneren Winkel α von 90 Grad oder weniger aufweist. Unter dem inneren Winkel α ist hierbei der Winkel zu verstehen, mit dem die Gateelektrode, insbesondere die Grenzfläche zwischen Gateelektrode und Gateoxid, am Rande der Gateelektrode auf die Isolationsstruktur trifft. Gegenüber den herkömmlich strukturierten Gateelektroden, führt die Gateelektrode, die nach dem erfindungsgemäßen Verfahren hergestellt wurde, einen ausgeprägten Ecken-Effekt auf.
- In einer weiteren besonders bevorzugten Variante des erfindungsgemäßen Verfahrens wird bei der Entfernung des Opfer-Gateoxids das isolierende Material der Grabenisolation im Bereich der ersten Grabenisolationswand entfernt, so dass zumindest eine Substratkante freigelegt wird. Dabei ist es weiterhin bevorzugt, wenn die freigelegte Substratkante nachfolgend auch von dem Gateoxid bzw. der Gatelektrode bedeckt wird. Auf diese Weise treten Ecken-Effekte noch deutlicher hervor.
- Erfolgt die Entfernung des isolierenden Materials aus der Grabenisolation mittels der oben beschriebenen isotropen Ätzung, so enthält die Gateelektroden-Kante eine besonders spitz zulaufende Form, in welcher der Ecken-Effekt besonders stark ausgeprägt ist. Durch die Dauer der isotropen Ätzung kann die Geometrie und Lage der Gateelektrode beeinflusst werden. Bei einer entsprechend langen Ätzdauer enthält man nach der Strukturierung der Gateelektrode eine Gateelektrode, die um die Source/Drain-Kante des oberen Source/Drains-Gebiets herumgeführt ist, wodurch ein besonders ausgeprägter Eckeneffekt erreicht wird.
- In einer besonders bevorzugten Variante des erfindungsgemäßen Verfahrens wird der Vertikaltransistor als Teil einer Speicherzelle über einem Speicherkondensator strukturiert. Besonders bevorzugt ist es, dass der Vertikaltransistor als Teil einer DRAM-Speicherzelle strukturiert wird.
- Im Folgenden soll die Erfindung anhand einiger Ausführungsbeispiele erläutert und in Figuren dargestellt werden. Es zeigen:
-
1-1 bis1-14 eine erste Ausführungsform des erfindungsgemäßen Verfahrens, -
2-1 bis2-7 eine zweite Ausführungsform des erfindungsgemäßen Verfahrens, -
3 Strom-Spannungs-Kurven eines gemäß dem erfindungsgemäßen Verfahrens hergestellten Vertikaltransistors und eines herkömmlichen Vertikaltransistors. -
1-1 zeigt ein Substrat10 , in dem ein erster Graben19 mittels eines chemisch-physikalischen Trockenätzverfahrens erzeugt wurde. Bei dem Substrat10 handelt es sich beispielsweise um ein mit Bor dotiertes monokristallines Silizium. Auf dem Grabenboden13 wurde eine Isolationsschicht15 aus Siliziumnitrid abgeschieden. Unterhalb des Grabenbo dens13 wurde durch ein entsprechendes Dotierverfahren das untere Source/Drain-Gebiet11 in dem Substrat10 erzeugt. - In
1-2 ist ein Schnitt durch das Substrat10 entlang der gestrichelten Linie 1-2 aus1-1 dargestellt. Diese Ansicht verdeutlicht den rechteckigen Grundriss des ersten Grabens19 . Entsprechend weist der erste Graben19 eine erste Grabenwand14a , die der ersten Grabenwand14a gegenüberliegende Grabenwand14c sowie die weiteren sich gegenüberliegenden Grabenwände14b und14d auf. Die erste Grabenwand14a hat eine Länge L1 sowie die Höhe H1. Aus der1-2 geht hervor, dass der erste Graben19 teilweise in das zuvor in dem Substrat10 durch ein entsprechendes Dotierverfahren erzeugte obere Source/Drain-Gebiet12 hineinragt. Alternativ könnte jedoch die relative Lage des ersten Grabens19 zu dem oberen Source/Drain-Gebiet12 auch derart sein, dass der erste Graben19 nur entlang seiner Grabenwand14d an das obere Source/Drain-Gebiet angrenzt. - Wie in
1-3 dargestellt ist, wird anschließend auf den Grabenwänden des ersten Grabens19 das Opfer-Gateoxid16 durch thermische Oxidation erzeugt. Um eine Oxidation der Substratoberfläche außerhalb des ersten Grabens19 zu vermeiden, kann es erforderlich sein, diese durch eine entsprechende Maske zu schützen. Diese Maske kann nach der Herstellung des Opfer-Gateoxid16 dann wieder entfernt werden. - In einem nächsten Schritt, der in
1-4 dargestellt ist, wird innerhalb des Grabens19 die Opfer-Gateelektrode17 auf dem Opfer-Gateoxid erzeugt. Dies erfolgt durch konforme Abscheidung einer Polysiliziumschicht auf dem Substrat10 und in dem ersten Graben19 und einer sich daran anschließenden anisotropen Ätzung des Polysilizium, das dadurch selektiv in den vertikalen Bereichen der Substratoberfläche und des Grabenbodens13 bzw. der Isolationsschicht15 entfernt wird. Anschließend wird zur Herstellung der Grabenisolation eine Maske18 auf dem Substrat bzw. in dem ersten Graben19 abge schieden und anschließend strukturiert (1-5 ). Dies kann beispielsweise durch eine geeignete Lithographietechniken erfolgen. Solche Verfahren sind dem Fachmann bekannt und müssen hier nicht weiter beschrieben werden. Nach der Strukturierung der Maske18 wird durch eine oder mehrere Ätzverfahren der zweite Graben20 geätzt (1-6 ). - Der zweite Graben
20 weist einen Grabenisolationsboden21 , die erste Grabenisolationswand22a sowie weitere Grabenisolationswände22b auf, von denen in1-6 nur die erste Wand22a und die ihr gegenüberliegende Wand22b gezeigt sind. In der in1-6 gezeigten Darstellung sind nicht alle Grabenisolationswände gezeigt. Die erste Grabenisolationswand22a weist eine Höhe H1 auf. Wie in1-7 gezeigt, wird der zweite Graben20 anschließend einer thermische Oxidation unterzogen, wodurch der Grabenboden21 sowie die Grabenwände22a ,22b , insofern sie durch das Substrat10 gebildet werden, oxidiert werden, und in diesen Bereichen eine Oxidschicht23 gebildet wird. Die Oxidschicht23 unterstützt die anschließende Abscheidung von Siliziumdioxid in den zweiten Graben20 . Anschließend wird die Grabenisolation23 planarisiert und anschließend die Maske18 entfernt, sodass man die in1-8 gezeigte Struktur erhält. In1-9 ist ein Schnitt durch das Substrat entlang der Linie 1-9 aus1-8 dargestellt. Die Grabenisolation23 ist in1-9 nicht in ihrer ganzen Länge L2 dargestellt. Durch die bisher beschriebenen Verfahrensschritte wurde in dem Substrat10 ein Vertikaltransistor erzeugt, der sich entlang der Grabenwände14a ,14c und14d erstreckt. Die zweite Grabenwand14b des ersten Grabens19 wird im Bereich der Länge L3 durch einen Teilbereich der ersten Grabenisolationswand22a gebildet. - An der Schnittfläche zwischen der zweiten Grabenwand
14b bzw. der ersten Grabenisolationswand22a und der ersten Grabenwand14a wird die erste Source/Drain-Kante24 gebildet. Die zweite Source/Drain-Kante25 wird entsprechend an der Schnittfläche zwischen der zweiten Grabenwand14b bzw. der ersten Grabenisolationswand22a sowie der Grabenwand14c gebildet. Die erste Gateelektroden-Kante29 wird durch den Bereich definiert, in dem das Opfer-Gateoxid16 und die Opfer-Gateelektrode17 durch die zweite Grabenwand14b des ersten Grabens begrenzt wird. Entsprechendes gilt für die zweite Gateelektroden-Kante30 . - In
1-9 ist der durch den gestrichelten Kreis eingeschlossene Bereich in Vergrößerung separat in dem zweiten Kreis dargestellt. Aus dieser Vergrößerung geht hervor, dass die so erzeugte erste Gateelektroden-Kante29 keine scharf definierte, im wesentlichen rechtwinklige Kante ist, sondern dass es aufgrund der thermischen Oxidation des zweiten Grabens20 an der Grenzfläche zwischen Opfer-Gateelektrode17 und Opfer-Gateoxid16 zur Ausbildung eines so genannten Vogelschnabels26 kommt. Da im Zuge der vorliegenden Erfindung überraschenderweise festgestellt wurde, dass die Ausbildung eines solchen Vogelschnabels sich nachteilig auf die Strom-Spannungs-Charakteristik des Vertikaltransistors auswirkt, werden sowohl die Opfer-Gateelektrode17 als auch das Opfer-Gateoxid16 wieder aus dem ersten Graben19 entfernt. - Im Gegensatz zu dem ursprünglich strukturierten ersten Graben
19 weist der nun vorliegende erste Graben19 eine geringere Länge auf, da die zweite Grabenwand14b durch einen Teilbereich der ersten Grabenisolationswand22a gebildet wird. Die Opfer-Gateelektrode17 kann beispielsweise durch ein geeignetes chemisch-physikalisches Trockenätzverfahren z.B. mit F- oder Cl-haltigen Ätzgasen entfernt werden. Zur Entfernung des Opfer-Gateoxids16 wird eine naßchemischen Ätzung, vorzugsweise eine HF-haltige Ätzflüssigkeit, verwendet. Durch diese isotrope Ätzung wird im Bereich der zweiten Grabenwand14b auch ein Teil der Grabenisolation23 , die wie das Opfer-Gateoxid16 ebenfalls aus Siliziumdioxid besteht, entfernt. Da die Ätzung isotrop erfolgt, werden durch diese Ätzung die erste und die zweite Source/Drain-Kante24 ,25 freigelegt. Nachdem das Opfer-Gateoxid16 und die Opfer- Gateelektrode17 entfernt worden sind, wird in einem nächsten Schritt, der in1-11 dargestellt ist, das Gateoxid27 durch thermische Oxidation auf den Grabenwänden14a ,14c , und14d erzeugt. Dazu kann es erneut nötig sein, die Teile des Substrats durch eine entsprechende Maske zu schützen, die nicht oxidiert werden sollen. Diese Maske kann dann anschließend wieder entfernt werden. Anschließend wird wie bereits zu1-4 beschrieben die Gateelektrode28 strukturiert. - In
1-13 ist ein Schnitt durch das Substrat entlang der Linie 1-13 in1-12 gezeigt. Durch die isotrope Ätzung des Opfer-Gateoxids16 ist der Vertikaltransistor mit seiner zweiten Grabenwand14b in die zuvor strukturierte Grabenisolation geschoben, wobei die zweite Grabenwand14b erneut bedingt durch die isotrope Ätzung nun eine Länge L4 aufweist, die länger als die ursprüngliche Länge L3 ist. Der durch den gestrichelten Kreis gekennzeichnete Bereich des Vertikaltransistors ist in1-13 in dem zweiten Kreis vergrößert dargestellt. Aus dieser Vergrößerung geht hervor, dass die erste Gateelektroden-Kante29 um die erste Source/Drain-Kante herumgeführt wurde und einen sehr engen inneren Winkel α aufweist, der wesentlich geringer als 90° ist. Diese Form der ersten Gateelektroden-Kante29 wird durch die Kombination der isotropen Ätzung des Opfer-Gateoxid16 und der anschließenden Erzeugung des Gateoxids27 durch thermische Oxidation erreicht. Aufgrund der beschriebenen Form der Gate-Elektrode weist dieser Vertikaltransistor einen ausgeprägten Eckeneffekt auf, durch den seine Strom-Spannung-Charakteristik deutlich verbessert wird. Abschließend werden das obere das untere Source/Drain-Gebiet11 ,12 kontaktiert, was in1-14 dargestellt ist. Dazu wird eine zweite isolierende Schicht31 auf der Substratoberfläche und in dem ersten Graben19 abgeschieden, wobei diese zweite isolierende Schicht gleichzeitig planarisierend wirkt. - Anschließend können mittels eines geeigneten photolithographischen Verfahrens Kontaktlöcher in die Phosphorglas schicht strukturiert und anschließend mit einem elektrisch leitfähigen Material aufgefüllt werden, wodurch der erste Kontakt
32 und der zweite Kontakt33 gebildet werden. - In den
2-1 bis2-7 ist eine weitere Ausführungsform des erfindungsgemäßen Verfahrens dargestellt, in welcher der Vertikaltransistor einen Teil einer DRAM-Speicherzelle bildet. -
2-1 zeigt ein Substrat10 , beispielsweise ein Bordotiertes monokristallines Silizium, in dem bereits mehrere Speicherkondensatoren strukturiert wurden. Die Speicherkondensatoren sind in2-1 nicht vollständig abgebildet. Es ist lediglich der oberen Bereich der Speicherkondensatoren gezeigt. Die innere Elektrode34 der Speicherkondensatoren wird durch den Isolatorkragen35 von dem Substrat10 getrennt. Oberhalb des Isolatorkragens schließt sich ein Kontaktbereich an, der nach oben durch die auf dem Grabenboden13 des ersten Grabens19 abgeschiedene erste Isolationsschicht15 begrenzt wird. Der Kontaktbereich gewährleistet eine elektrische Verbindung zwischen dem unteren Source/Drain-Gebiet11 und der inneren Speicherelektrode34 . Wie in2-1 teilweise dargestellt ist, wurden in dem ersten Graben19 mit den Grabenwänden14a bis14d bereits das Opfer-Gateoxid16 und die Opfer-Gateelektrode17 erzeugt. An der Substratoberfläche, angrenzend an das Opfer-Gateoxid16 , wurde das obere Source/Drain-Gebiet12 , beispielsweise durch ein geeignetes Dotierverfahren, in dem Substrat10 erzeugt. Zur Erzeugung der in2-1 gezeigten Strukturen können herkömmliche Verfahren eingesetzt werden, die dem Fachmann bekannt sind und teilweise bereits im Zusammenhang mit der zuvor beschriebenen Ausführungsform der vorliegenden Erfindung beschrieben wurden. - In
2-2 ist ein Schnitt durch das Substrat10 entlang der Linie 2-2 aus2-1 gezeigt. Aus2-2 geht hervor, dass der Grundriss des zu diesem Zeitpunkt durch die Opfer Gateelektrode17 und das Opfer-Gateoxid16 aufgefüllten ersten Grabens19 rechteckig ist, so dass der erste Graben19 die erste Grabenwand14a , die ihr gegenüberliegende Grabenwand14c , die zweite Grabenwand14b sowie die ihr gegenüberliegende Grabenwand14d umfasst. Weiterhin geht aus der2-2 hervor, dass Grabenisolationen23 entlang der Grabenwände14b und14d strukturiert wurden. Die Strukturierung der Grabenisolation23 kann dabei wie bereits im Zusammenhang mit der ersten Ausführungsform der vorliegenden Erfindung beschrieben wurde durchgeführt werden. - In
2-2 werden die erste und die zweite Source/Drain-Kante24 ,25 ebenfalls durch die erste Grabenwand14a sowie die erste Grabenisolationswand22a der jeweiligen Grabenisolation23 definiert. Die erste und zweite Gateelektroden-Kante29 ,30 werden entsprechend durch die zweite Grabenwand14b bzw. die ihr gegenüberliegende Grabenwand14d und die Grenzfläche zwischen Opfer-Gateoxid16 und Opfer-Gateelektrode17 definiert. - In
2-2 ist der in dem gestrichelten Kreis gezeigte Bereich des Vertikaltransistors in Vergrößerung in dem zweiten Kreis dargestellt. Aus der Vergrößerung geht erneut hervor, dass aufgrund der thermischen Oxidation zur Erzeugung des Opfer-Gateoxids keine scharfe, d. h. im wesentlichen rechtwinklige, erste Gateelektroden-Kante29 erhalten wird, sondern dass auch hier ein Vogelschnabel26 ausgebildet wird. Um die damit verbundenen nachteiligen Effekte zu vermeiden, werden in einem anschließenden Schritt, der in2-3 gezeigt ist, die Opfer Gateelektrode17 und das Opfer Gateoxids16 aus dem ersten Graben19 entfernt. Dies kann erneut mittels eines chemisch-physikalischen Ätzverfahrens für die Opfer-Gateelektrode17 bewerkstelligt werden. Das Opfer-Gateoxid16 hingegen wird erneut durch eine isotrope, naßchemische Ätzung entfernt. - Wie bereits im Zusammenhang mit der ersten Ausführungsform des erfindungsgemäßen Verfahrens beschrieben wurde, werden durch die isotrope naßchemische Ätzung die erste und die zweite Source/Drain-Kante
24 ,25 freigelegt, da auch hier durch die Ätzung ein an die zweite Grabenwand14b angrenzender Bereich mit einer Länge L4, die länger ist als die ursprüngliche Länge L3 der zweiten Grabenwand14b , der Grabenisolation23 entfernt wird. - Wie in
2-5 dargestellt, wird anschließend das Gateoxid27 durch thermische Oxidation der entsprechenden Grabenwände des ersten Grabens erzeugt. Wie bereits oben beschrieben, kann es nötig sein bei der thermischen Oxidation die Bereiche des Substrats, die nicht oxidiert werden sollen, mittels einer geeigneten Maske zu schützen, die nach der Oxidation wieder entfernt werden kann. Anschließend wird der erste Graben19 mit Polysilizium gefüllt, wodurch die Gateelektrode28 erzeugt wird. - In
2-6 ist ein Schnitt durch das Substrat entlang der Linie 2-6 aus2-5 dargestellt. Der die erste Gateelektroden Kante29 sowie die erste Source/Drain-Kante24 umfassende Bereich, der durch den gestrichelten Kreis begrenzt wird, ist in Vergrößerung in dem größeren Kreis aus2-6 dargestellt. - Bedingt durch die isotropen Ätzung des Opfer-Gateoxid
16 und der anschließenden Erzeugung des Gateoxids27 durch thermische Oxidation des Substrats weist die resultierende Gateelektroden-Kante29 ebenfalls einen inneren Winkel α von wesentlich weniger als 90° auf. Im Gegensatz zu der zuvor beschriebenen Ausführungsform des erfindungsgemäßen Verfahrens wurde hier die isotropen Ätzung für einen kürzeren Zeitraum durchgeführt, wodurch weniger Material der Grabenisolation23 bei der Ätzung mitentfernt wurde, und somit die erste Gateelektroden-Kante29 nicht um die erste Source/Drain-Kante24 herumgeführt wurde, sondern lediglich in Richtung der er sten Source/Drain-Kante24 verschoben wurde. Auch diese Geometrie der Gateelektroden-Kante29 bewirkt einen ausgeprägten Ecken-Effekt, der die Strom-Spannung-Charakteristik des Vertikaltransistors deutlich verbessert. - Abschließend wird durch weitere Verfahrensschritte, auf die hier nicht im Einzelnen eingegangen werden muss, die Speicherzelle vervollständigt. Dazu werden, wie in
2-7 dargestellt, die Gateelektrode durch Veränderung der Form, sowie durch Hinzufügen der Barriereschicht36 , beispielsweise einer Wolframnitridschicht, der Metallschicht37 , beispielsweise einer Wolframschicht, sowie der Isolationskappe38 vervollständigt. Gleichzeitig mit der Vervollständigung der Gateelektroden-Struktur können oberhalb der oberen Source/Drain-Gebiete gelegene, vorbeilaufende Wortleitungen sowie die zu der beschriebenen Speicherzelle gehörende Bitleitung39 strukturiert werden. Für alle diese Strukturierungsschritte können herkömmliche, dem Fachmann bekannte Verfahren und Methoden eingesetzt werden. - In
3 ist jeweils eine Strom-Spannung-Kurve eines herkömmlichen Vertikaltransistors und eines nach dem erfindungsgemäßen Verfahren hergestellten Vertikaltransistors gezeigt, wobei beide Vertikaltransistoren den in den2-1 bis2-7 gezeigten Aufbau aufweisen, der herkömmliche Vertikaltransistor allerdings den Vogelschnabel zwischen seinem Gateoxid und seiner Gateelektrode aufweist, wohingegen der erfindungsgemäße Vertikaltransistor die beschriebene, wesentlich spitzere Gateelektroden-Kante ohne Vogelschnabel aufweist. - Aus den in
3 gezeigten Kurven geht hervor, dass beide Vertikaltransistoren einen vergleichbaren, sehr geringen Reststrom im abgeschalteten Zustand aufweisen. Im Gegensatz zu dem herkömmlichen Transistor weist der erfindungsgemäße Transistor allerdings einen wesentlich steileren Abfall der Stromstärke mit abnehmender Spannung an der Gateelektrode auf. Der erfindungsgemäße hergestellte Vertikaltransistor weist somit einen wesentlich verbesserten so genannten "subthreshold-slope" auf. - Die in
3 dargestellten Strom-Spannungs-Kurven verdeutlichen darüber hinaus, dass der erfindungsgemäß hergestellte Vertikaltransistor im eingeschalteten Zustand einen wesentlich höheren, so genannten "On-Strom" aufweist. -
- 10
- Substrat
- 11
- unteres Source/Drain-Gebiet
- 12
- oberes Source/Drain-Gebiet
- 13
- Boden
- 14a
- erste Grabenwand
- 14b
- zweite Grabenwand
- 14c
- dritte Grabenwand
- 14d
- vierte Grabenwand
- 15
- erste Isolationsschicht
- 16
- Opfer-Gateoxid
- 17
- Opfer-Gateelektrode
- 18
- Maske
- 19
- erster Graben
- 20
- zweiter Graben
- 21
- Grabenisolationsboden
- 22a
- erste Grabenisolationswand
- 22b
- zweite Grabenisolationswand
- 23
- Grabenisolation
- 24
- erste Source/Drain-Kante
- 25
- zweite Source/Drain-Kante
- 26
- Vogelschnabel
- 27
- Gate-Oxid
- 28
- Gateelektrode
- 29
- erste Gateelektroden-Kante
- 30
- zweite Gateelektroden-Kante
- 31
- zweite isolierende Schicht
- 32
- erste Kontaktierung
- 33
- zweite Kontaktierung
- 34
- innere Kondensatorelektrode
- 35
- Isolatorkragen
- 36
- Barriereschicht
- 37
- Metallschicht
- 38
- Isolationskappe
- 39
- Bitleitung
Claims (12)
- Verfahren zur Herstellung eines Vertikaltransistors mit einer Gateelektrode (
28 ), einem Gateoxid (27 ), einem oberen (12 ) und unteren Source/Draingebiet (11 ) umfassend die Schritte: a) zumindest ein erster Graben (19 ) wird in einem Substrat erzeugt, b) zumindest auf einer ersten Grabenwand (14a ) wird ein Opfer-Gateoxid (16 ) erzeugt; c) auf dem Opfer-Gateoxid (16 ) wird eine Opfer-Gateelektrode (17 ) erzeugt; d) nach den Schritten b) und c) wird eine Isolationsstruktur (23 ) zur Isolation unterschiedlicher Vertikaltransistoren erzeugt, wobei als Isolationsstruktur (23 ) eine Grabenisolation verwendet wird, der Gestalt, dass zumindest ein zweiter Graben (20 ) zur Herstellung der Grabenisolation (23 ) erzeugt und mit isolierendem Material gefüllt wird, wobei eine erste Grabenisolationswand (22a ) mit der ersten Grabenwand (14a ) eine Kante (24 ) bildet; e) die Opfer-Gateelektrode (17 ) wird aus dem Graben (19 ) entfernt; f) das Opfer-Gateoxid (16 ) wird aus dem Graben (19 ) entfernt; g) ein Gateoxid (27 ) wird zumindest an der Stelle des Opfergateoxids (16 ) auf der Grabenwand erzeugt; h) auf dem Gateoxid (27 ) wird eine Gateelektrode (18 ) erzeugt; und i) die Source/Draingebiete (11 ,12 ) werden erzeugt. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Opfer-Gateoxid (
16 ) mittels einer isotropen Ätzung entfernt wird. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Opfer-Gateoxid (
16 ) mittels einer naßchemischen Ätzung entfernt wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass bei der Entfernung des Opfer-Gateoxids (
27 ) das isolierende Material der Grabenisolation (23 ) im Bereich der ersten Grabenisolationswand entfernt wird, so dass zumindest eine Substratkante (24 ,25 ) freigelegt wird. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Gateoxid (
27 ) auch auf die Substratkante (24 ,25 ) aufgebracht wird. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Grenzfläche zwischen Gateelektrode (
28 ) und Gateoxid (27 ) mit der ersten Grabenisolationswand (22a ) einen Winkel α von 90° oder weniger innerhalb der Gateelektrode (28 ) aufweist. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor Schritt b) auf dem Boden des ersten Grabens eine Isolationsschicht (
15 ) erzeugt wird. - Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Isolationsschicht (
15 ) eine Siliziumnitridschicht ist. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Opfer-Gateoxid (
16 ) und/oder das Gateoxid (27 ) durch thermische Oxidation erzeugt werden. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das isolierende Material, aus dem die Grabenisolation (
23 ) hergestellt wird, Siliziumdioxid ist. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Material für die Opfer-Gateelektrode (
17 ) und/oder die Gateelektrode (28 ) Polysilizium verwendet wird. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Vertikaltransistor als Teil einer Speicherzelle über einem Speicherkondensator hergestellt wird.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10230715A DE10230715B4 (de) | 2002-07-08 | 2002-07-08 | Verfahren zur Herstellung eines Vertikaltransistors |
US10/615,567 US7034358B2 (en) | 2002-07-08 | 2003-07-08 | Vertical transistor, and a method for producing a vertical transistor |
US11/367,217 US20060148178A1 (en) | 2002-07-08 | 2006-03-03 | Method for producing a vertical transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10230715A DE10230715B4 (de) | 2002-07-08 | 2002-07-08 | Verfahren zur Herstellung eines Vertikaltransistors |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10230715A1 DE10230715A1 (de) | 2004-01-29 |
DE10230715B4 true DE10230715B4 (de) | 2006-12-21 |
Family
ID=29796210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10230715A Expired - Fee Related DE10230715B4 (de) | 2002-07-08 | 2002-07-08 | Verfahren zur Herstellung eines Vertikaltransistors |
Country Status (2)
Country | Link |
---|---|
US (2) | US7034358B2 (de) |
DE (1) | DE10230715B4 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004005951B4 (de) * | 2004-02-02 | 2005-12-29 | Atmel Germany Gmbh | Verfahren zur Herstellung von vertikal isolierten Bauelementen auf SOI-Material unterschiedlicher Dicke |
US7482645B2 (en) * | 2007-03-30 | 2009-01-27 | Fairchild Semiconductor Corporation | Method and structure for making a top-side contact to a substrate |
TWI440190B (zh) * | 2009-09-11 | 2014-06-01 | Inotera Memories Inc | 堆疊式隨機動態存取記憶體之雙面電容之製造方法 |
US10930758B2 (en) | 2018-08-13 | 2021-02-23 | International Business Machines Corporation | Space deposition between source/drain and sacrificial layers |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5365097A (en) * | 1992-10-05 | 1994-11-15 | International Business Machines Corporation | Vertical epitaxial SOI transistor, memory cell and fabrication methods |
US6093614A (en) * | 1998-03-04 | 2000-07-25 | Siemens Aktiengesellschaft | Memory cell structure and fabrication |
EP1030362A2 (de) * | 1999-02-18 | 2000-08-23 | Infineon Technologies North America Corp. | Verfahren zur Herstellung einer Grabenkondensator-DRAM-Zelle |
US6184151B1 (en) * | 1997-08-21 | 2001-02-06 | International Business Machines Corporation | Method for forming cornered images on a substrate and photomask formed thereby |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63296281A (ja) * | 1987-05-28 | 1988-12-02 | Fujitsu Ltd | 半導体装置 |
JP3057661B2 (ja) * | 1988-09-06 | 2000-07-04 | 株式会社東芝 | 半導体装置 |
US5028980A (en) * | 1988-12-21 | 1991-07-02 | Texas Instruments Incorporated | Trench capacitor with expanded area |
US4954854A (en) * | 1989-05-22 | 1990-09-04 | International Business Machines Corporation | Cross-point lightly-doped drain-source trench transistor and fabrication process therefor |
US5404038A (en) * | 1991-05-10 | 1995-04-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
US5434435A (en) * | 1994-05-04 | 1995-07-18 | North Carolina State University | Trench gate lateral MOSFET |
US5641694A (en) | 1994-12-22 | 1997-06-24 | International Business Machines Corporation | Method of fabricating vertical epitaxial SOI transistor |
JP3371708B2 (ja) * | 1996-08-22 | 2003-01-27 | ソニー株式会社 | 縦型電界効果トランジスタの製造方法 |
US5763310A (en) * | 1996-10-08 | 1998-06-09 | Advanced Micro Devices, Inc. | Integrated circuit employing simultaneously formed isolation and transistor trenches |
US5940707A (en) * | 1996-10-08 | 1999-08-17 | Advanced Micro Devices, Inc. | Vertically integrated advanced transistor formation |
US6066869A (en) * | 1997-10-06 | 2000-05-23 | Micron Technology, Inc. | Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor |
US6528837B2 (en) * | 1997-10-06 | 2003-03-04 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
DE10011889A1 (de) | 2000-03-07 | 2001-09-20 | Infineon Technologies Ag | Speicherzelle mit Graben und Verfahren zu ihrer Herstellung |
TW457643B (en) * | 2000-05-16 | 2001-10-01 | Nanya Technology Corp | Manufacturing method of semiconductor memory unit transistor |
TW451425B (en) * | 2000-05-16 | 2001-08-21 | Nanya Technology Corp | Manufacturing method for memory cell transistor |
TW469635B (en) * | 2000-05-16 | 2001-12-21 | Nanya Technology Corp | Fabrication method of semiconductor memory cell transistor |
JP4044276B2 (ja) * | 2000-09-28 | 2008-02-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6436770B1 (en) * | 2000-11-27 | 2002-08-20 | Chartered Semiconductor Manufacturing Ltd. | Method to control the channel length of a vertical transistor by first forming channel using selective epi and source/drain using implantation |
US6455377B1 (en) * | 2001-01-19 | 2002-09-24 | Chartered Semiconductor Manufacturing Ltd. | Method to form very high mobility vertical channel transistor by selective deposition of SiGe or multi-quantum wells (MQWs) |
US6440800B1 (en) * | 2001-01-26 | 2002-08-27 | Chartered Semiconductor Manufacturing Ltd. | Method to form a vertical transistor by selective epitaxial growth and delta doped silicon layers |
KR100401130B1 (ko) * | 2001-03-28 | 2003-10-10 | 한국전자통신연구원 | 수직형 채널을 가지는 초미세 mos 트랜지스터 제조방법 |
US7026209B2 (en) * | 2002-08-02 | 2006-04-11 | Promos Technologies Inc. | Dynamic random access memory cell and fabrication thereof |
-
2002
- 2002-07-08 DE DE10230715A patent/DE10230715B4/de not_active Expired - Fee Related
-
2003
- 2003-07-08 US US10/615,567 patent/US7034358B2/en not_active Expired - Fee Related
-
2006
- 2006-03-03 US US11/367,217 patent/US20060148178A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5365097A (en) * | 1992-10-05 | 1994-11-15 | International Business Machines Corporation | Vertical epitaxial SOI transistor, memory cell and fabrication methods |
US6184151B1 (en) * | 1997-08-21 | 2001-02-06 | International Business Machines Corporation | Method for forming cornered images on a substrate and photomask formed thereby |
US6093614A (en) * | 1998-03-04 | 2000-07-25 | Siemens Aktiengesellschaft | Memory cell structure and fabrication |
EP1030362A2 (de) * | 1999-02-18 | 2000-08-23 | Infineon Technologies North America Corp. | Verfahren zur Herstellung einer Grabenkondensator-DRAM-Zelle |
Also Published As
Publication number | Publication date |
---|---|
US20060148178A1 (en) | 2006-07-06 |
US20040005762A1 (en) | 2004-01-08 |
DE10230715A1 (de) | 2004-01-29 |
US7034358B2 (en) | 2006-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005047058B4 (de) | Herstellungsverfahren für einen Graben-Transistor und entsprechender Graben-Transistor | |
DE10353387B4 (de) | Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung | |
DE19845003C1 (de) | Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren | |
DE10056871B4 (de) | Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben | |
DE10141916A1 (de) | MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
WO2003017331A2 (de) | Speicherzelle mit grabenkondensator und vertikalem auswahltransistor und einem zwischen diesen geformten ringförmigen kontaktierungsbereich | |
DE19853268C2 (de) | Feldeffektgesteuerter Transistor und Verfahren zu dessen Herstellung | |
DE10330070A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE10134444A1 (de) | Halbleitervorrichtung zum Reduzieren des Übergangszonenleckstromes und des Schmalweiteneffektes und Verfahren zur Herstellung derselben | |
DE19937912B4 (de) | Halbleiterbauelement umfassend ein Paar schwebender Gates, zugehöriges Halbleiterbauelement und elektrisch programmier- und löschbares Speicherbauelement | |
DE102006023730A1 (de) | Speicherzellenfeld und Verfahren zu dessen Herstellung | |
WO2000055904A1 (de) | Dram-zellenanordnung und verfahren zu deren herstellung | |
DE102020116563A1 (de) | Halbleitervorrichtung und verfahren zur herstellung derselben | |
EP1125328B1 (de) | Verfahren zur herstellung einer dram-zellenanordnung | |
DE10231966A1 (de) | Feldeffekttransistor, zugehörige Verwendung und zugehöriges Herstellungsverfahren | |
DE10261404B4 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE4411851C2 (de) | Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür | |
DE19727264A1 (de) | Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung | |
DE10230715B4 (de) | Verfahren zur Herstellung eines Vertikaltransistors | |
DE10147120B4 (de) | Grabenkondensator und Verfahren zur Herstellung desselben | |
DE102004002181B4 (de) | Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren | |
WO2000019530A1 (de) | Vertikaler feldeffekttransistor mit innenliegendem gate und herstellverfahren | |
DE10228547C1 (de) | Verfahren zur Herstellung eines vergrabenen Strap-Kontakts in einer Speicherzelle | |
EP1790010A2 (de) | Integrierte halbleiter-kaskodenschaltung für hochfrequenzanwendungen | |
EP1097471B1 (de) | Integrierte schaltungsanordnung mit mindestens einem transistor und einem kondensator und verfahren zu deren herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ON | Later submitted papers | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8172 | Supplementary division/partition in: |
Ref document number: 10262185 Country of ref document: DE Kind code of ref document: P |
|
Q171 | Divided out to: |
Ref document number: 10262185 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |