CN117913147A - 一种复合沟槽型肖特基二极管器件及其制作方法 - Google Patents
一种复合沟槽型肖特基二极管器件及其制作方法 Download PDFInfo
- Publication number
- CN117913147A CN117913147A CN202211241466.1A CN202211241466A CN117913147A CN 117913147 A CN117913147 A CN 117913147A CN 202211241466 A CN202211241466 A CN 202211241466A CN 117913147 A CN117913147 A CN 117913147A
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- epitaxial layer
- schottky diode
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 19
- 235000012239 silicon dioxide Nutrition 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 230000007547 defect Effects 0.000 abstract description 12
- 238000009826 distribution Methods 0.000 abstract description 11
- 230000005684 electric field Effects 0.000 abstract description 11
- 208000036829 Device dislocation Diseases 0.000 abstract description 6
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910016570 AlCu Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种复合沟槽型肖特基二极管器件及其制作方法，该器件包括衬底、外延层、沟槽结构阵列、肖特基金属层、正面金属电极层及背面金属电极层，其中，外延层位于衬底的正面；沟槽结构阵列位于外延层中并包括多个排列成至少两行及至少两列的沟槽结构阵列单元，每个沟槽结构阵列单元包括多个相互平行且间隔设置的线型沟槽结构，相邻两个沟槽结构阵列单元中的线型沟槽结构的延伸方向互相垂直；肖特基金属层位于外延层的正面并覆盖线型沟槽结构；正面金属电极层位于肖特基金属层上；背面金属电极层位于衬底的背面。本发明的复合型沟槽器件设计可以有效改善晶圆翘曲问题，降低器件位错等缺陷，同时可进一步改善电场分布，有助于提高器件稳定性。
Description
技术领域
本发明属于半导体集成电路技术领域，涉及一种复合沟槽型肖特基二极管器件及其制作方法。
背景技术
肖特基二极管是以贵金属(银Ag，铂pt等)为正极，半导体为负极，利用贵金属和半导体接触面上形成的势垒具有整流特性而制作的半导体器件，沟槽型肖特基二极管是在平面型肖特基二极管基础上利用了金属-半导体-硅的MOS效应而制作出来的。沟槽型肖特基二极管比平面型肖特基二极管具有更高的耐压，更低的反向漏电，更低的正向电压，更宽的安全工作范围，开关损耗更小等优点，因此广泛运用于太阳能电池、开关电源等多种领域。
沟槽型肖特基二极管器件在工艺制造过程中，进行沟槽刻蚀以及沟槽填充时，晶圆受到不均匀应力，这会产生严重的晶圆翘曲问题，还会导致芯片发生位错等硅缺陷，影响器件性能。因此如何降低芯片翘曲度是沟槽型肖特基二极管芯片设计中考虑的关键因素之一。
现有的沟槽型肖特基二极管主要是通过在芯片中形成单个方向、平行、等距的沟槽来抵御芯片翘曲问题。具体而言，一片晶圆由多个晶粒(芯片die)组成，请参阅图1，显示为一个晶粒中的沟槽排布图，其中，多个沟槽101均往同一方向延伸，相互平行且间隔设置。但是随着沟槽间距的不断缩小，这种设计的晶圆仅能减弱单一方向的应力集中，晶圆翘曲问题并不能有效解决，还会导致位错等缺陷。
因此，如何改进沟槽型肖特基二极管器件的沟槽布局设计，使得器件能够在不改变现有工艺和不增加制作成本的基础上有效改善晶圆翘曲问题，降低器件位错等缺陷，同时进一步改善电场分布，提高器件稳定性，成为本领域技术人员亟待解决的一个重要技术问题。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种复合沟槽型肖特基二极管器件及其制作方法，用于解决现有技术中随着沟槽间距尺寸的越来越小，晶圆发生翘曲的问题越来越严重，还容易导致位错等缺陷的问题。
为实现上述目的及其他相关目的，本发明提供一种复合沟槽型肖特基二极管器件，包括：
衬底，包括相对设置的正面与背面；
外延层，位于所述衬底的正面；
沟槽结构阵列，位于所述外延层中并自所述外延层的正面往所述外延层的背面方向延伸，所述沟槽结构阵列包括多个排列成至少两行及至少两列的沟槽结构阵列单元，所述沟槽结构阵列单元包括多个相互平行且间隔设置的线型沟槽结构，相邻两个沟槽结构阵列单元中的线型沟槽结构的延伸方向互相垂直；
肖特基金属层，位于所述外延层的正面并覆盖所述线型沟槽结构；
正面金属电极层，位于所述肖特基金属层上；
背面金属电极层，位于所述衬底的背面。
可选地，所述复合沟槽型肖特基二极管器件还包括位于所述外延层中并自所述外延层的正面往所述外延层的背面方向延伸的一个或多个环形沟槽结构，所述环形沟槽结构环设于所述沟槽结构阵列的外围。
可选地，所述环形沟槽结构呈圆角正方形环。
可选地，所述线型沟槽结构及所述环形沟槽结构均包括导电材料层及包覆于所述导电材料层的侧壁与底面的介质层。
可选地，所述导电材料的材质包括掺杂多晶硅，所述介质层的材质包括二氧化硅。
可选地，所述沟槽结构阵列单元中，多个所述线型沟槽结构的长度一致且等间距排列。
本发明还提供一种复合沟槽型肖特基二极管器件的制作方法，包括以下步骤：
提供一衬底，所述衬底包括相对设置的正面与背面；
形成外延层于所述衬底的正面；
形成自所述外延层的正面往所述外延层的背面方向延伸的沟槽阵列于所述外延层中，所述沟槽阵列包括多个排列成至少两行及至少两列的沟槽阵列单元，所述沟槽阵列单元包括多个相互平行且间隔设置的线型沟槽，相邻两个沟槽阵列单元中的线型沟槽的延伸方向互相垂直；
依次形成介质层及导电材料层于所述线型沟槽中以得到线型沟槽结构；
形成肖特基金属层于所述外延层的正面，所述肖特基金属层还覆盖所述线型沟槽结构；
形成正面金属电极层于所述肖特基金属层上；
形成背面金属电极层于所述衬底的背面。
可选地，还包括以下步骤：
形成一个或多个环形沟槽于所述外延层中，所述环形沟槽自所述外延层的正面往所述外延层的背面方向延伸，所述环形沟槽环设于所述沟槽阵列的外围；
依次形成介质层及导电材料层于所述环形沟槽中以得到环形沟槽结构。
可选地，所述环形沟槽呈圆角正方形环。
可选地，所述沟槽阵列单元中，多个所述线型沟槽的长度一致且等间距排列。
如上所述，本发明的复合沟槽型肖特基二极管器件及其制作方法在晶粒内形成沟槽阵列，该沟槽阵列包括多个排列成至少两行及至少两列的沟槽阵列单元，每个沟槽阵列单元包括多个相互平行且间隔设置的线型沟槽，相邻两个沟槽阵列单元中的线型沟槽的延伸方向互相垂直。进一步地，可在沟槽阵列周围设计一条或多条环形沟槽。本发明中，纵横交错的沟槽阵列单元可互相抵消晶圆受到的不同方向的应力；芯片有源区边缘形成的多个环形沟槽同样可以降低晶圆翘曲，而且还可以改善弱器件电场分布集中的问题；这种复合型沟槽器件设计有效改善了晶圆翘曲问题，降低器件位错等缺陷，同时进一步改善电场分布，有助于提高器件稳定性。
附图说明
图1显示为现有技术中一个晶粒中的沟槽排布图。
图2显示为本发明的复合沟槽型肖特基二极管器件的沟槽平面布局图。
图3显示为本发明的复合沟槽型肖特基二极管器件的剖面结构示意图。
图4显示为本发明的复合沟槽型肖特基二极管器件的制作方法的工艺流程图。
图5显示为本发明的复合沟槽型肖特基二极管器件的制作方法提供的衬底的剖面结构示意图。
图6显示为本发明的复合沟槽型肖特基二极管器件的制作方法形成外延层于衬底的正面后所得结构的剖面结构示意图。
图7显示为本发明的复合沟槽型肖特基二极管器件的制作方法在外延层上生长一层二氧化硅层后所得结构的剖面结构示意图。
图8显示为本发明的复合沟槽型肖特基二极管器件的制作方法在二氧化硅层中形成沟槽的平面图案后所得结构的剖面结构示意图。
图9显示为本发明的复合沟槽型肖特基二极管器件的制作方法以图形化后的二氧化硅层为掩膜对外延层进行刻蚀，在外延层中得到沟槽阵列后所得结构的剖面结构示意图。
图10显示为本发明的复合沟槽型肖特基二极管器件的制作方法去除二氧化硅后所得结构的剖面结构示意图。
图11显示为本发明的复合沟槽型肖特基二极管器件的制作方法在线型沟槽的侧壁和底部形成介质层后所得结构的剖面结构示意图。
图12显示为本发明的复合沟槽型肖特基二极管器件的制作方法在介质层上填充高掺杂多晶硅材料并去除沟槽外多余的多晶硅材料后所得结构的剖面结构示意图。
图13显示为本发明的复合沟槽型肖特基二极管器件的制作方法形成肖特基金属层于外延层的正面后所得结构的剖面结构示意图。
图14显示为本发明的复合沟槽型肖特基二极管器件的制作方法形成正面金属电极层于肖特基金属层上后所得结构的剖面结构示意图。
图15显示为本发明的复合沟槽型肖特基二极管器件的制作方法形成背面金属电极层于衬底的背面后所得结构的剖面结构示意图。
元件标号说明
101 沟槽
201 衬底
202 外延层
203 沟槽结构阵列
204 肖特基金属层
205 正面金属电极层
206 背面金属电极层
207 线型沟槽结构
208a 沟槽结构阵列单元
208b 沟槽结构阵列单元
208c 沟槽结构阵列单元
209 导电材料层
210 介质层
211 环形沟槽结构
212 线型沟槽
213 二氧化硅层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例中提供一种复合沟槽型肖特基二极管器件，请参阅图2及图3，其中，图2显示为本实施例的复合沟槽型肖特基二极管器件的沟槽平面布局图，图3显示为本实施例的复合沟槽型肖特基二极管器件的剖面结构示意图。
具体的，如图3所示，所述复合沟槽型肖特基二极管器件包括衬底201、外延层202、沟槽结构阵列203、肖特基金属层204、正面金属电极层205及背面金属电极层206，其中，所述衬底201包括相对设置的正面与背面；所述外延层202位于所述衬底201的正面；所述沟槽结构阵列203位于所述外延层202中并自所述外延层202的正面往所述外延层202的背面方向延伸，所述肖特基金属层204位于所述外延层202的正面并覆盖所述沟槽结构阵列203；所述正面金属电极层位于所述肖特基金属层上；所述背面金属电极层位于所述衬底201的背面。
作为示例，所述衬底201可以是硅衬底、锗硅衬底、III-V族元素化合物衬底或本领域技术人员公知的其他半导体材料衬底。本实施例中，所述衬底201选用N型硅衬底，所述外延层202选用N型硅外延层。
特别的，如图2所示，所述沟槽结构阵列203包括多个排列成至少两行及至少两列的沟槽结构阵列单元，所述沟槽结构阵列单元包括多个相互平行且间隔设置的线型沟槽结构207，相邻两个沟槽结构阵列单元(例如图2中所示沟槽结构阵列单元208a与沟槽结构阵列单元208b，或者沟槽结构阵列单元208a与沟槽结构阵列单元208c)中的线型沟槽结构的延伸方向互相垂直。
具体的，本发明通过在单个晶粒内形成这些纵横交错的沟槽结构阵列单元，可互相抵消晶圆受到的不同方向的应力有效改善晶圆翘曲问题，并降低器件位错等缺陷。
作为示例，所述沟槽结构阵列单元中，多个所述线型沟槽结构207的长度一致且等间距排列，其中，每一所述沟槽结构阵列单元中的线型沟槽结构207的数量可以根据需要进行调整。
作为示例，如图3所示，所述线型沟槽结构207包括导电材料层209及包覆于所述导电材料层209的侧壁与底面的介质层210，其中，所述导电材料层209的材质可包括掺杂多晶硅或其它合适的导电材料，所述介质层210的材质可包括二氧化硅或其它合适的介电材料。
作为示例，请回头参见图2，在另一可选实施例中，所述复合沟槽型肖特基二极管器件还包括位于所述外延层202中并自所述外延层202的正面往所述外延层202的背面方向延伸的一个或多个环形沟槽结构211，所述环形沟槽结构211环设于所述沟槽结构阵列203的外围。本发明通过在晶粒边缘区形成环形沟槽结构，可进一步降低晶圆翘曲。
作为示例，所述环形沟槽结构呈圆角正方形环，也就是说，在环形沟槽转角处做了圆环形沟槽处理，圆环形沟槽可以有效地改善器件电场分布集中的问题。
本实施例的复合沟槽型肖特基二极管器件中，沟槽结构阵列包括多个排列成至少两行及至少两列的沟槽结构阵列单元，每个沟槽结构阵列单元包括多个相互平行且间隔设置的线型沟槽结构，相邻两个沟槽结构阵列单元中的线型沟槽结构的延伸方向互相垂直，纵横交错的沟槽结构阵列单元可互相抵消晶圆受到的不同方向的应力。进一步地，本实施例的复合沟槽型肖特基二极管器件可包括设置在沟槽结构阵列周围的一条或多条环形沟槽结构可以进一步降低晶圆翘曲，而且还可以改善弱器件电场分布集中的问题。总而言之，本实施例的复合沟槽型肖特基二极管器件的这种复合型沟槽设计可有效改善晶圆翘曲问题、降低器件位错等缺陷，同时可进一步改善电场分布，有助于提高器件稳定性。
实施例二
本实施例提供一种复合沟槽型肖特基二极管器件的制作方法，可用于制作实施例一中所述的复合沟槽型肖特基二极管器件，请参阅图4，显示为该制作方法的工艺流程图，包括以下步骤：
S1：提供一衬底，所述衬底包括相对设置的正面与背面；
S2：形成外延层于所述衬底的正面；
S3：形成自所述外延层的正面往所述外延层的背面方向延伸的沟槽阵列于所述外延层中，所述沟槽阵列包括多个排列成至少两行及至少两列的沟槽阵列单元，所述沟槽阵列单元包括多个相互平行且间隔设置的线型沟槽，相邻两个沟槽阵列单元中的线型沟槽的延伸方向互相垂直；
S4：依次形成介质层及导电材料层于所述线型沟槽中以得到线型沟槽结构；
S5：形成肖特基金属层于所述外延层的正面，所述肖特基金属层还覆盖所述线型沟槽结构；
S6：形成正面金属电极层于所述肖特基金属层上；
S7：形成背面金属电极层于所述衬底的背面。
首先请参阅图5，执行所述步骤S1：提供一衬底201，所述衬底201包括相对设置的正面与背面。
作为示例，所述衬底201可以是硅衬底、锗硅衬底、III-V族元素化合物衬底或本领域技术人员公知的其他半导体材料衬底。本实施例中，所述衬底201选用N型硅衬底。
再请参阅图6，执行所述步骤S2：形成外延层202于所述衬底201的正面，本实施例中，所述外延层202选用N型硅外延层
再请参阅图7至图10，执行所述步骤S3：形成自所述外延层202的正面往所述外延层202的背面方向延伸的沟槽阵列于所述外延层202中，所述沟槽阵列包括多个排列成至少两行及至少两列的沟槽阵列单元，所述沟槽阵列单元包括多个相互平行且间隔设置的线型沟槽212，相邻两个沟槽阵列单元中的线型沟槽212的延伸方向互相垂直。
作为示例，如图7所示，先采用化学气相沉积、物理气相沉积或其它合适的方法在所述外延层202上生长一层二氧化硅层213作为掩膜层。
如图8所示，通过光刻、刻蚀等半导体图形化工艺在所述二氧化硅层213中形成沟槽的平面图案。
如图9所示，以图形化后的所述二氧化硅层213为掩膜对所述外延层202进行刻蚀，在所述外延层202中得到所述沟槽阵列。
如图10所示，采用湿法刻蚀或其它合适的半导体工艺去除所述二氧化硅层213。
具体的，本发明通过在单个晶粒内形成这些纵横交错的沟槽阵列单元，可互相抵消晶圆受到的不同方向的应力有效改善晶圆翘曲问题，并降低器件位错等缺陷。
作为示例，所述沟槽阵列单元中，多个所述线型沟槽212的长度一致且等间距排列，其中，每一所述沟槽阵列单元中的线型沟槽212的数量可以根据需要进行调整。
作为示例，在形成所述线型沟槽212的同时，还形成一个或多个环形沟槽于所述外延层202中，所述环形沟槽自所述外延层202的正面往所述外延层202的背面方向延伸，所述环形沟槽环设于所述沟槽阵列的外围。本发明通过在晶粒边缘区形成环形沟槽，可进一步降低晶圆翘曲。
作为示例，所述环形沟槽呈圆角正方形环，也就是说，在环形沟槽的转角处做了圆环形沟槽处理，圆环形沟槽可以有效地改善器件电场分布集中的问题。
再请参阅图11至图12，执行所述步骤S4：依次形成介质层210及导电材料层209于所述线型沟槽212中以得到线型沟槽结构207。
作为示例，如图11所示，先在所述线型沟槽212的侧壁和底部通过热氧化形成二氧化硅材质的所述介质层210。
如图12所示，再在所述介质层210上填充高掺杂多晶硅材料，并采用化学机械抛光或其它合适的平坦化工艺去除沟槽外多余的多晶硅材料，沟槽内剩余的多晶硅材料作为所述导电材料层209。
作为示例，还依次形成所述介质层210及所述导电材料层209于所述环形沟槽中以得到环形沟槽结构211。
再请参阅图13，执行所述步骤S5：采用金属溅射方式或其它合适的方式形成肖特基金属层204于所述外延层202的正面，所述肖特基金属层204还覆盖所述线型沟槽结构207，并进行退火以形成肖特基势垒结。
再请参阅图14，执行所述步骤S6：采用化学气相沉积、物理气相沉积或其它合适的方法形成正面金属电极层205于所述肖特基金属层204上，所述正面金属电极层205作为肖特基二极管的阳极。
作为示例，所述正面金属电极层205的材质可选用钨(W)、钛(Ti)、氮化钽(TaN)、氮化钛(TiN)、铜(Cu)及铝铜(AlCu)中的一种或多种，也可选用其它合适的金属材质。
再请参阅图15，执行所述步骤S7：采用化学气相沉积、物理气相沉积或其它合适的方法形成背面金属电极层206于所述衬底201的背面，所述背面金属电极层206作为肖特基二极管的阴极。
作为示例，所述背面金属电极层206的材质可选用钨(W)、钛(Ti)、氮化钽(TaN)、氮化钛(TiN)、铜(Cu)及铝铜(AlCu)中的一种或多种，也可选用其它合适的金属材质。
至此，制作得到一种复合沟槽型肖特基二极管器件。本实施例的复合沟槽型肖特基二极管器件的制作方法可以在不改变现有工艺和不增加制作成本的基础上有效改善晶圆翘曲的问题，降低器件位错等缺陷，同时进一步改善电场分布，提高器件稳定性。
综上所述，本发明的复合沟槽型肖特基二极管器件及其制作方法在晶粒内形成沟槽阵列，该沟槽阵列包括多个排列成至少两行及至少两列的沟槽阵列单元，每个沟槽阵列单元包括多个相互平行且间隔设置的线型沟槽，相邻两个沟槽阵列单元中的线型沟槽的延伸方向互相垂直。进一步地，可在沟槽阵列周围设计一条或多条环形沟槽。本发明中，纵横交错的沟槽阵列单元可互相抵消晶圆受到的不同方向的应力；芯片有源区边缘形成的多个环形沟槽同样可以降低晶圆翘曲，而且还可以改善弱器件电场分布集中的问题；这种复合型沟槽器件设计有效改善了晶圆翘曲问题，降低器件位错等缺陷，同时进一步改善电场分布，有助于提高器件稳定性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种复合沟槽型肖特基二极管器件，其特征在于，包括：
衬底，包括相对设置的正面与背面；
外延层，位于所述衬底的正面；
沟槽结构阵列，位于所述外延层中并自所述外延层的正面往所述外延层的背面方向延伸，所述沟槽结构阵列包括多个排列成至少两行及至少两列的沟槽结构阵列单元，所述沟槽结构阵列单元包括多个相互平行且间隔设置的线型沟槽结构，相邻两个沟槽结构阵列单元中的线型沟槽结构的延伸方向互相垂直；
肖特基金属层，位于所述外延层的正面并覆盖所述线型沟槽结构；
正面金属电极层，位于所述肖特基金属层上；
背面金属电极层，位于所述衬底的背面。
2.根据权利要求1所述的复合沟槽型肖特基二极管器件，其特征在于：所述复合沟槽型肖特基二极管器件还包括位于所述外延层中并自所述外延层的正面往所述外延层的背面方向延伸的一个或多个环形沟槽结构，所述环形沟槽结构环设于所述沟槽结构阵列的外围。
3.根据权利要求2所述的复合沟槽型肖特基二极管器件，其特征在于：所述环形沟槽结构呈圆角正方形环。
4.根据权利要求2所述的复合沟槽型肖特基二极管器件，其特征在于：所述线型沟槽结构及所述环形沟槽结构均包括导电材料层及包覆于所述导电材料层的侧壁与底面的介质层。
5.根据权利要求4所述的复合沟槽型肖特基二极管器件，其特征在于：所述导电材料的材质包括掺杂多晶硅，所述介质层的材质包括二氧化硅。
6.根据权利要求1所述的复合沟槽型肖特基二极管器件，其特征在于：所述沟槽结构阵列单元中，多个所述线型沟槽结构的长度一致且等间距排列。
7.一种复合沟槽型肖特基二极管器件的制作方法，其特征在于，包括以下步骤：
提供一衬底，所述衬底包括相对设置的正面与背面；
形成外延层于所述衬底的正面；
形成自所述外延层的正面往所述外延层的背面方向延伸的沟槽阵列于所述外延层中，所述沟槽阵列包括多个排列成至少两行及至少两列的沟槽阵列单元，所述沟槽阵列单元包括多个相互平行且间隔设置的线型沟槽，相邻两个沟槽阵列单元中的线型沟槽的延伸方向互相垂直；
依次形成介质层及导电材料层于所述线型沟槽中以得到线型沟槽结构；
形成肖特基金属层于所述外延层的正面，所述肖特基金属层还覆盖所述线型沟槽结构；
形成正面金属电极层于所述肖特基金属层上；
形成背面金属电极层于所述衬底的背面。
8.根据权利要求7所述的复合沟槽型肖特基二极管器件的制作方法，其特征在于，还包括以下步骤：
形成一个或多个环形沟槽于所述外延层中，所述环形沟槽自所述外延层的正面往所述外延层的背面方向延伸，所述环形沟槽环设于所述沟槽阵列的外围；
依次形成介质层及导电材料层于所述环形沟槽中以得到环形沟槽结构。
9.根据权利要求8所述的复合沟槽型肖特基二极管器件的制作方法，其特征在于：所述环形沟槽呈圆角正方形环。
10.根据权利要求7所述的复合沟槽型肖特基二极管器件的制作方法，其特征在于：所述沟槽阵列单元中，多个所述线型沟槽的长度一致且等间距排列。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211241466.1A CN117913147A (zh) | 2022-10-11 | 2022-10-11 | 一种复合沟槽型肖特基二极管器件及其制作方法 |
| PCT/CN2023/113289 WO2024078125A1 (zh) | 2022-10-11 | 2023-08-16 | 一种复合沟槽型肖特基二极管器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211241466.1A CN117913147A (zh) | 2022-10-11 | 2022-10-11 | 一种复合沟槽型肖特基二极管器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117913147A true CN117913147A (zh) | 2024-04-19 |
Family
ID=90668717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211241466.1A Pending CN117913147A (zh) | 2022-10-11 | 2022-10-11 | 一种复合沟槽型肖特基二极管器件及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117913147A (zh) |
| WO (1) | WO2024078125A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101901808B (zh) * | 2010-06-23 | 2011-11-09 | 苏州硅能半导体科技股份有限公司 | 一种沟槽式肖特基势垒二极管整流器件及制造方法 |
| CN103715130B (zh) * | 2012-09-29 | 2016-02-10 | 上海华虹宏力半导体制造有限公司 | 一种改善硅片翘曲度的深沟槽制造方法 |
| CN104701161B (zh) * | 2013-12-06 | 2017-10-24 | 上海华虹宏力半导体制造有限公司 | 一种沟槽型肖特基二极管的制备工艺方法 |
| CN105355554B (zh) * | 2015-12-10 | 2019-01-18 | 天水天光半导体有限责任公司 | 一种100v肖特基二极管台面制作方法 |
| CN111883527B (zh) * | 2020-07-10 | 2021-04-27 | 安徽安芯电子科技股份有限公司 | 一种用于大尺寸晶圆制造的沟槽型肖特基势垒芯片 |
| CN218632054U (zh) * | 2022-10-11 | 2023-03-14 | 华润微电子（重庆）有限公司 | 一种复合沟槽型肖特基二极管器件 |
-
2022
- 2022-10-11 CN CN202211241466.1A patent/CN117913147A/zh active Pending
-
2023
- 2023-08-16 WO PCT/CN2023/113289 patent/WO2024078125A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024078125A1 (zh) | 2024-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426541B2 (en) | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication | |
| US7078780B2 (en) | Schottky barrier diode and method of making the same | |
| US8004066B2 (en) | Crack stop and moisture barrier | |
| US6404033B1 (en) | Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication | |
| US8426949B2 (en) | Mesa type semiconductor device | |
| JP5031985B2 (ja) | 多数のボディコンタクト領域を形成できる金属酸化膜半導体電界効果トランジスタデバイス | |
| CN111106135B (zh) | 集成芯片以及形成集成芯片的方法 | |
| EP1359624A2 (en) | Vertical type MOSFET and manufacturing method thereof | |
| US6825073B1 (en) | Schottky diode with high field breakdown and low reverse leakage current | |
| US20150333133A1 (en) | Semiconductive device and associated method of manufacture | |
| US20050029614A1 (en) | High switching speed two mask schottky diode with high field breakdown | |
| US7064408B2 (en) | Schottky barrier diode and method of making the same | |
| CN218632054U (zh) | 一种复合沟槽型肖特基二极管器件 | |
| US20040211974A1 (en) | Two mask shottky barrier diode with locos structure | |
| CN114464667A (zh) | 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法 | |
| US6307244B1 (en) | Schottky barrier semiconductor device | |
| GB2082836A (en) | Corrugated semiconductor devices | |
| CN117913147A (zh) | 一种复合沟槽型肖特基二极管器件及其制作方法 | |
| CN110931569A (zh) | 具有肖特基金属结的半导体装置及其制作方法 | |
| CN113327860B (zh) | 屏蔽栅沟槽型mos器件的制造方法 | |
| US10923485B2 (en) | Semiconductor structure and method for forming the same | |
| JP2011023658A (ja) | 半導体装置の製造方法 | |
| CN110676220B (zh) | 沟槽型mosfet的制作方法、沟槽型mosfet和电子产品 | |
| US20240074157A1 (en) | Semiconductor devices | |
| US20240178327A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |