CN111106135B - 集成芯片以及形成集成芯片的方法 - Google Patents

集成芯片以及形成集成芯片的方法 Download PDF

Info

Publication number
CN111106135B
CN111106135B CN201911011387.XA CN201911011387A CN111106135B CN 111106135 B CN111106135 B CN 111106135B CN 201911011387 A CN201911011387 A CN 201911011387A CN 111106135 B CN111106135 B CN 111106135B
Authority
CN
China
Prior art keywords
substrate
integrated chip
inner surfaces
topographical features
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911011387.XA
Other languages
English (en)
Other versions
CN111106135A (zh
Inventor
吴东庭
施俊吉
黄益民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111106135A publication Critical patent/CN111106135A/zh
Application granted granted Critical
Publication of CN111106135B publication Critical patent/CN111106135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

在一些实施例中，本发明涉及集成芯片。集成芯片包括设置在衬底的像素区域内的图像感测元件。多个导电互连层设置在沿着衬底的第一侧布置的介电结构内。衬底的第二侧包括布置在图像感测元件正上方的多个内表面。多个内表面分别包括沿着平面延伸的基本平坦的表面。根据本申请的实施例，还提供了集成芯片以及形成集成芯片的方法。

Description

集成芯片以及形成集成芯片的方法
技术领域
本申请的实施例涉及半导体领域，并且更具体地，涉及集成芯片以及形成集成芯片的方法。
背景技术
具有图像传感器的集成电路(IC)用于各种现代电子器件中。近年来，互补金属氧化物半导体(CMOS)图像传感器已经开始广泛使用，主要取代电荷耦合器件(CCD)图像传感器。与CCD图像传感器相比，CMOS图像传感器由于低功耗、小尺寸、快速数据处理、直接数据输出和低制造成本而越来越受青睐。
发明内容
根据本申请的实施例，提供了一种集成芯片，包括：图像感测元件，设置在衬底的像素区域内；多个导电互连层，设置在沿着所述衬底的第一侧布置的介电结构内；以及其中，所述衬底的第二侧包括布置在所述图像感测元件正上方的多个内表面，所述多个内表面分别包括沿着平面延伸的基本平坦的表面。
根据本申请的实施例，提供了一种集成芯片，包括：图像感测元件，设置在衬底内；以及多个导电互连层，设置在介电结构内，所述介电结构沿着所述衬底的第一侧布置；其中，所述衬底的第二侧具有多个内表面，所述多个内表面布置在图像感测元件正上方并且限定多个形貌部件，所述多个内表面包括三角形表面。
根据本申请的实施例，提供了一种形成集成芯片的方法，包括：在衬底内形成图像感测元件；在所述衬底的第一侧上形成掩模层；利用位于适当位置的所述掩模层，对所述衬底的第一侧实施第一湿蚀刻工艺；去除所述掩模层；以及对所述衬底的第一侧实施第二湿蚀刻工艺，所述第一湿蚀刻工艺和所述第二湿蚀刻工艺共同形成多个形貌部件，所述多个形貌部件分别由沿着在点处相交的平面延伸的多个基本平坦的内表面限定。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片的一些实施例的截面图。
图2A示出了具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片的一些实施例的顶视图。
图2B至图2C示出了具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片的一些实施例的截面图。
图3示出了具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片的一些实施例的顶视图。
图4示出了具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片的一些实施例的截面图。
图5A至图5B示出了具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片的一些额外实施例。
图6A至图6B示出了具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片的一些额外实施例。
图7A至图7B示出了具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片的一些额外实施例。
图8A至图8B示出了具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片的一些额外实施例。
图9至图18示出了形成具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片的方法的一些实施例的截面图。
图19示出了形成具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片的方法的一些实施例的流程图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…下方”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
CMOS图像传感器(CIS)通常包括像素区域阵列，其分别具有布置在半导体衬底内的图像感测元件。图像感测元件被配置为接收包括光子的入射光。在接收光时，图像感测元件被配置为将光转换为电信号。来自图像感测元件的电信号可以由信号处理单元处理，以确定由CIS捕获的图像。
量子效率(QE)是有助于由像素区域内的图像感测元件产生的电信号的光子的数量与入射在像素区域上的光子的数量的比率。应该注意，CIS的QE可以通过片上吸收增强结构得到改进，该片上吸收增强结构被配置为增加衬底对光的吸收。例如，包括沿着衬底的表面布置的突起的吸收增强结构可以通过减少沿着表面的入射辐射的反射来增加衬底对光的吸收。这种吸收增强结构通常包括在图像感测元件上方从衬底向外延伸的锥形突起。可以通过对衬底实施干蚀刻工艺来形成锥形突起。
然而，用于形成这种突起的干蚀刻工艺可能导致沿着突起的外边缘的等离子体损坏。等离子体损坏可能导致衬底的晶体结构中的缺陷(例如，填隙)，这可能导致暗电流和/或白色像素数量增加。当光没有撞击在图像感测元件上时，暗电流和/或白色像素数量的增加导致电荷积聚在图像感测元件内，从而成为可能降低CIS的图像质量的主要噪声源。此外，干蚀刻工艺公差的不确定性可能导致突起形状的不均匀性。这种不均匀性可导致差的光响应非均匀性(PNRU)(即，来自图像感测元件的真实响应与均匀响应之间的差异)，这进一步降低了相关图像感测元件的性能。
本发明涉及图像传感器集成芯片，其包括由多个金字塔形的形貌部件(例如，凹槽或突起)限定的吸收增强结构。在一些实施例中，图像传感器集成芯片可以包括设置在衬底内的图像感测元件。多个导电互连层布置在沿着衬底的第一侧设置的介电结构内。衬底的第二侧包括多个内侧壁，该多个内侧壁布置在图像感测元件上方并且限定金字塔形的形貌部件。内侧壁具有基本平坦的表面，该基本平坦的表面分别沿着平面在第一方向上和垂直于第一方向的第二方向上延伸。基本平坦的表面是用于形成形貌部件的湿蚀刻工艺的结果。湿蚀刻工艺能够形成形貌部件，同时避免在干蚀刻工艺期间可能发生的等离子体损坏。此外，湿蚀刻工艺具有高度可控的公差，其提供了形貌部件的均匀分布，并且可以改进图像感测元件的PRNU。
图1示出了包括吸收增强结构的图像传感器集成芯片100的一些实施例的截面图。
图像传感器集成芯片100包括具有多个像素区域104a至104b的衬底102。多个像素区域104a至104b分别包括图像感测元件106，其被配置为将入射辐射(例如，光子)转换为电信号(即，从入射辐射产生电子-空穴对)。在各个实施例中，图像感测元件106可以被配置为转换电信号中具有不同波长范围(例如，辐射的可见光谱中的波长、辐射的红外光谱中的波长等)的入射辐射。在一些实施例中，图像感测元件106可以包括光电二极管、光电晶体管等。
多个晶体管栅极结构108沿着衬底102的第一侧102a布置。后段制程(BEOL)金属堆叠件也沿着衬底102的第一侧102a布置。BEOL金属堆叠件包括围绕多个导电互连层112的介电结构110。在一些实施例中，介电结构110包括多个堆叠的层间介电(ILD)层。在一些实施例中，多个导电互连层112包括导电通孔和导线的交替层，该多个导电互连层112电连接至多个晶体管栅极结构108。
在一些实施例中，隔离结构(例如，浅沟槽隔离结构、深沟槽隔离结构、隔离注入等)可以布置在多个像素区域104a至104b中的相邻像素区域之间的位置处的衬底102内。例如，在一些实施例中，浅沟槽隔离结构114可以布置在多个像素区域104a至104b中的相邻像素区域之间的衬底102的第一侧102a内。在一些额外实施例中，背侧深沟槽隔离(BDTI)结构116可以布置在多个像素区域104a至104b中的相邻像素区域之间的衬底102的第二侧102b内。在一些实施例中，BDTI结构116可以设置在浅沟槽隔离结构114正上方。在其它实施例中，BDTI结构116可以完全延伸穿过衬底102，并且可以省略浅沟槽隔离结构114。
衬底102的第二侧102b包括布置在多个像素区域104a至104b内的多个形貌部件118。多个形貌部件118(例如，金字塔形突起和/或凹陷)由衬底102的多个内表面118a至118b限定。多个内表面118a至118b包括分别沿着在第一方向上和垂直于第一方向的第二方向(例如，进入纸内的平面)上延伸的平面119a至119b延伸的基本平坦的表面。多个内表面118a至118b的平坦度是用于形成形貌部件118的湿蚀刻工艺的结果。平面119a至119b相对于衬底102的第一侧102a以角度θ成角度。在一些实施例中，角度θ可以在约30°和约90°之间的范围内。
在一些实施例中，一个或多个介电层120布置在多个内表面118a至118b之间的衬底102的第二侧102b上方。在一些实施例中，一个或多个介电层120可以包括氧化物、氮化物、碳化物等。多个内表面118a至118b的角度增加了衬底102对辐射的吸收(例如，通过减少不均匀表面的辐射的反射)。例如，对于具有大于临界角的入射角α1的入射辐射122(例如，具有在电磁光谱的近红外部分中的波长的入射辐射)，多个内表面118a至118b可以用于将入射辐射122反射到多个内表面118a至118b中的另一个，其中，入射辐射122随后可以被吸收到衬底102中。多个内表面118a至118b可以进一步用于减小入射角，入射辐射122相对于一个或多个介电层120的顶部具有陡峭的角度，从而防止入射辐射122从衬底102反射。
多个形貌部件118为图像感测元件106提供量子效率(QE)，其与具有锥形突起(例如，在850nm处的42)的图像传感器集成芯片相当。然而，多个内表面118a至118b具有比锥形突起更低的缺陷浓度(因为它们使用湿蚀刻剂形成)，从而将图像感测元件106的暗电流产生减小约80％和约90％之间的范围(例如，从每像素每秒约22.0电子(e-/p/s)至约3.8e-/p/s。此外，与使用干蚀刻工艺实现的锥形突起相比，形貌部件118以更大的均匀性布置在像素区域内，从而将光响应不均匀性(PRNU)减小约20％和约80％之间(例如，2.17至1.20)的范围。
图2A示出了图像传感器集成芯片200的顶视图的一些额外实施例。
图像传感器集成芯片200包括由隔离区域202围绕的像素区域104a。隔离区域202包括衬底102的上表面204和设置在上表面204内的BDTI结构116。上表面204和BDTI结构116在像素区域104a周围和衬底102的布置在图像感测元件106正上方的多个内表面118a至118d周围连续延伸。在一些实施例中，上表面204可以包括基本平坦的表面。
多个内表面118a至118d包括内表面组206，其限定衬底102的形貌部件(例如，金字塔形突起和/或凹陷)。内表面组206包括多个内表面118a至118d，其分别沿着点208处相交的平面(在第一方向上和垂直于第一方向的第二方向上)延伸。例如，在一些实施例中，内表面118a至118d的组206中的一个可以包括第一表面118a、第二表面118b、第三表面118c和第四表面118d。在各个实施例中，组206内的多个内表面118a至118d可以限定形貌部件，该形貌部件包括从衬底102向外延伸的金字塔形突起或在衬底102内延伸的金字塔形凹陷。在一些实施例中，金字塔形突起和/或金字塔形凹陷可以具有四个内表面和基本正方形的基部。
在一些实施例中，组206中的一个内的多个内表面118a至118d可以在包括顶点212的点处相接，顶点212是该组内的衬底102的最高点。例如，图2B示出了具有多个内表面118a至118b的图像传感器集成芯片的截面图210，该多个内表面118a至118b在包括组206内的顶点212的点处相接。在一些这样的实施例中，多个内表面118a至118b分别具有基本平坦的表面，该基本平坦的表面包括随着距顶点212的距离减小而减小的宽度。
在其它实施例中，组206中的一个内的多个内表面118a至118d可以在包括最底点216的点处相接，该最底点216是该组内的衬底102的最低点。例如，图2C示出了具有内表面118a至118b的图像传感器集成芯片的截面图214，该内表面118a至118b在包括组206内的最底点216的点处相接。在一些这样的实施例中，内表面118a至118b分别具有基本平坦的表面，该基本平坦的表面包括随着距最底点216的距离减小而减小的宽度。
图3示出了具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片300的一些实施例的顶视图。
图像传感器集成芯片300包括分别包括图像感测元件106的多个像素区域104a至104d。多个像素区域104a至104d由隔离区域202分隔开。多个像素区域104a至104d分别具有宽度302并且以间距304布置。在一些实施例中，宽度302可以在约1微米(μm)和约50μm之间的范围内。在其它实施例中，宽度302可以小于1μm。在一些实施例中，间距304可以在约1μm和约50μm之间的范围内。在其它实施例中，间距304可以小于1μm。例如，在各个实施例中，间距304可以为约628nm、约660nm、约470nm或约728nm。
多个像素区域104a至104d分别包括以阵列中的行和列布置的多个形貌部件118(例如，金字塔形状的突起和/或凹陷)。在一些实施例中，行和/或列可以具有相同数量的形貌部件118。多个像素区域104a至104d内的多个形貌部件118分别具有宽度306并且以间距308布置。在一些实施例中，宽度306可以在约400nm和约1000nm之间的范围内。在其它实施例中，宽度306可以在约500nm和约10μm之间的范围内。在一些实施例中，间距308可以在约450nm和约900nm之间的范围内。在一些实施例中，宽度306与间距308的比率可以在约0.95和约1之间的范围内。在一些实施例中，在多个像素区域104a至104d中的相应像素区域内，多个形貌部件118可以覆盖约84％的像素区域的区域(即，宽度306的平方除以间距308的平方约等于84％)。
图4示出了具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片400的一些实施例的截面图。
图像传感器集成芯片400包括具有前侧401f和背侧401b的衬底102。钝化层402布置在衬底102的背侧401b上。在一些实施例中，钝化层402布置在衬底102的背侧401b和一个或多个介电层120之间。在一些实施例中，钝化层402可以包括高k介电材料，诸如钛铝氧化物、铪钽氧化物、氧化锆镧等。在一些实施例中，钝化层402可以进一步布置在限定背侧深沟槽隔离(BDTI)结构116的沟槽404内。在一些实施例中，BDTI结构116还包括限制在沟槽404内的一个或多个介电层120和一个或多个附加介电材料406(例如，氧化物、氮化物、碳化物等)。
栅格结构408设置在衬底102上方并且设置在一个或多个介电层120内。栅格结构408包括限定位于像素区域104a至104b上面的开口的侧壁。在各个实施例中，栅格结构408可以包括金属(例如，铝、钴、铜、银、金、钨等)和/或介电材料(例如，SiO2、SiN等)。多个滤色器410a至410b布置在栅格结构408中的开口内。多个滤色器410a至410b分别被配置为传输入射辐射的特定波长。多个微透镜412布置在多个滤色器410a至410b上方。多个微透镜412被配置为将入射辐射(例如，光)聚焦至像素区域104a至104b。
图5A至图5B示出了具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片的一些额外实施例。
图5A示出了图像传感器集成芯片的三维视图500。图像传感器集成芯片包括像素区域104a，像素区域104a具有布置在衬底102内的图像感测元件(图5A中未示出)。衬底102包括多个内表面118b和118d，其在像素区域104a内限定多个金字塔形突起502。多个内表面118b和118d分别包括大致三角形的形状，该三角形的形状的宽度w随着金字塔形突起502的高度h的增加而减小。在一些实施例(如图5B所示)中，金字塔形突起502可以具有圆形顶部或平顶部。多个金字塔形突起502分别具有宽度为b的基部(底部)。在一些实施例中，高度h可以约等于.707b。
多个金字塔形突起502由沟道504分隔开。在一些实施例中，沟道504沿着多个金字塔形突起502中的一个的相对侧在平行方向上延伸。像素区域104a由衬底102的上表面204限定的隔离区域202围绕。在一些实施例中，沟道504在限定隔离区域202的侧壁之间的线中延伸。
图5B示出了图5A的图像传感器集成芯片的截面图506。图像传感器集成芯片包括多个内表面118a至118b。多个内表面118a至118b沿着在点208处相交的平面119a至119b延伸。在一些实施例中，点208与衬底102分隔开(例如，布置在衬底102之上)约0nm和约30nm之间的范围内的距离508。在一些实施例中，多个金字塔形突起502具有在隔离区域202的上表面204下方凹进距离514的顶部。在一些实施例中，距离514可以在约10nm和约100nm之间的范围内。例如，在一些实施例中，距离514可以约等于29.6nm。
在一些实施例中，多个内表面118a至118b分别相对于沿着衬底102的上表面204延伸的第一平面510以第一角度θ1定向。在这样的实施例中，多个内表面118a至118b分别相对于垂直于衬底102的上表面204的第二平面512以第二角度θ2定向。在一些实施例中，第一角度θ1可以为约35.3°。在一些实施例中，第二角度θ2可以为约54.7°。
图6A示出了具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片的一些额外实施例的三维视图600。图6B示出了图6A的图像传感器集成芯片的截面图606。
图像传感器集成芯片包括具有多个金字塔形突起502的像素区域104a。从顶视图看，衬底102的上表面204由锯齿状边缘602限定。相邻的锯齿状边缘602沿着槽604(沿着衬底102的侧延伸)相接。虽然图6A中未示出，但是应当理解，BDTI结构可以布置在围绕像素区域104a的衬底102的上表面204内。
图7A至图7B示出了具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片的一些额外实施例。
图7A示出了图像传感器集成芯片的三维视图700。图像传感器集成芯片包括像素区域104a，像素区域104a具有布置在衬底102内的图像感测元件(图7A中未示出)。衬底102包括多个内表面118a和118c，其限定像素区域104a内的多个金字塔形状凹陷702。多个内表面118a和118c分别包括大致三角形形状，其宽度w随着多个金字塔形凹陷702的深度d增加而减小。在一些实施例(如图7B所示)中，多个金字塔形凹陷702可以具有圆形底部或平坦底部。多个金字塔形凹陷702分别具有宽度为b的基部(顶部)。在一些实施例中，深度d可以约等于.707b。
多个金字塔形凹陷702由脊704分隔开。在一些实施例中，脊704沿着多个金字塔形凹陷702中的一个的相对侧在平行方向上延伸。像素区域104a由衬底102的上表面204限定的隔离区域202围绕。在一些实施例中，脊704在限定隔离区域202的侧壁之间的线中延伸。
图7B示出了图像传感器集成芯片的截面图706。图像传感器集成芯片包括多个内表面118a至118b。多个内表面118a至118b沿着在点208处相交的平面119a至119b延伸。在一些实施例中，点208与多个金字塔形凹陷702中的一个分隔开(例如，布置在多个金字塔形凹陷702下方)约0nm和约30nm之间的范围内的距离708。在一些实施例中，多个内表面118a至118b分别相对于沿着衬底102的上表面204延伸的第一平面710以第一角度
Figure BDA0002244289840000101
定向。在这样的实施例中，多个内表面118a至118b分别相对于垂直于衬底102的上表面204的第二平面712以第二角度
Figure BDA0002244289840000102
定向。在一些实施例中，第一角度
Figure BDA0002244289840000104
可以为约35.3°。在一些实施例中，第二角度
Figure BDA0002244289840000103
可以为约54.7°。
在一些实施例中，多个金字塔形凹陷702具有在隔离区域202的上表面204下方凹进距离714的顶部。在一些实施例中，距离714可以在约5nm和约40nm之间的范围内。
图8A示出了具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片800的一些额外实施例的三维视图。图8B示出了图8A的图像传感器集成芯片800的顶视图806。虽然未在图8A中示出，但是应当理解，BDTI结构可以布置在围绕像素区域104a的衬底102的上表面204内。
图像传感器集成芯片800包括像素区域104a，像素区域104a具有布置为行802a至802b和列804的多个金字塔形凹陷702。在一些实施例中，第一行802a具有第一数量的金字塔形凹陷702并且第二行802b具有与第一数量不同的第二数量的金字塔形凹陷702。
图9至图18示出了形成具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片的方法的一些实施例的截面图900至1800。虽然图9至图18所示的截面图900至1800可以参照形成具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片的方法描述，但是应当理解，图9至图18所示的结构不限于形成方法，而是可以单独独立于该方法。此外，虽然该方法描述了背照式(BSI)图像传感器的形成，但是应当理解，所公开的吸收增强装置也可以应用于前照式(FSI)图像传感器。
如图9的截面图900所示，沿着像素区域104a至104b内的衬底902的前侧902f形成一个或多个晶体管栅极结构108。衬底902可以是任何类型的半导体本体(例如，硅、SiGe、SOI等)，以及与其相关的任何其它类型的半导体和/或外延层。例如，在一些实施例中，衬底902可以包括基底衬底和外延层。在各个实施例中，一个或多个晶体管栅极结构108可以对应于转移晶体管、源极跟随器晶体管、行选择晶体管和/或复位晶体管。在一些实施例中，可以通过在衬底902的前侧902f上沉积栅极介电膜和栅电极膜来形成一个或多个晶体管栅极结构108。随后图案化栅极介电膜和栅电极膜以形成栅极介电层108d和栅电极108e。可以在栅电极108e的外侧壁上形成侧壁间隔件108s。在一些实施例中，可以通过在衬底902的前侧902f上沉积间隔件层(例如，氮化物、氧化物等)并且选择性地蚀刻间隔件层以形成侧壁间隔件108s来形成侧壁间隔件108s。
在衬底902的像素区域104a至104b内形成图像感测元件106。在一些实施例中，图像感测元件106可以包括通过将一种或多种掺杂剂物质注入至衬底902的前侧902f中而形成的光电二极管。例如，可以通过选择性地实施第一注入工艺(例如，根据掩模层)以形成具有第一掺杂类型(例如，n型)的第一区域，并且随后实施第二注入工艺以形成邻接第一区域并且具有与第一掺杂类型不同的第二掺杂类型(例如，p型)的第二区域来形成光电二极管。在一些实施例中，也可以使用第一或第二注入工艺中的一个来形成浮置扩散阱(未示出)。
如图10的截面图1000所示，在沿着衬底902的前侧902f形成的介电结构110内形成多个导电互连层112。介电结构110包括多个堆叠的ILD层，而多个导电互连层112包括导线和通孔的交替层。在一些实施例中，可以使用镶嵌工艺(例如，单镶嵌工艺或双镶嵌工艺)来形成多个导电互连层112中的一个或多个。通过在衬底902的前侧902f上方形成ILD层，蚀刻ILD层以形成导通孔和/或沟槽，并且用导电材料填充导通孔和/或沟槽来实施镶嵌工艺。在一些实施例中，可以通过物理汽相沉积技术(例如，PVD、CVD、PE-CVD、ALD等)来沉积ILD层，并且可以使用沉积工艺和/或镀工艺(例如，电镀、化学镀等)来形成导电材料。在各个实施例中，例如，多个导电互连层112可以包括钨、铜或铝铜。
如图11的截面图1100所示，可以将介电结构110接合至支撑衬底1102。在一些实施例中，支撑衬底1102可以包括诸如硅的半导体材料。在将介电结构110接合至支撑衬底1102之后，可以减薄衬底902以形成衬底102。减薄衬底902将衬底的厚度从第一厚度t1减小至小于第一厚度t1的第二厚度t2。减薄衬底902允许辐射更容易地传递至图像感测元件106。在各个实施例中，可以通过蚀刻和/或机械研磨衬底902的背侧902b来减薄衬底902。
如图12的截面图1200所示，沿着衬底102的背侧401b形成第一图案化掩模层1202。第一图案化掩模层1202包括沿着衬底102的背侧401b限定开口1204的侧壁。在一些实施例中，第一图案化掩模层1202可以包括硬掩模，该硬掩模包括钛、碳化硅、氮氧化硅、钽等。在一些实施例中，第一图案化掩模层1202可以沉积在衬底102的背侧401b上，并且随后使用光刻工艺和干蚀刻工艺图案化。
如图13的截面图1300所示，根据第一图案化掩模层1202对衬底102的背侧401b实施第一湿蚀刻工艺。第一湿蚀刻工艺通过以下方式实施：根据第一图案化掩模层1202，选择性地将衬底102的背侧401b暴露于一种或多种第一湿蚀刻剂1302。一种或多种第一湿蚀刻剂1302去除衬底102的一部分以形成由衬底102的内表面1306限定的多个凹槽1304。在一些实施例中，一种或多种第一湿蚀刻剂1302可以包括氢氟酸(HF)、四甲基氢氧化铵(TMAH)、氢氧化钾(KOH)等。
如图14A的截面图1400所示，去除第一图案化掩模层(图13的1202)。第一图案化掩模层(图13的1202)的去除产生在衬底102的背侧401b和多个凹槽1304之间延伸的孔1402。如图14B的三维视图1404所示，在一些实施例中，孔1402可以包括圆形孔。
如图15的截面图1500所示，对衬底102的背侧401b实施第二湿蚀刻工艺。通过将衬底102暴露于一个或多个第二湿蚀刻剂1502来实施第二湿蚀刻工艺，第二湿蚀刻剂1502去除衬底102的上部。去除衬底102的上部限定了衬底102的像素区域104a内的形貌部件118。由于第二湿蚀刻工艺去除了衬底102的上部，因此形貌部件118的顶部可以在衬底102的上表面204下方凹进距离514。形貌部件118由多个内表面118a至118b限定，内表面118a至118b包括沿着在点208处相交的平面119a至119b延伸的基本平坦的表面。在一些实施例中，形貌部件118可以包括金字塔形突起，并且平面119a至119b可以在沿着形貌部件118的顶部，或在形貌部件118上方的点处相接。在其它实施例中，形貌部件118可以包括金字塔形凹陷，并且平面119a至119b可以在沿着形貌部件118的底部或在形貌部件118下方的点处相接。去除衬底102的上部也限定了围绕多个内表面118a至118b的隔离区域202。隔离区域202由上表面204限定。在一些实施例中，上表面204是沿着在多个内表面118a至118b上面一个或多个非零距离的平面设置的基本平坦的表面。
在一些实施例中，一种或多种第二湿蚀刻剂1502可以包括氢氟酸(HF)、四甲基氢氧化铵(TMAH)、氢氧化钾(KOH)等。使用湿蚀刻工艺来形成限定形貌部件118的多个内表面118a至118b避免了使用干蚀刻工艺可能发生的等离子体损坏(例如，减少晶体缺陷)。此外，湿蚀刻工艺可以提供高度的各向异性，其沿着晶面蚀刻并且提供像素区域104a至104b内的形貌部件118的良好均匀性。例如，在一些实施例中，衬底102可以包括硅，并且一种或多种第一湿蚀刻剂1302和/或一种或多种第二湿蚀刻剂1502可以蚀刻(100)平面以形成由(111)平面(即，形成由(111)平面限定的凹槽)限定的内表面118a至118b。在这样的实施例中，内表面118a至118b与(100)平面之间的角度约等于54.7°。
如图16的截面图1600所示，在隔离区域202内的衬底102的背侧401b内形成沟槽1602。沟槽1602从上表面204垂直延伸至衬底内102的多个像素区域104a至104b之间的横向位置处。在一些实施例中，可以通过将衬底102的背侧401b暴露于第三蚀刻工艺来形成沟槽1602。根据第二图案化掩模层1606，通过选择性地将衬底102的背侧401b暴露于一种或多种第三蚀刻剂1604来实施第三蚀刻工艺。在一些实施例中，第二图案化掩模层1606可以包括光刻胶。在一些实施例中，一种或多种第三蚀刻剂1604可以包括干蚀刻剂。在一些实施例中，干蚀刻剂可以具有包括氧(O2)、氮(N2)、氢(H2)、氩(Ar)和/或氟物质(例如，CF4、CHF3、C4F8等)的蚀刻化学物质。
如图17的截面图1700所示，在沟槽1602内形成一种或多种第一介电材料，以在像素区域104a至104b的相对侧上形成背侧深沟槽隔离(BDTI)结构116。也在衬底102的多个内表面118a至118b和上表面204上方形成一个或多个介电层120。在一些实施例中，一种或多种第一介电材料和一个或多个介电层120可以包括使用单个连续沉积工艺和/或原位实施的多个沉积工艺形成的相同材料。在其它实施例中，一种或多种第一介电材料和一个或多个介电层120可以包括使用不同沉积工艺形成的不同材料。
在各个实施例中，一种或多种第一介电材料可以包括氧化物、氮化物、碳化物等。在各个实施例中，一个或多个介电层120可以包括氧化物(例如，氧化硅)、TEOS等。在一些实施例中，一个或多个介电层120可以在多个形貌部件118中的相邻的形貌部件118之间延伸。在一些实施例中，可以沉积一个或多个介电层120以具有包括布置在形貌部件118上方并且彼此相交的多个弯曲表面的上表面。在一些实施例中，可以通过随后的平坦化工艺(例如，化学机械平坦化工艺)去除多个弯曲表面，以使一个或多个介电层120a具有基本平坦的上表面。
在一些实施例中，可以在BDTI结构116和/或一个或多个介电层120的形成之前沿着衬底102的背侧401b形成钝化层(未示出)。钝化层内衬衬底102的背侧401b。在一些实施例中，钝化层可以进一步内衬沟槽(图16的1602)的内侧壁。在一些实施例中，钝化层可以进一步内衬衬底102的背侧401b。在一些实施例中，钝化层可以包括高k介电层，高k介电层包括氧化铪(HfO2)、氧化钛(TiO2)、氧化铪锆(HfZrO)、氧化钽(Ta2O3)、氧化铪硅(HfSiO4)、氧化锆(ZrO2)、氧化锆硅(ZrSiO2)等。在一些实施例中，可以通过物理汽相沉积技术(例如，PVD、CVD、PE-CVD、ALD等)沉积钝化层。
如图18的截面图1800所示，在一个或多个介电层120上方形成多个滤色器410a至410b。在一些实施例中，可以在一个或多个介电层120上面的栅格结构408中的开口内形成形成多个滤色器410a至410b。在一些实施例中，可以通过形成滤色器层并且图案化滤色器层来形成多个滤色器410a至410b。滤色器层由允许传输具有特定波长范围的辐射(例如，光)的材料形成，同时阻挡波长在特定范围之外的光。
在多个滤色器410a至410b上方形成多个微透镜412。在一些实施例中，可以通过在多个滤色器之上沉积微透镜材料(例如，通过旋涂方法或沉积工艺)来形成多个微透镜412。在微透镜材料之上图案化具有弯曲上表面的微透镜模板(未示出)。在一些实施例中，微透镜模板可以包括使用分布曝光光剂量曝光的光刻胶材料(例如，对于负性光刻胶，在曲率的底部曝光更多的光并且在曲率的顶部曝光更少的光)、显影和烘烤，以形成圆形。然后通过根据微透镜模板选择性地蚀刻微透镜材料来形成多个微透镜412。
图19示出了形成具有由基本平坦的表面限定的吸收增强结构的图像传感器集成芯片的方法1900的一些实施例的流程图。
虽然方法1900在此处示出和描述为一系列步骤或事件，但是应该理解，这些步骤或事件的示出的顺序不被解释为限制意义。例如，一些步骤可以以不同的顺序发生和/或与除了此处示出的和/或描述的一些的其它步骤或事件同时发生。此外，可能不是所有示出的步骤对于实施此处描述的一个或多个方面或实施例都是需要的，并且此处描述的一个或多个步骤可以在一个或多个单独的步骤和/或阶段中实施。
在1902中，沿着衬底的第一侧形成一个或多个晶体管栅极结构。图9示出了对应于步骤1902的一些实施例的截面图900。
在1904中，在衬底的像素区域内形成图像感测元件。图9示出了对应于步骤1904的一些实施例的截面图900。
在1906中，沿着衬底的第一侧在介电结构内形成多个导电互连层。图10示出了对应于步骤1906的一些实施例的截面图1000。
在1908中，将衬底的第一侧连接至支撑衬底，并且减薄衬底以减小衬底的厚度。图11示出了对应于步骤1908的一些实施例的截面图1100。
在1910中，在衬底的第二侧内形成多个形貌部件。多个形貌部件由沿着在点处相交的平面延伸的多个基本平坦的表面限定。在各个实施例中，多个形貌部件可以包括金字塔形突起或金字塔形凹陷。在一些实施例中，可以根据步骤1912至1918形成多个形貌部件。
在1912中，在衬底的第二侧上形成图案化掩模层。图12示出了对应于步骤1912的一些实施例的截面图1200。
在1914中，根据图案化掩模层对衬底的第二侧实施第一湿蚀刻工艺。图13示出了对应于步骤1914的一些实施例的截面图1300。
在1916中，去除图案化掩模层。图14A示出了对应于步骤1916的一些实施例的截面图1400。
在1918中，对衬底的第二侧实施第二湿蚀刻工艺。图15示出了对应于步骤1918的一些实施例的截面图1500。
在1920中，在相邻像素区域之间形成隔离结构。图16至图17示出了对应于步骤1920的一些实施例的截面图1600至1700。
在1922中，在衬底的第二侧上形成一个或多个介电层。图18示出了对应于步骤1922的一些实施例的截面图1800。
在1924中，在一个或多个介电层上方形成滤色器和微透镜。图18示出了对应于步骤1922的一些实施例的截面图1800。
因此，在一些实施例中，本发明涉及具有吸收增强结构的图像传感器集成芯片，该吸收增强结构包括分别由衬底的基本平坦的表面限定的形貌部件，该基本平坦的表面沿着在点处相交的平面延伸。通过一个或多个湿蚀刻工艺形成衬底的基本平坦的表面，以减轻沿着基本平坦表面的可能降低图像传感器集成芯片性能的缺陷。
在一些实施例中，本发明涉及集成芯片。集成芯片包括设置在衬底的像素区域内的图像感测元件；以及多个导电互连层，设置在沿着衬底的第一侧布置的介电结构内；衬底的第二侧包括布置在图像感测元件正上方的多个内表面，多个内表面分别具有沿着平面延伸的基本平坦的表面。在一些实施例中，多个内表面包括一组基本平坦的表面，该组基本平坦的表面沿着多个内表面之间的点处相交的平面延伸。在一些实施例中，该点布置在衬底上方并且与衬底分隔开非零距离。在一些实施例中，多个内表面分别包括三角形形状。在一些实施例中，集成芯片还包括设置在像素区域和相邻像素区域之间的隔离区域，隔离区域由在围绕像素区域的完整环中延伸的衬底的上表面限定。在一些实施例中，衬底的上表面沿着与内表面的顶部垂直分隔开一个或多个非零距离的水平面布置。在一些实施例中，多个内表面限定第一金字塔形腔，第一金字塔形腔通过脊与第二金字塔形腔分隔开，该脊垂直地位于衬底的上表面下方。在一些实施例中，从顶视图观察，上表面由衬底的锯齿状边缘限定。在一些实施例中，多个内表面限定第一金字塔形腔，该第一金字塔形腔通过脊与第二金字塔形腔分隔开，该脊沿着像素区域的外边缘之间的线延伸。在一些实施例中，多个内表面限定第一金字塔形突起，该第一金字塔形突起通过沟道与第二金字塔形突起分隔开，该沟道沿着像素区域的外边缘之间的线延伸。
在其它实施例中，本发明涉及集成电路。集成电路包括设置在衬底内的图像感测元件；以及多个导电互连层，设置在介电结构内，该介电结构沿着与衬底的第二侧相对的衬底的第一侧布置；衬底的第二侧具有多个内表面，该多个内表面布置在图像感测元件正上方并且限定多个形貌部件，该多个内表面包括三角形表面。在一些实施例中，多个形貌部件具有包含基本正方形的基部的金字塔形状。在一些实施例中，衬底包括硅，并且三角形表面分别沿着硅的(111)晶面延伸。在一些实施例中，多个内表面中的四个的一组内表面沿着四个平面延伸，该四个平面在该多个内表面中的四个的一组的顶部处或上方的点处相交。在一些实施例中，多个形貌部件分别包括金字塔形突起。在一些实施例中，多个形貌部件分别包括金字塔形腔。在一些实施例中，集成芯片还包括具有深沟槽隔离结构的隔离区域，该深沟槽隔离结构包括布置在衬底的基本平坦的上表面中的沟槽内的一种或多种介电材料，深沟槽隔离结构在包括像素感测元件的像素区域周围连续延伸。在一些实施例中，多个形貌部件在包括图像感测元件的像素区域内以行和列布置；以及第一行具有第一数量的形貌部件，并且第二行具有与第一数量的形貌部件不同的第二数量的形貌部件。
在又其它实施例中，本发明涉及形成集成芯片的方法。该方法包括在衬底内形成图像感测元件；在衬底的第一侧上形成掩模层；利用位于适当位置的掩模层，对衬底的第一侧实施第一湿蚀刻工艺；去除掩模层；以及对衬底的第一侧实施第二湿蚀刻工艺，第一湿蚀刻工艺和第二湿蚀刻工艺共同形成多个形貌部件，这些形貌部件分别由沿着在点处相交的平面延伸的多个基本平坦的内表面限定。在一些实施例中，该方法还包括在衬底的第一侧上并且在多个形貌部件中的相邻形貌部件之间横向地形成一种或多种介电材料。
根据本申请的实施例，提供了一种集成芯片，包括：图像感测元件，设置在衬底的像素区域内；多个导电互连层，设置在沿着所述衬底的第一侧布置的介电结构内；以及其中，所述衬底的第二侧包括布置在所述图像感测元件正上方的多个内表面，所述多个内表面分别包括沿着平面延伸的基本平坦的表面。
根据本申请的实施例，其中，所述多个内表面包括一组基本平坦的表面，所述一组基本平坦的表面沿着所述多个内表面之间的点处相交的平面延伸。
根据本申请的实施例，其中，所述点布置在所述衬底上方并且与所述衬底分隔开非零距离。
根据本申请的实施例，其中，所述多个内表面分别包括三角形形状。
根据本申请的实施例，还包括：隔离区域，设置在所述像素区域和相邻像素区域之间，所述隔离区域由在围绕所述像素区域的完整环中延伸的所述衬底的上表面限定。
根据本申请的实施例，其中，所述衬底的上表面沿着与所述多个内表面的顶部垂直分隔开一个或多个非零距离的水平面布置。
根据本申请的实施例，其中，所述多个内表面限定第一金字塔形腔，所述第一金字塔形腔通过脊与第二金字塔形腔分隔开，所述脊垂直地位于所述衬底的上表面下方。
根据本申请的实施例，其中，从顶视图观察，所述上表面由所述衬底的锯齿状边缘限定。
根据本申请的实施例，其中，所述多个内表面限定第一金字塔形腔，所述第一金字塔形腔通过脊与第二金字塔形腔分隔开，所述脊沿着所述像素区域的外边缘之间的线延伸。
根据本申请的实施例，其中，所述多个内表面限定第一金字塔形突起，所述第一金字塔形突起通过沟道与第二金字塔形突起分隔开，所述沟道沿着所述像素区域的外边缘之间的线延伸。
根据本申请的实施例，提供了一种集成芯片，包括：图像感测元件，设置在衬底内；以及多个导电互连层，设置在介电结构内，所述介电结构沿着所述衬底的第一侧布置；其中，所述衬底的第二侧具有多个内表面，所述多个内表面布置在图像感测元件正上方并且限定多个形貌部件，所述多个内表面包括三角形表面。
根据本申请的实施例，其中，所述多个形貌部件具有包含基本正方形的基部的金字塔形状。
根据本申请的实施例，其中，所述衬底包括硅，并且所述三角形表面分别沿着硅的(111)晶面延伸。
根据本申请的实施例，其中，所述多个内表面中的四个的一组内表面沿着四个平面延伸，所述四个平面在所述多个内表面中的四个的所述一组内表面的顶部处或上方的点处相交。
根据本申请的实施例，其中，所述多个形貌部件分别包括金字塔形突起。
根据本申请的实施例，其中，所述多个形貌部件分别包括金字塔形腔。
根据本申请的实施例，还包括：隔离区域，包括深沟槽隔离结构，所述深沟槽隔离结构包括布置在所述衬底的基本平坦的上表面中的沟槽内的一种或多种介电材料，其中，所述深沟槽隔离结构在包括所述像素感测元件的像素区域周围连续延伸。
根据本申请的实施例，其中，所述多个形貌部件在包括所述图像感测元件的像素区域内以行和列布置；以及其中，第一行具有第一数量的形貌部件，并且第二行具有与所述第一数量的形貌部件不同的第二数量的形貌部件。
根据本申请的实施例，提供了一种形成集成芯片的方法，包括：在衬底内形成图像感测元件；在所述衬底的第一侧上形成掩模层；利用位于适当位置的所述掩模层，对所述衬底的第一侧实施第一湿蚀刻工艺；去除所述掩模层；以及对所述衬底的第一侧实施第二湿蚀刻工艺，所述第一湿蚀刻工艺和所述第二湿蚀刻工艺共同形成多个形貌部件，所述多个形貌部件分别由沿着在点处相交的平面延伸的多个基本平坦的内表面限定。
根据本申请的实施例，还包括：在所述衬底的第一侧上并且在所述多个形貌部件中的相邻形貌部件之间横向地形成一种或多种介电材料。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (20)

1.一种集成芯片，包括：
图像感测元件，设置在衬底的像素区域内；
多个导电互连层，设置在沿着所述衬底的第一侧布置的介电结构内；以及
其中，所述衬底的第二侧包括布置在所述图像感测元件正上方的多个内表面，所述多个内表面分别包括沿着平面延伸的基本平坦的表面，
隔离区域，设置在所述像素区域和相邻像素区域之间，所述隔离区域由在围绕所述像素区域的完整环中延伸的所述衬底的上表面限定，其中，所述衬底的上表面沿着与所述多个内表面的顶部垂直分隔开一个或多个非零距离的水平面布置，并且所述衬底的所述上表面高于所述多个内表面的顶部。
2.根据权利要求1所述的集成芯片，其中，所述多个内表面包括一组基本平坦的表面，所述一组基本平坦的表面沿着所述多个内表面之间的点处相交的平面延伸。
3.根据权利要求2所述的集成芯片，其中，所述点布置在所述衬底上方并且与所述衬底分隔开非零距离。
4.根据权利要求1所述的集成芯片，其中，所述多个内表面分别包括三角形形状。
5.根据权利要求1所述的集成芯片，其中，所述平面相对于衬底的与所述上表面相对的下表面以角度θ成角度，角度θ在30°和90°之间的范围内。
6.根据权利要求1所述的集成芯片，其中，所述多个内表面限定多个金字塔形突起并且分别包括三角形的形状，所述三角形的形状的宽度随着金字塔形突起的高度的增加而减小。
7.根据权利要求5所述的集成芯片，其中，所述多个内表面限定第一金字塔形腔，所述第一金字塔形腔通过脊与第二金字塔形腔分隔开，所述脊垂直地位于所述衬底的上表面下方。
8.根据权利要求5所述的集成芯片，其中，从顶视图观察，所述上表面由所述衬底的锯齿状边缘限定。
9.根据权利要求1所述的集成芯片，其中，所述多个内表面限定第一金字塔形腔，所述第一金字塔形腔通过脊与第二金字塔形腔分隔开，所述脊沿着所述像素区域的外边缘之间的线延伸。
10.根据权利要求1所述的集成芯片，其中，所述多个内表面限定第一金字塔形突起，所述第一金字塔形突起通过沟道与第二金字塔形突起分隔开，所述沟道沿着所述像素区域的外边缘之间的线延伸。
11.一种集成电路，包括：
图像感测元件，设置在衬底内；以及
多个导电互连层，设置在介电结构内，所述介电结构沿着所述衬底的第一侧布置；
其中，所述衬底的第二侧具有多个内表面，所述多个内表面布置在图像感测元件正上方并且限定多个形貌部件，所述多个内表面包括三角形表面，
其中，限定所述多个形貌部件中的相邻的形貌部件的所述多个内表面在点处相交，所述点在所述衬底的围绕所述多个形貌部件连续延伸的表面下方非零距离处。
12.根据权利要求11所述的集成电路，其中，所述多个形貌部件具有包含基本正方形的基部的金字塔形状。
13.根据权利要求11所述的集成电路，其中，所述衬底包括硅，并且所述三角形表面分别沿着硅的(111)晶面延伸。
14.根据权利要求11所述的集成电路，其中，所述多个内表面中的四个的一组内表面沿着四个平面延伸，所述四个平面在所述多个内表面中的四个的所述一组内表面的顶部处或上方的点处相交。
15.根据权利要求11所述的集成电路，其中，所述多个形貌部件分别包括金字塔形突起。
16.根据权利要求11所述的集成电路，其中，所述多个形貌部件分别包括金字塔形腔。
17.根据权利要求11所述的集成电路，还包括：
隔离区域，包括深沟槽隔离结构，所述深沟槽隔离结构包括布置在所述衬底的基本平坦的上表面中的沟槽内的一种或多种介电材料，其中，所述深沟槽隔离结构在包括所述图像 感测元件的像素区域周围连续延伸。
18.根据权利要求11所述的集成电路，
其中，所述多个形貌部件在包括所述图像感测元件的像素区域内以行和列布置；以及
其中，第一行具有第一数量的形貌部件，并且第二行具有与所述第一数量的形貌部件不同的第二数量的形貌部件。
19.一种形成集成芯片的方法，包括：
在衬底内形成图像感测元件；
在所述衬底的第一侧上形成掩模层；
利用位于适当位置的所述掩模层，对所述衬底的第一侧实施第一湿蚀刻工艺，去除所述衬底的一部分以形成由所述衬底的内表面限定的多个凹槽；
去除所述掩模层，从而产生在所述衬底的第一侧和所述多个凹槽之间延伸的孔，所述孔在所述凹槽上方，所述孔与所述凹槽的相交点位于所述衬底的顶表面的下方；以及
对所述衬底的第一侧实施第二湿蚀刻工艺，所述第二湿蚀刻工艺去除所述衬底的上部以去除所述孔，从而所述第一湿蚀刻工艺和所述第二湿蚀刻工艺共同形成多个形貌部件，所述多个形貌部件分别由沿着在点处相交的平面延伸的多个基本平坦的内表面限定，所述点在所述衬底的围绕所述多个形貌部件连续延伸的所述顶表面下方非零距离处。
20.根据权利要求19所述的方法，还包括：
在所述衬底的第一侧上并且在所述多个形貌部件中的相邻形貌部件之间横向地形成一种或多种介电材料。
CN201911011387.XA 2018-10-29 2019-10-23 集成芯片以及形成集成芯片的方法 Active CN111106135B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862751761P 2018-10-29 2018-10-29
US62/751,761 2018-10-29
US16/352,164 US10991746B2 (en) 2018-10-29 2019-03-13 High performance image sensor
US16/352,164 2019-03-13

Publications (2)

Publication Number Publication Date
CN111106135A CN111106135A (zh) 2020-05-05
CN111106135B true CN111106135B (zh) 2022-12-13

Family

ID=70327351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911011387.XA Active CN111106135B (zh) 2018-10-29 2019-10-23 集成芯片以及形成集成芯片的方法

Country Status (5)

Country Link
US (3) US10991746B2 (zh)
KR (1) KR102288778B1 (zh)
CN (1) CN111106135B (zh)
DE (1) DE102019107611A1 (zh)
TW (1) TWI734108B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112119503B (zh) * 2018-06-15 2024-01-19 索尼半导体解决方案公司 摄像装置、摄像装置的制造方法和电子设备
US10991746B2 (en) * 2018-10-29 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. High performance image sensor
US11201124B2 (en) * 2019-07-29 2021-12-14 Omnivision Technologies, Inc. Semiconductor devices, semiconductor wafers, and methods of manufacturing the same
US11245067B2 (en) * 2019-11-01 2022-02-08 Globalfoundries Singapore Pte. Ltd. Hall sensors with a three-dimensional structure
US11563044B2 (en) * 2020-06-18 2023-01-24 Omnivision Technologies, Inc. Pixel-array substrate and defect prevention method
US11923392B2 (en) * 2021-01-04 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced design for image sensing technology
CN114188217A (zh) * 2021-11-30 2022-03-15 武汉新芯集成电路制造有限公司 半导体器件及其制作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279924A (en) * 1989-04-04 1994-01-18 Sharp Kabushiki Kaisha Manufacturing method of optical diffraction grating element with serrated gratings having uniformly etched grooves
US5030828A (en) * 1990-06-25 1991-07-09 Grumman Aerospace Corporation Recessed element photosensitive detector array with optical isolation
US7576361B2 (en) * 2005-08-03 2009-08-18 Aptina Imaging Corporation Backside silicon wafer design reducing image artifacts from infrared radiation
US7358583B2 (en) * 2006-02-24 2008-04-15 Tower Semiconductor Ltd. Via wave guide with curved light concentrator for image sensing devices
US8946839B1 (en) * 2009-08-20 2015-02-03 Hrl Laboratories, Llc Reduced volume infrared detector
JP2013033864A (ja) 2011-08-02 2013-02-14 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器
US10096544B2 (en) * 2012-05-04 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnect structure
JP2016001633A (ja) * 2014-06-11 2016-01-07 ソニー株式会社 固体撮像素子、および電子装置
TWI550842B (zh) * 2015-04-09 2016-09-21 力晶科技股份有限公司 影像感應器
US10038026B2 (en) * 2015-06-25 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for bonding improvement
US9704827B2 (en) * 2015-06-25 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond pad structure
US10833119B2 (en) * 2015-10-26 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for front side illuminated image sensor
JP2017108062A (ja) * 2015-12-11 2017-06-15 ソニー株式会社 固体撮像素子、撮像装置、および、固体撮像素子の製造方法
US10121812B2 (en) * 2015-12-29 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked substrate structure with inter-tier interconnection
US10553733B2 (en) * 2016-11-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. QE approach by double-side, multi absorption structure
US9985072B1 (en) * 2016-11-29 2018-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensor with dual damascene grid design having absorption enhancement structure
US10438980B2 (en) * 2017-05-31 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with a high absorption layer
US10170511B1 (en) * 2017-06-07 2019-01-01 Visera Technologies Company Limited Solid-state imaging devices having a microlens layer with dummy structures
US11088189B2 (en) * 2017-11-14 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. High light absorption structure for semiconductor image sensor
US11075242B2 (en) * 2017-11-27 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices for image sensing
US10991746B2 (en) * 2018-10-29 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. High performance image sensor

Also Published As

Publication number Publication date
TW202017162A (zh) 2020-05-01
CN111106135A (zh) 2020-05-05
KR102288778B1 (ko) 2021-08-13
US20210265412A1 (en) 2021-08-26
DE102019107611A1 (de) 2020-04-30
US11670663B2 (en) 2023-06-06
KR20200050333A (ko) 2020-05-11
TWI734108B (zh) 2021-07-21
US10991746B2 (en) 2021-04-27
US20230253434A1 (en) 2023-08-10
US20200135792A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
CN111106135B (zh) 集成芯片以及形成集成芯片的方法
US10304898B2 (en) Absorption enhancement structure for image sensor
US11393937B2 (en) QE approach by double-side, multi absorption structure
CN109427832B (zh) 影像感应器集成芯片
US20220384496A1 (en) Back-side deep trench isolation structure for image sensor
CN109728010B (zh) 集成芯片及其形成方法
US9647022B2 (en) Multi-layer structure for high aspect ratio etch
US11869761B2 (en) Back-side deep trench isolation structure for image sensor
CN116741790A (zh) 图像传感器集成芯片及其形成方法
TW202347750A (zh) 影像感測器積體晶片以及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant