CN116741790A - 图像传感器集成芯片及其形成方法 - Google Patents

图像传感器集成芯片及其形成方法 Download PDF

Info

Publication number
CN116741790A
CN116741790A CN202310409343.2A CN202310409343A CN116741790A CN 116741790 A CN116741790 A CN 116741790A CN 202310409343 A CN202310409343 A CN 202310409343A CN 116741790 A CN116741790 A CN 116741790A
Authority
CN
China
Prior art keywords
substrate
conductive core
trenches
disposed
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310409343.2A
Other languages
English (en)
Inventor
何承颖
王文德
许凯钧
林颂恩
黄昱叡
刘人诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/866,846 external-priority patent/US20230378221A1/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN116741790A publication Critical patent/CN116741790A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及图像传感器集成芯片(IC)。图像传感器IC包括布置在位于衬底第一侧上的层间介电(ILD)结构内的一个或多个互连件。图像感测元件布置在衬底内。衬底的侧壁形成一个或多个沟槽，该一个或多个沟槽从衬底的第二侧延伸至位于图像感测元件相对侧上的衬底内。介电结构布置在形成一个或多个沟槽的衬底的侧壁上。导电芯布置在一个或多个沟槽内并且通过介电结构与衬底横向分隔开。导电芯电耦接至一个或多个互连件。本发明的实施例还提供了形成图像传感器集成芯片的方法。

Description

图像传感器集成芯片及其形成方法
技术领域
本发明的实施例涉及图像传感器集成芯片及其形成方法。
背景技术
具有图像传感器的集成电路(IC)广泛用于现代电子器件，例如相机和手机。近年来，互补金属氧化物半导体(CMOS)图像传感器已开始广泛使用，在很大程度上取代了电荷耦合器件(CCD)图像传感器。与CCD图像传感器相比，CMOS图像传感器由于功耗低、尺寸小、数据处理速度快、数据直接输出、制造成本低而受到越来越多的青睐。一些类型的CMOS图像传感器包括前侧照明(FSI)图像传感器和背侧照明(BSI)图像传感器。
发明内容
本发明的一些实施例提供了一种图像传感器集成芯片(IC)，该图像传感器集成芯片包括：一个或多个互连件，布置在位于衬底第一侧上的层间介电(ILD)结构内；图像感测元件，布置在衬底内，其中，衬底的侧壁形成一个或多个沟槽，一个或多个沟槽从衬底的第二侧延伸至位于图像感测元件的相对侧上的衬底内；介电结构，布置在形成一个或多个沟槽的衬底的侧壁上；导电芯，布置在一个或多个沟槽内并且导电芯通过介电结构与衬底横向分隔开；以及其中，导电芯电耦接至一个或多个互连件。
本发明的另一些实施例提供了一种图像传感器集成芯片(IC)，该图像传感器集成芯片包括：一个或多个互连件，布置在衬底第一侧上的层间介电结构内；图像感测元件，布置在衬底内；导电芯，从衬底的第二侧延伸至位于图像感测元件的相对侧上的衬底内，其中，导电芯电耦接至一个或多个互连件；以及偏置源，通过一个或多个互连件耦接至导电芯，其中，偏置源被配置为将偏置电压选择性地施加至导电芯。
本发明的又一些实施例提供了一种形成图像传感器集成芯片(IC)的方法，该方法包括：在衬底内形成图像感测元件；在沿着衬底第一侧形成的层间介电结构内形成一个或多个互连件；形成沿着图像感测元件的相对侧延伸到衬底的第二侧中的一个或多个沟槽；沿着形成一个或多个沟槽的衬底的侧壁形成介电层；以及在一个或多个沟槽内形成导电芯，其中，导电芯从一个或多个沟槽内延伸以电耦接至一个或多个互连件。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的方面。需要注意的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了具有图像感测元件的图像传感器集成芯片(IC)的一些实施例的截面图，该图像感测元件由具有配置为被偏置的导电芯的背面沟槽隔离(BTI)结构围绕。
图2示出了具有图像感测元件的图像传感器IC的一些实施例的俯视图，该图像感测元件由具有导电芯的BTI结构围绕。
图3示出了具有BTI结构的图像传感器IC的一些附加实施例的截面图，该BTI结构具有导电芯。
图4示出了具有BTI结构的图像传感器IC的一些附加实施例的截面图，该BTI结构具有导电芯。
图5A至图5B示出了具有BTI结构的图像传感器IC的一些附加实施例的截面图，该BTI结构具有导电芯。
图6A至图6C示出了具有BTI结构的图像传感器IC的一些附加实施例的截面图，该BTI结构具有导电芯。
图7示出了具有图像感测元件阵列的图像传感器IC的一些实施例的俯视图，该图像感测元件阵列由具有导电芯的一个或多个BTI结构围绕。
图8A至图8C示出了包括具有BTI结构的图像传感器IC的多维集成芯片的一些实施例的截面图，该BTI结构导电芯。
图9至图20示出了形成包括具有BTI结构的图像传感器IC的多维集成芯片的方法的一些实施例，该BTI结构具有导电芯。
图21至图30示出了形成包括具有BTI结构的图像传感器IC的多维集成芯片的方法的一些附加实施例，该BTI结构具有导电芯。
图31至图39示出了形成包括具有BTI结构的图像传感器IC的多维集成芯片的方法的一些附加实施例，该BTI结构具有导电芯。
图40示出了形成具有图像感测元件的图像传感器IC的方法的一些实施例的流程图，该图像感测元件由具有导电芯的BTI结构围绕。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括可以在第一部件和第二部件之间形成的额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…下面”、“在…之下”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
许多电子器件(例如，照相机、蜂窝电话、计算机等)包括一个或多个图像传感器集成芯片(IC)，一个或多个图像传感器集成芯片(IC)包括被配置为捕获图像的图像感测元件。图像传感器IC可以包含像素区域的较大阵列，像素区域分别包括设置在半导体衬底内的图像感测元件。像素区域通过隔离结构(例如，深沟槽隔离结构)彼此电隔离。隔离结构包括设置在半导体衬底中的沟槽内的绝缘材料。
在隔离结构的制造期间，可以蚀刻半导体衬底以形成沟槽，随后用一种或多种介电材料填充该沟槽。用于形成沟槽的蚀刻工艺会损坏半导体衬底，导致沿着限定沟槽的半导体衬底的内表面产生缺陷(例如，悬空键等)。这些缺陷可能会俘获电荷载流子(例如电子)并且导致不期望的漏电流在相邻像素区域之间流动，从而致使图像传感器IC内出现暗电流和/或白像素问题。
可以通过沿着限定沟槽的半导体衬底的侧壁形成高k介电材料来钝化这样的缺陷。例如，高k介电材料可以形成电场，该电场沿着半导体衬底的侧壁积累空穴，并且从而钝化电荷载流子(例如电子)。然而，已经意识到由这种高k介电材料提供的电场可能不够强而无法实现足够的空穴密度以有效地钝化被俘获在缺陷中的电荷载流子。因此，沿着用于隔离结构的沟槽的侧壁具有高k介电材料的图像传感器IC可能仍会因暗电流和/或白像素问题而遭受性能降低。
本发明涉及图像传感器集成芯片(IC)。在一些实施例中，图像传感器IC可以包括设置在衬底第一侧上的介电结构内的多个互连件。隔离结构设置在衬底的沟槽内。沟槽围绕布置在衬底内的图像感测元件。隔离结构包括围绕导电芯的介电材料，该导电芯从衬底的第二侧垂直地延伸到衬底内。导电芯电耦接至多个互连件。多个互连件还耦接至偏置源，该偏置源被配置为将偏置电压施加至导电芯。通过将偏置电压施加至导电芯，导电芯能够生成电场，该电场沿着限定沟槽的衬底的侧壁积累空穴。空穴被配置为钝化衬底侧壁内的缺陷，从而提高图像传感器IC的性能。
图1示出了具有由背面沟槽隔离(BTI)结构围绕的图像感测元件的图像传感器集成芯片(IC)100的一些实施例的截面图，该背面沟槽隔离(BTI)结构具有配置为被偏置的导电芯。
图像传感器IC 100包括具有第一侧102a(例如，前侧)和与第一侧102a相对的第二侧102b(例如，背侧)的衬底102。图像感测元件104设置在衬底102的像素区域105内。图像感测元件104被配置为将入射辐射124转换为电信号。衬底102包括形成一个或多个沟槽112的侧壁，该一个或多个沟槽112从衬底102的第二侧102b延伸到衬底102内。在一些实施例中，一个或多个沟槽112可以从衬底102的第二侧102b延伸到衬底102的第一侧102a。
层间介电(ILD)结构106布置在衬底102的第一侧102a上。在一些实施例中，ILD结构106包括相互堆叠的一个或多个层间介电(ILD)层。ILD结构106围绕一个或多个互连件108。在一些实施例中，一个或多个互连件108可以包括导电接触件、中段制程(MEOL)互连件、互连线和/或互连通孔。
介电结构110沿着衬底的第二侧102b并且沿着衬底102的限定一个或多个沟槽112的侧壁布置。在一些实施例中，介电结构110可以从衬底102的第二侧102b连续地延伸到沿着衬底102的限定一个或多个沟槽112的侧壁。导电芯114布置在一个或多个沟槽112内并且通过介电结构110与衬底102横向分隔开。导电芯114电耦接至一个或多个互连件108。导电芯114垂直地延伸超过图像感测元件104的背离ILD结构106的顶部。在一些实施例(未示出)中，导电芯114垂直地延伸超过介电结构110的位于一个或多个沟槽112内的底部。介电结构110和导电芯114在一个或多个沟槽112内形成隔离结构111。
栅格结构116设置在导电芯114上方。介电结构110横向地围绕栅格结构116。在一些实施例中，导电芯114垂直地向外突出到超过衬底102第二侧102b并朝向栅格结构116的非零距离115。使导电芯114向外延伸超过衬底102的第二侧102b通过阻挡可能在垂直跨度(垂直跨度位于衬底的第二侧102b和栅格结构116之间)上在相邻像素区域之间横向传播的入射辐射来改进像素区域105和相邻像素区域之间的隔离。在一些实施例中，非零距离115可以在约 至约/>之间的范围内、在约/>至约/>之间的范围内或其他类似值的范围内。
在一些实施例中，滤色器118设置在衬底102的第二侧102b上并且微透镜120布置在滤色器118上。微透镜120具有背离衬底102的弯曲表面。该弯曲表面被配置为将入射辐射124聚焦到图像感测元件104。
偏置源122通过一个或多个互连件108耦接至导电芯114。偏置源122被配置为将偏置电压选择性地施加至导电芯114(例如，在图像感测元件104的操作期间)。通过将偏置电压选择性地施加至导电芯114，导电芯114能够生成电场，该电场朝向衬底102的限定一个或多个沟槽112的侧壁吸引空穴。空穴沿着该侧壁累积并沿着衬底102的该侧壁钝化缺陷(例如，陷阱)。使缺陷钝化可以改善像素区域105和相邻像素区域之间的隔离、改善图像感测元件104的调制传递函数(MTF)、和/或为电磁波谱的红外部分(例如，具有约940nm的波长)中的入射辐射提供良好的量子效率。
图2示出了具有图像感测元件的图像传感器IC的一些实施例的俯视图200(例如，沿着图1的截面线A-A'截取)，该图像感测元件由具有导电芯的BTI结构围绕。
如俯视图200所示，图像感测元件104设置在衬底102的像素区域105内。图像感测元件104可以包括矩形(例如，正方形、圆化的正方形等)。一个或多个沟槽112以闭合且不间断路径(例如，环)的方式环绕图像感测元件104。一个或多个沟槽112由衬底102的侧壁形成，衬底102的该侧壁在第一方向202上并且在垂直于第一方向202的第二方向204上延伸。
介电结构110沿着一个或多个沟槽112的相对侧壁布置。介电结构110将衬底102与一个或多个沟槽112内的导电芯114分隔开。介电结构110和导电芯114也以闭合且不间断路径(例如，环)的方式连续地环绕图像感测元件104。
图3示出了具有BTI结构的图像传感器IC 300的一些附加实施例的截面图，该BTI结构具有导电芯。
图像传感器IC 300包括具有第一侧102a和第二侧102b的衬底102。图像感测元件104设置在衬底102的像素区域105内。衬底102包括侧壁，该侧壁沿着图像感测元件104的相对侧形成一个或多个沟槽112。一个或多个沟槽112从衬底102的第二侧102b延伸到衬底102的第一侧102a。
一个或多个栅极结构302沿着衬底102的第一侧102a布置。一个或多个栅极结构302直接布置在一个或多个沟槽112之下。一个或多个栅极结构302分别包括通过栅极电介质306与衬底102分隔开的栅电极304。一个或多个栅极结构302耦接至设置在ILD结构106内的一个或多个互连件108，该ILD结构106布置在衬底102的第一侧102a上。在一些实施例中，栅电极304可以包括多晶硅、金属等。在各个实施例中，栅极电介质306可以包括氧化物(例如，氧化硅)、氮化物(例如，氮氧化硅)等。在一些实施例中，接触蚀刻停止层(CESL)308沿着衬底102的第一侧102a延伸并覆盖一个或多个栅极结构302。在各个实施例中，CESL 308可以包括氧化物(例如，氧化硅)、氮化物(例如，氮化硅、氮氧化硅等)、碳化物(例如，碳化硅、碳氧化硅等)。
衬底102的第二侧102b包括非平坦表面，该非平坦表面限定了以周期性图案布置的多个凹槽310。多个凹槽310通过衬底102的成角度侧壁彼此横向分隔开。在一些实施例中，衬底102的成角度侧壁可以形成衬底102的三角形区域，如图3的截面图所示。在一些实施例中，多个凹槽310包括一个或多个三角形空腔，该一个或多个三角形空腔位于图像感测元件104正上方并且垂直地位于图像感测元件104上方，并且该一个或多个三角形空腔位于导电芯114的侧壁正中间且横向地位于导电芯114的侧壁之间。多个凹槽310限定吸收增强结构，吸收增强结构具有增加衬底102对入射辐射的吸收(例如，通过减少来自非平坦表面的辐射的反射)的形貌。增加衬底102对入射辐射的吸收增加了图像感测元件104的量子效率(QE)，并且从而改善了图像传感器IC 300的性能。
在一些实施例中，一个或多个吸收增强层312布置在衬底102的第二侧102b上方和多个凹槽310内。在一些实施例中，一个或多个吸收增强层312沿着非平坦表面接触衬底102。在一些实施例中，一个或多个吸收增强层312包括第一吸收增强层314和位于第一吸收增强层314上的第二吸收增强层316。在一些实施例中，第一吸收增强层314可以包括高k介电材料，例如氧化铪(HfO2)、氧化钛(TiO2)、氧化铪锆(HfZrO)、氧化钽(Ta2O3)、氧化铪硅(HfSiO4)、氧化锆(ZrO2)、氧化锆(ZrSiO2)等。在一些实施例中，第二吸收增强层316可以包括氧化物(例如，氧化硅)、TEOS(正硅酸四乙酯)、氮化物(例如，氮化硅、氮氧化硅等)、碳化物(例如，碳化硅、碳氧化硅等)等。
介电结构110布置在一个或多个吸收增强层312上方。介电结构110也可以延伸到衬底102中的一个或多个沟槽112内。在一些实施例中，介电结构110从一个或多个吸收增强层312上方连续地延伸至沿着衬底102的限定一个或多个沟槽112的侧壁。在一些这样的实施例中，介电结构110可以具有侧壁，该侧壁覆盖衬底102的侧壁和一个或多个吸收增强层312的侧壁。在一些实施例中，介电结构110可以包括或者是氧化物(例如，氧化硅)、氮化物(例如，氮化硅、氮氧化硅等)等。在一些实施例中，介电结构110可以直接且物理地接触衬底102的限定一个或多个沟槽112的侧壁。
导电芯114布置在一个或多个沟槽112内并且横向地布置在介电结构110的侧壁之间。导电芯114电接触沿着衬底102的第一侧102a布置的一个或多个栅极结构302。在一些实施例中，导电芯114可以物理接触栅电极304。在一些这样的实施例中，源极/漏极区域不沿着一个或多个栅极结构302的相对侧布置。在其他实施例(未示出)中，导电芯114可以通过栅极电介质306与栅电极304分隔开。在这样的实施例中，当偏置电压施加至栅电极304时，导电芯114可以通过沿着栅极电介质306(例如，位于设置在衬底102内的源极/漏极区域之间)形成的沟道区域电耦接至一个或多个栅极结构302。导电芯114从一个或多个栅极结构302连续地延伸到一个或多个吸收增强层312的顶部上方。在一些实施例中，导电芯114可以包括或者是金属，例如钨、铝、铜等。
栅格结构116布置在导电芯114上方的介电结构110内。介电结构110将栅格结构116与导电芯114分隔开。在一些实施例中，导电芯114的顶部与栅格结构116的底部分隔开距离311。在一些实施例中，距离311可以在约至约/>之间的范围内、约至约/>之间的范围内或其他类似值的范围内。使距离311小于约/>减轻了相邻像素区域之间的串扰。
在一些实施例中，导电屏蔽件318也布置在像素区域105外部的介电结构110内。导电屏蔽件318被配置为阻挡入射辐射，以便防止由于在衬底102内生成不期望的电荷载流子而带来的暗电流。在一些实施例中，导电屏蔽件318可以具有一个或多个侧壁，该一个或多个侧壁限定布置在导电屏蔽件318的上表面内的凹陷320。在一些实施例中，介电结构110可以延伸到凹陷320内。
在一些实施例中，一个或多个吸收增强层312完全位于一个或多个沟槽112外部。使一个或多个吸收增强层312完全位于一个或多个沟槽112外部，致使第一吸收增强层314没有设置在限定一个或多个沟槽112的衬底102的侧壁上。由于沿着限定一个或多个沟槽的衬底102的侧壁沉积第一吸收增强层314的成本是昂贵的，所以使第一吸收增强层314不位于衬底102的该侧壁上允许降低图像传感器IC 300的制造成本。此外，因为导电芯114能够生成钝化衬底102侧壁内缺陷的电场，所以不需要第一吸收增强层314来钝化衬底102侧壁内的缺陷。因此，图像传感器IC 300能够提供良好的性能和低的制造成本。
图4示出了具有BTI结构的图像传感器IC 400的一些附加实施例的截面图，该BTI结构具有导电芯。
图像传感器IC 400包括具有第一侧102a和第二侧102b的衬底102。图像感测元件104设置在衬底102的像素区域105内。衬底102包括侧壁，该侧壁沿着图像感测元件104的相对侧形成一个或多个沟槽112。一个或多个沟槽112从衬底102的第二侧102b延伸到衬底102内。
一个或多个凹进的栅极结构402沿着衬底102的第一侧102a布置。在一些实施例中，一个或多个凹进的栅极结构402耦接至设置在ILD结构106内的一个或多个互连件108，该ILD结构106布置在衬底102的第一侧102a上。一个或多个凹进的栅极结构402从沿着衬底102的第一侧102a延伸至衬底102第一侧102a内的一个或多个栅极凹槽408内，以使得一个或多个凹进的栅极结构402的部分直接位于衬底102的侧壁之间。在一些实施例中，一个或多个凹进的栅极结构402在衬底102内延伸至第一距离410。在一些实施例中，第一距离410可以在约至约/>之间的范围内、在约/>至约/> 之间的范围内、在约/>至约/>之间的范围内或其他类似值的范围内。
一个或多个凹进的栅极结构402分别包括通过栅极电介质406与衬底102分隔开的栅电极404。在一些实施例中，栅电极404可以包括多晶硅、金属等。在各个实施例中，栅极电介质406可以包括氧化物(例如，氧化硅)、氮化物(例如，氮氧化硅)等。
在一些实施例中，一个或多个凹进的栅极结构402可以包括位于衬底102外部的第一段402a以及位于衬底102内(例如，在一个或多个栅极凹槽408内)的第二段402b。第一段402a可以横向延伸超过第二段402b的外侧壁。在一些实施例中，一个或多个沟槽112可以分别具有基本上等于第二段402b的宽度的宽度。在其他实施例中，第二段402b可以具有不同于(例如，大于)一个或多个沟槽112的宽度的宽度。在一些这样的实施例中，衬底102的一个或多个水平延伸表面在衬底102的形成一个或多个沟槽112的侧壁和衬底102的形成一个或多个栅极凹槽408的侧壁之间延伸。
导电芯114布置在一个或多个沟槽112内并且横向地布置在介电结构110的侧壁之间。导电芯114的底部电接触一个或多个凹进的栅极结构402。在一些实施例中，导电芯114和/或介电结构110延伸穿过栅极电介质406以沿着直接位于衬底102的侧壁之间的界面物理接触栅电极404。在一些这样的实施例中，栅极电介质406沿着介电结构110的侧壁布置。在其他实施例(未示出)中，导电芯114可以通过栅极电介质406与栅电极404分隔开。在这样的实施例中，当将偏置电压施加至栅电极404时，导电芯114可以通过沿着栅极电介质406(例如，位于设置在衬底102内的源极/漏极区之间)形成的沟道区域电耦接至一个或多个凹进的栅极结构402。
图5A至图5B示出了具有BTI结构的图像传感器IC的一些附加实施例的截面图，该BTI结构具有导电芯。
如图5A的截面图500所示，凹进的栅电极404沿着衬底102的第一侧102a布置。凹进的栅电极404从沿着衬底102的第一侧102a延伸到衬底102内。
一个或多个沟槽112延伸穿过衬底102。介电结构110和导电芯114布置在一个或多个沟槽112内。介电结构110延伸到凹进的栅电极404的面向衬底102的表面404s之下至第一距离502。导电芯114延伸到凹进的栅电极404的表面404s之下至第二距离504。在一些实施例中，第一距离502小于第二距离504。在这样的实施例中，导电芯114向外延伸至介电结构110的底表面之下。
如图5B的截面图506所示，凹进的栅电极404沿着衬底102的第一侧102a布置。凹进的栅电极404从沿着衬底102的第一侧102a延伸到衬底102内。
一个或多个沟槽112延伸穿过衬底102。介电结构110和导电芯114布置在一个或多个沟槽112内。介电结构110延伸到凹进的栅电极404的面向衬底102的第一表面404s1之下至第一距离508并且延伸到凹进的栅电极404的面向衬底102的第二表面404s2之下至第二距离510。在一些实施例中，介电结构110沿着第二表面404s2并且沿凹进的栅电极404的侧壁延伸。在这样的实施例中，介电结构110的相对侧壁具有不同的长度。导电芯114延伸到凹进的栅电极404的第二表面404s2至之下至第三距离512。在一些实施例中，第二距离510不同于(例如，小于)第三距离512。
图6A示出了具有BTI结构的图像传感器IC 600的一些附加实施例的截面图，该BTI结构具有导电芯。
图像传感器IC 600包括具有第一侧102a和第二侧102b的衬底102。图像感测元件104设置在衬底102的像素区域105内。衬底102包括沿着图像感测元件104的相对侧形成一个或多个沟槽112的侧壁。一个或多个沟槽112从衬底102的第二侧102b延伸至衬底102的第一侧102a。
介电结构110和导电芯114布置在一个或多个沟槽112内。介电结构110延伸至沿着衬底102的第一侧102a布置的CESL 308。导电芯114延伸穿过CESL 308和ILD结构106的部分以物理接触一个或多个互连件108。在一些实施例中，导电芯114可以延伸到衬底102的第一侧102a之下至距离602。在各个实施例中，距离602可以在约至约/>之间的范围内、在约/>至约/>之间的范围内、在约/>至约/>之间的范围内或其他类似值的范围内。
图6B至图6C示出了具有BTI结构的图像传感器IC的一些附加实施例的截面图604和608，该BTI结构具有导电芯。
如图6B的截面图604所示，导电芯114延伸穿过CESL 308和ILD结构106的部分以物理接触互连通孔606。在一些实施例中，导电芯114可以环绕互连通孔606的一个或多个侧壁。
如图6C的截面图608所示，导电芯114延伸穿过CESL 308和ILD结构106的部分以物理接触互连线610。在一些实施例中，互连线610可以设置在互连线层上，该互连线层是最接近衬底102的互连线层(例如，“M1”层)。在一些实施例中，互连线610可以环绕导电芯114的一个或多个侧壁
图7示出了具有由一个或多个BTI结构围绕的图像感测元件阵列的图像传感器IC700的一些实施例的俯视图，该一个或多个BTI结构具有导电芯。
图像传感器IC 700包括以行和列的阵列形式布置的多个图像感测元件104。列在第一方向202上延伸，而行在第二方向204上延伸。一个或多个沟槽112在多个图像感测元件104周围延伸。一个或多个沟槽112可以包括在多个图像感测元件104周围连续地延伸的单个沟槽。在这样的实施例中，单个沟槽包括在第一方向202和第二方向204上延伸的段。介电结构110布置在一个或多个沟槽112内，并且导电芯114布置在介电结构110的侧壁之间的一个或多个沟槽112内。在一些实施例中，介电结构110和导电芯114两者都可以在多个图像感测元件104周围连续地延伸。导电屏蔽件318在阵列周围延伸。导电屏蔽件在图7中的以影像的形式示出。
图8A至图8C示出了包括具有BTI结构的图像传感器IC的多维集成芯片的一些实施例的截面图，该BTI结构具有导电芯。
图8A示出了包括堆叠在第二IC管芯804上的第一集成芯片(IC)管芯802的多维集成芯片结构800。
第一集成芯片管芯802包括设置在衬底102内的图像感测元件104。一个或多个互连件108布置在衬底102上的ILD结构106内。在一些实施例中，一个或多个互连件108包括沿着ILD结构106的底表面布置的接合焊盘，该ILD结构106的底表面背离衬底102。一个或多个沟槽112延伸到图像感测元件104的相对侧上的衬底102中。介电结构110布置在形成一个或多个沟槽112的衬底102的侧壁上。导电芯114布置在介电结构110的侧壁上并且在一个或多个沟槽112内。导电芯114延伸到一个或多个栅极结构302，该一个或多个栅极结构302布置在衬底102的第一侧上，直接位于一个或多个沟槽112之下。
第二IC管芯804包括设置在第二衬底806内的一个或多个半导体器件808。在一些实施例中，一个或多个半导体器件808可以包括晶体管器件(例如，平面FET、FinFET、全环栅(GAA)器件等)。在一些实施例中，一个或多个半导体器件808可以是被配置为将偏置电压施加至导电芯114的偏置源(例如，图1的122)的部分。一个或多个第二互连件812布置在第二衬底806上的第二ILD结构810内。一个或多个第二互连件812可以包括布置在第二ILD结构810的顶表面上的第二接合焊盘，第二ILD结构810的顶表面背离第二衬底806。ILD结构106沿着混合接合界面接合至第二ILD结构810，在混合接合界面中，一个或多个互连件108沿着导电界面接触一个或多个第二互连件812并且ILD结构106沿着介电界面接触第二ILD结构810。
图8B示出了包括堆叠在第二IC管芯804上的第一IC管芯816的多维集成芯片结构814。
第一IC管芯816包括设置在衬底102内的图像感测元件104。一个或多个互连件108布置在衬底102上的ILD结构106内。一个或多个沟槽112延伸到图像感测元件104的相对侧上的衬底102中。介电结构110布置在形成一个或多个沟槽112的衬底102的侧壁上。导电芯114布置在介电结构110的侧壁上并且在一个或多个沟槽112内。导电芯114延伸到一个或多个凹进的栅极结构402，该一个或多个凹进的栅极结构402布置在衬底102的第一侧上且在衬底102内。
第二IC管芯804包括设置在第二衬底806内的一个或多个半导体器件808。一个或多个第二互连件812布置在第二衬底806上的第二ILD结构810内。第一IC管芯816沿着金属-至-金属和电介质-至-电介质界面(例如，沿着具有第一IC管芯816的金属接合至第二IC管芯804的金属的一个或多个区域以及第一IC管芯816的电介质接合至第二IC管芯804的电介质的一个或多个区域的界面)接合到第二IC管芯804。
图8C示出了包括堆叠在第二IC管芯804上的第一IC管芯820的多维集成芯片结构818。
第一IC管芯820包括布置在衬底102内的图像感测元件104。一个或多个互连件108布置在衬底102上的ILD结构106内。一个或多个沟槽112延伸到图像感测元件104的相对侧上的衬底102中。介电结构110布置在形成一个或多个沟槽112的衬底102的侧壁上。导电芯114布置在介电结构110的侧壁上和一个或多个沟槽112内。导电芯114延伸至一个或多个互连件108。
第二IC管芯804包括设置在第二衬底806内的一个或多个半导体器件808。一个或多个第二互连件812布置在第二衬底806上的第二ILD结构810中。ILD结构106沿着混合接合界面接合至第二ILD结构810。
图9至图20示出了形成包括具有BTI结构的图像传感器IC的多维集成芯片的方法的一些实施例，该BTI结构具有导电芯。尽管关于方法描述了图9至图20，但是应当理解，图9至图20中公开的结构不限于这种方法，而是可以作为独立于该方法的结构而独立存在。
如图9的截面图900所示，提供了衬底102。在各个实施例中，衬底102可以是任何类型的半导体本体(例如，硅、SiGe、SOI等)，例如半导体晶圆和/或晶圆上的一个或多个管芯，以及与其相关的任何其他类型的半导体和/或半导体和/或外延层。
在衬底102的像素区域105内形成图像感测元件104。在一些实施例中，图像感测元件104可以包括通过将一种或多种掺杂剂物质注入到衬底102的第一侧102a中而形成的光电二极管。例如，可以通过选择性地执行第一注入工艺(例如，根据掩模层)以形成具有第一掺杂类型(例如，n型)的第一区域，以及随后执行第二注入工艺以形成与第一区域邻接并且具有不同于第一掺杂类型的第二掺杂类型(例如p型)的第二区域来形成图像感测元件104。在一些实施例中，也可以使用第一注入工艺或第二注入工艺中的一个来形成浮动扩散阱(未示出)。
在衬底102的第一侧102a内形成一个或多个栅极凹槽408。一个或多个栅极凹槽408沿着像素区域105的相对侧形成并且延伸到衬底102中至第一距离410(例如，第一深度)。在一些实施例中，可以通过第一蚀刻工艺来形成一个或多个栅极凹槽408，该第一蚀刻工艺根据第一掩模904将衬底102选择性地暴露于第一蚀刻剂902。在各个实施例中，第一蚀刻剂902可以包括干蚀刻剂(例如，离子束蚀刻剂、RIE蚀刻剂等)或湿蚀刻剂。
如图10的截面图1000所示，在衬底102上形成栅极介电层1002。栅极介电层1002覆盖衬底102的第一侧102a并延伸到一个或多个栅极凹槽408内。在一些实施例中，栅极介电层1002沿着形成一个或多个栅极凹槽408的衬底102的侧壁和水平延伸表面共形地形成。在一些实施例中，可以通过沉积工艺(例如，物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺、等离子体增强CVD(PE-CVD)工艺、原子层沉积(ALD)工艺、溅射沉积工艺等)来沉积栅极介电层1002。
如图11的截面图1100所示，在衬底102上方和一个或多个栅极凹槽408内形成一个或多个栅电极404。在一些实施例中，通过在栅极介电层(例如，图10的1002)上沉积栅电极层，然后进行选择性蚀刻栅电极层和栅极介电层的图案化工艺来形成一个或多个栅电极404。图案化工艺形成一个或多个凹进的栅极结构402，一个或多个凹进的栅极结构402分别具有位于栅极电介质406上方的栅电极404。
如图12的截面图1200所示，在衬底102的第一侧102a上和一个或多个凹进的栅极结构402上方形成接触蚀刻停止层(CESL)308。在一些实施例中，CESL 308可以包括氮化物(例如，氮化硅、氮氧化硅等)、碳化物(例如，碳化硅、碳氧化硅等)等。在一些实施例中，可以通过沉积工艺(例如，PVD工艺、CVD工艺、PE-CVD工艺、ALD工艺、溅射沉积工艺等)来沉积CESL 308。
如图13的截面图1300所示，在沿着衬底102的第一侧102a形成的ILD结构106内形成一个或多个互连件108。ILD结构106包括多个堆叠的ILD层，而一个或多个互连件108包括导线和通孔的交替层。在一些实施例中，可以使用镶嵌工艺(例如，单镶嵌工艺或双镶嵌工艺)来形成一个或多个互连件108。通过在衬底102的第一侧102a上方形成ILD层、蚀刻ILD层以形成通孔穴和/或沟槽以及用导电材料填充通孔穴和/或沟槽来执行镶嵌工艺。在一些实施例中，可以通过物理气相沉积技术(例如，PVD、CVD、PE-CVD、ALD等)来沉积ILD层，并且可以使用沉积工艺和/或镀工艺(例如，电镀、化学镀等)来形成导电材料。在各个实施例中，导电材料可以包括钨、铜、铝等。
在一些实施例(未示出)中，ILD结构106可以接合至支撑衬底(未示出)(例如，处理衬底)。在一些实施例中，例如，支撑衬底可以包括半导体材料，诸如硅。在将ILD结构106接合至支撑衬底之后，可以减薄衬底102以将衬底102的厚度从第一厚度减小到小于第一厚度的第二厚度。减薄衬底102允许辐射更容易地传到图像传感元件104。在各个实施例中，可以通过蚀刻和/或机械研磨衬底102的第二侧102b来减薄衬底102。
如图14的截面图1400所示，沿着衬底102的第二侧102b(例如，背侧)形成第二掩模1402。第二掩模1402包括限定沿着衬底102的第二侧102b的开口的侧壁。在一些实施例中，可以通过沿着衬底102的第二侧102b沉积光敏材料层(例如，正性或负性光刻胶)来形成第二掩模1402。根据光掩模，将光敏材料层选择性地暴露于电磁辐射。电磁辐射改变了光敏材料内暴露区域的溶解度以限定可溶区域。随后显影光敏材料以通过去除可溶区域来限定光敏材料内的开口。
根据第二掩模1402对衬底102的第二侧102b执行第二图案化工艺。在第二掩模1402就位的情况下，通过将衬底102暴露于一种或多种第二蚀刻剂1404来执行第二图案化工艺。一种或多种第二蚀刻剂1404去除衬底102的部分以在衬底102的第二侧102b内形成多个凹槽310。多个凹槽310形成在图像感测元件104正上方。在一些实施例中，第二图案化工艺可以包括干蚀刻工艺。例如，第二图案化工艺可以包括耦合等离子体蚀刻工艺，例如电感耦合等离子体(ICP)蚀刻工艺或电容耦合等离子体(CCP)蚀刻工艺。在其他实施例中，第二图案化工艺可以包括湿蚀刻工艺。
如图15的截面图1500所示，沿着衬底102的第二侧102b形成一个或多个吸收增强层312。在一些实施例中，一个或多个吸收增强层312可以包括沿着衬底102的第二侧102b形成的第一吸收增强层314。第一吸收增强层314衬垫衬底102的第二侧102b。在一些实施例中，第一吸收增强层314可以包括高k介电层，高k介电层包括氧化铪(HfO2)、氧化钛(TiO2)、氧化铪锆(HfZrO)、氧化钽(Ta2O3)、氧化铪硅(HfSiO4)、氧化锆(ZrO2)、氧化锆硅(ZrSiO2)等。在一些实施例中，可以通过物理气相沉积技术(例如，PVD、CVD、PE-CVD、ALD等)来沉积第一吸收增强层314。在一些实施例中，一个或多个吸收增强层312可以进一步包括形成在第一吸收增强层314上方的第二吸收增强层316。在各个实施例中，第二吸收增强层316可以包括氧化物(例如，氧化硅)、TEOS等。
在一个或多个吸收增强层312上方形成第一介电层1502。在一些实施例中，第一介电层1502可以填充多个凹槽310。在一些实施例中，可以对第一介电层1502执行平坦化工艺。在各个实施例中，平坦化工艺可以包括化学机械平坦化(CMP)工艺、蚀刻工艺、机械研磨工艺等。
如图16的截面图1600所示，在衬底102的第二侧102b内形成一个或多个沟槽112。一个或多个沟槽112从衬底102的第二侧102b垂直延伸到图像感测元件104的相对侧上的衬底102内并且沿着像素区域105的相对侧。在一些实施例中，一个或多个沟槽112直接形成在一个或多个凹进的栅极结构402上方。在一些实施例中，一个或多个沟槽112沿着像素区域105的相对侧暴露一个或多个凹进的栅极结构402的部分。例如，在一些实施例中，一个或多个沟槽112可以暴露栅极电介质406的部分，而在一些实施例(未示出)中，一个或多个沟槽112可以延伸穿过栅极电介质406以暴露栅电极404的部分。
在一些实施例中，可以通过选择性地蚀刻衬底102的第二侧102b的第三图案化工艺来形成一个或多个沟槽112。在一些实施例中，可以通过根据第三掩模(例如，光刻胶、硬掩模等)将衬底102的第二侧102b暴露于一种或多种第三蚀刻剂来选择性地蚀刻衬底102的第二侧102b。在一些实施例中，一种或多种第三蚀刻剂可以包括干蚀刻剂。在一些实施例中，干蚀刻剂可以具有蚀刻化学剂，该蚀刻化学剂包括氧(O2)、氮(N2)、氢(H2)、氩(Ar)和/或氟物质(例如CF4、CHF3、C4F8等)的一种或多种。
在衬底102的第二侧102b上并且在一个或多个沟槽112内形成第二介电层1602。第二介电层1602可以形成为共形地衬垫衬底102的侧壁以及衬垫第一介电层1502和栅极电介质406的水平延伸的表面。在一些实施例中，第二介电层1602可以包括氧化物(例如，氧化硅)、氮化物(例如，氮化硅、氮氧化硅等)等。在各个实施例中，可以通过沉积工艺(例如，PVD工艺、CVD工艺、PE-CVD工艺、ALD工艺、溅射沉积工艺等)来沉积第二介电层1602。
如图17的截面图1700所示，将第二介电层1602暴露于一种或多种第四蚀刻剂1702(例如，干蚀刻剂)，该一种或多种第四蚀刻剂1702(例如，干蚀刻剂)从水平表面去除第二介电层1602的部分。从水平表面去除第二介电层1602的部分，沿着形成一个或多个沟槽112的衬底102的侧壁留下第二介电层1602的部分。
如图18的截面图1800所示，在第二介电层1602的侧壁之间的一个或多个沟槽112内形成导电芯114。导电芯114形成为电耦接至ILD结构106内的一个或多个互连件108。在一些实施例中，可以通过在一个或多个沟槽112内形成导电材料来形成导电芯114。随后执行平坦化工艺(例如，化学机械平坦化工艺)以从第一介电层1502和第二介电层1602上方去除导电材料的部分。在一些实施例中，可以通过沉积工艺(例如，PVD工艺、CVD工艺、PE-CVD工艺、ALD工艺、溅射沉积工艺等)和/或镀工艺(例如电镀、化学镀等)的方式来形成导电材料。在各个实施例中，导电材料可以包括钨、铝等。
如图19的截面图1900所示，在第一介电层1502、第二介电层1602和导电芯114上形成第三介电层1802。在第三介电层1802上形成栅格结构116。栅格结构116可以包括形成在导电芯114正上方的金属。在一些实施例中，可以通过沉积工艺和/或镀工艺然后进行蚀刻工艺来形成栅格结构116。在一些实施例中，可以在像素区域外部的第三介电层1802上形成导电屏蔽件318。在一些实施例中，导电屏蔽件318可以与栅格结构116同时形成。
在栅格结构116和/或导电屏蔽件318上方形成第四介电层1902。在一些实施例中，可以通过沉积工艺(例如，PVD工艺、CVD工艺、PE-CVD工艺、ALD工艺、溅射沉积工艺等)的方式来形成第四介电层1902。在各个实施例中，第四介电层1902可以包括氧化物、氮化物等。
如图20的截面图2000所示，将ILD结构106接合至第二IC管芯804。第二IC管芯804包括设置在第二衬底806内的一个或多个半导体器件808。在各个实施例中，一个或多个半导体器件808可以包括晶体管器件(例如，平面FET、FinFET、全环栅(GAA)器件等)。在一些实施例中，一个或多个半导体器件808可以是偏置源的部分。一个或多个第二互连件812布置在第二衬底806上的第二ILD结构810内。ILD结构106沿着混合接合界面接合至第二ILD结构810，在混合接合界面中，一个或多个互连件108沿着导电界面接触一个或多个第二互连件812，并且ILD结构106沿着介电界面接触第二ILD结构810。在将ILD结构106接合至第二IC管芯804之后，可以在介电结构110上形成滤色器118，并且随后可以在滤色器118上形成微透镜120。
图21至图30示出了形成包括具有BTI结构的图像传感器IC的多维集成芯片的方法的一些附加实施例，该BTI结构具有导电芯。尽管关于方法描述了图21至图30，但是应当理解，图21至图30中公开的结构不限于这种方法，而是可以作为独立于该方法的结构而独立存在。
如图21的截面图2100所示，提供了衬底102。在衬底102的像素区域105内形成图像感测元件104。在一些实施例中，图像感测元件104可以包括通过将一种或多种掺杂剂物质注入到衬底102的第一侧102a中而形成的光电二极管。
如图22的截面图2200所示，在衬底102的第一侧102a上并且沿着像素区域105的相对侧形成一个或多个栅极结构302。一个或多个栅极结构302形成为分别包括通过栅极电介质306与衬底102分隔开的栅电极304。在一些实施例中，可以通过在衬底102上方沉积栅极介电层和栅电极层，然后进行后续的图案化工艺来形成一个或多个栅极结构302。
如图23的截面图2300所示，在衬底102的第一侧102a上和一个或多个栅极结构302上方形成CESL 308。随后在形成于CESL 308上的ILD结构106内形成一个或多个互连件108。ILD结构106包括多个堆叠的ILD层，而一个或多个互连件108包括导线和通孔的交替层。在一些实施例中，可以在形成ILD结构106之后，减薄衬底102(例如，如关于图13所描述的)。
如图24的截面图2400所示，在衬底102的第二侧102b内形成多个凹槽310。多个凹槽310直接形成在图像感测元件104上方。在一些实施例中，可以通过图案化工艺来形成多个凹槽310，如关于图14所描述的。
如图25的截面图2500所示，沿着衬底102的第二侧102b形成一个或多个吸收增强层312。在一些实施例中，一个或多个吸收增强层312可以包括沿着衬底102的第二侧102b形成的第一吸收增强层314和形成在第一吸收增强层314上方的第二吸收增强层316。第一吸收增强层314衬垫衬底102的第二侧102b。在一些实施例中，第一吸收增强层314可以包括高k介电层并且第二吸收增强层316可以包括介电材料(例如，氧化物)。在一个或多个吸收增强层312上方形成第一介电层1502。
如图26的截面图2600所示，在衬底102的第二侧102b内形成一个或多个沟槽112。一个或多个沟槽112从衬底102的第二侧102b垂直地延伸到图像感测元件104的相对侧上的衬底102内并且沿着像素区域105的相对侧。在一些实施例中，一个或多个沟槽112直接形成在一个或多个栅极结构302上方。在一些实施例中，可以通过选择性地蚀刻衬底102的第二侧102b来形成一个或多个沟槽112。在衬底102的第二侧102b上并且在一个或多个沟槽112内形成第二介电层1602。第二介电层1602可以形成为共形地衬垫限定一个或多个沟槽112的衬底102的侧壁以及衬垫第一介电层1502和栅极电介质306的水平延伸表面。
如图27的截面图2700所示，将第二介电层1602暴露于一种或多种蚀刻剂2702(例如，干蚀刻剂)，该一种或多种蚀刻剂2702(例如，干蚀刻剂)从水平表面去除第二介电层1602的部分。从水平表面去除第二介电层1602的部分，沿着形成一个或多个沟槽112的衬底102的侧壁留下第二介电层1602的部分。
如图28的截面图2800所示，在第二介电层1602的侧壁之间的一个或多个沟槽112内形成导电芯114。导电芯114形成为电耦接至ILD结构106内的一个或多个互连件108。在一些实施例中，可以通过在一个或多个沟槽112内形成导电材料来形成导电芯114。随后执行平坦化工艺(例如，化学机械平坦化工艺)以从第一介电层1502和第二介电层1602上方去除导电材料的部分。
如图29的截面图2900所示，在第一介电层1502、第二介电层1602和导电芯114上形成第三介电层1802。在第三介电层1802上形成栅格结构116。栅格结构116可以包括形成在导电芯114正上方的金属。在一些实施例中，可以通过沉积工艺和/或镀工艺然后进行蚀刻工艺来形成栅格结构116。在一些实施例中，可以在像素区域外部的第三介电层1802上形成导电屏蔽件318。在一些实施例中，导电屏蔽件318可以与栅格结构116同时形成。在栅格结构116和/或导电屏蔽件318上方形成第四介电层1902。
如图30的截面图3000所示，将ILD结构106接合至第二IC管芯804。第二IC管芯804包括设置在第二衬底806内的一个或多个半导体器件808。一个或多个第二互连件812布置在第二衬底806上的第二ILD结构810内。ILD结构106沿着混合接合界面接合至第二ILD结构810。在将ILD结构106接合至第二IC管芯804之后，可以在介电结构110上形成滤色器118，并且随后可以在滤色器118上形成微透镜120。
图31至图39示出了形成包括具有BTI结构的图像传感器IC的多维集成芯片的方法的一些附加实施例，该BTI结构具有导电芯。尽管关于方法描述了图31至图39，但是应当理解，图31至图39中公开的结构不限于这种方法，而是可以作为独立于该方法的结构而独立存在。
如图31的截面图3100所示，提供了衬底102。在衬底102的像素区域105内形成图像感测元件104。在一些实施例中，图像感测元件104可以包括通过将一种或多种掺杂剂物质注入到衬底102的第一侧102a中而形成的光电二极管。
如图32的截面图3200所示，在形成于衬底102的第一侧102a上的ILD结构106内形成一个或多个互连件108。ILD结构106包括多个堆叠的ILD层，而一个或多个互连件108包括导线和通孔的交替层。在一些实施例中，可以使用镶嵌工艺(例如，单镶嵌工艺或双镶嵌工艺)来形成一个或多个互连件108。
如图33的截面图3300所示，在衬底102的第二侧102b内形成多个凹槽310。在一些实施例中，可以通过图案化工艺来形成多个凹槽310，如关于图14所描述的。
如图34的截面图3400所示，沿着衬底102的第二侧102b形成一个或多个吸收增强层312。在一些实施例中，一个或多个吸收增强层312可以包括沿着衬底102的第二侧102b形成的第一吸收增强层314和形成在第一吸收增强层314上方的第二吸收增强层316。第一吸收增强层314衬垫衬底102的第二侧102b。在一些实施例中，第一吸收增强层314可以包括高k介电层并且第二吸收增强层316可以包括介电材料。在一个或多个吸收增强层312上方形成第一介电层1502。
如图35的截面图3500所示，在衬底102的第二侧102b内形成一个或多个沟槽112。一个或多个沟槽112从衬底102的第二侧102b垂直延伸到位于图像感测元件104的相对侧上的衬底102内并且沿着像素区域105的相对侧。在一些实施例中，可以通过选择性地蚀刻衬底102的第二侧102b来形成一个或多个沟槽112。在衬底102的第二侧102b上并且在一个或多个沟槽112内形成第二介电层1602。第二介电层1602可以形成为共形地衬垫衬底102的侧壁以及衬垫第一介电层1502的水平延伸的表面。
如图36的截面图3600所示，将第二介电层1602暴露于一种或多种蚀刻剂(例如，干蚀刻剂)，该一种或多种蚀刻剂(例如，干蚀刻剂)从水平表面去除第二介电层1602的部分。从水平表面去除第二介电层1602的部分，沿着形成一个或多个沟槽112的衬底102的侧壁留下第二介电层1602的部分。
如图37的截面图3700所示，在第二介电层1602的侧壁之间的一个或多个沟槽112内形成导电芯114。在一些实施例中，可以通过在一个或多个沟槽112内形成导电材料来形成导电芯114。随后执行平坦化工艺(例如，化学机械平坦化工艺)以从第一介电层1502和第二介电层1602上方去除导电材料的部分。
如图38的截面图3800所示，在第一介电层1502、第二介电层1602和导电芯114上形成第三介电层1802。在第三介电层1802上形成栅格结构116。栅格结构116可以包括形成在导电芯114正上方的金属。在一些实施例中，可以通过沉积工艺和/或镀工艺然后进行蚀刻工艺来形成栅格结构116。在一些实施例中，可以在像素区域外部的第三介电层1802上形成导电屏蔽件318。在一些实施例中，导电屏蔽件318可以与栅格结构116同时形成。在栅格结构116和/或导电屏蔽件318上方形成第四介电层1902。
如图39的截面图3900所示，将ILD结构106接合至第二IC管芯804。第二IC管芯804包括设置在第二衬底806内的一个或多个半导体器件808。一个或多个第二互连件812布置在第二衬底806上的第二ILD结构810内。ILD结构106沿着混合接合界面接合至第二ILD结构810。在将ILD结构106接合至第二IC管芯804之后，可以在介电结构110上形成滤色器118，并且随后可以在滤色器118上形成微透镜120。
图40示出了形成具有由BTI结构围绕的图像感测元件的图像传感器IC的方法4000的一些实施例的流程图，该BTI结构具有导电芯。
虽然在本文中将方法4000示出和描述为一系列动作或事件，但是应当理解，这些动作或事件的示出顺序不应以限制性的意义来解释。例如，除了本文示出和/或描述的那些动作或事件之外，某些动作可以以不同的顺序发生和/或与其他动作或事件同时发生。此外，实现本文描述的一个或多个方面或实施例可能不需要所有示出的动作。此外，本文描述的一个或多个动作可以在一个或多个单独的动作和/或阶段中实行。
在动作4002处，在衬底的像素区域内形成图像感测元件。图9、图21和图31示出了对应于动作4002的各个实施例的截面图900、2100和3100。
在动作4004处，在一些实施例中，可以沿着衬底的第一侧并且沿着像素区域的相对侧形成一个或多个栅极结构。图10至图11示出了对应于动作4004的一些实施例的截面图1000至截面图1100。图22示出了对应于动作4004的一些可选实施例的截面图2200。
在动作4006处，在沿着衬底的第一侧形成的层间介电(ILD)结构内形成一个或多个互连件。图13、图23和图32示出了对应于动作4006的各个实施例的截面图1300、2300和3200。
在动作4008处，对衬底的第二侧执行第一图案化工艺以形成多个凹槽，多个凹槽形成位于图像感测元件上方的吸收增强结构。图14、图24和图33示出了对应于动作4008的各个实施例的截面图1400、2400和3300。
在动作4010处，对衬底的第二侧执行第二图案化工艺以在像素区域的相对侧上形成一个或多个沟槽。图16、图26和图35示出了对应于动作4010的各个实施例的截面图1600、2600和3500。
在动作4012处，沿着形成一个或多个沟槽的衬底的侧壁形成介电层。图16、图26和图35示出了对应于动作4012的各个实施例的截面图1600、2600和3500。
在动作4014处，蚀刻介电层以从水平表面去除介电层。图17、图27和图36示出了对应于动作4014的各个实施例的截面图1700、2700和3600。
在动作4016处，在一个或多个沟槽内形成导电芯并且导电芯与一个或多个栅极结构和/或一个或多个互连件电接触。图18、图28和图37示出了对应于动作4016的各个实施例的截面图1800、2800和3700。
因此，在一些实施例中，本发明涉及一种图像传感器集成芯片(IC)，图像传感器集成芯片(IC)包括布置在衬底中的沟槽内并且具有导电芯的背侧深沟槽隔离结构。导电芯电耦接至偏置源，该偏置源被配置为向导电芯施加偏置电压以钝化限定沟槽的衬底侧壁内的缺陷。
在一些实施例中，本发明涉及图像传感器集成芯片(IC)，包括一个或多个互连件，布置在位于衬底第一侧上的层间介电(ILD)结构内；图像感测元件，布置在衬底内，衬底的侧壁形成一个或多个沟槽，该一个或多个沟槽从衬底的第二侧延伸至位于图像感测元件相对侧上的衬底内；介电结构，布置在形成一个或多个沟槽的衬底的侧壁上；导电芯，布置在一个或多个沟槽内并且通过介电结构与衬底横向分隔开；以及导电芯电耦接至一个或多个互连件。在一些实施例中，图像传感器IC还包括沿着衬底的第一侧布置的一个或多个栅极结构，导电芯接触一个或多个栅极结构。在一些实施例中，一个或多个栅极结构直接位于衬底的额外侧壁之间。在一些实施例中，导电芯物理地接触背离ILD结构的一个或多个栅极结构的表面。在一些实施例中，导电芯从衬底的第一侧垂直地向外突出以物理接触一个或多个互连件。在一些实施例中，图像传感器IC还包括通过一个或多个互连件耦接至导电芯的偏置源，偏置源被配置为将偏置电压选择性地施加至导电芯。在一些实施例中，导电芯垂直地延伸超过介电结构的底部，该介电结构的底部面向ILD结构并且位于一个或多个沟槽内。在一些实施例中，导电芯垂直地向外突出超过背离ILD结构的衬底的上表面。在一些实施例中，图像传感器IC还包括布置在导电芯正上方的栅格结构，其中，介电结构布置在导电芯的顶部和栅格结构的底部之间。
在其他实施例中，本发明涉及图像传感器集成芯片(IC)，包括一个或多个互连件，布置在衬底第一侧上的ILD结构内；图像感测元件，布置在衬底内；导电芯，从衬底的第二侧延伸至位于图像传感元件的相对侧上的衬底内，导电芯电耦接至一个或多个互连件；以及偏置源，通过一个或多个互连件耦接至导电芯，偏置源被配置为将偏置电压选择性地施加至导电芯。在一些实施例中，导电芯从衬底内连续地延伸超过衬底的第二侧至非零距离。在一些实施例中，衬底还包括多个成角度侧壁，该多个成角度侧壁在衬底的第二侧内限定一个或多个三角形空腔，一个或多个三角形空腔垂直地位于图像感测元件的正上方并且横向地位于导电芯的侧壁之间。在一些实施例中，图像传感器IC还包括一个或多个栅极结构，该一个或多个栅极结构沿着衬底的第一侧布置并且电耦接至一个或多个互连件，导电芯延伸到一个或多个栅极结构中。在一些实施例中，一个或多个栅极结构包括栅电极和将栅电极与衬底分隔开的栅极电介质；以及导电芯延伸穿过栅极电介质以物理接触栅电极。在一些实施例中，如在俯视图中观察的，导电芯以闭合且连续的环的形式环绕图像感测元件。在一些实施例中，图像传感器IC还包括沿着衬底的第二侧布置的一个或多个吸收增强层，衬底具有位于图像感测元件正上方的成角度侧壁，并且一个或多个吸收增强层衬垫成角度侧壁；以及导电芯布置在由衬底的侧壁限定的一个或多个沟槽内，一个或多个吸收增强层完全位于一个或多个沟槽的外部。
在又一实施例中，本发明涉及一种形成图像传感器集成芯片(IC)的方法，包括在衬底内形成图像感测元件；在沿着衬底的第一侧形成的ILD结构内形成一个或多个互连件；形成沿着图像感测元件的相对侧延伸到衬底的第二侧中的一个或多个沟槽；沿着形成一个或多个沟槽的衬底的侧壁形成介电层；以及在一个或多个沟槽内形成导电芯，导电芯从一个或多个沟槽内延伸以电耦接至一个或多个互连件。在一些实施例中，该方法还包括沿着衬底的第二侧并且沿着形成一个或多个沟槽的衬底的侧壁形成介电层；蚀刻介电层以从水平表面去除介电层；以及在蚀刻介电层之后形成导电芯。在一些实施例中，该方法还包括沿着衬底的第一侧并且在图像感测元件的相对侧上形成一个或多个栅极结构；形成一个或多个沟槽以延伸穿过衬底并且暴露一个或多个栅极结构；在一个或多个栅极结构上方形成介电层；以及形成导电芯以延伸穿过介电层并且接触一个或多个栅极结构。在一些实施例中，导电芯从衬底的第二侧向外突出到衬底的第二侧之上至非零距离。
前面概述了落干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种图像传感器集成芯片(IC)，包括：
一个或多个互连件，布置在位于衬底第一侧上的层间介电(ILD)结构内；
图像感测元件，布置在所述衬底内，其中，所述衬底的侧壁形成一个或多个沟槽，所述一个或多个沟槽从所述衬底的第二侧延伸至位于所述图像感测元件的相对侧上的所述衬底内；
介电结构，布置在形成所述一个或多个沟槽的所述衬底的所述侧壁上；
导电芯，布置在所述一个或多个沟槽内并且所述导电芯通过所述介电结构与所述衬底横向分隔开；以及
其中，所述导电芯电耦接至所述一个或多个互连件。
2.根据权利要求1所述的图像传感器集成芯片，还包括：
一个或多个栅极结构，沿着所述衬底的所述第一侧布置，其中，所述导电芯接触所述一个或多个栅极结构。
3.根据权利要求2所述的图像传感器集成芯片，其中，所述一个或多个栅极结构直接位于所述衬底的额外侧壁之间。
4.根据权利要求2所述的图像传感器集成芯片，其中，所述导电芯物理地接触背离所述层间介电结构的所述一个或多个栅极结构的表面。
5.根据权利要求1所述的图像传感器集成芯片，其中，所述导电芯从所述衬底的所述第一侧垂直地向外突出以物理接触所述一个或多个互连件。
6.根据权利要求1所述的图像传感器集成芯片，还包括：
偏置源，通过所述一个或多个互连件耦接至所述导电芯，其中，所述偏置源被配置为将偏置电压选择性地施加至所述导电芯。
7.根据权利要求1所述的图像传感器集成芯片，其中，所述导电芯垂直地延伸超过所述介电结构的底部，所述介电结构的所述底部面向所述层间介电结构并且位于所述一个或多个沟槽内。
8.根据权利要求1所述的图像传感器集成芯片，其中，所述导电芯垂直地向外突出超过背离所述层间介电结构的所述衬底的上表面。
9.一种图像传感器集成芯片(IC)，包括：
一个或多个互连件，布置在衬底第一侧上的层间介电结构内；
图像感测元件，布置在所述衬底内；
导电芯，从所述衬底的第二侧延伸至位于所述图像感测元件的相对侧上的所述衬底内，其中，所述导电芯电耦接至所述一个或多个互连件；以及
偏置源，通过所述一个或多个互连件耦接至所述导电芯，其中，所述偏置源被配置为将偏置电压选择性地施加至所述导电芯。
10.一种形成图像传感器集成芯片(IC)的方法，包括：
在衬底内形成图像感测元件；
在沿着所述衬底的第一侧形成的层间介电结构内形成一个或多个互连件；
形成沿着所述图像感测元件的相对侧延伸到所述衬底的第二侧中的一个或多个沟槽；
沿着形成所述一个或多个沟槽的所述衬底的侧壁形成介电层；以及
在所述一个或多个沟槽内形成导电芯，其中，所述导电芯从所述一个或多个沟槽内延伸以电耦接至所述一个或多个互连件。
CN202310409343.2A 2022-05-17 2023-04-17 图像传感器集成芯片及其形成方法 Pending CN116741790A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US63/342,648 2022-05-17
US17/866,846 US20230378221A1 (en) 2022-05-17 2022-07-18 Back-trench isolation structure
US17/866,846 2022-07-18

Publications (1)

Publication Number Publication Date
CN116741790A true CN116741790A (zh) 2023-09-12

Family

ID=87910362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310409343.2A Pending CN116741790A (zh) 2022-05-17 2023-04-17 图像传感器集成芯片及其形成方法

Country Status (1)

Country Link
CN (1) CN116741790A (zh)

Similar Documents

Publication Publication Date Title
CN109427832B (zh) 影像感应器集成芯片
US9704904B2 (en) Deep trench isolation structures and methods of forming same
US10998359B2 (en) Image sensor with shallow trench edge doping
CN111106135B (zh) 集成芯片以及形成集成芯片的方法
US9647022B2 (en) Multi-layer structure for high aspect ratio etch
US10840144B2 (en) Structure and formation method of semiconductor device structure
US11948949B2 (en) Vertical gate field effect transistor
US11769778B2 (en) Method for forming light pipe structure with high quantum efficiency
CN113838876B (zh) 图像传感器以及用于形成图像传感器的方法
US20230082312A1 (en) Image Sensor Pixel with Deep Trench Isolation Structure
US20220310678A1 (en) High reflectance isolation structure to increase image sensor performance
US11380728B2 (en) Charge release layer to remove charge carriers from dielectric grid structures in image sensors
TWI840125B (zh) 影像感測器積體晶片以及其形成方法
US20230378221A1 (en) Back-trench isolation structure
CN116741790A (zh) 图像传感器集成芯片及其形成方法
CN221041135U (zh) 集成电路器件
CN219513107U (zh) 影像感测器装置
US20230361137A1 (en) Image sensor with shallow trench edge doping
JP2011176334A (ja) 画像撮像デバイス及びその製造方法
US20240021641A1 (en) Dielectric structure for small pixel designs
KR20230122962A (ko) 디바이스 스케일링 개선을 위한 게이트 유전체 구조체를 갖는 이미지 센서
KR20220108697A (ko) Cmos 이미지 센서들을 위한 적층 구조물
JP2023152717A (ja) イメージセンサ性能を向上させるための分離構造
CN116504796A (zh) 图像传感器及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination