CN113838876B - 图像传感器以及用于形成图像传感器的方法 - Google Patents

图像传感器以及用于形成图像传感器的方法 Download PDF

Info

Publication number
CN113838876B
CN113838876B CN202011433066.1A CN202011433066A CN113838876B CN 113838876 B CN113838876 B CN 113838876B CN 202011433066 A CN202011433066 A CN 202011433066A CN 113838876 B CN113838876 B CN 113838876B
Authority
CN
China
Prior art keywords
substrate
oxide layer
aluminum oxide
trench
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011433066.1A
Other languages
English (en)
Other versions
CN113838876A (zh
Inventor
蔡敏瑛
李正德
朱瑞霖
李静宜
喻中一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113838876A publication Critical patent/CN113838876A/zh
Application granted granted Critical
Publication of CN113838876B publication Critical patent/CN113838876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

本揭露涉及一种包括衬底的图像传感器。光电探测器位于衬底中。沟槽位于衬底中且由衬底的侧壁及上表面界定。第一隔离层沿着衬底的界定沟槽的侧壁及上表面延伸。第一隔离层包含第一介电材料。第二隔离层位于第一隔离层之上。第二隔离层加衬于第一隔离层。第二隔离层包含第二介电材料。第三隔离层位于第二隔离层之上。第三隔离层填充沟槽且加衬于第二隔离层。第三隔离层包含第三材料。第一隔离层的第一厚度对第二隔离层的第二厚度的比率是约0.17到0.38。

Description

图像传感器以及用于形成图像传感器的方法
技术领域
本发明实施例是涉及图像传感器以及用于形成图像传感器的方法。
背景技术
具有图像传感器的集成电路(integrated circuit，IC)用于各种各样的现代电子器件(例如(举例来说)，照相机及手机)中。近年来，互补金属氧化物半导体(complementarymetal-oxide-semiconductor，CMOS)图像传感器已开始得到广泛使用，很大程度上取代了电荷耦合器件(charge-coupled device，CCD)图像传感器。与CCD图像传感器相比，CMOS图像传感器因功耗低、大小小、数据处理快、直接输出数据及制造成本低而受到青睐。一些类型的CMOS图像传感器包括前侧照明式(front-side illuminated，FSI)图像传感器及背侧照明式(back-side illuminated，BSI)图像传感器。
发明内容
在一些实施例中，本揭露涉及一种包括衬底的图像传感器。光电探测器位于所述衬底中。沟槽位于所述衬底中。所述沟槽由所述衬底的侧壁及上表面界定。第一隔离层延伸到所述沟槽中且在侧向上环绕所述光电探测器。所述第一隔离层沿着衬底的界定所述沟槽的所述侧壁及所述上表面延伸。所述第一隔离层包含第一介电材料。第二隔离层位于第一隔离层之上。所述第二隔离层延伸到所述沟槽中且加衬于所述第一隔离层。所述第二隔离层包含第二介电材料。第三隔离层位于所述第二隔离层之上。所述第三隔离层填充所述沟槽且加衬于所述第二隔离层。所述第三隔离层包含与所述第一介电材料及所述第二介电材料不同的第三材料。所述第一隔离层的第一厚度对所述第二隔离层的第二厚度的比率是约0.17到0.38。
在其他实施例中，本揭露涉及一种包括衬底的图像传感器。光电探测器位于所述衬底中且沿着所述衬底的前侧。沟槽位于所述衬底中。所述沟槽由所述衬底的侧壁及上表面界定。第一隔离层沿着所述衬底的背侧延伸且在侧向上环绕所述光电探测器。所述第一隔离层由第一介电质组成。所述第一隔离层沿着所述衬底的界定所述沟槽的所述侧壁及所述上表面延伸。所述第一隔离层填充所述沟槽的第一部分。第二隔离层位于所述第一隔离层之上且在侧向上环绕所述光电探测器。所述第二隔离层由与所述第一介电质不同的第二介电质组成。所述第二隔离层沿着所述沟槽延伸且位于所述第一隔离层的侧壁及上表面上。所述第二隔离层填充所述沟槽的第二部分。第三隔离层位于所述第二隔离层之上且在侧向上环绕所述光电探测器。所述第三隔离层由与所述第一介电质及所述第二介电质不同的第三材料组成。所述第三隔离层沿着所述沟槽延伸且位于所述第二隔离层的侧壁及上表面上。所述第三隔离层填充所述沟槽的其余部分。所述第一隔离层的第一密度小于所述第二隔离层的第二密度，且所述第一密度对所述第二密度的比率是约0.35到0.37。
在又一些其他实施例中，本揭露涉及一种用于形成图像传感器的方法。所述方法包括沿着衬底的第一侧在所述衬底中形成光电探测器。将所述衬底的与所述第一侧相对的第二侧图案化以在所述衬底的所述第二侧中形成沟槽。所述沟槽由所述衬底的侧壁及上表面界定。所述沟槽在侧向上环绕所述光电探测器。在所述沟槽中沿着所述衬底的界定所述沟槽的所述侧壁及所述上表面形成第一隔离层，所述第一隔离层包含第一介电质。执行合金工艺以减小所述第一隔离层与所述衬底之间的界面处的陷阱密度。在所述沟槽中在所述第一隔离层的侧壁及上表面上形成第二隔离层，所述第二隔离层包含第二介电质。在所述沟槽中在所述第二隔离层的侧壁及上表面上形成第三隔离层，所述第三隔离层包含第三材料。所述第三隔离层填充所述沟槽。形成所述第一隔离层包括在第一温度下沉积所述第一介电质，且所述第一温度小于210摄氏度。
附图说明
结合附图阅读以下详细说明，会最好地理解本揭露的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
图1A说明包括沟槽隔离结构的图像传感器的一些实施例的剖视图，其中所述沟槽隔离结构包括第一隔离层、第二隔离层及第三隔离层。
图1B说明图1A所示图像传感器的一些实施例的俯视图。
图2说明包括沟槽隔离结构的图像传感器的一些额外实施例的剖视图。
图3说明包括沟槽隔离结构的图像传感器的一些实施例的剖视图，其中所述沟槽隔离结构更包括层间介电层。
图4到图13说明用于形成包括沟槽隔离结构的图像传感器的方法的一些实施例的剖视图，其中所述沟槽隔离结构包括第一隔离层、第二隔离层及第三隔离层。
图14说明用于形成包括沟槽隔离结构的图像传感器的方法的一些实施例的流程图，其中所述沟槽隔离结构包括第一隔离层、第二隔离层及第三隔离层。
具体实施方式
以下揭露内容提供用于实施所提供主题的不同特征的诸多不同实施例或实例。以下阐述组件及排列的具体实例以简化本揭露。当然，这些仅是实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有额外特征从而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本揭露可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而非自身指示所论述的各种实施例和/或配置之间的关系。
此外，为易于说明，本文中可使用例如“在…之下(beneath)”、“在…下方(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所说明的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的定向外还囊括器件在使用或操作中的不同定向。设备可具有其他定向(旋转90度或处于其他定向)，且本文中所使用的空间相对性描述语可同样相应地加以解释。
图像传感器沿着衬底包括多个像素。像素包括位于衬底中的光电探测器及环绕所述光电探测器的沟槽隔离结构。沟槽隔离结构可从衬底的背侧延伸到衬底中以填充衬底中的沟槽，所述沟槽由衬底的侧壁及上表面界定。沟槽隔离结构可将图像传感器的像素与邻近像素电隔离和/或光学隔离。
沟槽隔离结构包括一个或多个高介电常数介电层和/或一些其他介电层。举例来说，沟槽隔离结构可包括：氧化铝(例如，Al2O3)层，加衬于(lines)衬底的背侧且加衬于沟槽；氧化铪(例如，HfO)层，加衬于所述氧化铝层；五氧化钽(例如，Ta2O5)层，加衬于所述氧化铪层；及二氧化硅(例如，SiO2)层，加衬于所述五氧化钽层且填充沟槽。氧化铝层与氧化铪层一起的厚度可以是约100埃或一些其他适合的值。高介电常数介电层被配置成将衬底的背侧以及衬底的界定沟槽的侧壁及上表面钝化。
举例来说，在一些情况下，不期望的泄漏电流等致使可在衬底中和/或沿着衬底的表面产生不期望的电子。这些不期望的电子导致光电探测器生成异常高的信号。此问题的解决措施经常被称为白色像素性能。然而，沟槽隔离结构的高介电常数介电层可带负电荷，此继而可沿着衬底与高介电常数介电层之间的界面在衬底中诱发正电荷。在衬底中诱发的正电荷可有助于减小电子所致的不期望效应(例如，正电荷可抵消电子的负电荷)。因此，可改进图像传感器的白色像素性能。
图像传感器的平带电压(flat band voltage)及衬底与高介电常数介电质之间的界面的界面陷阱密度(interface trap density)是影响白色像素性能的两个因素。平带电压与沿着衬底与高介电常数介电质之间的界面存在的负电荷量(例如，高介电常数介电质内的负电荷量)有关。平带电压越高，白色像素性能则可以越好。此外，界面陷阱可存储电荷，所述电荷可对白色像素性能造成负面影响。因此，减小界面陷阱密度可进一步改进图像传感器的白色像素性能。
图像传感器所面临的挑战是高介电常数介电层无法提供对衬底的背侧的充分钝化。举例来说，氧化铝层与氧化铪层一起无法提供足以将衬底充分钝化的负电荷(例如，平带电压可低于所期望的平带电压和/或界面陷阱密度可高于所期望的界面陷阱密度)。因此，图像传感器的白色像素性能可比所期望的白色像素性能差。
本揭露的各种实施例涉及一种包括衬底及沟槽隔离结构的图像传感器，所述沟槽隔离结构用于改进对衬底的钝化及图像传感器的性能。举例来说，图像传感器包括衬底及位于所述衬底中的光电探测器。衬底的侧壁及上表面界定位于衬底中的沟槽。沟槽隔离结构沿着衬底的背侧延伸且填充所述沟槽。沟槽隔离结构在侧向上环绕光电探测器。沟槽隔离结构包括第一隔离层，所述第一隔离层沿着衬底的界定沟槽的侧壁及上表面延伸。沟槽隔离结构更包括位于第一隔离层之上的第二隔离层。第二隔离层加衬于第一隔离层。沟槽隔离结构更包括位于第二隔离层之上的第三隔离层。第三隔离层加衬于第二隔离层。氢(例如，H2)原子沿着衬底与第一隔离层之间的界面排列。此外，第一隔离层带负电荷，且第一隔离层的厚度是大的。
通过在沟槽隔离结构中包括第一隔离层，可改进对衬底的钝化。举例来说，由于第一隔离层带负电荷且由于第一隔离层的厚度是大的，因此第一隔离层的总负电荷可以是高的。继而，可在衬底中和/或沿着衬底的背侧诱发大的正电荷。因此，图像传感器的平带电压可以是高的。因此，可减小在衬底中和/或沿着衬底产生的不期望的电子，从而改进图像传感器的白色像素性能。
在一些实施例中，第一隔离层由氧化铝组成且具有约100埃或大于100埃的厚度。此外，在一些实施例中，沟槽隔离结构不含氧化铪。由于氧化铝所具有的固定电荷密度比氧化铪所具有的固定电荷密度是更负的值，因此沟槽隔离结构的总体有效电荷可因沟槽隔离结构省略了氧化铪而具有更负的值。因此，可改进图像传感器的白色像素性能。
此外，通过沿着界面包含氢原子，可减小界面陷阱密度。举例来说，氢原子可代替若干个界面陷阱，从而减小界面陷阱密度。因此，可进一步改进图像传感器的白色像素性能。
同时参照图1A及图1B，图1A说明包括沟槽隔离结构114的图像传感器的一些实施例的剖视图100，其中沟槽隔离结构114包括第一隔离层108、第二隔离层110及第三隔离层112，且图1B说明图1A所示图像传感器的一些实施例的俯视图150。图1A的剖视图100可例如是跨越图1B的线A-A′截取。
图像传感器沿着衬底102包括像素101。光电探测器104沿着衬底102的前侧102f位于衬底102中。内连线结构106沿着衬底102的前侧102f延伸。此外，衬底102的侧壁102s及衬底102的上表面102u界定衬底102中的沟槽107。
沟槽隔离结构114沿着衬底102的背侧102b延伸且填充沟槽107。沟槽隔离结构114在侧向上环绕光电探测器104。此外，沟槽隔离结构114可将图像传感器的像素101与邻近像素(未示出)电隔离和/或光学隔离。
第一隔离层108沿着衬底102的背侧102b延伸。第一隔离层108也延伸到沟槽107中。第一隔离层108填充沟槽107的第一部分。在一些实施例中，第一隔离层108位于衬底102的界定沟槽107的侧壁102s及上表面102u上(例如，第一隔离层108加衬于沟槽107)。在一些实施例中，第一隔离层108直接接触衬底102的侧壁102s、上表面102u及背侧102b。第一隔离层108包含第一介电材料。
第二隔离层110位于第一隔离层108上且沿着第一隔离层108延伸。第二隔离层110也沿着衬底102的背侧102b延伸且延伸到沟槽107中。第二隔离层110填充沟槽107的第二部分。第二隔离层110位于第一隔离层108的侧壁108s及上表面108u上(例如，第二隔离层110加衬于第一隔离层108)。在一些实施例中，第二隔离层110沿着第一隔离层108的侧壁108s及上表面108u直接接触第一隔离层108。第二隔离层110包含与第一介电材料不同的第二介电材料。
第三隔离层112位于第二隔离层110上且沿着第二隔离层110延伸。第三隔离层112也沿着衬底102的背侧102b延伸且延伸到沟槽107中。第三隔离层112填充沟槽107的第三部分(例如，沟槽107的其余部分)。第三隔离层112位于第二隔离层110的侧壁110s及上表面110u上(例如，第三隔离层112加衬于第二隔离层110)。在一些实施例中，第三隔离层112沿着第二隔离层110的侧壁110s及上表面110u直接接触第二隔离层110。第三隔离层112包含与第一介电材料不同且与第二介电材料不同的第三材料。
在一些实施例中，第一介电材料例如可以是或包含氧化铝(例如，Al2O3)或一些其他适合的材料。此外，在一些实施例中，由于在合金工艺(alloy process)(例如，参见图9)期间和/或在合金工艺之后氢被陷获在氧化铝内，因此第一介电材料还可包含氢(例如，H2)。
第一隔离层108的厚度例如可以是约100埃、大于100埃或一些其他适合的厚度。举例来说，第一隔离层108的厚度可以是约120埃、约140埃或一些其他值。第一隔离层的大的厚度使得第一隔离层108具有较大的负电荷。因此，可增大平带电压。因此，可改进图像传感器的白色像素性能。
此外，第一隔离层108的密度可以是低的。举例来说，第一隔离层108的密度可小于约3.17g/cm3、小于约3.05g/cm3，可以是约2.9g/cm3到约3.05g/cm3或一些其他适合的值。第一隔离层108的低密度可使得在合金工艺(例如，参见图9)期间增强氢的穿透率。因此，氢原子(未示出)沿着衬底102与第一隔离层108之间的界面排列。氢原子可代替沿着衬底102与第一隔离层108之间的界面的陷阱。因此，氢原子可减小界面的陷阱密度。继而，可进一步改进图像传感器的白色像素性能。
简言之，通过使图像传感器中沿着衬底102的背侧102b且在沟槽107中包括第一隔离层108，可改进对衬底102的钝化及图像传感器的白色像素性能。
在一些实施例中，第二介电材料例如可以是或包含五氧化钽(例如，Ta2O5)或一些其他适合的材料。在一些实施例中，第三材料例如可以是或包含二氧化硅(例如，SiO2)或一些其他适合的材料。
在一些实施例中，沟槽隔离结构114不含氧化铪(例如，HfO)。因此，沟槽隔离结构114的净电荷可以是更负的值且因此可改进对衬底102的钝化和/或图像传感器的白色像素性能。
在一些实施例中，第二隔离层110的厚度例如可以是约400埃到约600埃或一些其他适合的值。在一些实施例中，第一隔离层108的厚度对第二隔离层110的厚度的比率可以是约0.17到约0.38或一些其他适合的值。在一些实施例中，第二隔离层110的密度例如可以是约8.2g/cm3或一些其他适合的值。在一些实施例中，第一隔离层的密度对第二隔离层110的密度的比率可以是约0.35到约0.37或一些其他适合的值。
在一些实施例中，衬底102例如可包含硅、一些III-V族材料、一些其他半导体材料等。
在一些实施例中，光电探测器104例如可以是或包括光电二极管、雪崩光电二极管、单光子雪崩二极管、一些其他适合的光电探测器等。
在一些实施例中，内连线结构106例如可包括一个或多个介电层、一个或多个蚀刻终止层、一个或多个接触件、一个或多个金属配线、一个或多个金属通孔、一个或多个焊料凸块、一个或多个结合衬垫(bond pads)或一些其他适合的特征。此外，内连线结构106可电连接到光电探测器104。
图2说明包括沟槽隔离结构114的图像传感器的一些额外实施例的剖视图200。
在这些实施例中，光电探测器104例如可包括转移晶体管124。在一些实施例中，光电探测器104包括光电二极管半导体区126、浮动扩散半导体区128及转移栅极130。其他适合的特征也是可行的。在一些实施例中，光电二极管半导体区126与衬底102形成p-n结。
此外，在这些实施例中，内连线结构106例如可包括沿着衬底102的前侧102f的第一介电层132、沿着第一介电层132的蚀刻终止层136、沿着蚀刻终止层136的第二介电层138、穿过第一介电层132延伸到转移晶体管124的接触件134及穿过第二介电层及蚀刻终止层延伸到接触件134的金属配线140。其他适合的特征也是可行的。
此外，在这些实施例中，抗反射涂布(anti-reflective coating，ARC)层116位于衬底102的背侧102b之上，彩色滤光器118位于ARC层116之上，复合金属栅格(compositemetal grid，CMG)120在侧向上环绕彩色滤光器118，且透镜122位于彩色滤光器118之上。辐射(例如，光子)可透过透镜122而进入图像传感器。因此，图像传感器可以是背侧照明式的。
尽管图2中所说明的图像传感器是背侧照明式的，但将理解在一些其他实施例(未示出)中，ARC层116、彩色滤光器118、CMG 120及透镜122可沿着衬底102的前侧102f，且作为另外一种选择图像传感器可以是前侧照明式的。
图3说明包括沟槽隔离结构114的图像传感器的一些实施例的剖视图300，其中沟槽隔离结构114更包括层间介电层302。
在这些实施例中，层间介电层302位于衬底102的背侧102b上且沿着衬底102的背侧102b延伸。层间介电层302也延伸到沟槽107中且可填充沟槽107的一部分。层间介电层302位于衬底102的界定沟槽107的侧壁102s及上表面102u上(例如，层间介电层302加衬于沟槽107)。此外，层间介电层302可将第一隔离层108与衬底102隔开。
另外，在这些实施例中，第一隔离层108位于层间介电层302上且沿着层间介电层302延伸(例如，第一隔离层108加衬于层间介电层302)。在一些实施例中，第一隔离层108位于层间介电层302的侧壁及上表面上。在一些实施例中，层间介电层302可直接接触衬底102及第一隔离层108。
在一些实施例中，层间介电层302例如可以是可于在沟槽107中形成第一隔离层108时而自然形成的原生氧化物层。在一些实施例中，层间介电层302例如可以是或包含二氧化硅(例如，SiO2)等。
在一些实施例中，层间介电层302的厚度可以是小的。举例来说，层间介电层302的厚度例如可小于约20埃、小于约15埃或可以是一些其他适合的值。在一些实施例中，层间介电层302的厚度对第一隔离层108的第一厚度的比率例如可小于约0.2、小于约0.15或可以是一些其他适合的值。
图4到图13说明用于形成包括沟槽隔离结构114的图像传感器的方法的一些实施例的剖视图400到1300，其中沟槽隔离结构114包括第一隔离层108、第二隔离层110及第三隔离层112。尽管图4到图13是关于方法加以阐述，但将理解图4到图13中所述的结构并不仅限于此方法，而是可独立于所述方法而作为结构单独存在。
如图4的剖视图400中所示，沿着衬底102的前侧102f在衬底102中形成光电探测器104。例如可通过一种或多种离子植入工艺、一种或多种扩散工艺、一种或多种沉积工艺、一种或多种图案化工艺或一些其他适合的工艺中的任一者形成光电探测器104。
如图5的剖视图500中所示，沿着衬底102的前侧102f在衬底102之上形成内连线结构106。例如可通过一种或多种沉积工艺、一种或多种图案化工艺、一种或多种平坦化工艺或一些其他适合的工艺中的任一者形成内连线结构106。
举例来说，可通过以下方式形成内连线结构106：沿着衬底102的前侧102f在衬底102之上形成介电层(例如，图2的132)，将介电层图案化以在介电层中形成接触开口，在接触开口中形成接触件(例如，图2的134)，在第一介电层之上形成蚀刻终止层(例如，图2的136)，在蚀刻终止层之上形成第二介电层(例如，图2的138)，将第二介电层及蚀刻终止层图案化以在第二介电层及蚀刻终止层中形成配线开口，并在配线开口中形成金属配线(例如，图2的140)。
如图6的剖视图600中所示，可将衬底102旋转以使得衬底102的背侧102b位于衬底102的前侧102f之上。
如图7的剖视图700中所示，在衬底102的背侧102b上形成掩模702，并根据掩模702将衬底102的背侧图案化以在衬底102中形成沟槽107。沟槽107由衬底102的侧壁102s及上表面102u界定。此外，沟槽107在侧向上环绕光电探测器104。
在一些实施例中，举例来说，掩模702可以是或包含光刻胶、一些金属氧化物、一些金属氮化物或一些其他适合的材料。在一些实施例中，可在图案化之后移除掩模702。
在一些实施例中，举例来说，图案化可包括干式蚀刻工艺或一些其他适合的工艺。举例来说，图案化可包括反应性离子蚀刻(reactive ion etching，RIE)工艺、离子束蚀刻(ion beam etching，IBE)工艺、远程等离子体工艺或一些其他适合的工艺。
如图8的剖视图800中所示，沿着衬底102的背侧102b且沿着衬底102的界定沟槽107的侧壁102s及上表面102u在沟槽107中形成第一隔离层108。第一隔离层108加衬于衬底102且填充沟槽107的第一部分。
可例如通过化学气相沉积(chemical vapor deposition，CVD)工艺、物理气相沉积(physical vapor deposition，PVD)工艺、原子层沉积(atomic layer deposition，ALD)工艺、旋转涂布工艺或一些其他适合的工艺中的任一者在衬底102之上沉积氧化铝(例如，Al2O3)或一些其他适合的材料来形成第一隔离层108。
在一些实施例中，在沉积第一隔离层108期间的温度是低的。举例来说，在一些实施例中，温度可小于约210摄氏度、介于约170摄氏度到约210摄氏度之间或可以是一些其他适合的值。在沉积期间的低温度可减小第一隔离层108的密度。此外，在一些实施例中，第一隔离层108的O3浓度可以是低的。举例来说，在一些实施例中，O3浓度小于约200克/m3、为约100克/m3、介于约100克/m3到约200克/m3之间或是一些其他适合的值。低O3浓度可进一步减小第一隔离层108的密度。
在一些实施例中，可在形成第一隔离层108期间在第一隔离层108与衬底102之间在衬底102上形成层间介电层(例如，图3的302)。层间介电层可以是或包含二氧化硅(例如，SiO2)等。层间介电层可在沉积期间自然地形成。举例来说，衬底102的表面在沉积期间可经历氧化，且因此衬底102的表面上可形成二氧化硅层。然而，由于沉积温度低且O3浓度低，因此层间介电层的厚度可以是小的。举例来说，厚度可小于约20埃、小于约15埃或可以是一些其他适合的值。与一些其他沉积工艺相比，层间介电层的厚度可减小约30％到50％或可减小一些其他值。
由于层间介电层的厚度减小，因此可改进对衬底102的钝化。举例来说，可减小第一隔离层108与衬底102之间的距离。继而，第一隔离层108的负电荷可更靠近衬底102且因此可在衬底102中和/或沿着衬底102诱发正电荷。因此，可增大平带电压且可改进白色像素性能。
如图9的剖视图900中所示，将第一隔离层108暴露于含有氢气(例如，H2)的加热环境以形成第一隔离层108与氢的合金。在合金工艺期间，氢气可穿透第一隔离层108且可填充沿着衬底102与第一隔离层108之间的界面的陷阱。因此，氢准入工艺(hydrogen allowprocess)可减小界面处的陷阱密度。在一些实施例中，一些氢可保留在第一隔离层108内。在一些实施例中，在合金期间加热环境的温度例如可以是约300摄氏度到400摄氏度或一些其他适合的温度。
由于第一隔离层108的密度低，因此在合金工艺期间氢气可更容易穿透第一隔离层108。因此，更多氢原子可到达界面并填充沿着界面的陷阱，从而减小衬底102与第一隔离层108之间的界面的界面陷阱密度。因此，可改进对衬底102的背侧102b的钝化及图像传感器的白色像素性能。
应注意，为对合金工艺加以说明，图9中发生改变第一隔离层108的阴影线。
如图10的剖视图1000中所示，在第一隔离层108之上共形地形成第二隔离层110。第二隔离层110加衬于第一隔离层108且填充沟槽107的第二部分。
例如可通过CVD工艺、PVD工艺、ALD工艺、旋转涂布工艺或一些其他适合的工艺中的任一者在衬底102之上沉积氧化钽(例如，Ta2O5)或一些其他适合的材料来形成第二隔离层110。在一些实施例中，在沉积第二隔离层110期间的温度例如可大于在沉积第一隔离层108期间的温度。
如图11的剖视图1100中所示，在第二隔离层110之上共形地形成第三隔离层112。第三隔离层112加衬于第二隔离层110且填充沟槽107的其余部分。第一隔离层108、第二隔离层110及第三隔离层112一起界定沟槽隔离结构114。在一些实施例中，层间介电层(未示出)进一步界定沟槽隔离结构114。
例如可通过CVD工艺、PVD工艺、ALD工艺、旋转涂布工艺或一些其他适合的工艺中的任一者在衬底102之上沉积二氧化硅(例如，SiO2)或一些其他适合的材料来形成第三隔离层112。
在一些实施例中，不在衬底102之上沉积氧化铪作为沟槽隔离结构114形成工艺的一部分(例如，沟槽隔离结构114不含氧化铪)。举例来说，在一些实施例中，在形成第一隔离层108、第二隔离层110及第三隔离层112期间及在形成第一隔离层108、第二隔离层110及第三隔离层112之间均不会沉积氧化铪。因此，沟槽隔离结构114的净电荷可具有更负的值，且因此可改进对衬底102的钝化和/或图像传感器的白色像素性能。
如图12的剖视图1200中所示，对第三隔离层112执行平坦化工艺以将第三隔离层112薄化和/或将第三隔离层112的顶表面平坦化。平坦化工艺例如可以是或包括化学机械平坦化(chemical mechanical planarization，CMP)工艺或一些其他适合的平坦化工艺。
如图13的剖视图1300中所示，在第三隔离层112之上形成ARC层116，在ARC层116之上形成彩色滤光器118，与彩色滤光器118相邻地形成CMG120以环绕彩色滤光器118，且在彩色滤光器118之上形成透镜122。
尽管图13说明沿着衬底102的背侧102b形成ARC层116、彩色滤光器118、CMG 120及透镜122，但将理解，在一些替代实施例中，作为另外一种选择ARC层116、彩色滤光器118、CMG 120及透镜122可沿着衬底102的前侧102f形成，且作为另外一种选择图像传感器可以是前侧照明式的。
图14说明用于形成包括沟槽隔离结构的图像传感器的方法1400的一些实施例的流程图，其中沟槽隔离结构包括第一隔离层、第二隔离层及第三隔离层。虽然下文将方法1400说明且阐述为一系列动作或事件，但将理解这些动作或事件的所说明次序并不应被解释为具限制意义。举例来说，一些动作可按照不同的次序发生和/或与除本文中所说明和/或所述的动作或事件之外的其他动作或事件同时发生。另外，可能并不需要所有所示的动作来实施本文中所说明的一个或多个方面或实施例。此外，本文中所绘示的动作中的一者或多者可在一个或多个单独的动作和/或阶段中施行。
在动作1402处，沿着衬底的第一侧在衬底中形成光电探测器。图4说明对应于动作1402的一些实施例的剖视图400。
在动作1404处，在衬底的第一侧上形成内连线结构。图5说明对应于动作1404的一些实施例的剖视图500。
在动作1406处，将衬底的与第一侧相对的第二侧图案化以在衬底的第二侧中形成沟槽，所述沟槽由衬底的侧壁及上表面界定。图7说明对应于动作1406的一些实施例的剖视图700。
在动作1408处，沿着衬底的界定沟槽的侧壁及上表面在沟槽中形成第一隔离层，以使得第一隔离层具有大的厚度(例如，大于约100埃)及低的密度(例如，约2.9g/cm3到约3.05g/cm3)。图8说明对应于动作1408的一些实施例的剖视图800。
在动作1410处，将第一隔离层暴露于含有氢气的加热环境，以使得氢穿透第一隔离层且与沿着第一隔离层与衬底之间的界面的陷阱发生反应以使陷阱电性不活跃(electrically inactive)。图9说明对应于动作1410的一些实施例的剖视图900。
在动作1412处，在第一隔离层之上形成第二隔离层且所述第二隔离层加衬于第一隔离层。图10说明对应于动作1412的一些实施例的剖视图1000。
在动作1414处，在第二隔离层之上形成第三隔离层且所述第三隔离层加衬于第二隔离层，第三隔离层填充沟槽。图11说明对应于动作1414的一些实施例的剖视图1100。
在动作1416处，将第三隔离层平坦化。图12说明对应于动作1416的一些实施例的剖视图1200。
在动作1418处，沿着衬底形成抗反射涂布(ARC)层，在ARC层之上形成彩色滤光器，在彩色滤光器周围形成复合金属栅格(CMG)，且在彩色滤光器之上形成透镜。图13说明对应于动作1418的一些实施例的剖视图1300。
因此，本揭露涉及一种包括衬底及沟槽隔离结构的图像传感器，所述衬底及沟槽隔离结构用于改进对衬底的钝化及图像传感器的性能。
因此，在一些实施例中，本揭露涉及一种包括衬底的图像传感器。光电探测器位于所述衬底中。沟槽位于所述衬底中。所述沟槽由所述衬底的侧壁及上表面界定。第一隔离层延伸到所述沟槽中且在侧向上环绕所述光电探测器。所述第一隔离层沿着衬底的界定所述沟槽的所述侧壁及所述上表面延伸。所述第一隔离层包含第一介电材料。第二隔离层位于第一隔离层之上。所述第二隔离层延伸到所述沟槽中且加衬于所述第一隔离层。所述第二隔离层包含第二介电材料。第三隔离层位于所述第二隔离层之上。所述第三隔离层填充所述沟槽且加衬于所述第二隔离层。所述第三隔离层包含与所述第一介电材料及所述第二介电材料不同的第三材料。所述第一隔离层的第一厚度对所述第二隔离层的第二厚度的比率是约0.17到0.38。
在一些实施例中，沿着所述衬底与所述第一隔离层之间的界面排列有氢原子。在一些实施例中，所述第一隔离层直接接触所述衬底的所述侧壁及所述上表面，其中所述第二隔离层直接接触所述第一隔离层，且其中所述第三隔离层直接接触所述第二隔离层。在一些实施例中，所述第一隔离层由所述第一介电材料组成，所述第二隔离层由所述第二介电材料组成，且所述第三隔离层由所述第三材料组成。在一些实施例中，所述第一介电材料由氧化铝组成且所述第二介电材料由五氧化钽组成。在一些实施例中，所述第一隔离层由氧化铝及所述氧化铝内的氢组成。在一些实施例中，所述层间介电层位于所述衬底的界定所述沟槽的所述侧壁及所述上表面上，其中所述层间介电层将所述衬底与所述第一隔离层隔开，其中所述层间介电层包含与所述第一介电材料不同的第四介电材料，且其中所述第一隔离层加衬于所述层间介电层。在一些实施例中，所述层间介电层的厚度小于20埃。在一些实施例中，所述第一厚度大于100埃。
在其他实施例中，本揭露涉及一种包括衬底的图像传感器。光电探测器位于所述衬底中且沿着所述衬底的前侧。沟槽位于所述衬底中。所述沟槽由所述衬底的侧壁及上表面界定。第一隔离层沿着所述衬底的背侧延伸且在侧向上环绕所述光电探测器。所述第一隔离层由第一介电质组成。所述第一隔离层沿着所述衬底的界定所述沟槽的所述侧壁及所述上表面延伸。所述第一隔离层填充所述沟槽的第一部分。第二隔离层位于所述第一隔离层之上且在侧向上环绕所述光电探测器。所述第二隔离层由与所述第一介电质不同的第二介电质组成。所述第二隔离层沿着所述沟槽延伸且位于所述第一隔离层的侧壁及上表面上。所述第二隔离层填充所述沟槽的第二部分。第三隔离层位于所述第二隔离层之上且在侧向上环绕所述光电探测器。所述第三隔离层由与所述第一介电质及所述第二介电质不同的第三材料组成。所述第三隔离层沿着所述沟槽延伸且位于所述第二隔离层的侧壁及上表面上。所述第三隔离层填充所述沟槽的其余部分。所述第一隔离层的第一密度小于所述第二隔离层的第二密度，且所述第一密度对所述第二密度的比率是约0.35到0.37。
在其他实施例中，层间介电层位于所述衬底的所述背侧上且将所述衬底与所述第一隔离层隔开。在其他实施例中，所述层间介电层的厚度对所述第一隔离层的厚度的比率小于0.2。在其他实施例中，所述第一介电质由氧化铝及氢组成。在其他实施例中，沿着所述衬底与所述第一隔离层之间的界面排列有氢原子。在其他实施例中，所述第一密度是约2.9g/cm3到3.05g/cm3。
在又一些其他实施例中，本揭露涉及一种用于形成图像传感器的方法。所述方法包括沿着衬底的第一侧在所述衬底中形成光电探测器。将所述衬底的与所述第一侧相对的第二侧图案化以在所述衬底的所述第二侧中形成沟槽。所述沟槽由所述衬底的侧壁及上表面界定。所述沟槽在侧向上环绕所述光电探测器。在所述沟槽中沿着所述衬底的界定所述沟槽的所述侧壁及所述上表面形成第一隔离层，所述第一隔离层包含第一介电质。执行合金工艺以减小所述第一隔离层与所述衬底之间的界面处的陷阱密度。在所述沟槽中在所述第一隔离层的侧壁及上表面上形成第二隔离层，所述第二隔离层包含第二介电质。在所述沟槽中在所述第二隔离层的侧壁及上表面上形成第三隔离层，所述第三隔离层包含第三材料。所述第三隔离层填充所述沟槽。形成所述第一隔离层包括在第一温度下沉积所述第一介电质，且所述第一温度小于210摄氏度。
在又一些其他实施例中，执行所述合金工艺包括将所述第一隔离层暴露于包含氢的加热环境。在又一些其他实施例中，形成所述第一隔离层包括在所述第一温度下且在小于200g/m3的O3浓度下沉积Al2O3。在又一些其他实施例中，当形成所述第一隔离层时会在所述衬底与所述第一隔离层之间形成包含二氧化硅的层间介电层，且其中所述层间介电层的厚度小于20埃。在又一些其他实施例中，在形成所述第一隔离层、所述第二隔离层及所述第三隔离层期间及在形成所述第一隔离层、所述第二隔离层及所述第三隔离层之间均不沉积氧化铪。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本揭露的各个方面。所属领域中的技术人员应理解，他们可容易地使用本揭露作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本揭露的精神及范围，而且他们可在不背离本揭露的精神及范围的条件下对本文作出各种改变、代替及变更。

Claims (20)

1.一种图像传感器，其特征在于包括：
衬底；
光电探测器，位于所述衬底中；
沟槽，位于所述衬底中，由所述衬底的侧壁及上表面界定；
氧化铝层，延伸到所述沟槽中且在侧向上环绕所述光电探测器，其中所述氧化铝层沿着所述衬底的界定所述沟槽的所述侧壁及所述上表面延伸，且其中所述氧化铝层包含氧化铝材料且具有小于3.05g/cm3的密度；
氧化钽层，位于所述氧化铝层之上，其中所述氧化钽层延伸到所述沟槽中且加衬于所述氧化铝层，且其中所述氧化钽层包含不同于所述氧化铝材料的氧化钽材料；以及
隔离层，位于所述氧化钽层之上，其中所述隔离层填充所述沟槽且加衬于所述氧化钽层，其中所述隔离层包含与所述氧化铝材料及所述氧化钽材料不同的第三材料，
其中所述氧化铝层的第一厚度对所述氧化钽层的第二厚度的比率是0.17到0.38。
2.根据权利要求1所述的图像传感器，其中沿着所述衬底与所述氧化铝层之间的界面排列有氢原子。
3.根据权利要求1所述的图像传感器，其中所述氧化铝层直接接触所述衬底的所述侧壁及所述上表面，其中所述氧化钽层直接接触所述氧化铝层，且其中所述隔离层直接接触所述氧化钽层。
4.根据权利要求1所述的图像传感器，其中所述隔离层由二氧化硅组成。
5.根据权利要求1所述的图像传感器，其中所述氧化铝材料由氧化铝组成且所述氧化钽材料由五氧化钽组成。
6.根据权利要求1所述的图像传感器，其中所述氧化铝层由氧化铝及所述氧化铝内的氢组成。
7.根据权利要求1所述的图像传感器，其中层间介电层位于所述衬底的界定所述沟槽的所述侧壁及所述上表面上，其中所述层间介电层将所述衬底与所述氧化铝层隔开，其中所述层间介电层包含与所述第三材料不同的介电材料，且其中所述氧化铝层加衬于所述层间介电层。
8.根据权利要求7所述的图像传感器，其中所述层间介电层的厚度小于20埃。
9.根据权利要求1所述的图像传感器，其中所述第一厚度大于100埃。
10.一种图像传感器，其特征在于包括：
衬底；
光电探测器，位于所述衬底中且沿着所述衬底的前侧；
沟槽，位于所述衬底中，由所述衬底的侧壁及上表面界定；
氧化铝层，沿着所述衬底的背侧延伸且在侧向上环绕所述光电探测器，其中所述氧化铝层由氧化铝组成，具有第一厚度且具有小于3.05g/cm3的第一密度，其中所述氧化铝层沿着所述衬底的界定所述沟槽的所述侧壁及所述上表面延伸，且其中所述氧化铝层填充所述沟槽的第一部分；
氧化钽层，位于所述氧化铝层之上且在侧向上环绕所述光电探测器，其中所述氧化钽层由与所述氧化铝不同的氧化钽组成，且具有第二厚度，其中所述氧化钽层沿着所述沟槽延伸且位于所述氧化铝层的侧壁及上表面上，且其中所述氧化钽层填充所述沟槽的第二部分；以及
隔离层，位于所述氧化钽层之上且在侧向上环绕所述光电探测器，其中所述隔离层由与所述氧化铝及所述氧化钽不同的介电材料组成，其中所述隔离层沿着所述沟槽延伸且位于所述氧化钽层的侧壁及上表面上，且其中所述隔离层填充所述沟槽的其余部分，
其中所述第一厚度对所述第二厚度的比率是0.17到0.38。
11.根据权利要求10所述的图像传感器，其中层间介电层位于所述衬底的所述背侧上且将所述衬底与所述氧化铝层隔开。
12.根据权利要求10所述的图像传感器，其中所述氧化铝层的所述第一密度小于所述氧化钽层的第二密度，且其中所述第一密度对所述第二密度的比率是0.35到0.37。
13.根据权利要求10所述的图像传感器，其中所述氧化铝由氧化铝及氢组成。
14.根据权利要求10所述的图像传感器，其中沿着所述衬底与所述氧化铝层之间的界面排列有氢原子。
15.根据权利要求10所述的图像传感器，其中所述第一密度是2.9g/cm3到3.05g/cm3。
16.一种用于形成图像传感器的方法，其特征在于包括：
沿着衬底的第一侧在所述衬底中形成光电探测器；
将所述衬底的与所述第一侧相对的第二侧图案化，以在所述衬底的所述第二侧中形成沟槽，其中所述沟槽由所述衬底的侧壁及上表面形成，且其中所述沟槽在侧向上环绕所述光电探测器；
沿着所述衬底的形成所述沟槽的所述侧壁及所述上表面在所述沟槽中形成氧化铝层，所述氧化铝层包含氧化铝，具有第一厚度且具有小于3.05g/cm3的第一密度；
提供氢气至所述氧化铝层的上表面与侧壁并使所述氢气穿透所述氧化铝层到所述衬底与所述氧化铝层之间的界面；
在使所述氢气穿透所述氧化铝层到所述衬底与所述氧化铝层之间的所述界面之后，在所述沟槽中在所述氧化铝层的所述侧壁及所述上表面上形成氧化钽层，所述氧化钽层包含不同于所述氧化铝的氧化钽，且具有第二厚度；以及
在所述沟槽中在所述氧化钽层的侧壁及上表面上形成隔离层，所述隔离层包含不同于所述氧化铝与所述氧化钽的介电材料，所述隔离层填充所述沟槽，
其中所述第一厚度对所述第二厚度的比率是0.17到0.38。
17.根据权利要求16所述的用于形成图像传感器的方法，其中形成所述氧化铝层包括在小于210摄氏度的第一温度下沉积第一介电质。
18.根据权利要求16所述的用于形成图像传感器的方法，其中形成所述氧化铝层包括在第一温度下且在小于200g/m3的O3浓度下沉积Al2O3。
19.根据权利要求16所述的用于形成图像传感器的方法，其中当形成所述氧化铝层时会在所述衬底与所述氧化铝层之间形成包含二氧化硅的层间介电层，且其中所述层间介电层的厚度小于20埃。
20.根据权利要求16所述的用于形成图像传感器的方法，其中在形成所述氧化铝层、所述氧化钽层及所述隔离层期间及在形成所述氧化铝层、所述氧化钽层及所述隔离层之间均不沉积氧化铪。
CN202011433066.1A 2020-10-19 2020-12-10 图像传感器以及用于形成图像传感器的方法 Active CN113838876B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/073,553 2020-10-19
US17/073,553 US11784204B2 (en) 2020-10-19 2020-10-19 Enhanced trench isolation structure

Publications (2)

Publication Number Publication Date
CN113838876A CN113838876A (zh) 2021-12-24
CN113838876B true CN113838876B (zh) 2024-05-28

Family

ID=78962501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011433066.1A Active CN113838876B (zh) 2020-10-19 2020-12-10 图像传感器以及用于形成图像传感器的方法

Country Status (3)

Country Link
US (2) US11784204B2 (zh)
CN (1) CN113838876B (zh)
TW (1) TWI776308B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116053289B (zh) * 2023-03-06 2023-06-27 合肥新晶集成电路有限公司 图像传感器及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140616A (ja) * 1992-10-27 1994-05-20 Olympus Optical Co Ltd 固体撮像装置
CN103403869A (zh) * 2011-03-02 2013-11-20 索尼公司 固态成像装置、固态成像装置的制造方法和电子设备
CN104882460A (zh) * 2014-02-27 2015-09-02 三星电子株式会社 具有包括负电荷材料的深沟槽的图像传感器及其制造方法
CN106972036A (zh) * 2015-11-09 2017-07-21 台湾积体电路制造股份有限公司 集成电路及其形成方法
KR20180005580A (ko) * 2016-07-06 2018-01-16 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
CN107768392A (zh) * 2017-10-20 2018-03-06 德淮半导体有限公司 半导体装置及其制造方法
CN108511476A (zh) * 2018-05-25 2018-09-07 德淮半导体有限公司 背照式图像传感器及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202899B2 (en) 2002-05-21 2007-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method to prevent white pixels in a CMOS image sensor
US7659475B2 (en) 2003-06-20 2010-02-09 Imec Method for backside surface passivation of solar cells and solar cells with such passivation
US7148525B2 (en) * 2004-01-12 2006-12-12 Micron Technology, Inc. Using high-k dielectrics in isolation structures method, pixel and imager device
KR102221993B1 (ko) * 2012-01-23 2021-03-02 소니 주식회사 고체 촬상 장치 및 제조 방법 및 전자 기기
US10008530B2 (en) 2015-01-30 2018-06-26 Taiwan Semiconductor Manufacturing Company Ltd. Image sensing device and manufacturing method thereof
US9991303B2 (en) * 2015-03-16 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device structure
SG10201608814YA (en) * 2015-10-29 2017-05-30 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the semiconductor device
KR20180079518A (ko) * 2016-12-30 2018-07-11 삼성전자주식회사 씨모스 이미지 센서
JP6815901B2 (ja) * 2017-03-06 2021-01-20 株式会社日本製鋼所 表示装置およびその製造方法
US10510788B2 (en) * 2017-10-31 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor
US11211419B2 (en) 2018-08-15 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Composite bsi structure and method of manufacturing the same
KR102309358B1 (ko) * 2018-08-15 2021-10-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 복합 bsi 구조물 및 그 제조 방법
US11107817B2 (en) * 2019-03-11 2021-08-31 Micron Technology, Inc. Integrated assemblies comprising hydrogen diffused within two or more different semiconductor materials, and methods of forming integrated assemblies

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140616A (ja) * 1992-10-27 1994-05-20 Olympus Optical Co Ltd 固体撮像装置
CN103403869A (zh) * 2011-03-02 2013-11-20 索尼公司 固态成像装置、固态成像装置的制造方法和电子设备
CN104882460A (zh) * 2014-02-27 2015-09-02 三星电子株式会社 具有包括负电荷材料的深沟槽的图像传感器及其制造方法
CN106972036A (zh) * 2015-11-09 2017-07-21 台湾积体电路制造股份有限公司 集成电路及其形成方法
KR20180005580A (ko) * 2016-07-06 2018-01-16 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
CN107768392A (zh) * 2017-10-20 2018-03-06 德淮半导体有限公司 半导体装置及其制造方法
CN108511476A (zh) * 2018-05-25 2018-09-07 德淮半导体有限公司 背照式图像传感器及其形成方法

Also Published As

Publication number Publication date
CN113838876A (zh) 2021-12-24
TW202218139A (zh) 2022-05-01
TWI776308B (zh) 2022-09-01
US20240021642A1 (en) 2024-01-18
US20220123031A1 (en) 2022-04-21
US11784204B2 (en) 2023-10-10

Similar Documents

Publication Publication Date Title
CN109427832B (zh) 影像感应器集成芯片
US10304886B2 (en) Back-side deep trench isolation (BDTI) structure for pinned photodiode image sensor
TWI683430B (zh) 具有吸收增強半導體層的影像感測器
KR101864481B1 (ko) 이미지 센서 및 이미지 센서의 형성 방법
US10998359B2 (en) Image sensor with shallow trench edge doping
US20220344383A1 (en) Backside structure for image sensor
TWI540711B (zh) 背照式影像感測裝置與其形成方法及背照式影像感測元件
CN112310134A (zh) 形成半导体器件的方法
US20240021642A1 (en) Enhanced trench isolation structure
TWI752636B (zh) 圖像感測器、其形成方法及積體晶片
US20230387163A1 (en) Method for forming light pipe structure with high quantum efficiency
US20220310678A1 (en) High reflectance isolation structure to increase image sensor performance
TWI710126B (zh) 影像感測器、用於影像感測器的半導體結構及其製造方法
CN219513107U (zh) 影像感测器装置
US20230378221A1 (en) Back-trench isolation structure
US20230361137A1 (en) Image sensor with shallow trench edge doping
US20230299107A1 (en) Image sensor
US20230261021A1 (en) Image sensor having a gate dielectric structure for improved device scaling
CN116741790A (zh) 图像传感器集成芯片及其形成方法
CN116504796A (zh) 图像传感器及其形成方法
TW202404062A (zh) 影像感測器以及用於形成影像感測器的方法
TW202306186A (zh) 積體晶片及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant