TW202404062A - 影像感測器以及用於形成影像感測器的方法 - Google Patents

影像感測器以及用於形成影像感測器的方法 Download PDF

Info

Publication number
TW202404062A
TW202404062A TW112107941A TW112107941A TW202404062A TW 202404062 A TW202404062 A TW 202404062A TW 112107941 A TW112107941 A TW 112107941A TW 112107941 A TW112107941 A TW 112107941A TW 202404062 A TW202404062 A TW 202404062A
Authority
TW
Taiwan
Prior art keywords
sidewall
dielectric structure
dielectric
floating diffusion
semiconductor substrate
Prior art date
Application number
TW112107941A
Other languages
English (en)
Inventor
陳韋龍
許文義
楊敦年
洪豐基
劉人誠
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202404062A publication Critical patent/TW202404062A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本揭露的各種實施例是有關於一種影像感測器。影像感測器包括具有第一區及第二區的基底。第一閘極上覆於第一區上。第二閘極上覆於第二區上。深溝渠隔離（DTI）結構位於基底中且側向地位於第一區與第二區之間。第一浮置擴散節點位於第一區中。第二浮置擴散節點位於第二區中。層間介電（ILD）結構位於基底之上。介電結構位於ILD結構與基底之間。介電結構側向地位於第一浮置擴散節點與第二浮置擴散節點之間。介電結構側向地與第一閘極及第二閘極間隔開。介電結構上覆於DTI結構上。介電結構的寬度大於DTI結構的寬度。

Description

用於小畫素設計的介電結構
諸多現代電子裝置（例如，智慧型手機、數位相機、生物醫學成像裝置、汽車成像裝置等）包括影像感測器。影像感測器包括被配置成接收入射輻射且輸出與入射輻射對應的電訊號的一或多個光偵測器（例如，光二極體、光電晶體、光敏電阻器等）。一些類型的影像感測器包括電荷耦合裝置（charge-coupled device，CCD）影像感測器及互補金屬氧化物半導體（complementary metal-oxide-semiconductor，CMOS）影像感測器。相較於CCD影像感測器，CMOS影像感測器因功耗低、尺寸小、資料處理快、直接輸出資料且製造成本低而受到青睞。一些類型的CMOS影像感測器包括前側照明（front-side illuminated，FSI）影像感測器及背側照明（backside illuminated，BSI）影像感測器。
以下揭露內容提供用於實施所提供標的物的不同特徵的諸多不同實施例或實例。以下闡述組件及佈置的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得第一特徵與第二特徵可不直接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「位於…之下（beneath）」、「位於…下方（below）」、「下部的（lower）」、「位於…上方（above）」、「上部的（upper）」及類似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向（旋轉90度或處於其他定向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
諸多可攜式電子裝置（例如，相機、行動電話等）包括用於擷取影像的影像感測器。此種影像感測器的一個實例是包括多個畫素感測器的互補金屬氧化物半導體（complementary metal–oxide–semiconductor，CMOS）影像感測器（CMOS image sensor，CIS）。畫素感測器中的每一者包括設置於基底（例如，半導體基底）的畫素區中的光偵測器。畫素感測器中的每一者包括轉移閘極，所述轉移閘極被配置成將積累的電荷自其光偵測器轉移至浮置擴散節點。在基底中設置有背側深溝渠隔離（backside deep trench isolation，BDTI）結構且BDTI結構側向地環繞畫素區。BDTI結構被配置成在畫素感測器之間提供隔離（例如，電性隔離、光學隔離等）。
BDTI結構自基底的背側延伸至基底中，基底的背側與基底的前側相對。通常，BDTI結構局部地延伸穿過基底（例如，自基底的背側至前側不完全穿過基底）。然而，隨著畫素尺寸持續縮小，畫素感測器的關鍵效能指標（key performance indicator，KPI）（例如，暗電流、白畫素、井電位井容量（full well capacity）等）已由於BDTI結構僅局部地延伸穿過基底而受到負面影響（例如，暗電流增加、白畫素增加等）。舉例而言，由於BDTI結構僅局部地延伸穿過基底，因此基底的位於BDTI結構與基底的前側之間的一部分可容許電荷載子易於在鄰近的畫素感測器之間移動（例如，電子串擾），藉此負面地影響畫素感測器的KPI。
由於BDTI結構僅局部地延伸穿過基底，因此改善畫素感測器的KPI的一個部分解決方案是增大BDTI結構的深度，使得BDTI結構完全延伸穿過基底。藉由使BDTI結構完全延伸穿過基底，可改善畫素感測器的KPI（例如，暗電流減少、白畫素減少、井電位井容量增加等）。然而，隨著畫素尺寸進一步按比例縮小，控制BDTI結構與浮置擴散節點之間的側向間距（例如，一致地維持BDTI結構與浮置擴散節點之間的預定義側向間距）變得更加困難。若浮置擴散節點設置得太靠近（或直接接觸）BDTI結構，則畫素感測器的KPI可能由於電荷載子沿著BDTI結構被捕獲而受到負面影響。
在一些實施例中，可能由於用於形成浮置擴散節點的製程而難以控制BDTI結構與浮置擴散節點之間的側向間距。舉例而言，浮置擴散節點通常藉由摻雜製程（例如，離子植入製程）而形成，所述摻雜製程利用包括多個小開口的光阻（例如，正型/負型光阻材料）。所述多個小開口與其中將形成浮置擴散節點的位置對應。然而，隨著畫素尺寸進一步按比例縮小，所述多個小開口的尺寸已變得越來越難以減小（例如，現代光微影工具不具有使開口的尺寸繼續減小的解析度）。
本揭露的各種實施例是有關於一種影像感測器（例如，CIS）。影像感測器包括具有與第二側相對的第一側的半導體基底。半導體基底具有第一畫素區及第二畫素區。第一轉移閘極上覆於第一畫素區上。第二轉移閘極上覆於第二畫素區上。深溝渠隔離（DTI）結構（例如，BDTI結構）設置於半導體基底中且側向地設置於第一畫素區與第二畫素區之間。DTI結構自半導體基底的第一側至半導體基底的第二側完全延伸穿過半導體基底。第一浮置擴散節點設置於第一畫素區中。第二浮置擴散節點設置於第二畫素區中。DTI結構側向地設置於第一浮置擴散節點與第二浮置擴散節點之間。層間介電（ILD）結構設置於半導體基底、第一轉移閘極、第二轉移閘極、DTI結構、第一浮置擴散節點及第二浮置擴散節點之上。介電結構設置於ILD結構與半導體基底之間。介電結構上覆於DTI結構上，且介電結構側向地設置於第一浮置擴散節點與第二浮置擴散節點之間。介電結構的寬度大於DTI結構的寬度。
由於介電結構上覆於DTI結構上且側向地設置於第一浮置擴散節點與第二浮置擴散節點之間，因此可更佳地控制DTI結構與第一及第二浮置擴散節點之間的側向間距（例如，介電結構容許達成DTI結構與第一及第二浮置擴散節點之間更一致的側向間距）。更具體而言，在用於形成第一浮置擴散節點及第二浮置擴散節點的摻雜製程（例如，離子植入製程）期間，介電結構被用作罩幕結構。由於介電結構在摻雜製程期間被用作罩幕結構，且由於介電結構的寬度大於DTI結構的寬度，因此可形成第一浮置擴散節點及第二浮置擴散節點，使得第一浮置擴散節點及第二浮置擴散節點與DTI結構更精確地側向地間隔開。因此，相較於典型的影像感測器，本揭露的影像感測器可具有改善的效能（例如，暗電流減少、白畫素減少等）。另外，在一些實施例中，製作本揭露的影像感測器的成本可低於製作典型的影像感測器的成本（例如，介電結構可容許在仍然利用現代製作工具（例如現代微影工具、現代蝕刻工具等）的同時更佳地控制側向間距）。
圖1繪示出具有用於小畫素設計的介電結構120的影像感測器的一些實施例的剖視圖100。
如圖1的剖視圖100中所示，影像感測器包括基底102（例如，半導體基底）。基底102具有前側102f及與前側102f相對的背側102b。在一些實施例中，基底102的前側102f由第一表面（例如，前側表面）界定，且基底102的背側102b由與第一表面相對的第二表面（例如，背側表面）界定。
基底102包括多個畫素區103。舉例而言，基底102包括第一畫素區103a及第二畫素區103b。所述多個畫素區103是基底102的一些部分，在所述一些部分中設置有影像感測器的個別畫素（例如，畫素感測器）的特徵（例如，以下更詳細闡述的結構特徵）。舉例而言，第一畫素區103a是基底102的第一部分，其中第一部分中設置有影像感測器的第一個別畫素的特徵（例如，以下更詳細闡述的結構特徵）；第二畫素區103b是基底102的第二部分，其中第二部分中設置有影像感測器的第二個別畫素的特徵（例如，以下更詳細闡述的結構特徵）；且以此類推。
基底102可包括任何類型的半導體本體（例如，單晶矽/CMOS塊體、鍺（Ge）、III-V族半導體材料、矽鍺（SiGe）、絕緣體上矽（silicon on insulator，SOI）等）。在一些實施例中，影像感測器（例如，背側照明影像感測器）被配置成對穿過基底102的背側102b的入射輻射（例如，光子）進行記錄。在其他實施例中，影像感測器（例如，前側照明影像感測器）被配置成對穿過基底102的前側102f的入射輻射（例如，光子）進行記錄。基底102可具有第一摻雜類型（例如，p型/n型），或者可為本徵的。在其他實施例中，基底102可具有與第一摻雜類型相反的第二摻雜類型（例如，n型/p型）。
在所述多個畫素區103中分別設置有多個光偵測器104。舉例而言，在第一畫素區103a中設置有第一光偵測器104a；在第二畫素區103b中設置有第二光偵測器104b；且以此類推。在一些實施例中，所述多個光偵測器104分別包括基底102的具有第二摻雜類型的一些部分。在其他實施例中，所述多個光偵測器104分別包括基底102的具有第一摻雜類型的一些部分。在一些實施例中，基底102的鄰接所述多個光偵測器104的一些部分具有第一摻雜類型（例如，p型/n型），或者可為本徵的。所述多個光偵測器104被配置成接收入射輻射（例如，光）且產生與入射輻射對應的電訊號。
在所述多個畫素區103中分別設置有多個浮置擴散節點106。舉例而言，在第一畫素區103a中設置有第一浮置擴散節點106a；在第二畫素區103b中設置有第二浮置擴散節點106b；且以此類推。所述多個浮置擴散節點106是基底102的具有第二摻雜類型的區。所述多個浮置擴散節點106與所述多個光偵測器104間隔開。在一些實施例中，所述多個浮置擴散節點106分別與所述多個光偵測器104對應。舉例而言，第一浮置擴散節點106a與第一光偵測器104a對應；第二浮置擴散節點106b與第二光偵測器104b對應；且以此類推。所述多個浮置擴散節點106與其對應的光偵測器間隔開。
在一些實施例中，在基底102中設置有摻雜井108。在又一些實施例中，摻雜井108設置於所述多個畫素區103中。摻雜井108是基底102的具有第一摻雜類型的區。在又一些實施例中，所述多個浮置擴散節點106可設置於摻雜井108中。
在基底102的前側102f之上/上設置有多個轉移閘極110。所述多個轉移閘極110可分別上覆於所述多個畫素區103上。舉例而言，第一轉移閘極110a上覆於第一畫素區103a上；第二轉移閘極110b上覆於第二畫素區103b上；且以此類推。所述多個轉移閘極110被配置成將累積的電荷自對應的光偵測器轉移至對應的浮置擴散節點。舉例而言，第一轉移閘極110a被配置成將累積於第一光偵測器104a中的電荷自第一光偵測器104a轉移至第一浮置擴散節點106a；第二轉移閘極110b被配置成將累積於第二光偵測器104b中的電荷自第二光偵測器104b轉移至第二浮置擴散節點106b；且以此類推。
所述多個轉移閘極110分別包括多個閘極介電結構112。所述多個轉移閘極110分別包括多個閘極電極結構114。所述多個閘極電極結構114分別上覆於所述多個閘極介電結構112上。舉例而言，第一轉移閘極110a包括第一閘極介電結構112a及上覆於第一閘極介電結構112a上的第一閘極電極結構114a；第二轉移閘極110b包括第二閘極介電結構112b及上覆於第二閘極介電結構112b上的第二閘極電極結構114b；且以此類推。在一些實施例中，所述多個閘極介電結構112是或包含例如氧化物（例如，二氧化矽（SiO 2））、高k介電材料（例如，氧化鉿（HfO）、氧化鉭（TaO）、氧化鉿矽（HfSiO）、氧化鉿鉭（HfTaO）、氧化鋁（AlO）、氧化鋯（ZrO）、具有大於約3.9的介電常數的一些其它介電材料）、一些其它介電材料或前述材料的組合。在一些實施例中，所述多個閘極電極結構114是或包含例如多晶矽、金屬（例如，鋁（Al）、銅（Cu）、鈦（Ti）、鉭（Ta）、鎢（W）、鉬（Mo）、鈷（Co）或類似材料）、一些其他導電材料或前述材料的組合。
在一些實施例中，所述多個轉移閘極110具有上部部分及下部部分。在又一些實施例中，所述多個轉移閘極110的上部部分上覆於基底102的前側102f上。在又一些實施例中，所述多個轉移閘極110的下部部分自其對應的上部部分垂直地延伸至基底102中，如圖1的剖視圖100中所示。在此種實施例中，所述多個轉移閘極110可被稱為垂直轉移閘極。
在基底102中設置有深溝渠隔離（DTI）結構115。DTI結構115自基底102的背側102b垂直地延伸至基底102中。DTI結構115延伸穿過基底102。在一些實施例中，DTI結構115自基底的背側102b至基底102的前側102f完全延伸穿過基底102。在其他實施例中，DTI結構115可局部地延伸穿過基底102（例如，不完全穿過基底102）。
DTI結構115側向地設置於第一畫素區103a與第二畫素區103b之間。在一些實施例中，DTI結構115側向地設置於第一浮置擴散節點106a與第二浮置擴散節點106b之間。在一些實施例中，DTI結構115側向地設置於第一光偵測器104a與第二光偵測器104b之間。在一些實施例中，DTI結構115側向地設置於第一轉移閘極110a與第二轉移閘極110b之間。
DTI結構115側向地延伸穿過基底102。在一些實施例中，DTI結構115側向地延伸穿過基底102且側向地環繞第一畫素區103a。在又一些實施例中，DTI結構115側向地延伸穿過基底102且側向地環繞第二畫素區103b。在再一些實施例中，DTI結構115側向地延伸穿過基底102且側向地環繞所述多個畫素區103中的每一者。
在一些實施例中，DTI結構115的第一部分設置於第一畫素區103a中，且DTI結構115的第二部分設置於第二畫素區103b中。在又一些實施例中，DTI結構115的第一部分及DTI結構115的第二部分可具有環形佈局（例如，在DTI結構115側向地環繞所述多個畫素區103中的每一者的實施例中）。在一些實施例中，DTI結構115的第一部分的厚度（例如，環厚度）與DTI結構115的第二部分的厚度實質上相同。在其他實施例中，DTI結構115的第一部分的厚度可與DTI結構115的第二部分的厚度不同。應理解，DTI結構115的其他部分可設置於所述多個畫素區103中的其他畫素區中。
在一些實施例中，DTI結構115被稱為隔離結構。在一些實施例中，DTI結構115可被稱為背側深溝渠隔離（BDTI）結構。在此種實施例中，DTI結構115可自基底102的背側102b延伸至基底102中。應理解，在一些實施例中，DTI結構115可自基底102的前側102f（而非自基底102的背側102b）延伸至基底中。在此種實施例中，DTI結構115可被稱為前側深溝渠隔離（front-side deep trench isolation，FDTI）結構。
在一些實施例中，DTI結構115可為或包含例如氧化物（例如，SiO 2）、氮化物（例如，氮化矽（SiN））、氮氧化物（例如，氮氧化矽（SiON））、正矽酸四乙酯（tetraethoxysilane，TEOS）、高k介電材料（例如，氧化鉿（HfO）、氧化鉭（TaO）、氧化鉿矽（HfSiO）、氧化鉿鉭（HfTaO）、氧化鋁（AlO）、氧化鋯（ZrO）、具有大於約3.9的介電常數的一些其它介電材料）、一些其它介電材料或前述材料的組合。在一些實施例中，DTI結構115的側壁可實質上是直的（例如，垂直的），如圖1的剖視圖100中所示。在其他實施例中，DTI結構115可具有成角度的側壁。
在基底102的前側102f之上可設置有層間介電（interlayer dielectric，ILD）結構116。ILD結構116設置於所述多個轉移閘極110之上。ILD結構設置於DTI結構115之上。在一些實施例中，ILD結構116包括一或多個堆疊的ILD層，所述一或多個堆疊的ILD層可分別包含低k介電質（例如，具有小於約3.9的介電常數的介電材料）、氧化物（例如，SiO 2）或類似材料。
在ILD結構116中且在基底102的前側102f之上設置有內連線結構118（例如，銅內連線）。內連線結構118包括多個導電接觸件118a（例如，金屬接觸件）及多條導電配線118b（例如，金屬通孔）。儘管未在圖1的剖視圖100中繪示出，但應理解，在一些實施例中，內連線結構118可包括附加導電特徵（例如，多個導通孔）。在一些實施例中，內連線結構118可為或包含例如銅（Cu）、鋁（Al）、鎢（W）、金（Au）、一些其他導電材料或前述材料的組合。在又一些實施例中，所述多個導電接觸件118a可包含第一導電材料（例如，W），且所述多條導電配線118b可包含與第一導電材料不同的第二導電材料（例如，Cu）。
在ILD結構116與DTI結構115之間垂直地設置有介電結構120。介電結構120垂直地設置於ILD結構116與基底102之間。在一些實施例中，介電結構120垂直地設置於ILD結構116與基底102的前側102f之間。介電結構120上覆於DTI結構115上。介電結構120側向地設置於第一浮置擴散節點106a與第二浮置擴散節點106b之間。在一些實施例中，介電結構120接觸（例如，直接接觸）DTI結構115。在又一些實施例中，DTI結構115的上表面接觸介電結構120的下表面。
在一些實施例中，介電結構120可為或包含例如氮化物（例如，SiN）、氮氧化物（例如，SiO XN Y）、氧化物（例如，SiO 2）、碳化物（例如，碳化矽（SiC））、一些其他介電材料或前述材料的組合（例如，氧化物-氮化物-氧化物多層式結構）。在又一些實施例中，介電結構120可為或包含氮化矽（SiN）。在又一些實施例中，介電結構120具有與ILD結構116不同的化學組成物。舉例而言，在一些實施例中，介電結構120是氮化矽（SiN）且ILD結構116是二氧化矽（SiO 2）。
DTI結構115具有寬度122。介電結構120具有寬度124。介電結構120的寬度124大於DTI結構115的寬度122。
由於介電結構120上覆於DTI結構115上且側向地設置於第一浮置擴散節點106a與第二浮置擴散節點106b之間，因此可更佳地控制DTI結構115與第一浮置擴散節點106a之間的側向間距以及DTI結構115與第二浮置擴散節點106b之間的側向間距（例如，介電結構120容許達成DTI結構115與第一浮置擴散節點106a及第二浮置擴散節點106b之間更一致的側向間距）。更具體而言，介電結構120在用於形成第一浮置擴散節點106a及第二浮置擴散節點106b的摻雜製程（例如，離子植入製程）期間用作罩幕結構，此將在本文中更詳細地闡述。由於介電結構120在摻雜製程期間用作罩幕結構，且由於介電結構120的寬度124大於DTI結構115的寬度122，因此可形成第一浮置擴散節點106a及第二浮置擴散節點106b，使得第一浮置擴散節點106a及第二浮置擴散節點106b與DTI結構115更精確地側向地間隔開。因此，相較於典型的影像感測器（例如，不包括介電結構120的影像感測器），本揭露的影像感測器可具有改善的效能（例如，暗電流減少、白畫素減少等）。另外，在一些實施例中，製作本揭露的影像感測器的成本可低於製作典型的影像感測器的成本（例如，介電結構120可容許在利用現代製作工具（例如現代微影工具、現代蝕刻工具等）的同時更佳地控制側向間距）。
圖2繪示出具有用於小畫素設計的介電結構120的影像感測器的一些其他實施例的剖視圖200。
如圖2的剖視圖200中所示，影像感測器包括設置於基底102之上的多個側壁間隔件202。舉例而言，影像感測器包括設置於基底102之上的第一側壁間隔件202a、設置於基底102之上的第二側壁間隔件202b等等。所述多個側壁間隔件202沿著所述多個轉移閘極110的側壁設置。舉例而言，第一側壁間隔件202a沿著第一轉移閘極110a的側壁設置；第二側壁間隔件202b沿著第二轉移閘極110b的側壁設置；且以此類推。所述多個側壁間隔件202沿著所述多個閘極電極結構114的側壁設置。舉例而言，第一側壁間隔件202a沿著第一閘極電極結構114a的側壁設置；第二側壁間隔件202b沿著第二閘極電極結構114b的側壁設置；且以此類推。在一些實施例中，所述多個側壁間隔件202沿著所述多個閘極介電結構112的側壁設置。舉例而言，第一側壁間隔件202a沿著第一閘極介電結構112a的側壁設置；第二側壁間隔件202b沿著第二閘極介電結構112b的側壁設置；且以此類推。在又一些實施例中，所述多個側壁間隔件202可分別以閉合迴路路徑圍繞所述多個轉移閘極110側向地延伸。舉例而言，第一側壁間隔件202a以第一閉合迴路路徑圍繞第一轉移閘極110a側向地延伸；第二側壁間隔件202b以第二閉合迴路路徑圍繞第二轉移閘極110b側向地延伸；且以此類推。
所述多個側壁間隔件202與介電結構120側向地間隔開。舉例而言，第一側壁間隔件202a在第一方向上與介電結構側向地間隔開（沿著x軸），且第二側壁間隔件202b在與第一方向相反的第二方向上與介電結構側向地間隔開（沿著x軸）。在一些實施例中，所述多個側壁間隔件202可為或包含例如氧化物（例如，SiO 2）、氮化物（例如，SiN）、氮氧化物（例如，SiO XN Y）、一些其他介電質或前述材料的組合（例如，氧化物-氮化物-氧化物（ONO）側壁間隔件）。在又一些實施例中，所述多個側壁間隔件202可為或者包含氮化矽（SiN）。在又一些實施例中，所述多個側壁間隔件202具有與介電結構120相同的化學組成物。舉例而言，在一些實施例中，所述多個側壁間隔件202及介電結構120各自為氮化矽（SiN）。
同樣在圖2的剖視圖200中繪示出，在基底102之上設置有蝕刻終止層204（例如，接觸蝕刻終止層（contact etch stop layer，CESL））。在一些實施例中，蝕刻終止層204亦設置於所述多個轉移閘極110、介電結構120、所述多個側壁間隔件202、所述多個浮置擴散節點106、DTI結構115及摻雜井108之上。在一些實施例中，蝕刻終止層204對基底102、所述多個轉移閘極110、介電結構120及所述多個側壁間隔件202進行襯墊。
蝕刻終止層204垂直地設置於ILD結構116與介電結構120之間。在一些實施例中，蝕刻終止層204接觸（例如，直接接觸）ILD結構116及介電結構120。在一些實施例中，蝕刻終止層204亦垂直地設置於ILD結構116與所述多個側壁間隔件202之間及/或垂直地設置於ILD結構116與所述多個轉移閘極110之間。在又一些實施例中，蝕刻終止層204可接觸（例如，直接接觸）所述多個側壁間隔件202及/或所述多個轉移閘極110。蝕刻終止層204可為或包含例如氧化物（例如，SiO 2）、氮化物（例如，SiN）、氮氧化物（例如，SiON）、一些其他介電材料或前述材料的組合。在又一些實施例中，蝕刻終止層204的化學組成物與介電結構120的化學組成物及/或ILD結構116的化學組成物不同（例如，蝕刻終止層是與介電結構120及/或ILD結構116不同的材料）。
所述多個閘極電極結構114具有厚度206。在一些實施例中，所述多個閘極電極結構114的厚度206與所述多個閘極電極結構114的設置於基底102的前側102f之上的上部部分的厚度對應。在又一些實施例中，厚度206處於約100埃（Å）與約1000埃之間（例如，約100埃及約1000埃包括由於製作方法引起的小變化）。在再一些實施例中，厚度206處於約500埃與約800埃之間。
介電結構120具有厚度208。在一些實施例中，厚度208處於約150埃與約950埃之間。在又一些實施例中，厚度208處於約400埃與約520埃之間。在一些實施例中，厚度208小於或等於厚度206。在又一些實施例中，厚度208處於厚度206的約50%與約65%之間。在一些實施例中，若厚度208小於厚度206的50%，則介電結構120可能不足以作為罩幕結構工作（例如，可能不足以阻擋離子植入至基底102中）。在一些實施例中，若厚度208大於厚度206的65%，則ILD結構116的厚度可能增加超過預定義厚度，藉此在未增加有意義的益處的情形中增加製作影像感測器的成本。
同樣在圖2的剖視圖200中繪示出，介電結構120具有第一側壁210及第二側壁212。第一側壁210與第二側壁212相對。DTI結構115具有第一側壁214及第二側壁216。第二側壁216與第一側壁214相對。
介電結構120的第一側壁210與DTI結構115的第一側壁214側向地間隔開第一距離218。介電結構120的第二側壁212與DTI結構115的第二側壁216側向地間隔開第二距離220。在一些實施例中，第一距離218實質上等於第二距離220（例如，由於製作方法，實質上相等的距離可包括小的變化）。在又一些實施例中，第一距離218及第二距離220處於約40埃與約60埃之間。在一些實施例中，若第一距離218及/或第二距離220小於約40埃，則第一浮置擴散節點106a與DTI結構115之間的側向間距及/或第二浮置擴散節點106b與DTI結構115之間的側向間距可能太小，藉此導致影像感測器的效能由於電荷載子沿著DTI結構115被捕獲而受到負面影響（例如，畫素感測器的KPI劣化）。在一些實施例中，若第一距離218及/或第二距離220大於約60埃，則第一浮置擴散節點106a與DTI結構115之間的側向間距及/或第二浮置擴散節點106b與DTI結構115之間的側向間距可能太大，藉此負面影響良率（例如，由於電性耦合至浮置擴散節點的導電接觸件的搭接區太小）。
同樣在圖2的剖視圖200中繪示出，基底102具有厚度222。厚度222可處於約1微米（μm）與約10微米之間。在一些實施例中，厚度222處於約2微米與約5微米之間。在又一些實施例中，厚度222為約3微米。
圖3繪示出具有用於小畫素設計的介電結構120的影像感測器的一些其他實施例的佈局圖300。應理解，為了在圖3的佈局圖300中清晰起見，可能未在圖3的佈局圖300中繪示出影像感測器的一些特徵（例如，所述多個側壁間隔件202、蝕刻終止層204、摻雜井108等）。
如圖3的佈局圖300中所示，影像感測器包括第一畫素區103a、第二畫素區103b、第三畫素區103c及第四畫素區103d。在一些實施例中，所述多個畫素區103包括第一畫素區103a、第二畫素區103b、第三畫素區103c及第四畫素區103d。
在第三畫素區103c中設置有第三光偵測器104c。在第四畫素區103d中設置有第四光偵測器104d。在一些實施例中，所述多個光偵測器104包括第一光偵測器104a、第二光偵測器104b、第三光偵測器104c及第四光偵測器104d。
在基底102中且在第三畫素區103c中設置有第三浮置擴散節點106c。在基底102中且在第四畫素區103d中設置有第四浮置擴散節點106d。在一些實施例中，所述多個浮置擴散節點106包括第一浮置擴散節點106a、第二浮置擴散節點106b、第三浮置擴散節點106c及第四浮置擴散節點106d。
在基底102之上設置有第三轉移閘極110c，且第三轉移閘極110c上覆於第三畫素區103c上。在基底102之上設置有第四轉移閘極110d，且第四轉移閘極110d上覆於第四畫素區103d上。在一些實施例中，所述多個轉移閘極110包括第一轉移閘極110a、第二轉移閘極110b、第三轉移閘極110c及第四轉移閘極110d。
第三轉移閘極110c包括第三閘極電極結構114c及第三閘極介電結構（未繪示）。第四轉移閘極110d包括第四閘極電極結構114d及第四閘極介電結構（未繪示）。在一些實施例中，所述多個閘極電極結構114包括第一閘極電極結構114a、第二閘極電極結構114b、第三閘極電極結構114c及第四閘極電極結構114d。在一些實施例中，所述多個閘極介電結構112包括第一閘極介電結構112a、第二閘極介電結構112b、第三閘極介電結構及第四閘極介電結構。
所述多個導電接觸件118a包括第一導電接觸件118a 1、第二導電接觸件118a 2、第三導電接觸件118a 3及第四導電接觸件118a 4。在一些實施例中，第一導電接觸件118a 1、第二導電接觸件118a 2、第三導電接觸件118a 3及第四導電接觸件118a 4被統稱為第一組導電接觸件118a 1至118a 4。第一組導電接觸件118a 1至118a 4分別電性耦合至所述多個浮置擴散節點106。第一組導電接觸件118a 1至118a 4分別上覆於所述多個浮置擴散節點106上。舉例而言，第一導電接觸件118a 1上覆於第一浮置擴散節點106a上且電性耦合至第一浮置擴散節點106a；第二導電接觸件118a 2上覆於第二浮置擴散節點106b上且電性耦合至第二浮置擴散節點106b；且以此類推。第一組導電接觸件118a 1至118a 4自所述多個浮置擴散節點106垂直地延伸。
所述多個導電接觸件118a包括第五導電接觸件118a 5、第六導電接觸件118a 6、第七導電接觸件118a 7及第八導電接觸件118a 8。在一些實施例中，第五導電接觸件118a 5、第六導電接觸件118a 6、第七導電接觸件118a 7及第八導電接觸件118a 8被統稱為第二組導電接觸件118a 5至118a 8。第二組導電接觸件118a 5至118a 8分別電性耦合至所述多個閘極電極結構114。第二組導電接觸件118a 5至118a 8分別上覆於所述多個閘極電極結構114上。舉例而言，第五導電接觸件118a 5上覆於第一閘極電極結構114a上且電性耦合至第一閘極電極結構114a；第六導電接觸件118a 6上覆於第二閘極電極結構114b上且電性耦合至第二閘極電極結構114b；且以此類推。第二組導電接觸件118a 5至118a 8自所述多個閘極電極結構114垂直地延伸。
在一些實施例中，第二組導電接觸件118a 5至118a 8分別上覆於所述多個轉移閘極110的下部部分上（參見，例如圖1）。舉例而言，第五導電接觸件118a 5上覆於第一轉移閘極110a的下部部分上；第六導電接觸件118a 6上覆於第二轉移閘極110b的下部部分上；且以此類推。為了清晰起見，在圖3的佈局圖300中，所述多個轉移閘極110的下部部分的輪廓由虛線繪示出。
所述多個導電接觸件118a包括第九導電接觸件118a 9、第十導電接觸件118a 10、第十一導電接觸件118a 11及第十二導電接觸件118a 12。在一些實施例中，第九導電接觸件118a 9、第十導電接觸件118a 10、第十一導電接觸件118a 11及第十二導電接觸件118a 12被統稱為第三組導電接觸件118a 9至118a 12。第三組導電接觸件118a 9至118a 12電性耦合至基底102。第三組導電接觸件118a 9至118a 12分別上覆於所述多個畫素區103上。舉例而言，第九導電接觸件118a 9上覆於第一畫素區103a上；第十導電接觸件118a 10上覆於第二畫素區103b上；且以此類推。第三組導電接觸件118a 9至118a 12自基底102垂直地延伸。
在一些實施例中，在基底102中設置有多個接地井301。舉例而言，在基底102中設置有第一接地井301a；在基底102中設置有第二接地井301b；且以此類推。所述多個接地井301是基底102的具有第一摻雜類型的區。在一些實施例中，第一接地井301a設置於第一畫素區103a及第三畫素區103c中。在一些實施例中，第二接地井301b設置於第二畫素區103b及第四畫素區103d中。
在一些實施例中，第三組導電接觸件118a 9至118a 12上覆於所述多個接地井301上。舉例而言，第九導電接觸件118a 9及第十一導電接觸件118a 11上覆於第一接地井301a上，且第十導電接觸件118a 10及第十二導電接觸件118a 12上覆於第二接地井301b。在又一些實施例中，第三組導電接觸件118a 9至118a 12電性耦合至所述多個接地井301。舉例而言，第九導電接觸件118a 9及第十一導電接觸件118a 11電性耦合至第一接地井301a，且第十導電接觸件118a 10及第十二導電接觸件118a 12電性耦合至第二接地井301b。在再一些實施例中，第三組導電接觸件118a 9至118a 12被配置成將所述多個接地井301電性耦合至電性地（electrical ground）（例如，0伏特（V））。
在一些實施例中，DTI結構115具有第一橫向部分115T 1及第一縱向部分115L 1。DTI結構115的第一橫向部分115T 1與DTI結構115的第一縱向部分115L 1垂直。第一橫向部分115T 1在第一方向上（沿著x軸）側向地延伸穿過基底102。第一縱向部分115L 1在與第一方向垂直的第二方向上（沿著z軸）側向地延伸穿過基底102。DTI結構115的第一橫向部分115T 1與DTI結構115的第一縱向部分115L 1相交。其中DTI結構115的第一橫向部分115T 1與DTI結構115的第一縱向部分115L 1相交的區被稱為DTI結構115的第一相交部分115X 1。DTI結構115的第一相交部分115X 1側向地設置於第一畫素區103a與第四畫素區103d之間且側向地設置於第二畫素區103b與第三畫素區103c之間。x軸與z軸垂直於y軸。
在一些實施例中，介電結構120至少局部地上覆於DTI結構115的第一橫向部分115T 1、DTI結構115的第一縱向部分115L 1及DTI結構115的第一相交部分115X 1中的每一者上。在又一實施例中，DTI結構115的第一相交部分115X 1側向地設置於介電結構120的周界內。在一些實施例中，當沿著佈局圖觀察時，介電結構120具有十字狀形狀，如圖3的佈局圖300中所示。換言之，在一些實施例中，當自俯視圖觀察時，介電結構120具有十字狀形狀。
在一些實施例中，介電結構120完全上覆於DTI結構115的第一相交部分115X 1上。在又一些實施例中，介電結構120局部地上覆於第一橫向部分115T 1上且局部地上覆於第一縱向部分115L 1上。在再一些實施例中，介電結構120的中心點上覆於（例如，直接上覆於）DTI結構115的第一相交部分115X 1的中心點上。
如圖3的佈局圖300中所示，在一些實施例中，DTI結構115側向地環繞所述多個畫素區103中的每一者。第一縱向部分115L 1側向地設置於第一畫素區103a與第二畫素區103b之間。第一縱向部分115L 1側向地設置於第三畫素區103c與第四畫素區103d之間。第一橫向部分115T 1側向地設置於第一畫素區103a與第三畫素區103c之間。第一橫向部分115T 1側向地設置於第二畫素區103b與第四畫素區103d之間。
介電結構120具有第一側壁210及第二側壁212。第一側壁210與第二側壁212相對。第一側壁210在第一方向上（沿著x軸）與第二側壁212側向地間隔開。介電結構120亦可具有第三側壁302、第四側壁304、第五側壁306、第六側壁308、第七側壁310、第八側壁312、第九側壁314、第十側壁316、第十一側壁318及第十二側壁320。
第三側壁302與第四側壁304相對。第三側壁302在第二方向上（沿著z軸）與第四側壁304側向地間隔開。第五側壁306與第六側壁308相對。第五側壁306在第一方向上（沿著x軸）與第六側壁308側向地間隔開。第七側壁310與第八側壁312相對。第七側壁310在第一方向上（沿著x軸）與第八側壁312側向地間隔開。第九側壁314與第十側壁316相對。第九側壁314在第二方向上（沿著z軸）與第十側壁316側向地間隔開。第十一側壁318與第十二側壁320相對。第十一側壁318在第二方向上（沿著z軸）與第十二側壁320側向地間隔開。
在一些實施例中，第一側壁210與第七側壁310沿著第一平面對準。在又一些實施例中，第二側壁212沿著第二平面與第八側壁312對準。在一些實施例中，第九側壁314與第十一側壁318沿著第三平面對準。在又一些實施例中，第十側壁316沿著第四平面與第十二側壁320對準。
在一些實施例中，第一組導電接觸件118a 1至118a 4側向地設置於第三側壁302與第四側壁304之間。在又一些實施例中，第一組導電接觸件118a 1至118a 4亦側向地設置於第五側壁306與第六側壁308之間。舉例而言，第一導電接觸件118a 1側向地設置於第三側壁302與第四側壁304之間且側向地設置於第五側壁306與第六側壁308之間；第二導電接觸件118a 2側向地設置於第三側壁302與第四側壁304之間且側向地設置於第五側壁306與第六側壁308之間；且以此類推。
如圖3的佈局圖300中所示，在一些實施例中，介電結構120的寬度124與第一側壁210和第二側壁212之間的距離對應。在一些實施例中，第七側壁310與第八側壁312之間的距離可和第一側壁210與第二側壁212之間的距離實質上相同。在一些實施例中，第九側壁314與第十側壁316之間的距離可和第一側壁210與第二側壁212之間的距離實質上相同。在一些實施例中，第十一側壁318與第十二側壁320之間的距離可和第一側壁210與第二側壁212之間的距離實質上相同。
DTI結構115的第一縱向部分115L 1具有第一側壁322及第二側壁324。第二側壁324與第一側壁322相對。第一側壁322在第一方向上（沿著x軸）與第二側壁324側向地間隔開。DTI結構115具有寬度122。在一些實施例中，寬度122與第一側壁322和第二側壁324之間的距離對應。在一些實施例中，寬度124大於寬度122。在又一些實施例中，第一側壁322及第二側壁324二者側向地設置於第一側壁210與第二側壁212之間。
DTI結構115的第一縱向部分115L 1具有第三側壁326及第四側壁328。第三側壁326與第四側壁328相對。第三側壁326在第一方向上（沿著x軸）與第四側壁328側向地間隔開。在一些實施例中，第三側壁326沿著第五平面與第一側壁322對準。在一些實施例中，第四側壁328沿著第六平面與第二側壁324對準。在一些實施例中，第三側壁326與第四側壁328之間的寬度實質上等於第一側壁322與第二側壁324之間的距離。在又一些實施例中，第三側壁326及第四側壁328二者側向地設置於第七側壁310與第八側壁312之間。
DTI結構115的第一橫向部分115T 1具有第一側壁330及第二側壁332。第二側壁332與第一側壁330相對。第一側壁330在第二方向上（沿著z軸）與第二側壁332側向地間隔開。在一些實施例中，第一側壁330與第二側壁332之間的寬度實質上等於第一側壁322與第二側壁324之間的距離。在又一些實施例中，第一側壁330及第二側壁332二者側向地設置於第九側壁314與第十側壁316之間。
DTI結構115的第一橫向部分115T 1具有第三側壁334及第四側壁336。第三側壁334與第四側壁336相對。第三側壁334在第二方向上（沿著z軸）與第四側壁336側向地間隔開。在一些實施例中，第三側壁334沿著第七平面與第一側壁330對準。在一些實施例中，第四側壁336沿著第八平面與第二側壁332對準。在一些實施例中，第三側壁334與第四側壁336之間的寬度實質上等於第一側壁322與第二側壁324之間的距離。在又一些實施例中，第三側壁334及第四側壁336二者側向地設置於第十一側壁318與第十二側壁320之間。在一些實施例中，圖1的剖視圖100及/或圖2的剖視圖200是沿著圖3的佈局圖300的線A-A截取。
圖4繪示出具有用於小畫素設計的介電結構120的影像感測器的一些其他實施例的佈局圖400。
如圖4的佈局圖400中所示，影像感測器包括多組畫素區402。舉例而言，影像感測器包括第一組畫素區402a、第二組畫素區402b、第三組畫素區402c及第四組畫素區402d。多組畫素區402可設置於包括列及行的陣列中。在一些實施例中，每一個別組畫素區包括多個畫素區。舉例而言，第一組畫素區402a包括第一多個畫素區（參見，例如所述多個畫素區103）；第二組畫素區402b包括第二多個畫素區；且以此類推。在圖3的佈局圖300中繪示出多組畫素區402中的個別組畫素區的一個可能實施例的更詳細的佈局圖。在一些實施例中，多組畫素區402可具有彼此實質上類似的佈局。
同樣在圖4的佈局圖400中繪示出，影像感測器包括多個介電結構404。舉例而言，影像感測器包括第一介電結構404a、第二介電結構404b、第三介電結構404c及第四介電結構404d。所述多個介電結構404側向地間隔開。所述多個介電結構404可設置於包括列及行的陣列中。在圖3的佈局圖300中繪示出所述多個介電結構中的介電結構的一個可能實施例的更詳細的佈局圖（參見，例如圖3的佈局圖300中繪示出的介電結構120）。在一些實施例中，所述多個介電結構404可具有彼此實質上類似的佈局。
同樣在圖4的佈局圖400中繪示出，DTI結構115包括多個橫向部分115T、多個縱向部分115L及多個相交部分115X。在一些實施例中，DTI結構115側向地環繞多組畫素區402。在又一些實施例中，DTI結構115側向地環繞多組畫素區402中的所述多個畫素區。在圖3的佈局圖300中繪示出DTI結構115的一個可能實施例的更詳細的佈局圖（參見，例如圖3的佈局圖300中繪示出的DTI結構115）。
圖5繪示出具有用於小畫素設計的介電結構120的影像感測器的一些其他實施例的佈局圖500。
如圖5的佈局圖500中所示，介電結構120可包括第一側壁210、第二側壁212、第三側壁302、第四側壁304、第五側壁306、第六側壁308、第七側壁310及第八側壁312。
在一些實施例中，第一側壁210可為彎曲的（例如，完全或局部地）且自第三側壁302延伸至第五側壁306。在又一些實施例中，第一側壁210可圍繞第一導電接觸件118a 1彎曲。在再一些實施例中，第一側壁210的曲線可為凹形的。
在一些實施例中，第二側壁212可為彎曲的（例如，完全或局部地）且自第三側壁302延伸至第六側壁308。在又一些實施例中，第二側壁212可圍繞第二導電接觸件118a 2彎曲。在再一些實施例中，第二側壁212的曲線可為凹形的。
在一些實施例中，第七側壁310可為彎曲的（例如，完全或局部地）且自第四側壁304延伸至第五側壁306。在又一些實施例中，第七側壁310可圍繞第三導電接觸件118a 3彎曲。在再一些實施例中，第七側壁310的曲線可為凹形的。
在一些實施例中，第八側壁312可為彎曲的（例如，完全或局部地）且自第四側壁304延伸至第六側壁308。在又一些實施例中，第七側壁310可圍繞第四導電接觸件118a 4彎曲。在再一些實施例中，第八側壁312的曲線可為凹形的。
圖6繪示出具有用於小畫素設計的介電結構120的影像感測器的一些其他實施例的佈局圖600。
如圖6的佈局圖600中所示，在一些實施例中，當沿著佈局圖觀察時，介電結構120具有類似四葉草的形狀。換言之，在一些實施例中，當自俯視圖觀察時，介電結構120具有類似四葉草的形狀。
圖7繪示出具有用於小畫素設計的介電結構120的影像感測器的一些其他實施例的剖視圖700。
如圖7的剖視圖700中所示，在一些實施例中，DTI結構115包括介電襯墊結構702及介電填充物結構704。介電襯墊結構702對基底102進行襯墊且對介電填充物結構704的表面（例如，側壁及上表面）進行襯墊。在一些實施例中，介電襯墊結構702接觸（例如，直接接觸）基底102。在一些實施例中，介電襯墊結構702接觸（例如，直接接觸）介電結構120。在一些實施例中，介電襯墊結構702接觸（例如，直接接觸）摻雜井108。
在其中DTI結構115包括介電襯墊結構702的實施例中，DTI結構115的上表面可由介電襯墊結構702的上表面界定。在其中DTI結構115包括介電襯墊結構702的實施例中，DTI結構115的第一側壁214可由介電襯墊結構702的第一側壁界定。在其中DTI結構115包括介電襯墊結構702的實施例中，DTI結構115的第二側壁216可由介電襯墊結構702的第二側壁界定。
在一些實施例中，介電襯墊結構702可為或包含例如高k介電材料（例如HfO、TaO、HfSiO、HfTaO、AlO、ZrO等）、氧化物（例如，SiO 2）、氮化物（例如，SiN）、氮氧化物（例如，SiON）、碳化物（例如，碳化矽（SiC））、一些其它介電材料或前述材料的組合。在一些實施例中，介電填充物結構704可為或包含例如氧化物（例如，SiO 2）、氮化物（例如，SiN）、氮氧化物（例如，SiON）、正矽酸四乙酯（TEOS）、一些其他介電材料或前述材料的組合。在一些實施例中，介電填充物結構704具有第一化學組成物（例如，TEOS），且介電襯墊結構702具有與第一化學組成物不同的第二化學組成物（例如，高k介電材料）。在一些實施例中，介電襯墊結構702的下表面可與基底102的背側102b實質上共面。在一些實施例中，介電填充物結構704的下表面可與基底102的背側102b實質上共面。
圖8繪示出具有用於小畫素設計的介電結構120的影像感測器的一些其他實施例的剖視圖800。
如圖8的剖視圖800中所示，在一些實施例中，介電襯墊結構702具有與介電填充物結構704的上表面實質上共面的上表面。在又一些實施例中，介電襯墊結構702可接觸（例如，直接接觸）介電結構120。在又一些實施例中，介電填充物結構704可接觸（例如，直接接觸）介電結構120。
圖9繪示出具有用於小畫素設計的介電結構120的影像感測器的一些其他實施例的剖視圖900。
如圖9的剖視圖900中所示，DTI結構115可垂直地延伸至介電結構120中。在一些實施例中，DTI結構115可自基底102的背側102b延伸至介電結構120的第一下表面902。在又一些實施例中，DTI結構115接觸（例如，直接接觸）介電結構120的第一下表面902。在一些實施例中，介電襯墊結構702接觸（例如，直接接觸）介電結構120的第一下表面902。在一些實施例中，介電填充物結構704接觸（例如，直接接觸）介電結構120的第一下表面902。介電結構120具有設置於第一下表面902與基底102的前側102f之間的第二下表面904。在一些實施例中，第二下表面904接觸（例如，直接接觸）基底102的前側102f。
圖10繪示出具有用於小畫素設計的介電結構120的影像感測器的一些其他實施例的剖視圖1000。
如圖10的剖視圖1000中所示，DTI結構115可具有成角度的側壁。舉例而言，在一些實施例中，第一側壁214及第二側壁216可成角度。在一些實施例中，介電襯墊結構702可具有成角度的側壁。在一些實施例中，介電填充物結構704可具有成角度的側壁。同樣在圖10的剖視圖1000中繪示出，所述多個轉移閘極110可不包括垂直地延伸至基底102中的下部部分。
圖11繪示出具有用於小畫素設計的介電結構120的影像感測器的一些其他實施例的剖視圖1100。
如圖11的剖視圖1100中所示，影像感測器可包括沿著基底102的背側102b設置的隔離格柵1102。在一些實施例中，隔離格柵1102沿著DTI結構115的下表面設置。隔離格柵1102可為或包含例如金屬（例如，鎢（W）、鋁（Al）、鈷（Co）、銅（Cu）、銀（Ag）、金（Au）、一些其他金屬或前述材料的組合）、氧化物（例如，SiO 2）、氮化物（例如，SiN）、碳化物（例如，SiC）、高k介電材料（例如，HfO、TaO等）、低k介電材料、一些其它隔離材料或前述材料的組合。在又一些實施例中，隔離格柵1102可為金屬格柵。在此種實施例中，金屬格柵包含金屬材料（例如，鎢（W））。
在一些實施例中，沿著基底102的背側102b且在隔離格柵1102內設置有電磁輻射（electromagnetic radiation，EMR）濾光器1104（例如，彩色濾光器、紅外濾光器等）。EMR濾光器1104被配置成將特定波長（或特定波長範圍）的入射輻射透射至所述多個光偵測器104中的對應光偵測器。舉例而言，EMR濾光器1104可包括實質上以第一畫素區103a為中心的第一部分，所述第一部分被配置成將具有第一波長範圍的入射輻射透射至第一光偵測器104a（例如，紅色濾光器）；EMR濾光器1104可包括實質上以第二畫素區103b為中心的第二部分，所述第二部分被配置成將具有第二波長範圍的入射輻射透射至第二光偵測器104b（例如，綠色濾光器）；且以此類推。應理解，EMR濾光器1104可為多個EMR濾光器中設置於隔離格柵1102內的一個EMR濾光器。
在一些實施例中，沿著EMR濾光器1104設置有多個微透鏡1106。在一些實施例中，EMR濾光器1104將所述多個微透鏡1106與基底102的背側102b垂直地分隔。在一些實施例中，所述多個微透鏡1106實質上分別居中位於所述多個畫素區103之上。所述多個微透鏡1106被配置成將入射輻射分別朝向所述多個光偵測器104匯聚。
圖12繪示出積體晶片（IC）1201的一些實施例的剖視圖1200，積體晶片（IC）1201包括具有用於小畫素設計的介電結構120的影像感測器的一些實施例。
如圖12的剖視圖1200中所示，IC 1201包括第一晶片1202、第二晶片1204及第三晶片1206。第一晶片1202包括本揭露的影像感測器。舉例而言，第一晶片1202包括所述多個畫素區103、所述多個光偵測器104、所述多個浮置擴散節點106、DTI結構115、介電結構120、EMR濾光器1104等等。
第二晶片1204包括基底1207（例如，半導體基底）、ILD結構1208、導電內連線結構1210及一或多個半導體裝置1212（例如，金屬氧化物半導體場效電晶體（metal–oxide–semiconductor field-effect transistor，MOSFET））。在一些實施例中，所述一或多個半導體裝置1212包括第一半導體裝置1212a、第二半導體裝置1212b、第三半導體裝置1212c及第四半導體裝置1212d。在又一些實施例中，第一半導體裝置1212a可為第一源極隨耦器電晶體。在又一些實施例中，第二半導體裝置1212b可為第一重設電晶體。在又一些實施例中，第三半導體裝置1212c可為第二重設電晶體。在又一些實施例中，第四半導體裝置1212d可為第二源極隨耦器電晶體。
第三晶片1206包括基底1214（例如，半導體基底）、ILD結構1216、導電內連線結構1218及一或多個半導體裝置1220（例如，MOSFET）。在一些實施例中，第三晶片1206包括應用專用積體電路（application-specific integrated circuit，ASIC）。
第一晶片1202、第二晶片1204及第三晶片1206結合於一起（例如，藉由一或多個結合結構）。第一晶片1202、第二晶片1204及第三晶片1206垂直地堆疊且電性耦合於一起（例如，經由其對應的導電內連線結構的一或多個導電接墊）。在此種實施例中，影像感測器可被稱為三（3）晶片影像感測器（例如，3晶片CIS）。儘管圖12的剖視圖1200繪示出包括結合於一起的三（3）個晶片的IC 1201，但應理解，IC 1201可包括結合於一起的任意數目的晶片（例如，2個晶片、3個晶片、4個晶片、5個晶片等）。亦應理解，在一些實施例中，IC可僅包括第一晶片1202（例如，1晶片CIS）。
圖13至圖27繪示出用於形成具有用於小畫素設計的介電結構120的影像感測器的方法的一些實施例的一系列剖視圖1300至2700。
如圖13的剖視圖1300中所示，在基底102中形成多個光偵測器104。分別在多個畫素區103中形成所述多個光偵測器104。在一些實施例中，所述多個光偵測器104分別包括基底102的具有第二摻雜類型（例如，n型/p型）的一些部分。
在一些實施例中，用於形成所述多個光偵測器104的製程包括在基底102的前側102f之上形成圖案化罩幕層（未繪示）（例如，負型/正型光阻、硬罩幕等）。在一些實施例中，用於形成圖案化罩幕層的製程包括在基底102的前側102f之上沉積罩幕層（未繪示）。可藉由例如化學氣相沉積（chemical vapor deposition，CVD）、物理氣相沉積（physical vapor deposition，PVD）、原子層沉積（atomic layer deposition，ALD）、旋塗製程、一些其它沉積製程或前述製程的組合來沉積罩幕層。此後，將罩幕層暴露於圖案（例如，藉由微影製程，例如光微影、極紫外微影或類似製程）且對罩幕層進行顯影，藉此在基底102的前側102f之上形成圖案化罩幕層。在圖案化罩幕層處於適當位置的情形中，對基底102進行摻雜製程（例如，離子植入製程、擴散製程等），以根據圖案化罩幕層選擇性地向基底102中植入第二摻雜類型的摻雜劑（例如，n型摻雜劑，例如磷、砷、銻等），藉此形成所述多個光偵測器104。隨後，在一些實施例中，將圖案化罩幕層剝離。
如圖14的剖視圖1400中所示，在基底102中形成摻雜井108。在一些實施例中，在所述多個畫素區103中形成摻雜井108。在一些實施例中，摻雜井108是基底102的具有第一摻雜類型（例如，p型/n型）的一部分。
在一些實施例中，用於形成摻雜井108的製程包括在基底102的前側102f之上形成圖案化罩幕層（未繪示）（例如，負型/正型光阻、硬罩幕等）。此後，在圖案化罩幕層處於適當位置的情形中，對基底102進行摻雜製程（例如，離子植入製程、擴散製程等），以根據圖案化罩幕層選擇性地向基底102中植入第一摻雜類型的摻雜劑（例如，p型摻雜劑，例如硼、鋁、鎵等），藉此形成摻雜井108。隨後，在一些實施例中，將圖案化罩幕層剝離。
如圖15的剖視圖1500中所示，在基底102中形成多個垂直閘極開口1502。分別在所述多個畫素區103中形成所述多個垂直閘極開口1502。舉例而言，在第一畫素區103a中形成第一垂直閘極開口1502a；在第二畫素區103b中形成第二垂直閘極開口1502b；且以此類推。在一些實施例中，所述多個垂直閘極開口1502被形成為具有成角度的側壁，如圖15的剖視圖1500中所示。在其他實施例中，所述多個垂直閘極開口1502被形成為具有實質上直的側壁（例如，實質上垂直的側壁）。
在一些實施例中，用於形成所述多個垂直閘極開口1502的製程包括在基底102的前側102f之上形成圖案化罩幕層（未繪示）（例如，負型/正型光阻、硬罩幕等）。此後，在圖案化罩幕層處於適當位置的情形中，對基底102進行蝕刻製程。蝕刻製程移除基底102的未被遮蔽的一些部分，藉此在基底102中形成所述多個垂直閘極開口1502。蝕刻製程可為或包括例如濕式蝕刻製程、乾式蝕刻製程、反應性離子蝕刻（reactive ion etching，RIE）製程、一些其它蝕刻製程或前述製程的組合。隨後，在一些實施例中，將圖案化罩幕層剝離。
如圖16的剖視圖1600中所示，在基底102的前側102f之上/上形成閘極介電層1602，且閘極介電層1602對所述多個垂直閘極開口1502進行襯墊。在一些實施例中，閘極介電層1602是或包含例如氧化物（例如，二氧化矽（SiO 2））、高k介電材料（例如，氧化鉿（HfO）、氧化鉭（TaO）、氧化鉿矽（HfSiO）、氧化鉿鉭（HfTaO）、氧化鋁（AlO）、氧化鋯（ZrO）、具有大於約3.9的介電常數的一些其它介電材料）、一些其它介電材料或前述材料的組合。在一些實施例中，用於形成閘極介電層1602的製程包括在基底102的前側102f及所述多個垂直閘極開口1502的表面上沉積或生長閘極介電層1602。可藉由例如CVD、PVD、ALD、熱氧化、濺鍍、一些其它沉積或生長製程或前述製程的組合來沉積或生長閘極介電層1602。
如圖17的剖視圖1700中所示，在閘極介電層1602之上/上及在所述多個垂直閘極開口1502（參見，例如圖16）中形成閘極電極層1702。在一些實施例中，閘極電極層1702是或包含例如多晶矽、金屬（例如，鋁（Al）、銅（Cu）、鈦（Ti）、鉭（Ta）、鎢（W）、鉬（Mo）、鈷（Co）或類似材料）、一些其他導電材料或前述材料的組合。在一些實施例中，用於形成閘極電極層1702的製程包括在閘極介電層1602上及在所述多個垂直閘極開口1502中沉積閘極電極層1702。可藉由例如CVD、PVD、ALD、電化學鍍覆、無電鍍覆、一些其它沉積製程或前述製程的組合來沉積閘極電極層1702。
如圖18的剖視圖1800中所示，在基底102的前側102f之上/上形成多個轉移閘極110。所述多個轉移閘極110分別被形成為至少局部地上覆於所述多個畫素區103上。所述多個轉移閘極110分別被形成為具有多個閘極介電結構112。所述多個轉移閘極110分別被形成為具有多個閘極電極結構114。舉例而言，形成上覆於第一畫素區103a上的第一轉移閘極110a。第一轉移閘極110a被形成為具有上覆於第一閘極介電結構112a上的第一閘極電極結構114a。形成上覆於第二畫素區103b上的第二轉移閘極110b。第二轉移閘極110b被形成為具有上覆於第二閘極介電結構112b上的第二閘極電極結構114b。
在一些實施例中，用於形成所述多個轉移閘極的製程包括在閘極電極層1702（參見，例如圖18）之上形成圖案化罩幕層1802（例如，負型/正型光阻、硬罩幕等）。在一些實施例中，用於形成圖案化罩幕層1802的製程包括在閘極電極層1702上沉積罩幕層（未繪示）。可藉由例如CVD、PVD、ALD、旋塗製程、一些其它沉積製程或前述製程的組合來沉積罩幕層。此後，將罩幕層暴露於圖案（例如，藉由微影製程，例如光微影、極紫外微影或類似製程）且對罩幕層進行顯影，藉此在閘極電極層1702之上形成圖案化罩幕層1802。
在圖案化罩幕層1802處於適當位置的情形中，對閘極電極層1702及閘極介電層1602（參見，例如圖17）進行蝕刻製程。蝕刻製程移除閘極電極層1702的未被遮蔽的一些部分，藉此形成所述多個閘極電極結構114。蝕刻製程亦移除閘極介電層1602的未被遮蔽的一些部分，藉此形成所述多個閘極介電結構112。在一些實施例中，蝕刻製程可為或包括例如濕式蝕刻製程、乾式蝕刻製程、RIE製程、一些其他蝕刻製程或前述製程的組合。隨後，在一些實施例中，將圖案化罩幕層1802剝離。
如圖19的剖視圖1900中所示，在基底102之上/上以及在所述多個轉移閘極110之上/上形成介電層1902。在一些實施例中，形成對所述多個轉移閘極110的表面（例如，所述多個閘極電極結構114的上表面、所述多個閘極電極結構114的側壁、所述多個閘極介電結構112的側壁）進行襯墊的介電層1902。在又一些實施例中，形成對基底102的前側102f進行襯墊的介電層1902。
在一些實施例中，介電層1902可為或包含例如氮化物（例如，SiN）、氮氧化物（例如，SiO XN Y）、氧化物（例如，SiO 2）、碳化物（例如，碳化矽（SiC））、一些其他介電材料或前述材料的組合（例如，氧化物-氮化物-氧化物多層式結構）。在又一些實施例中，介電層1902可為或包含氮化矽（SiN）。在一些實施例中，介電層1902可被形成為具有處於約150埃與約950埃之間的厚度（參見，例如厚度208）。在又一些實施例中，介電層1902可被形成為具有處於約400埃與約520埃之間的厚度。在一些實施例中，介電層1902可被形成為具有較所述多個閘極電極結構114的厚度（參見，例如厚度206）小的厚度。在又一些實施例中，介電層1902可被形成為具有處於所述多個閘極電極結構114的厚度的約50%與約65%之間的厚度。
在一些實施例中，用於形成介電層1902的製程包括在基底102上及在所述多個轉移閘極110上沉積或生長介電層1902。在又一些實施例中，可藉由例如CVD、PVD、ALD、濺鍍、熱氧化、一些其他沉積或生長製程或前述製程的組合來沉積或生長介電層1902。在一些實施例中，介電層1902可被形成為共形層。
如圖20的剖視圖2000中所示，在基底之上且沿著所述多個轉移閘極110的側壁形成多個側壁間隔件202。舉例而言，在基底102之上且沿著第一轉移閘極110a的側壁形成第一側壁間隔件202a；在基底102之上且沿著第二轉移閘極110b的側壁形成第二側壁間隔件202b；且以此類推。在一些實施例中，沿著所述多個閘極電極結構114的側壁形成所述多個側壁間隔件202。在一些實施例中，沿著所述多個閘極介電結構112的側壁形成所述多個側壁間隔件202。
同樣在圖20的剖視圖2000中繪示出，在基底102之上形成介電結構120。介電結構120被形成為與所述多個側壁間隔件202側向地間隔開。介電結構120被形成為至少局部地上覆於所述多個畫素區103上。在又一些實施例中，介電結構120被形成為至少局部地上覆於摻雜井108上。在再一些實施例中，當沿著佈局圖觀察時，介電結構120被形成為具有十字狀形狀。
在一些實施例中，用於形成所述多個側壁間隔件202及介電結構120的製程包括在介電層1902（參見，例如圖19）之上形成圖案化罩幕層2002（例如，負型/正型光阻、硬罩幕等）。在一些實施例中，用於形成圖案化罩幕層2002的製程包括在介電層1902上沉積罩幕層（未繪示）。可藉由例如CVD、PVD、ALD、旋塗製程、一些其它沉積製程或前述製程的組合來沉積罩幕層。此後，將罩幕層暴露於圖案（例如，藉由微影製程，例如光微影、極紫外微影或類似製程）且對罩幕層進行顯影，藉此在介電層1902之上形成圖案化罩幕層2002。
在圖案化罩幕層2002處於適當位置的情形中，對介電層1902進行蝕刻製程。蝕刻製程移除介電層1902的未被遮蔽的水平部分，藉此在適當位置留下介電層1902的被遮蔽的一些部分作為介電結構120且在適當位置留下介電層1902的垂直部分作為所述多個側壁間隔件202。在一些實施例中，蝕刻製程可為或包括例如濕式蝕刻製程、乾式蝕刻製程、RIE製程、一些其他蝕刻製程或前述製程的組合。隨後，在一些實施例中，將圖案化罩幕層2002剝離。在一些實施例中，由於藉由對介電層1902進行蝕刻（例如，藉由相同的蝕刻製程）來形成所述多個側壁間隔件202及介電結構120，因此製作本揭露的影像感測器的成本可低於製作典型的影像感測器的成本（例如，可能不需要附加的材料及/或製作工具來形成介電結構120）。
如圖21的剖視圖2100中所示，在基底102中形成多個浮置擴散節點106。所述多個浮置擴散節點106是基底102的具有第二摻雜類型的區。分別在所述多個畫素區103中形成所述多個浮置擴散節點106。舉例而言，在第一畫素區103a中形成第一浮置擴散節點106a；在第二畫素區103b中形成第二浮置擴散節點106b；且以此類推。在一些實施例中，在摻雜井108中形成所述多個浮置擴散節點106。形成所述多個浮置擴散節點106，使得介電結構120的一些部分側向地設置於鄰近的浮置擴散節點之間。
第一浮置擴散節點106a側向地形成於第一轉移閘極110a與介電結構120之間。在一些實施例中，第一浮置擴散節點106a側向地形成於第一側壁間隔件202a與介電結構120之間。第二浮置擴散節點106b側向地形成於第二轉移閘極110b與介電結構120之間。在一些實施例中，第二浮置擴散節點106b側向地形成於第二側壁間隔件202b與介電結構120之間。
所述多個浮置擴散節點106藉由摻雜製程形成，所述摻雜製程利用介電結構120作為罩幕結構來選擇性地將第二摻雜類型的摻雜劑植入至基底102中。在一些實施例中，摻雜製程可為例如離子植入製程、成角度離子植入製程、擴散製程、一些其他摻雜製程或前述製程的組合。在一些實施例中，摻雜製程亦利用所述多個側壁間隔件202及/或轉移閘極110作為罩幕結構。在又一些實施例中，摻雜製程亦可利用位於基底102的前側102f之上（以及位於所述多個轉移閘極110之上）的圖案化罩幕層（結合介電結構120）（未繪示）（例如，正型/負型光阻、硬罩幕等），以選擇性地將第二摻雜類型的摻雜劑植入至基底102中。隨後，在此種實施例中，可將圖案化罩幕層剝離。
藉由在摻雜製程期間利用介電結構120作為罩幕結構，可更精確地控制其中形成所述多個浮置擴散節點106的位置。舉例而言，藉由在摻雜製程期間利用介電結構120作為罩幕結構，可更精確地控制第一浮置擴散節點106a與第二浮置擴散節點106b之間的側向間距。
如圖22的剖視圖2200中所示，在所述多個轉移閘極110、所述多個側壁間隔件202、介電結構120及基底102的前側102f之上形成蝕刻終止層204。在一些實施例中，用於形成蝕刻終止層204的製程包括在所述多個轉移閘極110、所述多個側壁間隔件202、介電結構120及基底102的前側102f上沉積蝕刻終止層204。可藉由例如CVD、PVD、ALD、一些其他沉積製程或前述製程的組合來沉積蝕刻終止層204。
如圖23的剖視圖2300中所示，在基底102的前側102f之上及所述多個轉移閘極110之上形成ILD結構116。亦可在蝕刻終止層204之上形成ILD結構116。同樣在圖20的剖視圖2000中繪示出，在ILD結構116中（以及在蝕刻終止層204中）及在基底102的前側102f之上形成內連線結構118。在一些實施例中，內連線結構118包括多個導電接觸件118a及多條導電配線118b。
在一些實施例中，用於形成ILD結構116及內連線結構118的製程包括在基底102的前側102f之上形成第一ILD層。此後，在第一ILD層中形成接觸開口。然後在第一ILD層上及在接觸開口中形成導電材料（例如，鎢（W））。此後，對導電材料進行平坦化製程（例如，化學機械平坦化（chemical-mechanical planarization，CMP）），以在第一ILD層中形成所述多個導電接觸件118a。然後在第一ILD層及所述多個導電接觸件118a之上形成第二ILD層。然後，在第二ILD層中形成多個溝渠。在第二ILD層上及在溝渠中形成導電材料（例如，銅（Cu））。此後，向導電材料中進行平坦化製程（例如，CMP），以形成所述多條導電配線118b。
可藉由例如CVD、PVD、ALD、一些其它沉積製程或前述製程的組合來形成ILD層。可使用沉積製程（例如，CVD、PVD、濺鍍等）及/或鍍覆製程（例如，電化學鍍覆、無電鍍覆等）來形成導電材料（例如，鎢（W）、銅（Cu）等）。應理解，在一些實施例中，可在基底102的前側102f之上形成內連線結構118的附加導電特徵（例如，導通孔、附加導電配線等）（例如，藉由鑲嵌製程，例如單鑲嵌製程、雙鑲嵌製程或類似製程）。
如圖24的剖視圖2400中所示，在基底102中形成溝渠2402。溝渠2402被形成為自基底102的背側102b延伸至基底102中。溝渠2402被形成為側向地延伸穿過基底102，使得溝渠2402側向地環繞所述多個畫素區103。
在一些實施例中，溝渠2402被形成為自基底102的背側102b至基底102的前側102f完全延伸穿過基底102。在其他實施例中，DTI結構115可被形成為局部地延伸穿過基底102（例如，不完全穿過基底102）。在又一些實施例中，溝渠2402被形成為局部地延伸至介電結構120中。在此種實施例中，溝渠2402可自基底102的背側102b延伸至介電結構120的上表面與下表面之間的位置（參見，例如第一下表面902）。
溝渠2402側向地形成於第一浮置擴散節點106a與第二浮置擴散節點106b之間。溝渠2402側向地形成於第一側壁間隔件202a與第二側壁間隔件202b之間。溝渠2402側向地形成於介電結構120的第一側壁210與介電結構120的第二側壁212之間。溝渠2402的一部分側向地形成於介電結構120的周界內。
在一些實施例中，溝渠2402的佈局具有格柵狀形狀。如此一來，溝渠2402的覆蓋區域具有格柵狀形狀。溝渠2402的格柵狀形狀包括溝渠2402的縱向部分及溝渠2402的橫向部分。溝渠2402的縱向部分在第一側向方向上彼此平行延伸。溝渠2402的橫向部分在與第一側向方向垂直的第二側向方向上彼此平行延伸。溝渠2402的縱向部分與溝渠2402的橫向部分彼此相交。溝渠2402的其中溝渠2402的縱向部分與溝渠2402的橫向部分相交的區可被稱為溝渠2402的相交部分。在一些實施例中，溝渠2402被形成為使得溝渠2402的縱向部分中的一者的一部分、溝渠2402的橫向部分中的一者的一部分、以及其中溝渠2402的縱向部分中的所述一者與溝渠2402的橫向部分中的所述一者相交的相交部分設置於介電結構120的周界內。
在一些實施例中，溝渠2402可具有成角度的側壁，如圖24的剖視圖2400中所示。在其他實施例中，溝渠2402的側壁可實質上是直的（例如，垂直的）。應理解，在一些實施例中，溝渠2402可被形成為自基底102的前側102f延伸至基底中，而非自基底102的背側102b延伸至基底中。
在一些實施例中，用於形成溝渠2402的製程包括在基底102的背側102b之上形成圖案化罩幕層（未繪示）（例如，正型/負型光阻、硬罩幕等）。在一些實施例中，用於形成圖案化罩幕層的製程包括將圖23中所示的結構翻轉（例如，旋轉180度），使得基底102的背側102b面朝上。此後，在基底102的背側102b上沉積罩幕層（未繪示）。可藉由例如CVD、PVD、ALD、旋塗製程、一些其它沉積製程或前述製程的組合來沉積罩幕層。此後，將罩幕層暴露於圖案（例如，藉由微影製程，例如光微影、極紫外微影或類似製程）且對罩幕層進行顯影，藉此在基底102的背側102b之上形成圖案化罩幕層。
在圖案化罩幕層在基底102的背側102b之上處於適當位置的情形中，然後對基底102進行蝕刻製程。蝕刻製程移除基底102的未被遮蔽的一些部分，藉此在基底102中形成溝渠2402。在一些實施例中，蝕刻製程可在介電結構120上停止。蝕刻製程可為或包括例如濕式蝕刻製程、乾式蝕刻製程、RIE製程、一些其它蝕刻製程或前述製程的組合。隨後，在一些實施例中，將圖案化罩幕層剝離。
如圖25的剖視圖2500中所示，形成對溝渠2402的表面（例如，溝渠2402的側壁、溝渠2402的下表面等）進行襯墊的介電襯墊結構702。在一些實施例中，介電襯墊結構702被形成為接觸（例如，直接接觸）基底102。在一些實施例中，介電襯墊結構702被形成為接觸（例如，直接接觸）介電結構120。在一些實施例中，省略介電襯墊結構702。
在一些實施例中，用於形成介電襯墊結構702的製程包括在基底102的背側102b上且沿著溝渠2402的表面沉積或生長介電襯墊層（未繪示）。介電襯墊層可為或包含例如高k介電材料（例如HfO、TaO、HfSiO、HfTaO、AlO、ZrO等）、氧化物（例如，SiO 2）、氮化物（例如，SiN）、氮氧化物（例如，SiON）、碳化物（例如，碳化矽（SiC））、一些其它介電材料或前述材料的組合。可藉由例如CVD、PVD、ALD、熱氧化、濺鍍、一些其它沉積或生長製程或前述製程的組合來沉積或生長介電襯墊層。此後，移除介電襯墊層的上部部分，藉此在適當位置留下其餘部分作為介電襯墊結構702。在一些實施例中，可藉由例如平坦化製程（例如，化學機械平坦化（CMP））、蝕刻製程（例如，濕式蝕刻、乾式蝕刻等）、一些其他移除製程或類似製程來移除介電襯墊層的上部部分。
如圖26的剖視圖2600中所示，在溝渠2402（參見，例如圖25）中形成介電填充物結構704。在一些實施例中，亦可在基底102的背側102b之上形成介電填充物結構704。在此種實施例中，沿著基底102的背側102b形成介電填充物結構704的一部分。在一些實施例中，形成介電填充物結構704完成溝渠2402中的DTI結構115的形成。換言之，在溝渠2402中形成DTI結構115，且在溝渠2402中形成DTI結構115包括在溝渠2402中形成介電填充物結構704。
由於DTI結構115形成於溝渠2402中，因此應理解，溝渠2402包括與本文中闡述的DTI結構115的特徵對應的特徵（例如，結構特徵）。舉例而言，如本文中所述，DTI結構115可具有寬度122。因此，應理解，溝渠2402亦可具有寬度122（或者與寬度122實質上類似的寬度）。在一些實施例中，DTI結構115包括DTI結構115的縱向部分（參見，例如第一縱向部分115L 1）、橫向部分（參見，例如第一橫向部分115T 1）以及DTI結構115的多個相交部分（參見，例如第一相交部分115X 1）。
由於介電結構120對其中形成所述多個浮置擴散節點106的位置提供更精確的控制（例如，由於被用作罩幕結構），因此DTI結構115可被形成為與所述多個浮置擴散節點106更精確地側向地間隔開（例如，由於第一浮置擴散節點106a與第二浮置擴散節點106b之間的側向間距被更精確地控制）。由於相較於典型的影像感測器（例如，不包括介電結構120的影像感測器），DTI結構115可被形成為與所述多個浮置擴散節點106更精確地側向地間隔開，因此本揭露的影像感測器可具有改善的效能（例如，暗電流減少、白畫素減少等）。另外，在一些實施例中，製作本揭露的影像感測器的成本可低於製作典型的影像感測器的成本（例如，介電結構120可容許在利用現代製作工具（例如現代微影工具、現代蝕刻工具等）的同時更佳地控制側向間距）。
在一些實施例中，用於形成介電填充物結構704的製程包括在介電襯墊結構702上沉積介電填充物結構704、以及在溝渠2402中沉積介電填充物結構704。在一些實施例中，亦在基底102的背側102b上沉積介電填充物結構704。在一些實施例中，對介電填充物結構704進行平坦化製程（例如，CMP）以將介電填充物結構704的表面與基底102的背側102b（及/或介電襯墊結構702的表面）共平坦化。
如圖27的剖視圖2700中所示，沿著基底102的背側102b形成隔離格柵1102。在一些實施例中，隔離格柵1102被形成為至少局部地上覆於DTI結構115上。在一些實施例中，用於形成隔離格柵1102的製程包括沿著基底102的背側102b形成圖案化罩幕層（未繪示），圖案化罩幕層具有設置於其中的溝渠。此後，在圖案化罩幕層上及在溝渠中沉積隔離材料。隔離材料可為或包含例如金屬（例如，鎢（W）、鋁（Al）、鈷（Co）、銅（Cu）、銀（Ag）、金（Au）、一些其他金屬或前述材料的組合）、氧化物（例如，SiO 2）、氮化物（例如，SiN）、碳化物（例如，SiC）、高k介電材料（例如，HfO、TaO等）、低k介電材料、一些其它隔離材料或前述材料的組合。此後，對隔離材料進行平坦化製程（例如，CMP、回蝕製程等），以移除隔離材料的上部部分，藉此在溝渠中留下隔離材料的下部部分作為隔離格柵1102。隨後，在一些實施例中，將圖案化罩幕層剝離。
同樣在圖27的剖視圖2700中繪示出，沿著基底102的背側102b且在隔離格柵1102內形成EMR濾光器1104。在一些實施例中，用於形成EMR濾光器1104的製程包括將一或多種濾光材料沉積（例如，藉由CVD、PVD、ALD、濺鍍、旋塗製程等）至基底102的背側102b上及隔離格柵1102內。所述一或多種濾光材料是容許具有特定波長範圍的輻射（例如，光）透射，同時阻擋特定範圍之外的波長的光的材料。隨後，在一些實施例中，可對EMR濾光器1104進行平坦化製程（例如，CMP），以對EMR濾光器1104的上表面進行平坦化。
同樣在圖27的剖視圖2700中繪示出，在EMR濾光器1104上/之上形成多個微透鏡1106。在一些實施例中，可藉由在EMR濾光器1104上沉積微透鏡材料（例如，藉由CVD、PVD、ALD、濺鍍、旋塗製程等）來形成所述多個微透鏡1106。在微透鏡材料上方對具有彎曲上表面的微透鏡模板（未繪示）進行圖案化。在一些實施例中，微透鏡模板可包括使用分佈式曝光光劑量（例如，對於負型光阻，在曲率的底部處曝光更多的光且在曲率的頂部曝光更少的光）進行曝光、顯影並烘焙以形成圓形形狀的光阻材料。然後，藉由根據微透鏡模板選擇性地對微透鏡材料進行蝕刻來形成所述多個微透鏡1106。在一些實施例中，在形成所述多個微透鏡1106之後，完成影像感測器的形成（參見，例如圖11）。
為了清晰起見，應理解，本文中使用的用於闡述圖中所示結構的空間相對性用語（例如，位於…之上、位於…之下、上部的、下部的等）一般而言是基於此種結構的定向，如在其相應圖中所示。舉例而言，在闡述圖27中所示的結構時，可說多個微透鏡1106形成於EMR濾光器1104之上。另一方面，在闡述圖11中所示的結構時，可說EMR濾光器1104上覆於所述多個微透鏡1106上。
圖28繪示出用於形成具有用於小畫素設計的介電結構的影像感測器的方法的一些實施例的流程圖2800。儘管圖28的流程圖2800在本文中被繪示出並闡述為一系列動作或事件，然而應理解，此種動作或事件的所示次序不應以限制性意義進行解釋。舉例而言，一些動作可以不同的次序發生及/或與除了在本文中繪示出及/或闡述的動作或事件之外的其他動作或事件同時發生。此外，可能並非所有繪示出的動作皆為實施本文中闡述的一或多個態樣或實施例所需要的，且本文中所繪示的動作中的一或多者可在一或多個單獨的動作及/或階段中施行。
在動作2802處，在基底中形成多個光偵測器。圖13繪示出與動作2802對應的一些實施例的剖視圖1300。
在動作2804處，在基底中形成摻雜井。圖14繪示出與動作2804對應的一些實施例的剖視圖1400。
在動作2806處，沿著基底的第一側形成多個轉移閘極。圖15至圖18繪示出與動作2806對應的一些實施例的一系列剖視圖1500至1800。
在動作2808處，在基底之上且在轉移閘極之間側向地形成介電結構。圖19至圖20繪示出與動作2808對應的一些實施例的一系列剖視圖1900至2000。
在動作2810處，在基底中形成多個浮置擴散節點。圖21繪示出於動作2810對應的一些實施例的剖視圖2100。
在動作2812處，在基底之上、介電結構之上及轉移閘極之上形成層間介電（ILD）結構。圖22至圖23繪示出與動作2812對應的一些實施例的一系列剖視圖2200至2300。
在動作2814處，在ILD結構中形成導電內連線結構。圖23繪示出與動作2814對應的一些實施例的剖視圖2300。
在動作2816處，在基底中形成溝渠，其中溝渠側向地形成於介電結構的相對的側壁之間。圖24繪示出與動作2816對應的一些實施例的剖視圖2400。
在動作2818處，在溝渠中形成深溝渠隔離（DTI）結構。圖25至圖26繪示出與動作2818對應的一些實施例的一系列剖視圖2500至2600。
在動作2820處，在基底的第二側上形成多個微透鏡。圖27繪示出與動作2820對應的一些實施例的剖視圖2700。
在一些實施例中，本申請案提供一種影像感測器。影像感測器包括半導體基底，其中半導體基底包括第一畫素區及第二畫素區，其中半導體基底具有第一側，且其中半導體基底具有與半導體基底的第一側相對的第二側。第一轉移閘極上覆於第一畫素區上。第二轉移閘極上覆於第二畫素區上。深溝渠隔離（DTI）結構設置於半導體基底中且側向地設置於第一畫素區與第二畫素區之間，其中DTI結構自半導體基底的第一側至半導體基底的第二側完全延伸穿過半導體基底。第一浮置擴散節點設置於第一畫素區中。第二浮置擴散節點設置於第二畫素區中，其中DTI結構側向地設置於第一浮置擴散節點與第二浮置擴散節點之間。層間介電（ILD）結構設置於半導體基底、第一轉移閘極、第二轉移閘極、DTI結構、第一浮置擴散節點及第二浮置擴散節點之上。介電結構設置於ILD結構與半導體基底之間，其中介電結構側向地設置於第一浮置擴散節點與第二浮置擴散節點之間，其中介電結構與第一轉移閘極及第二轉移閘極側向地間隔開，其中介電結構上覆於DTI結構上，且其中介電結構的寬度大於DTI結構的寬度。
在一些實施例中，介電結構是與ILD結構不同的材料。
在一些實施例中，DTI結構接觸介電結構。
在又一些實施例中，DTI結構接觸介電結構的第一下表面。介電結構具有設置於介電結構的第一下表面與半導體基底的第一側之間的第二下表面。
在一些實施例中，第一側壁間隔件設置於半導體基底之上且沿著第一轉移閘極的側壁設置。第二側壁間隔件設置於半導體基底之上且沿著第二轉移閘極的側壁設置，其中第一側壁間隔件、第二側壁間隔件及介電結構是相同的材料。
在又一些實施例中，介電結構在第一方向上與第一側壁間隔件側向地間隔開。介電結構在與第一方向相反的第二方向上與第二側壁間隔件側向地間隔開。
在一些實施例中，當自俯視圖觀察時，介電結構具有十字狀形狀。
在一些實施例中，蝕刻終止層設置於半導體基底、介電結構、第一轉移閘極、第二轉移閘極、第一浮置擴散節點及第二浮置擴散節點之上，其中蝕刻終止層垂直地設置於介電結構與ILD結構之間。
在一些實施例中，介電結構的寬度及DTI結構的寬度二者是沿著平面量測。平面與半導體基底相交且自半導體基底的第一側至半導體基底的第二側完全延伸穿過半導體基底。
在一些實施例中，本申請案提供一種影像感測器。影像感測器包括第一光偵測器，第一光偵測器設置於半導體基底的第一畫素區中，其中半導體基底具有第一側及與第一側相對的第二側。第二光偵測器設置於半導體基底的第二畫素區中。第一浮置擴散節點設置於第一畫素區中。第二浮置擴散節點設置於第二畫素區中。深溝渠隔離（DTI）結構設置於半導體基底中且側向地環繞第一畫素區及第二畫素區二者，其中DTI結構自半導體基底的第一側至半導體基底的第二側完全延伸穿過半導體基底，其中DTI結構的第一部分在第一方向上側向地延伸穿過半導體基底，其中DTI結構的第二部分在與第一方向垂直的第二方向上側向地延伸穿過半導體基底，且其中DTI結構的第一部分在DTI結構的第三部分處與DTI結構的第二部分相交。層間介電（ILD）結構設置於半導體基底、DTI結構、第一浮置擴散節點及第二浮置擴散節點之上。介電結構設置於ILD結構與半導體基底之間，其中介電結構側向地設置於第一浮置擴散節點與第二浮置擴散節點之間，且其中介電結構至少局部地上覆於DTI結構的第三部分、DTI結構的第二部分及DTI結構的第一部分中的每一者上。
在一些實施例中，第一導電接觸件設置於ILD結構中且電性耦合至第一浮置擴散節點。第二導電接觸件設置於ILD結構中且電性耦合至第二浮置擴散節點，其中第一導電接觸件自第一浮置擴散節點垂直地延伸，其中第二導電接觸件自第二浮置擴散節點垂直地延伸，其中第一導電接觸件側向地設置於介電結構的第一側壁與介電結構的第二側壁之間，其中介電結構的第一側壁與介電結構的第二側壁相對，其中第一導電接觸件側向地設置於介電結構的第三側壁與介電結構的第四側壁之間，其中介電結構的第三側壁與介電結構的第四側壁相對，其中第二導電接觸件側向地設置於介電結構的第一側壁與介電結構的第二側壁之間，且其中第二導電接觸件側向地設置於介電結構的第三側壁與介電結構的第四側壁之間。
在又一些實施例中，介電結構的第一側壁在第一方向上與介電結構的第二側壁間隔開。介電結構的第三側壁在第二方向上與介電結構的第四側壁間隔開。
在一些實施例中，第三光偵測器設置於半導體基底的第三畫素區中。第四光偵測器設置於半導體基底的第四畫素區中，其中DTI結構側向地環繞第一畫素區、第二畫素區、第三畫素區及第四畫素區中的每一者，其中DTI結構的第一部分側向地設置於第一畫素區與第三畫素區之間，其中DTI結構的第一部分側向地設置於第四畫素區與第二畫素區之間，其中DTI結構的第二部分側向地設置於第一畫素區與第四畫素區之間，且其中DTI結構的第二部分側向地設置於第三畫素區與第二畫素區之間。
在又一些實施例中，第三浮置擴散節點設置於第三畫素區中。第四浮置擴散節點設置於第四畫素區中。第一導電接觸件設置於ILD結構中且電性耦合至第一浮置擴散節點。第二導電接觸件設置於ILD結構中且電性耦合至第二浮置擴散節點。第三導電接觸件設置於ILD結構中且電性耦合至第三浮置擴散節點。第四導電接觸件設置於ILD結構中且電性耦合至第四浮置擴散節點，其中第一浮置擴散節點、第二浮置擴散節點、第三浮置擴散節點及第四浮置擴散節點中的每一者側向地設置於介電結構的第一側壁與介電結構的第二側壁之間，其中第一浮置擴散節點、第二浮置擴散節點、第三浮置擴散節點及第四浮置擴散節點中的每一者側向地設置於介電結構的第三側壁與介電結構的第四側壁之間，其中介電結構的第一側壁在第一方向上與介電結構的第二側壁間隔開，且其中介電結構的第三側壁在第二方向上與介電結構的第四側壁間隔開。
在一些實施例中，DTI結構的第二部分具有第一側壁及第二側壁。DTI結構的第二部分的第一側壁在第一方向上與DTI結構的第二部分的第二側壁側向地間隔開第一距離。介電結構具有第一側壁及第二側壁。介電結構的第一側壁在第一方向上與介電結構的第二側壁側向地間隔開。介電結構具有第三側壁及第四側壁。介電結構的第三側壁及介電結構的第四側壁二者側向地設置於介電結構的第一側壁與介電結構的第二側壁之間。介電結構的第三側壁在第一方向上與介電結構的第四側壁側向地間隔開第二距離。第二距離大於第一距離。
在又一些實施例中，DTI結構的第一部分具有第一側壁及第二側壁。DTI結構的第一部分的第一側壁在第二方向上與DTI結構的第一部分的第二側壁側向地間隔開第三距離。介電結構具有第五側壁及第六側壁。介電結構的第五側壁在第二方向上與介電結構的第六側壁側向地間隔開。介電結構具有第七側壁及第八側壁。介電結構的第七側壁及介電結構的第八側壁二者側向地設置於介電結構的第五側壁與介電結構的第六側壁之間。介電結構的第七側壁在第二方向上與介電結構的第八側壁側向地間隔開第四距離。第四距離大於第三距離。
在又一些實施例中，第四距離與第二距離實質上相同。
在一些實施例中，本申請案提供一種用於形成影像感測器的方法。方法包括沿著半導體基底的第一側形成第一轉移閘極，其中半導體基底具有與第一側相對的第二側。沿著半導體基底的第一側形成第二轉移閘極。沿著半導體基底的第一側且在第一轉移閘極與第二轉移閘極之間側向地形成介電結構。在形成介電結構之後，在半導體基底中且在第一轉移閘極與介電結構之間側向地形成第一浮置擴散節點。在形成介電結構之後，在半導體基底中且在第二轉移閘極與介電結構之間側向地形成第二浮置擴散節點。在第一轉移閘極、第二轉移閘極、介電結構、半導體基底的第一側、第一浮置擴散節點及第二浮置擴散節點之上形成蝕刻終止層。在蝕刻終止層之上形成層間介電（ILD）結構。在半導體基底中形成溝渠，其中溝渠側向地形成於第一浮置擴散節點與第二浮置擴散節點之間，其中溝渠被形成為自半導體基底的第一側至半導體基底的第二側完全延伸穿過半導體基底，且其中溝渠被形成為使得溝渠的一部分側向地設置於介電結構的周界內。在半導體基底中形成深溝渠隔離（DTI）結構，其中形成DTI結構包括在溝渠中沉積介電材料。
在一些實施例中，形成介電結構包括進行製程。製程包括在形成蝕刻終止層之前，在半導體基底的第一側、第一轉移閘極及第二轉移閘極之上沉積介電層。在介電層上形成圖案化罩幕層。在圖案化罩幕層位於介電層上的情形中，對介電層進行蝕刻製程，以根據圖案化罩幕層對介電層進行蝕刻。
在又一些實施例中，在半導體基底的第一側之上且沿著第一轉移閘極的側壁形成第一側壁間隔件。在半導體基底的第一側之上且沿著第二轉移閘極的側壁形成第二側壁間隔件，其中形成第一側壁間隔件及第二側壁間隔件包括移除介電層的水平部分的蝕刻製程，藉此在適當位置留下介電層的垂直部分作為第一側壁間隔件及第二側壁間隔件。
上文概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、取代及變更。
100、200、700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300、2400、2500、2600、2700:剖視圖 102、1207、1214:基底 102b:背側 102f:前側 103、402:畫素區 103a:第一畫素區 103b:第二畫素區 103c:第三畫素區 103d:第四畫素區 104:光偵測器 104a:第一光偵測器 104b:第二光偵測器 104c:第三光偵測器 104d:第四光偵測器 106:浮置擴散節點 106a:第一浮置擴散節點 106b:第二浮置擴散節點 106c:第三浮置擴散節點 106d:第四浮置擴散節點 108:摻雜井 110:轉移閘極 110a:第一轉移閘極 110b:第二轉移閘極 110c:第三轉移閘極 110d:第四轉移閘極 112:閘極介電結構 112a:第一閘極介電結構 112b:第二閘極介電結構 114:閘極電極結構 114a:第一閘極電極結構 114b:第二閘極電極結構 114c:第三閘極電極結構 114d:第四閘極電極結構 115:深溝渠隔離（DTI）結構 115L:縱向部分 115L1:第一縱向部分 115T:橫向部分 115T1:第一橫向部分 115X:相交部分 115X1:第一相交部分 116:層間介電（ILD）結構 118:內連線結構 118a:導電接觸件 118a 1:第一導電接觸件/第一組導電接觸件 118a 2:第二導電接觸件/第一組導電接觸件 118a 3:第三導電接觸件/第一組導電接觸件 118a 4:第四導電接觸件/第一組導電接觸件 118a 5:第五導電接觸件/第二組導電接觸件 118a 6:第六導電接觸件/第二組導電接觸件 118a 7:第七導電接觸件/第二組導電接觸件 118a 8:第八導電接觸件/第二組導電接觸件 118a 9:第九導電接觸件/第三組導電接觸件 118a 10:第十導電接觸件/第三組導電接觸件 118a 11:第十一導電接觸件/第三組導電接觸件 118a 12:第十二導電接觸件/第三組導電接觸件 118b:導電配線 120、404:介電結構 122、124:寬度 202:側壁間隔件 202a:第一側壁間隔件 202b:第二側壁間隔件 204:蝕刻終止層 206、208、222:厚度 210、214、322、330:第一側壁 212、216、324、332:第二側壁 218:第一距離 220:第二距離 300、400、500、600:佈局圖 301:接地井 301a:第一接地井 301b:第二接地井 302、326、334:第三側壁 304、328、336:第四側壁 306:第五側壁 308:第六側壁 310:第七側壁 312:第八側壁 314:第九側壁 316:第十側壁 318:第十一側壁 320:第十二側壁 402a:第一組畫素區 402b:第二組畫素區 402c:第三組畫素區 402d:第四組畫素區 404a:第一介電結構 404b:第二介電結構 404c:第三介電結構 404d:第四介電結構 702:介電襯墊結構 704:介電填充物結構 902:第一下表面 904:第二下表面 1102:隔離格柵 1104:電磁輻射（EMR）濾光器 1106:微透鏡 1201:積體晶片（IC） 1202:第一晶片 1204:第二晶片 1206:第三晶片 1208、1216:ILD結構 1210、1218:導電內連線結構 1212、1220:半導體裝置 1212a:第一半導體裝置 1212b:第二半導體裝置 1212c:第三半導體裝置 1212d:第四半導體裝置 1502:垂直閘極開口 1502a:第一垂直閘極開口 1502b:第二垂直閘極開口 1602:閘極介電層 1702:閘極電極層 1802、2002:圖案化罩幕層 1902:介電層 2402:溝渠 2800:流程圖 2802、2804、2806、2808、2810、2812、2814、2816、2818、2820:動作 A-A:線 x、y、z:軸
藉由結合附圖閱讀以下詳細說明，會最佳地理解本揭露的態樣。應注意，根據行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1繪示出具有用於小畫素設計的介電結構的影像感測器的一些實施例的剖視圖。 圖2繪示出具有用於小畫素設計的介電結構的影像感測器的一些其他實施例的剖視圖。 圖3繪示出具有用於小畫素設計的介電結構的影像感測器的一些其他實施例的佈局圖。 圖4繪示出具有用於小畫素設計的介電結構的影像感測器的一些其他實施例的佈局圖。 圖5繪示出具有用於小畫素設計的介電結構的影像感測器的一些其他實施例的佈局圖。 圖6繪示出具有用於小畫素設計的介電結構的影像感測器的一些其他實施例的佈局圖。 圖7繪示出具有用於小畫素設計的介電結構的影像感測器的一些其他實施例的剖視圖。 圖8繪示出具有用於小畫素設計的介電結構的影像感測器的一些其他實施例的剖視圖。 圖9繪示出具有用於小畫素設計的介電結構的影像感測器的一些其他實施例的剖視圖。 圖10繪示出具有用於小畫素設計的介電結構的影像感測器的一些其他實施例的剖視圖。 圖11繪示出具有用於小畫素設計的介電結構的影像感測器的一些其他實施例的剖視圖。 圖12繪示出包括具有用於小畫素設計的介電結構的影像感測器的一些實施例的積體晶片（IC）的一些實施例的剖視圖。 圖13至圖27繪示出用於形成具有用於小畫素設計的介電結構的影像感測器的方法的一些實施例的一系列剖視圖。 圖28繪示出用於形成具有用於小畫素設計的介電結構的影像感測器的方法的一些實施例的流程圖。
100:剖視圖
102:基底
102b:背側
102f:前側
103:畫素區
103a:第一畫素區
103b:第二畫素區
104:光偵測器
104a:第一光偵測器
104b:第二光偵測器
106:浮置擴散節點
106a:第一浮置擴散節點
106b:第二浮置擴散節點
108:摻雜井
110:轉移閘極
110a:第一轉移閘極
110b:第二轉移閘極
112:閘極介電結構
112a:第一閘極介電結構
112b:第二閘極介電結構
114:閘極電極結構
114a:第一閘極電極結構
114b:第二閘極電極結構
115:深溝渠隔離(DTI)結構
116:層間介電(ILD)結構
118:內連線結構
118a:導電接觸件
118b:導電配線
120:介電結構
122、124:寬度

Claims (20)

  1. 一種影像感測器，包括： 半導體基底，其中所述半導體基底包括第一畫素區及第二畫素區，其中所述半導體基底具有第一側，且其中所述半導體基底具有與所述半導體基底的所述第一側相對的第二側； 第一轉移閘極，上覆於所述第一畫素區上； 第二轉移閘極，上覆於所述第二畫素區上； 深溝渠隔離結構，設置於所述半導體基底中且側向地設置於所述第一畫素區與所述第二畫素區之間，其中所述深溝渠隔離結構自所述半導體基底的所述第一側至所述半導體基底的所述第二側完全延伸穿過所述半導體基底； 第一浮置擴散節點，設置於所述第一畫素區中； 第二浮置擴散節點，設置於所述第二畫素區中，其中所述深溝渠隔離結構側向地設置於所述第一浮置擴散節點與所述第二浮置擴散節點之間； 層間介電結構，設置於所述半導體基底、所述第一轉移閘極、所述第二轉移閘極、所述深溝渠隔離結構、所述第一浮置擴散節點及所述第二浮置擴散節點之上；以及 介電結構，設置於所述層間介電結構與所述半導體基底之間，其中所述介電結構側向地設置於所述第一浮置擴散節點與所述第二浮置擴散節點之間，其中所述介電結構側向地與所述第一轉移閘極及所述第二轉移閘極間隔開，其中所述介電結構上覆於所述深溝渠隔離結構上，且其中所述介電結構的寬度大於所述深溝渠隔離結構的寬度。
  2. 如請求項1所述的影像感測器，其中所述介電結構是與所述層間介電結構不同的材料。
  3. 如請求項1所述的影像感測器，其中所述深溝渠隔離結構接觸所述介電結構。
  4. 如請求項3所述的影像感測器，其中： 所述深溝渠隔離結構接觸所述介電結構的第一下表面；且 所述介電結構具有設置於所述介電結構的所述第一下表面與所述半導體基底的所述第一側之間的第二下表面。
  5. 如請求項1所述的影像感測器，更包括： 第一側壁間隔件，設置於所述半導體基底之上且沿著所述第一轉移閘極的側壁設置；以及 第二側壁間隔件，設置於所述半導體基底之上且沿著所述第二轉移閘極的側壁設置，其中所述第一側壁間隔件、所述第二側壁間隔件及所述介電結構是相同的材料。
  6. 如請求項5所述的影像感測器，其中： 所述介電結構在第一方向上與所述第一側壁間隔件側向地間隔開；且 所述介電結構在與所述第一方向相反的第二方向上與所述第二側壁間隔件側向地間隔開。
  7. 如請求項1所述的影像感測器，其中當自俯視圖觀察時，所述介電結構具有十字狀形狀。
  8. 如請求項1所述的影像感測器，更包括： 蝕刻終止層，設置於所述半導體基底、所述介電結構、所述第一轉移閘極、所述第二轉移閘極、所述第一浮置擴散節點及所述第二浮置擴散節點之上，其中所述蝕刻終止層垂直地設置於所述介電結構與所述層間介電結構之間。
  9. 如請求項1所述的影像感測器，其中： 所述介電結構的所述寬度及所述深溝渠隔離結構的所述寬度二者是沿著平面量測；且 所述平面與所述半導體基底相交且自所述半導體基底的所述第一側至所述半導體基底的所述第二側完全延伸穿過所述半導體基底。
  10. 一種影像感測器，包括： 第一光偵測器，設置於半導體基底的第一畫素區中，其中所述半導體基底具有第一側及與所述第一側相對的第二側； 第二光偵測器，設置於所述半導體基底的第二畫素區中； 第一浮置擴散節點，設置於所述第一畫素區中； 第二浮置擴散節點，設置於所述第二畫素區中； 深溝渠隔離結構，設置於所述半導體基底中且側向地環繞所述第一畫素區及所述第二畫素區二者，其中： 所述深溝渠隔離結構自所述半導體基底的所述第一側至所述半導體基底的所述第二側完全延伸穿過所述半導體基底； 所述深溝渠隔離結構的第一部分在第一方向上側向地延伸穿過所述半導體基底； 所述深溝渠隔離結構的第二部分在與所述第一方向垂直的第二方向上側向地延伸穿過所述半導體基底；且 所述深溝渠隔離結構的所述第一部分在所述深溝渠隔離結構的第三部分處與所述深溝渠隔離結構的所述第二部分相交； 層間介電結構，設置於所述半導體基底、所述深溝渠隔離結構、所述第一浮置擴散節點及所述第二浮置擴散節點之上；以及 介電結構，設置於所述層間介電結構與所述半導體基底之間，其中所述介電結構側向地設置於所述第一浮置擴散節點與所述第二浮置擴散節點之間，且其中所述介電結構至少局部地上覆於所述深溝渠隔離結構的所述第三部分、所述深溝渠隔離結構的所述第二部分及所述深溝渠隔離結構的所述第一部分中的每一者上。
  11. 如請求項10所述的影像感測器，更包括： 第一導電接觸件，設置於所述層間介電結構中且電性耦合至所述第一浮置擴散節點；以及 第二導電接觸件，設置於所述層間介電結構中且電性耦合至所述第二浮置擴散節點，其中： 所述第一導電接觸件自所述第一浮置擴散節點垂直地延伸； 所述第二導電接觸件自所述第二浮置擴散節點垂直地延伸； 所述第一導電接觸件側向地設置於所述介電結構的第一側壁與所述介電結構的第二側壁之間； 所述介電結構的所述第一側壁與所述介電結構的所述第二側壁相對； 所述第一導電接觸件側向地設置於所述介電結構的第三側壁與所述介電結構的第四側壁之間； 所述介電結構的所述第三側壁與所述介電結構的所述第四側壁相對； 所述第二導電接觸件側向地設置於所述介電結構的所述第一側壁與所述介電結構的所述第二側壁之間；且 所述第二導電接觸件側向地設置於所述介電結構的所述第三側壁與所述介電結構的所述第四側壁之間。
  12. 如請求項11所述的影像感測器，其中： 所述介電結構的所述第一側壁在所述第一方向上與所述介電結構的所述第二側壁間隔開；且 所述介電結構的所述第三側壁在所述第二方向上與所述介電結構的所述第四側壁間隔開。
  13. 如請求項10所述的影像感測器，更包括： 第三光偵測器，設置於所述半導體基底的第三畫素區中； 第四光偵測器，設置於所述半導體基底的第四畫素區中，其中： 所述深溝渠隔離結構側向地環繞所述第一畫素區、所述第二畫素區、所述第三畫素區及所述第四畫素區中的每一者； 所述深溝渠隔離結構的所述第一部分側向地設置於所述第一畫素區與所述第三畫素區之間； 所述深溝渠隔離結構的所述第一部分側向地設置於所述第四畫素區與所述第二畫素區之間； 所述深溝渠隔離結構的所述第二部分側向地設置於所述第一畫素區與所述第四畫素區之間；且 所述深溝渠隔離結構的所述第二部分側向地設置於所述第三畫素區與所述第二畫素區之間。
  14. 如請求項13所述的影像感測器，更包括： 第三浮置擴散節點，設置於所述第三畫素區中； 第四浮置擴散節點，設置於所述第四畫素區中； 第一導電接觸件，設置於所述層間介電結構中且電性耦合至所述第一浮置擴散節點； 第二導電接觸件，設置於所述層間介電結構中且電性耦合至所述第二浮置擴散節點； 第三導電接觸件，設置於所述層間介電結構中且電性耦合至所述第三浮置擴散節點； 第四導電接觸件，設置於所述層間介電結構中且電性耦合至所述第四浮置擴散節點，其中： 所述第一浮置擴散節點、所述第二浮置擴散節點、所述第三浮置擴散節點及所述第四浮置擴散節點中的每一者側向地設置於所述介電結構的第一側壁與所述介電結構的第二側壁之間； 所述第一浮置擴散節點、所述第二浮置擴散節點、所述第三浮置擴散節點及所述第四浮置擴散節點中的每一者側向地設置於所述介電結構的第三側壁與所述介電結構的第四側壁之間； 所述介電結構的所述第一側壁在所述第一方向上與所述介電結構的所述第二側壁間隔開；且 所述介電結構的所述第三側壁在所述第二方向上與所述介電結構的所述第四側壁間隔開。
  15. 如請求項10所述的影像感測器，其中： 所述深溝渠隔離結構的所述第二部分具有第一側壁及第二側壁； 所述深溝渠隔離結構的所述第二部分的所述第一側壁在所述第一方向上與所述深溝渠隔離結構的所述第二部分的所述第二側壁側向地間隔開第一距離； 所述介電結構具有第一側壁及第二側壁； 所述介電結構的所述第一側壁在所述第一方向上與所述介電結構的所述第二側壁側向地間隔開； 所述介電結構具有第三側壁及第四側壁； 所述介電結構的所述第三側壁及所述介電結構的所述第四側壁二者側向地設置於所述介電結構的所述第一側壁與所述介電結構的所述第二側壁之間； 所述介電結構的所述第三側壁在所述第一方向上與所述介電結構的所述第四側壁側向地間隔開第二距離；且 所述第二距離大於所述第一距離。
  16. 如請求項15所述的影像感測器，其中： 所述深溝渠隔離結構的所述第一部分具有第一側壁及第二側壁； 所述深溝渠隔離結構的所述第一部分的所述第一側壁在所述第二方向上與所述深溝渠隔離結構的所述第一部分的所述第二側壁側向地間隔開第三距離； 所述介電結構具有第五側壁及第六側壁； 所述介電結構的所述第五側壁在所述第二方向上與所述介電結構的所述第六側壁側向地間隔開； 所述介電結構具有第七側壁及第八側壁； 所述介電結構的所述第七側壁及所述介電結構的所述第八側壁二者側向地設置於所述介電結構的所述第五側壁與所述介電結構的所述第六側壁之間； 所述介電結構的所述第七側壁在所述第二方向上與所述介電結構的所述第八側壁側向地間隔開第四距離；且 所述第四距離大於所述第三距離。
  17. 如請求項16所述的影像感測器，其中所述第四距離與所述第二距離實質上相同。
  18. 一種用於形成影像感測器的方法，所述方法包括： 沿著半導體基底的第一側形成第一轉移閘極，其中所述半導體基底具有與所述第一側相對的第二側； 沿著所述半導體基底的所述第一側形成第二轉移閘極； 沿著所述半導體基底的所述第一側且側向地在所述第一轉移閘極與所述第二轉移閘極之間形成介電結構； 在形成所述介電結構之後，在所述半導體基底中且側向地在所述第一轉移閘極與所述介電結構之間形成第一浮置擴散節點； 在形成所述介電結構之後，在所述半導體基底中且側向地在所述第二轉移閘極與所述介電結構之間形成第二浮置擴散節點； 在所述第一轉移閘極、所述第二轉移閘極、所述介電結構、所述半導體基底的所述第一側、所述第一浮置擴散節點及所述第二浮置擴散節點之上形成蝕刻終止層； 在所述蝕刻終止層之上形成層間介電結構； 在所述半導體基底中形成溝渠，其中所述溝渠側向地形成於所述第一浮置擴散節點與所述第二浮置擴散節點之間，其中所述溝渠被形成為自所述半導體基底的所述第一側至所述半導體基底的所述第二側完全延伸穿過所述半導體基底，且其中所述溝渠被形成為使得所述溝渠的一部分側向地設置於所述介電結構的周界內；以及 在所述半導體基底中形成深溝渠隔離結構，其中形成所述深溝渠隔離結構包括在所述溝渠中沉積介電材料。
  19. 如請求項18所述的方法，其中形成所述介電結構包括： 在形成所述蝕刻終止層之前，在所述半導體基底的所述第一側、所述第一轉移閘極及所述第二轉移閘極之上沉積介電層； 在所述介電層上形成圖案化罩幕層；以及 在所述圖案化罩幕層位於所述介電層上的情形中，對所述介電層進行蝕刻製程，以根據所述圖案化罩幕層對所述介電層進行蝕刻。
  20. 如請求項19所述的方法，更包括： 在所述半導體基底的所述第一側之上且沿著所述第一轉移閘極的側壁形成第一側壁間隔件；以及 在所述半導體基底的所述第一側之上且沿著所述第二轉移閘極的側壁形成第二側壁間隔件，其中形成所述第一側壁間隔件及所述第二側壁間隔件包括移除所述介電層的水平部分的所述蝕刻製程，藉此在適當位置留下所述介電層的垂直部分作為所述第一側壁間隔件及所述第二側壁間隔件。
TW112107941A 2022-07-14 2023-03-03 影像感測器以及用於形成影像感測器的方法 TW202404062A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202263389087P 2022-07-14 2022-07-14
US63/389,087 2022-07-14
US202263415389P 2022-10-12 2022-10-12
US63/415,389 2022-10-12
US18/149,767 2023-01-04
US18/149,767 US20240021641A1 (en) 2022-07-14 2023-01-04 Dielectric structure for small pixel designs

Publications (1)

Publication Number Publication Date
TW202404062A true TW202404062A (zh) 2024-01-16

Family

ID=89429423

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112107941A TW202404062A (zh) 2022-07-14 2023-03-03 影像感測器以及用於形成影像感測器的方法

Country Status (5)

Country Link
US (1) US20240021641A1 (zh)
JP (1) JP7543484B2 (zh)
KR (1) KR20240009904A (zh)
DE (1) DE102023111355A1 (zh)
TW (1) TW202404062A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102574973B1 (ko) 2018-09-17 2023-09-06 에스케이하이닉스 주식회사 P-형 분리 구조를 갖는 이미지 센서
TW202429702A (zh) 2018-10-17 2024-07-16 日商索尼半導體解決方案公司 攝像元件及電子機器
TW202121671A (zh) 2019-05-31 2021-06-01 日商索尼半導體解決方案公司 固體攝像裝置
KR20210148541A (ko) 2020-05-29 2021-12-08 삼성전자주식회사 이미지 센서
KR20220005888A (ko) 2020-07-07 2022-01-14 삼성전자주식회사 이미지 센서

Also Published As

Publication number Publication date
JP2024012088A (ja) 2024-01-25
JP7543484B2 (ja) 2024-09-02
KR20240009904A (ko) 2024-01-23
DE102023111355A1 (de) 2024-01-25
US20240021641A1 (en) 2024-01-18

Similar Documents

Publication Publication Date Title
US11158664B2 (en) Band-pass filter for stacked sensor
US10304886B2 (en) Back-side deep trench isolation (BDTI) structure for pinned photodiode image sensor
US9768214B2 (en) Structure of dielectric grid for a semiconductor device
TWI691066B (zh) 像素感測器、其形成方法及影像感測器
CN111584528B (zh) 图像传感器及形成图像传感器的方法
TW202032778A (zh) 影像感測器、像素感測器與其形成方法
US20230361147A1 (en) Band-pass filter for stacked sensor
CN114765194A (zh) 图像传感器及其形成方法
CN117012794A (zh) 图像传感器及其形成方法
KR102706739B1 (ko) 이미지 센서 성능을 증가시키기 위한 격리 구조체
TWI710126B (zh) 影像感測器、用於影像感測器的半導體結構及其製造方法
JP7543484B2 (ja) 小画素設計のための誘電体構造
US20230261021A1 (en) Image sensor having a gate dielectric structure for improved device scaling
TWI850961B (zh) 影像感測器及形成影像感測器的方法
TWI846426B (zh) 圖像感測器及其形成方法
US20240363668A1 (en) Stacked semiconductor structure
US20230378217A1 (en) Photodiode structure for image sensor
TWI839066B (zh) 影像感測器與其形成方法
CN116504796A (zh) 图像传感器及其形成方法
CN112018134A (zh) 图像传感器及其形成方法