CN114765194A - 图像传感器及其形成方法 - Google Patents

图像传感器及其形成方法 Download PDF

Info

Publication number
CN114765194A
CN114765194A CN202111020894.7A CN202111020894A CN114765194A CN 114765194 A CN114765194 A CN 114765194A CN 202111020894 A CN202111020894 A CN 202111020894A CN 114765194 A CN114765194 A CN 114765194A
Authority
CN
China
Prior art keywords
metal core
semiconductor substrate
liner
image sensor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111020894.7A
Other languages
English (en)
Inventor
李升展
萧豪毅
杨哲维
陈升照
蔡正原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114765194A publication Critical patent/CN114765194A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)

Abstract

本公开的各种实施例是涉及一种具有包括与背侧表面相对的前侧表面的半导体衬底的图像传感器。多个光检测器设置在半导体衬底中。隔离结构自半导体衬底的背侧表面延伸到半导体衬底中且设置在相邻光检测器之间。隔离结构包含金属芯、设置在半导体衬底与金属芯之间的导电衬层以及设置在导电衬层与半导体衬底之间的第一介电衬层。金属芯包括第一金属材料，且导电衬层包括第一金属材料和与第一金属材料不同的第二金属材料。

Description

图像传感器及其形成方法
技术领域
本公开涉及一种图像传感器及其形成方法。
背景技术
许多现代电子器件(例如，数码相机、光学成像器件等)包括图像传感器。图像传感器将光学图像转换为可表示为数字图像的数字数据。图像传感器包含像素传感器阵列，所述像素传感器阵列是用于将光学图像转换为数字数据的单元器件。一些类型的像素传感器包含电荷耦合器件(charge-coupled device，CCD)图像传感器和互补型金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)图像传感器。与CCD像素传感器相比，CMOS像素传感器由于功耗低、尺寸小、数据处理快、直接输出数据以及制造成本低而受到青睐。
附图说明
当结合附图阅读时，根据以下详细描述最好地理解本公开的方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。
图1示出图像传感器的一些实施例的横截面图，所述图像传感器包括侧向包围多个光检测器的隔离结构和配置成偏置隔离结构的偏置电路。
图2示出沿着线A-A'截取的图1的图像传感器的一些实施例的俯视图。
图3示出图像传感器的一些实施例的横截面图，所述图像传感器包括侧向包围多个光检测器的隔离结构、接触隔离结构的金属栅格结构以及配置成偏置隔离结构的偏置电路。
图4示出图1的图像传感器的一些其它实施例的横截面图。
图5A和图5B示出图像传感器的一些实施例的各种视图，所述图像传感器包括具有侧向邻近于周边区的像素阵列区的衬底。
图6A示出图像传感器的一些实施例的横截面图，所述图像传感器包括侧向包围多个光检测器的隔离结构和配置成偏置隔离结构的偏置电路。
图6B示出图6A的图像传感器的一部分的一些实施例的横截面图。
图7到图16示出用于形成图像传感器的方法的一些实施例的横截面图，所述图像传感器包括侧向包围多个光检测器的隔离结构和配置成偏置隔离结构的偏置电路。
图17示出用于形成图像传感器的方法的一些实施例的流程图，所述图像传感器包括侧向包围多个光检测器的隔离结构和配置成偏置隔离结构的偏置电路。
具体实施方式
本公开提供用于实施本公开的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本公开。当然，这些仅为实例且并不希望为限制性的。举例来说，在以下描述中，在第二特征上方或上形成第一特征可包含第一特征与第二特征直接接触地形成的实施例，且还可包含可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复附图标号和/或字母。这种重复是出于简化和清楚的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。
此外，为易于描述，在本文中可使用例如“在……之下”、“在……下方”、“下部”、“在……上方”、“上部”等的空间相对术语来描述如图式中所示出的一个元件或特征与另一(一些)元件或特征的关系。除图式中所描绘的定向之外，空间相对术语意图涵盖器件在使用或操作中的不同定向。装置可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词可同样相应地进行解释。
互补型金属氧化物半导体图像传感器(complementary metal-oxidesemiconductor image sensor，CIS)包含设置在半导体衬底的器件区中的多个光检测器。在改进CIS的过程中，可微缩器件几何结构以实现更低的制造成本且增加器件密度。由于器件缩小，每一光检测器的尺寸减小且光检测器彼此更靠近。可实施相邻光检测器之间的电隔离和光隔离以减少CIS中的晕光(blooming)且增加CIS中的量子效率(quantumefficiency，QE)。沟槽隔离结构设置在半导体衬底的背侧表面中/上方且侧向设置在相邻光检测器之间。此外，可形成深度达光检测器的深度的深植入阱。沟槽隔离结构和深植入阱配置成增加光检测器之间的隔离，由此增加CIS的整体性能且促进器件特征微缩。
上述CIS的挑战包含相邻光检测器之间的串扰和增加的制造成本。举例来说，沟槽隔离结构可包括设置在半导体衬底的沟槽内的一或多种介电材料。沟槽隔离结构的一或多种介电材料具有相对低的反射率(例如，约29％或小于29％)，使得设置在第一光检测器上的入射光可穿过沟槽隔离结构的区段到达侧向邻近于第一光检测器的第二光检测器。这部分地增加侧向相邻的光检测器之间的串扰，由此降低CIS的性能。此外，深植入阱的掺杂物可从深植入阱向外扩散到半导体衬底的其它区中(例如，扩散到光检测器的区中)，由此增大深植入阱的尺寸且减小光检测器的尺寸。掺杂物的向外扩散减少了光检测器的满阱容量(例如，在饱和之前光检测器可累积的电荷量)，这是因为光检测器的尺寸已减小。另外，形成深植入阱可能会增加与制造CIS相关联的复杂度、时间以及成本。
因此，本公开的各种实施例涉及一种图像传感器，所述图像传感器包括增加光检测器之间的光隔离和电隔离的沟槽隔离结构。图像传感器包含设置在衬底内的多个光检测器。沟槽隔离结构延伸到衬底的表面中到达衬底的表面下方的位置且侧向设置在每一光检测器之间。沟槽隔离结构包括导电衬层(例如，包括钛、铝、另一合适的导电材料或前述的任何组合)和金属芯(例如，包括铝)。在各种实施例中，导电衬层可充当金属芯的晶种层和/或扩散阻挡层。一或多个介电衬层设置在衬底与导电衬层之间。借助于包括导电衬层和金属芯的沟槽隔离结构，可减小相邻光检测器之间的串扰。举例来说，金属芯和/或导电衬层的金属材料具有相对高的反射率(例如，大于或等于约80％)，使得设置在第一光检测器上的入射光被阻止穿过沟槽隔离结构的区段到达侧向邻近于第一光检测器的第二光检测器。
另外，图像传感器包含偏置电路，所述偏置电路电耦合到沟槽隔离结构且配置成将偏置电压(例如，负偏压)施加到金属芯。在一些实施例中，将负偏压(例如，约-3伏)施加到金属芯时，漏电流和相邻光检测器之间的串扰进一步减小。此外，通过包含偏置电路且将偏置电压(例如，约-3伏)施加到沟槽隔离结构，可省略深阱植入物的制造，由此降低制造成本且增加光检测器的满阱容量。
图1示出图像传感器100的一些实施例的横截面图，所述图像传感器100包括侧向包围多个光检测器118的隔离结构120和配置成偏置隔离结构120的偏置电路130。
图像传感器100包含沿衬底104的前侧表面104f设置的内连线结构102。在一些实施例中，衬底104包括任何半导体主体(例如，块体硅)且/或具有第一掺杂类型(例如，p型掺杂)。内连线结构102包括内连线介电结构106、多个导电线108以及多个导通孔110。多个像素器件112沿着衬底104的前侧表面104f设置，且像素器件112借助于多个导电线108和多个导通孔110彼此电耦合和/或电耦合到其它半导体器件(未绘示)。多个像素器件112可包括栅极电极114和设置在栅极电极114与衬底104的前侧表面104f之间的栅极介电层116。
多个光检测器118设置在衬底104的像素阵列区内且可包括与第一掺杂类型(例如，p型掺杂)相对的第二掺杂类型(例如，n型)。在各种实施例中，第一掺杂类型为p型且第二掺杂类型为n型，或相反。多个光检测器118配置成吸收入射光(例如，光子)且产生对应于入射光的相应电信号。在这类实施例中，光检测器118可以从入射光产生电子-空穴对。多个像素器件112可配置成借助于内连线结构102从多个光检测器118进行所产生的电信号的读出。
隔离结构120延伸到衬底104的背侧表面104b中到达背侧表面104b下方的位置，且侧向包围多个光检测器118中的每一光检测器。上部介电层132上覆衬底104的背侧表面104b和隔离结构120。金属栅格结构134上覆衬底104的背侧表面104b，且介电栅格结构136上覆金属栅格结构134。在各种实施例中，金属栅格结构134和介电栅格结构136包括定义多个开口的侧壁，所述多个开口直接上覆多个光检测器118中的对应光检测器。金属栅格结构134包括配置成减小相邻光检测器118之间的串扰的一或多个金属层。此外，介电栅格结构136可配置成通过全内反射(total internal reflection，TIR)将入射光引导到对应的下伏光检测器118，由此进一步减小串扰且增加光检测器118的量子效率(QE)。在又其它实施例中，彩色滤光片138设置在金属栅格结构134和介电栅格结构136的开口内。彩色滤光片138配置成传输入射光的特定波长，同时阻断入射光的其它波长。此外，多个微透镜140上覆彩色滤光片138且配置成使入射光朝向光检测器118聚焦。
隔离结构120设置在相邻光检测器118之间。隔离结构120配置成将光检测器118彼此电隔离，且配置成减小相邻光检测器118之间的串扰。在各种实施例中，隔离结构120包括第一介电衬层122、第二介电衬层124、导电衬层126以及金属芯128。第一介电衬层122内衬于延伸到衬底104的背侧表面104b中的一或多个沟槽的侧壁，且第二介电衬层124沿着第一介电衬层122设置。在各种实施例中，第一介电衬层122包括第一介电材料(例如，高k介电材料)且第二介电衬层124包括与第一介电材料不同的第二介电材料(例如，氧化物，如二氧化硅)。
导电衬层126延伸到一或多个沟槽中且沿着第二介电衬层124设置。此外，金属芯128设置在一或多个沟槽内，且导电衬层126设置在金属芯128与第二介电衬层124之间。在一些实施例中，导电衬层126配置为金属芯128的晶种层和/或扩散阻挡层。另外，金属芯128包括具有相对高的反射率(例如，大于或等于约80％)的金属材料(例如，铝)，所述金属材料有助于减小相邻光检测器之间的串扰。举例来说，入射光可相对于背侧表面104b以一定角度设置在背侧表面104b上，且金属芯128配置成阻止直接设置在对应光检测器上方的入射光穿过隔离结构120的区段到达相邻光检测器。这部分地是因为金属芯128包括金属材料，所述金属材料有助于使以一定角度设置的入射光从相邻光检测器反射出去而回到对应光检测器。因此，减小串扰且增加光检测器118的QE，由此提升图像传感器100的性能。
此外，偏置电路130电耦合到金属芯128和衬底104。偏置电路130配置成将偏置电压(例如，负偏置电压)施加到金属芯128。在各种实施例中，偏置电路130可借助于衬底穿孔(through substrate via，TSV)(未绘示)和/或内连线结构102(例如，参见图5A和图5B)电耦合到金属芯128。在各种实施例中，偏置电压为约-3伏(在约-20伏到+20伏的范围内)或另一合适的值。在图像传感器100的操作期间，偏置电路130施加偏置电压(例如，为约-3伏的负偏压)，所述偏置电压沿着隔离结构120的侧壁(即，沿着第一介电衬层122的侧壁)产生电子空穴累积且防止电子在隔离结构120附近被捕获，由此减小漏电流以及进一步减小相邻光检测器118之间的串扰。另外，通过沿着隔离结构120的侧壁产生电子空穴累积，增加了多个光检测器118中的每一光检测器的满阱容量。
此外，因为偏置电路130通过施加负偏压来增加光检测器118的满阱容量，所以可省略围绕光检测器118中的每一个的深植入阱(未绘示)的制造。这减缓了掺杂物从深植入阱向外扩散且降低了与制造图像传感器100相关联的成本，由此增加光检测器118的整体性能。另外，导电衬层126包括导电材料(例如，钛、铝、铜、另一导电材料或前述的任何组合)且配置成充当金属芯128的晶种层。因此，导电衬层126促进金属芯128在一或多个沟槽内的一当生长或沉积，由此减少金属芯128内的空隙的形成。这部分地防止金属芯128从导电衬层126、第二介电衬层124和/或第一介电衬层122分层且增加金属芯128的结构完整性，由此确保可通过偏置电路130将负偏压适当地施加到金属芯128。因此，增加了图像传感器100的性能和耐久性。
在一些实施例中，隔离结构120可称为深沟槽隔离(deep trench isolation，DTI)结构或背侧DTI结构。另外，第一介电衬层122和第二介电衬层124可称为隔离结构120的介电隔离结构。
图2示出沿着图1的线A-A'截取的图像传感器100的一些实施例的俯视图。在各种实施例中，图1示出沿图2的线A-A'截取的图像传感器100的横截面图的一些实施例。
在一些实施例中，隔离结构120布置在隔离栅格中，以使得金属芯128侧向包围每一光检测器118。光检测器118分别设置在金属芯128的相对侧壁之间。在其它实施例中，金属栅格结构(图1的134)和介电栅格结构(图1的136)直接上覆隔离结构120且当从上方看时，各自具有与金属芯128相同的形状和/或布局。因此，当从上方看时，金属栅格结构(图1的134)和介电栅格结构(图1的136)各自具有对应于金属芯128的形状和/或布局的栅格形状。
图3示出对应于图1的图像传感器100的一些实施例的图像传感器300的一些实施例的横截面图，其中金属栅格结构134直接接触隔离结构120的金属芯128。
在一些实施例中，金属栅格结构134电耦合到隔离结构120的金属芯128，且偏置电路130借助于金属栅格结构134电耦合到金属芯128。因此，偏置电路130可借助于金属栅格结构134将负偏压施加到隔离结构120。在各种实施例中，衬底104可例如为或包括单晶硅、外延硅、硅锗(SiGe)、绝缘体上硅(silicon-on-insulator，SOI)衬底、另一半导体材料等。隔离结构120包括第一介电衬层122、第二介电衬层124、导电衬层126以及金属芯128。在一些实施例中，第一介电衬层122可为或包括高k介电材料、氧化铪、氧化钛、氧化铝、氧化锶钛、氧化锆、硅酸铪(例如，HfSiO4)、氧化镧、氧化钇、另一介电材料或前述的任何组合。如本文中所使用，高k介电材料为介电常数大于3.9的介电材料。在其它实施例中，第二介电衬层124可包括氧化物，如二氧化硅等。在又其它实施例中，第一介电衬层122包括第一介电材料(例如，高k介电材料)且第二介电衬层124包括第二电介质材料(例如，二氧化硅)，其中第一介电材料具有比第二介电材料更大的介电常数。
导电衬层126可例如为或包括钛、铝、碳、钛、碳化钛铝、钛铝、另一导电材料或前述的任何组合。金属芯128可例如为或包括铜、银、金、钨、铝等。在各种实施例中，金属芯128可基本上由铝组成。在其它实施例中，金属芯128包括第一金属材料(例如，铝)，且导电衬层126可包括第一金属材料和与第一金属材料不同的第二金属材料。举例来说，导电衬层126可为或包括碳化钛铝。另外，上部介电层132可例如为或包括氧化物，如二氧化硅等。在各种实施例中，上部介电层132可包括第二介电材料(例如，二氧化硅)且可为第二介电衬层124的一部分。在又其它实施例中，金属芯128的侧壁与金属栅格结构134的侧壁对准且/或与介电栅格结构136的侧壁对准。
图4示出对应于图1的图像传感器100的一些实施例的图像传感器400的一些实施例的横截面图，其中金属芯128具有分别具有六边形形状的多个金属区段128a到金属区段128c。应了解，金属区段128a到金属区段128c可分别具有任何多边形形状，例如矩形形状、菱形形状、五边形形状、六边形形状等。此外，金属芯128和导电衬层126的顶部表面设置在衬底104的背侧表面104b上方。在其它实施例中，金属芯128的每一金属区段128a到金属区段128c的宽度从金属芯128的顶部表面到衬底104的背侧表面104b下方的第一深度持续增加，且每一金属区段128a到金属区段128c的宽度从第一深度到金属芯128的底部表面持续减小。在各种实施例中，每一金属区段128a到金属区段128c的顶部表面的第一宽度小于每一金属区段128a到金属区段128c的底部表面的第二宽度。
此外，第一介电衬层122包括第一介电层402和上覆第一介电层402的第二介电层404。第一介电层402内衬于衬底104的定义一或多个沟槽的相对侧壁和下部表面。在又其它实施例中，第一介电层402的顶部表面与衬底104的背侧表面104b对准。第二介电层404从衬底104的背侧表面104b延伸到第一介电层402的内侧壁。在各种实施例中，第一介电层402和第二介电层404分别包括相同介电材料(例如，高k介电材料)。在又其它实施例中，第二介电层404的顶部表面在竖直方向上设置在金属芯128和导电衬层126的顶部表面上方。
图5A和图5B示出图像传感器500的一些实施例的各种视图，所述图像传感器500包括侧向包围多个光检测器118的隔离结构120和配置成偏置隔离结构120的偏置电路130。图5A和图5B的图像传感器500可对应于图4的图像传感器400的一些实施例。图5A示出如由图5B的线A-A'和线B-B'所指示的图像传感器500的横截面图的一些实施例。图5B示出如由图5A的线A-A'和线B-B'所指示的图像传感器500的俯视图的一些实施例。
多个光检测器118设置在衬底104的像素阵列区502内，所述像素阵列区502侧向邻近于衬底104的周边区504。在各种实施例中，隔离结构120的金属芯128从像素阵列区502连续地侧向延伸到周边区504。衬底穿孔(TSV)506设置在周边区504内且电耦合到金属芯128。在各种实施例中，金属芯128可直接接触TSV 506(未绘示)。此外，上部导电结构510侧向延伸在周边区504内且直接上覆TSV 506。在各种实施例中，上部导电结构510可配置为接合衬垫且可将图像传感器500电耦合到另一集成电路(未绘示)或其它半导体器件(未绘示)。上部导电结构510配置成将隔离结构120的金属芯128电耦合到TSV 506，且TSV 506电耦合到内连线结构102内的底层导电线108。因此，在各种实施例中，金属芯128可借助于上部导电结构510、TSV 506和/或内连线结构102电耦合到偏置电路130。此外，第三介电衬层508设置在周边区504内且侧向包围TSV 506。第三介电衬层508配置成将TSV 506与设置在衬底104内和/或上的其它器件和/或结构电隔离。在又其它实施例中，第三介电衬层508将金属芯128与TSV 506侧向分离。在各种实施例中，TSV 506可称为负偏压端子，且上部导电结构510可称为负偏压衬垫或负偏压接触件。
图6A示出对应于图1的图像传感器100的一些实施例的图像传感器600的一些实施例的横截面图，其中金属芯128具有设置在衬底104内的多个金属区段128a到金属区段128c。在各种实施例中，每一金属区段128a到金属区段128c的宽度从金属栅格结构134的底部表面到衬底104的背侧表面104b持续减小。在其它实施例中，每一金属区段128a到金属区段128c的弯曲侧壁直接上覆导电衬层126。第一距离602定义在第一介电衬层122的相对侧壁之间且定义在其中设置了金属芯128的中间金属区段128b的沟槽的区段上方。在各种实施例中，第一距离602为约60纳米(nm)(在约50纳米到70纳米的范围内)或另一合适的值。此外，设置在衬底104内的金属区段128a到金属区段128c的高度604为约2微米(um)(在约1.9微米到约2.1微米的范围内)或另一合适的值。在又其它实施例中，外部金属区段128c包括定义设置在衬底104的沟槽内的空隙606的侧壁。
图6B示出图6A的图像传感器600的一部分的一些实施例的横截面图，其中金属芯128的上部部分设置在第一介电衬层122的顶部表面上方且包括直接上覆第二介电衬层124的相对侧壁。金属芯128从与第二介电衬层124的顶部表面对准的第一位置连续地延伸到衬底104的背侧表面104b下方的第二位置。
图7到图16示出根据本公开的用于形成图像传感器的方法的一些实施例的横截面图700到横截面图1600，所述图像传感器包括侧向包围多个光检测器的隔离结构和配置成偏置隔离结构的偏置电路。虽然参考所述方法来描述图7到图16中所绘示的横截面图700到横截面图1600，但应了解，图7到图16中所绘示的结构不限于所述方法，而是可以单独独立于所述方法。此外，虽然将图7到图16描述为一系列动作，但应了解，这些动作不限于在其它实施例中可更改所述动作的次序，且所公开的方法也适用于其它结构。在其它实施例中，可完全或部分地省略所示出和/或描述的一些动作。
如图7的横截面图700中所示出，多个光检测器118形成于衬底104的像素阵列区502内。在一些实施例中，衬底104可例如为或包括块体硅衬底、单晶硅、外延硅、硅锗(SiGe)或另一合适的半导体材料且/或包括第一掺杂类型(例如，p型)。衬底104包括与背侧表面104b相对的前侧表面104f。在各种实施例中，用于形成多个光检测器118的工艺包含：在衬底的前侧表面104f上方选择性地形成掩模层(未绘示)；根据掩模层执行选择性离子植入工艺，由此将一或多种掺杂物植入衬底104内且形成光检测器118；以及执行去除工艺以去除掩模层(未绘示)。一或多种掺杂物可例如为或包括具有第二掺杂类型(例如，n型)的磷、砷、锑、另一合适的n型掺杂物或前述的任何组合。因此，光检测器118包括第二掺杂类型(例如，n型)。在各种实施例中，第一掺杂类型为p型且第二掺杂类型为n型，或相反。
如图8的横截面图800中所示出，多个像素器件112和内连线结构102沿着衬底104的前侧表面104f形成。在一些实施例中，每一像素器件112包括栅极电极114和设置在栅极电极114与衬底104之间的栅极介电层116。内连线结构102包括内连线介电结构106、多个导电线108以及多个导通孔110。在各种实施例中，内连线介电结构106可为通过一或多个沉积工艺形成，如物理气相沉积(physical vapor deposition，PVD)工艺、化学气相沉积(chemical vapor deposition，CVD)工艺、原子层沉积(atomic layer deposition，ALD)工艺、另一合适的生长或沉积工艺或前述的任何组合。在其它实施例中，多个像素器件112、多个导电线108和/或多个导通孔110可通过一或多个沉积工艺、一或多个图案化工艺、一或多个平坦化工艺、一或多个离子植入工艺或一些其它合适的工艺形成。
如图9的横截面图900中所示出，对衬底104的背侧表面104b执行图案化工艺以定义隔离结构开口902，所述隔离结构开口902从背侧表面104b延伸到背侧表面104b下方的位置。在各种实施例中，隔离结构开口902可称为沟槽，且衬底104包括定义隔离结构开口902的相对侧壁和下部表面。在一些实施例中，图案化工艺包含：在衬底104的背侧表面104b上方形成掩模层(未绘示)；根据掩模层刻蚀衬底104，由此定义隔离结构开口902；以及执行去除工艺以去除掩模层(未绘示)。在这类实施例中，刻蚀工艺可包含执行湿式刻蚀工艺、干式刻蚀工艺、另一合适的刻蚀工艺或前述的任何组合。
如图10的横截面图1000中所示出，第一介电衬层122形成于衬底104上方以使得第一介电衬层122内衬于隔离结构开口902。第一介电衬层122可通过一或多个沉积工艺(如PVD工艺、CVD工艺、ALD工艺或另一合适的生长或沉积工艺)形成于衬底104上方。此外，第一介电衬层122包括第一介电层402和第二介电层404，其中第一介电层402内衬于衬底104的定义隔离结构开口902的侧壁，且第二介电层404沿着衬底104的背侧表面104b设置。在又其它实施例中，用于形成第一介电衬层122的工艺包含：通过第一沉积工艺在衬底104上方和隔离结构开口902内沉积第一介电层402；对第一介电层402执行平坦化工艺；以及通过第二沉积工艺在衬底104和第一介电层402上方沉积第二介电层404。在各种实施例中，第一沉积工艺与第二沉积工艺不同。举例来说，第一沉积工艺可包含执行ALD工艺、等离子增强型ALD(plasma enhanced ALD，PEALD)工艺、CVD工艺、金属有机CVD(metal organic CVD，MOCVD)工艺等，且第二沉积工艺可包含执行PVD工艺、等离子增强型CVD(PECVD)工艺等。在又其它实施例中，平坦化工艺可包含刻蚀工艺、化学机械平坦化(chemical mechanicalplanarization，CMP)工艺等，且可执行平坦化工艺以使得第一介电层402的顶部表面与衬底104的背侧表面104b共面。在其它实施例中，在衬底和第一介电层402上方沉积第二介电层404之后，可执行回蚀工艺以从隔离结构开口902的区去除第二介电层404。
第一介电层402可例如为或包括高k介电材料、氧化铪、氧化钛、氧化铝、氧化锶钛、氧化锆、硅酸铪(例如，HfSiO4)、氧化镧、氧化钇、另一介电材料或前述的任何组合。第二介电层404可例如为或包括高k介电材料、氧化铪、氧化钛、氧化钽、氧化铝、氧化锶钛、氧化锆、硅酸铪(例如，HfSiO4)、氧化镧、氧化钇、另一介电材料或前述的任何组合。
如图11的横截面图1100中所示出，第二介电衬层124形成于第一介电衬层122上方以使得第二介电衬层124内衬于隔离结构开口902。在各种实施例中，第二介电衬层124通过PECVD工艺、PEALD工艺、ALD工艺、PVD工艺或另一合适的生长或沉积工艺形成。此外，第二介电衬层124可例如为或包括氧化物，如二氧化硅等，且具有分别小于第一介电层402和第二介电层404的介电常数的介电常数。
如图12的横截面图1200中所示出，导电衬层126形成于衬底104的背侧表面104b上方，且金属芯128形成于导电衬层126上方。导电衬层126内衬于隔离结构开口(图11的隔离结构开口902)，且金属芯128填充隔离结构开口(图11的隔离结构开口902)。在各种实施例中，导电衬层126通过第三沉积工艺形成，且金属芯128通过与第三沉积工艺不同的第四沉积工艺形成。举例来说，第三沉积工艺可包含执行ALD工艺，且第四沉积工艺可包含执行CVD工艺。应了解，导电衬层126和金属芯128可通过其它沉积工艺(如PVD工艺、CVD工艺、溅镀、电镀、无电极电镀或另一合适的沉积或生长工艺)形成。在又其它实施例中，导电衬层126可配置为晶种层，所述晶种层促进金属芯128在隔离结构开口(图11的902)内的适当生长或沉积，由此减少金属芯128内空隙的存在。这部分地可增加金属芯128的结构完整性，促进光检测器118之间的串扰的减小，且确保可将偏置电压(例如，负偏压)适当地施加到金属芯128。此外，导电衬层126亦可配置为扩散阻挡层，所述扩散阻挡层减缓导电材料从金属芯128扩散到第一介电衬层122、第二介电衬层124以及衬底104。
导电衬层126可例如为或包括钛、铝、碳、钛、碳化钛铝、钛铝、另一导电材料或前述的任何组合。金属芯128可例如为或包括铜、银、金、钨、铝等。在各种实施例中，金属芯128可基本上由铝组成。在其它实施例中，金属芯128包括第一金属材料(例如，铝)，且导电衬层126可包括第一金属材料和与第一金属材料不同的第二金属材料。举例来说，导电衬层126可为或包括碳化钛铝。
如图13的横截面图1300中所示出，对金属芯128和导电衬层126执行平坦化工艺，由此定义隔离结构120。在各种实施例中，平坦化工艺可包含对金属芯128和导电衬层126执行CMP工艺，直到到达第二介电衬层124的顶部表面为止。在各种实施例中，用于形成隔离结构120的工艺可包含图9到图13中所示出和描述的处理步骤。
如图14的横截面图1400中所示出，衬底穿孔(TSV)506形成于周边区504内的导电线108上方。此外，第三介电衬层508形成于衬底104内且侧向包围TSV 506，且上部导电结构510形成于周边区504内，位于TSV 506和金属芯128上方。上部导电结构510将金属芯128电耦合到TSV 506。
如图15的横截面图1500中所示出，上部介电层132形成于像素阵列区502内和隔离结构120上方。另外，金属栅格结构134和介电栅格结构136形成于上部介电层132上方，使得金属栅格结构134和介电栅格结构136上覆金属芯128。在一些实施例中，上部介电层132通过PECVD工艺、PEALD工艺、ALD工艺、PVD工艺或另一合适的生长或沉积工艺形成。在其它实施例中，上部介电层132可通过与第二介电衬层124相同的沉积工艺形成。上部介电层132可例如为或包括氧化物，如二氧化硅等，且具有分别小于第一介电层402和第二介电层404的介电常数的介电常数。用于形成金属栅格结构134和介电栅格结构136的工艺包含：在上部介电层132上方(例如，通过PVD、CVD、ALD等)沉积金属栅格层；在金属栅格层上方(例如，通过PVD、CVD、ALD等)沉积介电栅格层；在介电栅格层上方形成掩模层(未绘示)；根据掩模层图案化金属栅格层和介电栅格层，由此定义金属栅格结构134和介电栅格结构136；以及执行去除工艺以去除掩模层。
如图16的横截面图1600中所示出，多个彩色滤光片138形成于多个光检测器118上方，且多个微透镜140形成于多个彩色滤光片138上方。在一些实施例中，彩色滤光片138和微透镜140可通过例如CVD、PVD、ALD或另一合适的沉积或生长工艺沉积。另外，偏置电路130形成为电耦合到金属芯128和衬底104，其中偏置电路130配置成借助于内连线结构、TSV506以及上部导电结构510将偏置电压(例如，负偏置电压)施加到金属芯128。在各种实施例中，偏置电压可为约-3伏(在约-20伏到约+20伏的范围内)或另一合适的值。借助于偏置电路130将偏置电压施加到金属芯128，可省略围绕光检测器118的深植入阱(未绘示)的形成，且可增加光检测器118的满阱容量。这部分地可减少在图7到图16的方法中执行的处理步骤的数目且改进光检测器118的性能。
图17示出根据本公开的形成图像传感器的方法1700的一些实施例，所述图像传感器包括侧向包围多个光检测器的隔离结构和配置成偏置隔离结构的偏置电路。虽然将方法1700示出和/或描述为一系列动作或事件，但应了解，所述方法不限于所示出的次序或动作。因此，在一些实施例中，动作可以与所示出的不同次序进行和/或可同时进行。另外，在一些实施例中，所示出的动作或事件可细分成多个动作或事件，所述动作或事件可与其它动作或子动作在不同时间进行或同时进行。在一些实施例中，可省略一些所示出的动作或事件，且可包含其它未示出的动作或事件。
在动作1702处，在衬底的像素阵列区内形成多个光检测器。图7示出对应于动作1702的一些实施例的横截面图700。
动作1704在处，使衬底的背侧表面图案化以定义延伸到衬底的背侧表面中的沟槽。图9示出对应于动作1704的一些实施例的横截面图900。
在动作1706处，在衬底的背侧表面上方和沟槽内形成第一介电衬层。图10示出对应于动作1706的一些实施例的横截面图1000。
在动作1708处，在第一介电衬层上方形成第二介电衬层。图11示出对应于动作1708的一些实施例的横截面图1100。
在动作1710处，在第二介电衬层上方形成导电衬层。图12示出对应于动作1710的一些实施例的横截面图1200。
在动作1712处，在导电衬层上方和沟槽内形成金属芯，使得金属芯侧向围绕多个光检测器中的每一光检测器。图12示出对应于动作1712的一些实施例的横截面图1200。
在动作1714处，对金属芯和导电衬层执行平坦化工艺。图13示出对应于动作1714的一些实施例的横截面图1300。
在动作1716处，在衬底的周边区内形成衬底穿孔(TSV)，且在衬底的背侧表面上方形成上部导电结构。上部导电结构将TSV电耦合到金属芯。图14示出对应于动作1716的一些实施例的横截面图1400。
在动作1718处，在金属芯上方形成金属栅格结构，且在金属栅格结构上方形成介电栅格结构。图15示出对应于动作1718的一些实施例的横截面图1500。
在动作1720处，在光检测器上方形成多个彩色滤光片，且在彩色滤光片上方形成多个微透镜。图16示出对应于动作1720的一些实施例的横截面图1600。
在动作1722处，形成电耦合到金属芯和衬底的偏置电路。图16示出对应于动作1722的一些实施例的横截面图1600。
因此，在一些实施例中，本公开涉及一种图像传感器，所述图像传感器包括侧向包围光检测器的隔离结构，其中隔离结构包括导电衬层和金属芯。偏置电路电耦合到金属芯且配置成将偏置电压施加到金属芯。
在一些实施例中，本公开提供一种图像传感器，包含：半导体衬底，包括与背侧表面相对的前侧表面；多个光检测器，设置在半导体衬底中；以及隔离结构，自半导体衬底的背侧表面延伸到半导体衬底中且设置在相邻光检测器之间，其中隔离结构包含金属芯、设置在半导体衬底与金属芯之间的导电衬层以及设置在导电衬层与半导体衬底之间的第一介电衬层，其中金属芯包括第一金属材料，且导电衬层包括第一金属材料和与第一金属材料不同的第二金属材料。
在一些实施例中，所述金属芯的宽度从所述背侧表面到设置在所述背侧表面下方的第一位置持续增加，且其中所述金属芯的所述宽度从所述第一位置到设置在所述第一位置下方的第二位置持续减小。在一些实施例中，所述第一金属材料包括铝，且所述第二金属材料包括钛和碳。在一些实施例中，图像传感器更包括：第二介电衬层，设置在所述第一介电衬层与所述导电衬层之间，其中所述第一介电衬层具有大于所述第二介电衬层的第二介电常数的第一介电常数。在一些实施例中，图像传感器更包括：导电栅格结构，上覆所述半导体衬底的所述背侧表面，其中所述导电栅格结构直接上覆所述金属芯且与所述金属芯对准。在一些实施例中，图像传感器更包括：偏置电路，电耦合到所述隔离结构且配置成将负偏压施加到所述金属芯。在一些实施例中，所述偏置电路配置成借助于所述导电栅格结构将所述负偏压施加到所述金属芯。在一些实施例中，所述金属芯包括定义空隙的侧壁，其中所述空隙位于所述导电衬层的相对侧壁之间且侧向间隔于所述导电衬层的所述相对侧壁。
在一些实施例中，本公开提供一种图像传感器，包含：半导体衬底，包括定义沟槽的侧壁；多个光检测器，侧向排列地设置在半导体衬底的像素阵列区内；隔离结构，设置在半导体衬底的沟槽内，其中隔离结构侧向包围多个光检测器，其中隔离结构包括金属芯和导电衬层，所述导电衬层设置在半导体衬底的定义沟槽的侧壁与金属芯之间；金属栅格结构，上覆隔离结构；以及偏置电路，电耦合到金属芯且配置成将偏置电压施加到金属芯。
在一些实施例中，图像传感器更包括：衬底穿孔，设置在所述半导体衬底的周边区内，其中所述周边区与所述像素阵列区侧向偏移，且其中所述金属芯电耦合到所述衬底穿孔。在一些实施例中，图像传感器更包括：上部导电结构，侧向延伸在所述周边区内，其中所述偏置电路借助于所述衬底穿孔和所述上部导电结构电耦合到所述金属芯。在一些实施例中，所述金属芯从所述像素阵列区连续地侧向延伸到所述周边区且直接接触所述上部导电结构。在一些实施例中，所述金属芯的顶部表面和所述导电衬层的顶部表面直接接触所述金属栅格结构的底部表面。在一些实施例中，所述金属芯基本上由铝组成，且所述导电衬层包括碳化钛铝。在一些实施例中，图像传感器更包括：第一介电衬层，设置在所述导电衬层与所述半导体衬底之间，其中所述第一介电衬层包括第一介电层和第二介电层，其中所述第一介电层内衬于所述半导体衬底的定义所述沟槽的所述侧壁，其中所述第二介电层从所述半导体衬底的背侧表面连续地延伸到所述第一介电层的内侧壁。在一些实施例中，所述第一介电层的顶部表面与所述半导体衬底的所述背侧表面竖直对准。
在一些实施例中，本公开提供一种用于形成图像传感器的方法，方法包含：在半导体衬底内形成多个光检测器；使半导体衬底的背侧表面图案化以定义自半导体衬底的背侧表面延伸到半导体衬底中的沟槽；在半导体衬底上方沉积第一介电衬层以使得第一介电衬层内衬于沟槽；在沟槽中形成隔离结构，其中形成隔离结构包括在第一介电衬层上方沉积导电衬层且在导电衬层上方沉积金属芯，其中金属芯包括第一金属材料，且其中导电衬层包括第一金属材料和与第一金属材料不同的第二导电材料；以及对金属芯和导电衬层执行平坦化工艺。
在一些实施例中，用于形成图像传感器的方法更包括：在所述半导体衬底的所述背侧表面上方形成导电栅格结构，使得所述导电栅格结构直接上覆所述隔离结构的所述金属芯且与所述隔离结构的所述金属芯对准。在一些实施例中，通过原子层沉积工艺沉积所述导电衬层，且通过化学气相沉积工艺沉积所述金属芯。在一些实施例中，在与所述半导体衬底的所述背侧表面竖直对准的第一位置处所述金属芯与所述第一介电衬层之间的第一距离大于在与所述金属芯的底部表面竖直对准的第二位置处所述金属芯与所述第一介电衬层之间的第二距离。
前文概述若干实施例的特征以使得本领域的技术人员可更好地理解本公开的方面。本领域的技术人员应了解，其可容易地将本公开用作设计或修改用于进行本文中所引入的实施例的相同目的和/或达成相同优点的其它工艺和结构的基础。本领域的技术人员还应认识到，这类等效构造并不脱离本公开的精神和范围，且其可在不脱离本公开的精神和范围的情况下在本文中作出各种改变、替代以及更改。

Claims (12)

1.一种图像传感器，包括：
半导体衬底，包括与背侧表面相对的前侧表面；
多个光检测器，设置在所述半导体衬底中；以及
隔离结构，自所述半导体衬底的所述背侧延伸到所述半导体衬底中且设置在相邻光检测器之间，其中所述隔离结构包含金属芯、设置在所述半导体衬底与所述金属芯之间的导电衬层以及设置在所述导电衬层与所述半导体衬底之间的第一介电衬层，其中所述金属芯包括第一金属材料，且所述导电衬层包括第一金属材料和与所述第一金属材料不同的第二金属材料。
2.根据权利要求1所述的图像传感器，其中所述金属芯的宽度从所述背侧表面到设置在所述背侧表面下方的第一位置持续增加，且其中所述金属芯的所述宽度从所述第一位置到设置在所述第一位置下方的第二位置持续减小。
3.根据权利要求1所述的图像传感器，更包括：
第二介电衬层，设置在所述第一介电衬层与所述导电衬层之间，其中所述第一介电衬层具有大于所述第二介电衬层的第二介电常数的第一介电常数。
4.根据权利要求1所述的图像传感器，更包括：
导电栅格结构，上覆所述半导体衬底的所述背侧表面，其中所述导电栅格结构直接上覆所述金属芯且与所述金属芯对准。
5.根据权利要求4所述的图像传感器，更包括：
偏置电路，电耦合到所述隔离结构且配置成将负偏压施加到所述金属芯。
6.根据权利要求5所述的图像传感器，其中所述偏置电路配置成借助于所述导电栅格结构将所述负偏压施加到所述金属芯。
7.根据权利要求1所述的图像传感器，其中所述金属芯包括定义空隙的侧壁，其中所述空隙位于所述导电衬层的相对侧壁之间且侧向间隔于所述导电衬层的所述相对侧壁。
8.一种图像传感器，包括：
半导体衬底，包括定义沟槽的侧壁；
多个光检测器，侧向排列地设置在所述半导体衬底的像素阵列区内；
隔离结构，设置在所述半导体衬底的所述沟槽内，其中所述隔离结构侧向包围所述多个光检测器，其中所述隔离结构包括金属芯和导电衬层，所述导电衬层设置在所述半导体衬底的定义所述沟槽的所述侧壁与所述金属芯之间；
金属栅格结构，上覆所述隔离结构；以及
偏置电路，电耦合到所述金属芯且配置成将偏置电压施加到所述金属芯。
9.根据权利要求8所述的图像传感器，更包括：
衬底穿孔，设置在所述半导体衬底的周边区内，其中所述周边区与所述像素阵列区侧向偏移，且其中所述金属芯电耦合到所述衬底穿孔。
10.根据权利要求9所述的图像传感器，更包括：
上部导电结构，侧向延伸在所述周边区内，其中所述偏置电路借助于所述衬底穿孔和所述上部导电结构电耦合到所述金属芯。
11.一种用于形成图像传感器的方法，包括：
在半导体衬底内形成多个光检测器；
使所述半导体衬底的背侧表面图案化以定义自所述半导体衬底的所述背侧表面延伸到所述半导体衬底中的沟槽；
在所述半导体衬底上方沉积第一介电衬层以使得所述第一介电衬层内衬于所述沟槽；
在所述沟槽中形成隔离结构，其中形成所述隔离结构包括在所述第一介电衬层上方沉积导电衬层且在所述导电衬层上方沉积金属芯，其中所述金属芯包括第一金属材料，且其中所述导电衬层包括所述第一金属材料和与所述第一金属材料不同的第二导电材料；以及
对所述金属芯和所述导电衬层执行平坦化工艺。
12.根据权利要求11所述的用于形成图像传感器的方法，其中在与所述半导体衬底的所述背侧表面竖直对准的第一位置处所述金属芯与所述第一介电衬层之间的第一距离大于在与所述金属芯的底部表面竖直对准的第二位置处所述金属芯与所述第一介电衬层之间的第二距离。
CN202111020894.7A 2021-03-26 2021-09-01 图像传感器及其形成方法 Pending CN114765194A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163166420P 2021-03-26 2021-03-26
US63/166,420 2021-03-26
US17/353,003 2021-06-21
US17/353,003 US20220310678A1 (en) 2021-03-26 2021-06-21 High reflectance isolation structure to increase image sensor performance

Publications (1)

Publication Number Publication Date
CN114765194A true CN114765194A (zh) 2022-07-19

Family

ID=82364585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111020894.7A Pending CN114765194A (zh) 2021-03-26 2021-09-01 图像传感器及其形成方法

Country Status (3)

Country Link
US (1) US20220310678A1 (zh)
CN (1) CN114765194A (zh)
TW (1) TWI779773B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220344383A1 (en) * 2021-04-27 2022-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Backside structure for image sensor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076715B2 (en) * 2013-03-12 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for connecting dies and methods of forming the same
US10177187B2 (en) * 2015-05-28 2019-01-08 Taiwan Semiconductor Manufacturing Company Ltd. Implant damage free image sensor and method of the same
US9704904B2 (en) * 2015-08-27 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolation structures and methods of forming same
US9871070B2 (en) * 2016-02-05 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage biased metal shielding and deep trench isolation for backside illuminated (BSI) image sensors
US9911611B2 (en) * 2016-03-17 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming openings in a material layer
US9684236B1 (en) * 2016-03-17 2017-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method of patterning a film layer
US9917006B1 (en) * 2016-09-09 2018-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of planarizating film
US10658296B2 (en) * 2016-09-30 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric film for semiconductor fabrication
US10224364B2 (en) * 2017-07-05 2019-03-05 Omnivision Technologies, Inc. CMOS image sensor having enhanced near infrared quantum efficiency and modulation transfer function
US10319768B2 (en) * 2017-08-28 2019-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor scheme for optical and electrical improvement
US10644060B2 (en) * 2017-09-28 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with high quantum efficiency surface structure
US10566380B2 (en) * 2017-10-18 2020-02-18 Omnivision Technologies, Inc. Image sensor with dual trench isolation structures at different isolation structure depths
JP7328221B2 (ja) * 2017-12-01 2023-08-16 シリコン ジェネシス コーポレーション 三次元集積回路
US10985201B2 (en) * 2018-09-28 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor including silicon over germanium layer
FR3095720A1 (fr) * 2019-04-30 2020-11-06 Stmicroelectronics (Research & Development) Limited Pixels de capteur d’image présentant un pas réduit

Also Published As

Publication number Publication date
TW202238977A (zh) 2022-10-01
TWI779773B (zh) 2022-10-01
US20220310678A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
US11705470B2 (en) Image sensor scheme for optical and electrical improvement
KR102192867B1 (ko) 핀형 포토다이오드 이미지 센서에 대한 후방 측 깊은 트렌치 격리(bdti) 구조물
TWI683430B (zh) 具有吸收增強半導體層的影像感測器
CN111584527B (zh) 图像传感器、像素传感器与其形成方法
US11217547B2 (en) Bond pad structure with reduced step height and increased electrical isolation
US11769781B2 (en) Backside illuminated global shutter image sensor
US20220216262A1 (en) High density image sensor
CN116564983A (zh) 图像传感器及其形成方法
TWI779773B (zh) 影像感測器及其形成方法
CN111916466A (zh) 图像传感器及其形成方法
CN113838876B (zh) 图像传感器以及用于形成图像传感器的方法
CN112542475A (zh) 像素传感器、用于形成其的方法及图像传感器
US20230317757A1 (en) Isolation structure to increase image sensor performance
US20230261021A1 (en) Image sensor having a gate dielectric structure for improved device scaling
US20230307479A1 (en) Image sensor having an improved structure for small pixel designs
US20240021641A1 (en) Dielectric structure for small pixel designs
TWI839066B (zh) 影像感測器與其形成方法
CN116504796A (zh) 图像传感器及其形成方法
KR20230146482A (ko) 이미지 센서에서의 크로스토크를 감소시키도록 구성된 격리 구조물
CN112018134A (zh) 图像传感器及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination