JP2011176334A - 画像撮像デバイス及びその製造方法 - Google Patents
画像撮像デバイス及びその製造方法 Download PDFInfo
- Publication number
- JP2011176334A JP2011176334A JP2011083568A JP2011083568A JP2011176334A JP 2011176334 A JP2011176334 A JP 2011176334A JP 2011083568 A JP2011083568 A JP 2011083568A JP 2011083568 A JP2011083568 A JP 2011083568A JP 2011176334 A JP2011176334 A JP 2011176334A
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- semi
- semiconductor substrate
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】半導体基板2上にハードマスク材料膜を形成し、半導体基板2の上面2aにおける開口部の直下域に凹部2cを形成する。次に、ハードマスク材料膜をマスクとして撮像領域Aに不純物を注入することにより、凹部2cの直下域にp型領域4を形成する。また、処理領域Bにおいて凹部2cをさらに加工することによりトレンチ14を形成する。そして、凹部2c内及びトレンチ14内に絶縁材料を埋め込むことにより半埋込絶縁膜5及びSTI7を形成し、ハードマスク材料膜を除去する。次に、半埋込絶縁膜5及びSTI7にそれぞれ乗り上げるように電極8a及び8bを形成し、電極8a及び半埋込絶縁膜5をマスクとして撮像領域Aに不純物を注入することにより、半導体基板2におけるp型領域4に接する領域に、フォトダイオードを構成するn型領域3を形成する。
【選択図】図1
Description
先ず、本発明の第1の実施形態について説明する。
図1は、本実施形態に係る半導体デバイスを例示する断面図である。
本実施形態に係る半導体デバイス1は、例えば画撮デバイスである。
図2(a)乃至(c)、図3(a)及び(b)、図4(a)及び(b)、図5(a)及び(b)、並びに図6(a)及び(b)は、本実施形態に係る半導体デバイスの製造方法を例示する工程断面図である。
図1に示すように、本実施形態に係る半導体デバイス1においては、n型領域3とp型領域4との界面がpn接合面となる。これにより、p型領域4及び半埋込絶縁膜5によって、n型領域3が領域20から分離される。また、半埋込絶縁膜5により、n型領域3と電極8aとの間も絶縁される。一方、STI7により、チャネル領域6を含むPMOSが、半導体基板2に形成された他の素子から分離される。そして、本実施形態においては、半埋込絶縁膜5の下部が半導体基板2に埋め込まれているため、半埋込絶縁膜5に半導体デバイス1の特性及び半導体デバイス1の製造プロセスのために必要な厚さを持たせつつ、半埋込絶縁膜5の突出量を抑えることができる。この結果、半埋込絶縁膜5の上面5aの高さと、STI7の上面7aの高さとを、略同一とすることができる。一例では、半導体基板2の上面2aを基準として、半埋込絶縁膜5の上面5aの高さ及びSTI7の上面7aの高さは、両方とも20nm(ナノメートル)である。
図7(a)及び(b)並びに図8(a)及び(b)は、本比較例に係る半導体デバイスの製造方法を例示する工程断面図である。
図9は、本実施形態に係る半導体デバイスを例示する断面図である。
図9に示すように、本実施形態に係る半導体デバイス21においては、前述の第1の実施形態に係る半導体デバイス1(図1参照)の構成に加えて、半埋込絶縁膜5の下部、すなわち、半導体基板2内に埋め込まれた部分を覆うように、緩衝絶縁膜22が設けられている。緩衝絶縁膜22は、半埋込絶縁膜5とは異なる絶縁材料によって形成されている。例えば、半埋込絶縁膜5は、HDP−CVD(High Density Plasma Chemical Vapor Deposition:高密度プラズマ化学気相成長)法によって堆積されたシリコン酸化物(SiO2)によって形成されており、緩衝絶縁膜22はシリコン窒化物(SiN)によって形成されている。本実施形態における上記以外の構成は、前述の第1の実施形態と同様である。
図10(a)乃至(c)は、本実施形態に係る半導体デバイスの製造方法を例示する工程断面図である。
以下、前述の第1の実施形態に係る半導体デバイスの製造方法を引用しつつ、本実施形態に係る半導体デバイスの製造方法を説明する。
本実施形態に係る半導体デバイスは、CMOSイメージセンサーである。
図11は、本実施形態に係る半導体デバイスを例示する平面図であり、
図12は、図11に示す撮像領域を例示する平面図であり、
図13は、図12に示すA−A’線による断面図であり、
図14は、図12に示すB−B’線による断面図であり、
図15は、図12に示すC−C’線による断面図であり、
図16は、図12に示すD−D’線による断面図であり、
図17は、図11に示す撮像領域及び処理領域を模式的に例示する断面図である。
図18は、横軸に深さ方向の位置をとり、縦軸に不純物濃度をとって、受光領域、反転層及びソース・ドレイン領域の不純物濃度プロファイルを例示するグラフ図である。図18の横軸においては、エピタキシャル層50の上面の位置を基準(0μm)としている。
図16及び図18に示すように、半埋込絶縁膜59の埋込深さ、すなわち、半埋込絶縁膜59の下面の位置は、下記(1)乃至(3)の3つの要件を満たすことが好ましい。
(2)半埋込絶縁膜59の下面は、半埋込絶縁膜59に隣接するソース・ドレイン領域55の深さ方向における不純物濃度プロファイルにおいて、不純物濃度が最大値をとる位置(以下、「SD深さ」という)よりも下方に位置する。図18に示す例では、SD深さは約30nmである。
(3)半埋込絶縁膜59の下面は、受光領域43nの深さ方向におけるドナー濃度プロファイルにおいて、ドナー濃度が最大値をとる位置(以下、「PD深さ」という)よりも上方に位置する。図18に示す例では、PD深さは約200nmである。
上述の如く、半埋込絶縁膜59の上面の位置はSTI64の上面の位置と略一致させているため、半埋込絶縁膜59の下面を反転層深さよりも上方に位置させると、半埋込絶縁膜59が薄くなってしまう。これにより、半埋込絶縁膜59をマスクとしてイオン・プランテーション(インプラ)を行い、反転層43pを形成したときに、不純物が半埋込絶縁膜59を突き抜けてしまう。この結果、フォトダイオード43からトランジスタ構造に向かって電荷のリークが発生し、混色が生じ易くなる。
上記(1)と同様に、半埋込絶縁膜59の下面をソース・ドレイン領域55のSD深さよりも上方に位置させると、半埋込絶縁膜59が薄くなってしまう。これにより、半埋込絶縁膜59をマスクとしてインプラを行い、ソース・ドレイン領域55を形成したときに、不純物が半埋込絶縁膜59を突き抜けてしまう。この結果、素子分離耐性が劣化してしまう。
図19は、横軸に深さ方向の位置をとり、縦軸に不純物濃度をとって、半埋込絶縁膜の直下域における不純物濃度プロファイルを例示するグラフ図である。図19の横軸においては、半埋込絶縁膜の下面の位置を基準(0nm)とした。
半埋込絶縁膜59の下面をPD深さよりも下方に位置させると、フォトダイオード43における不純物濃度が最も高い部分が半埋込絶縁膜59によって浸食され、光電変換に利用可能な不純物量が大きく減少してしまう。この結果、画素の感度が低下してしまう。
図16に示すように、エピタキシャル層50の上面に平行な方向であって、半埋込絶縁膜59の外縁から中心に向かう方向と、半埋込絶縁膜59の側面に平行な方向であって、下方に向いた方向とがなす角度をテーパー角度θとすると、このテーパー角度θは73乃至90°であることが好ましい。テーパー角度θが90°を超えると、エピタキシャル層50の上面に形成された凹部において、底部が開口部よりも広くなってしまい、絶縁材料の埋込が困難になる。
CMOSイメージセンサー31の外部から撮像領域32に光が入射すると、この光は、マイクロレンズ84によって集光され、オーバーコート層83を透過し、カラーフィルター82を通過すると共に波長が選択され、層間絶縁膜80を透過して、フォトダイオード43に入射する。これにより、受光領域43n内で電荷が発生し、蓄積される。
CMOSイメージセンサー31の製造方法の特徴的部分は、前述の第1の実施形態に係る半導体デバイスの製造方法と同様である。すなわち、シリコン基板40上にエピタキシャル層50を形成した後、エピタキシャル層50上にハードマスク材料膜(図示せず)を形成する。ハードマスク材料膜は、例えば、シリコン窒化物(SiN)によって形成する。次に、選択的にエッチングを施して、ハードマスク材料膜におけるメサ分離領域48を形成する予定の領域及びSTI64を形成する予定の領域に開口部を形成すると共に、その直下域におけるエピタキシャル層50の上面に凹部を形成する。そして、ハードマスク材料膜をマスクとして処理領域33の凹部を更に加工し、トレンチを形成する。
本実施形態においては、フォトリソグラフィ43とトランジスタ構造との分離を、メサ分離領域48によって行っている。これにより、この分離をSTIによって行う場合と比較して、分離に要する面積を低減することができる。この結果、フォトリソグラフィ43の面積を大きくすることができるため、光電変換時の飽和電子数が増大し、感度が向上する。これにより、画素特性が向上する。
図20(a)は、本実施形態の比較例に係るCMOSイメージセンサーにおける1つの画素を例示する平面図であり、(b)は(a)に示すE−E’線による断面図であり、(c)は、本実施形態に係るCMOSイメージセンサーにおける1つの画素を例示する平面図であり、(d)は(c)に示すF−F’線による断面図である。
Claims (3)
- 入射した光を電気信号に変換する撮像領域、及び前記電気信号を処理する処理領域が設けられた画像撮像デバイスであって、
半導体基板と、
前記半導体基板の上層部分に形成され、導電型が第1導電型である第1導電型領域と、
前記半導体基板の上層部分に形成され、前記第1導電型領域に接し、導電型が前記第1導電型とは異なる第2導電型である第2導電型領域と、
前記第2導電型領域の直上域に設けられ、下部が前記半導体基板内に埋め込まれ、上部が前記半導体基板の上面から突出した半埋込絶縁膜と、
下部が前記半導体基板内に埋め込まれ、上部が前記半導体基板の上面から突出し、下面が前記半埋込絶縁膜の下面よりも下方に位置している素子分離膜と、
前記第1導電型領域の上層部に形成された第2導電型の反転層と、
ソース・ドレイン領域が前記第2導電型領域及び前記半埋込絶縁膜に接するトランジスタと、
を備え、
前記第2導電型領域及び前記半埋込絶縁膜は、前記第1導電型領域と、前記第2導電型領域から見て前記第1導電型領域の反対側の領域であって前記第2導電型領域に接する領域と、を分離し、
前記第1導電型領域は、前記撮像領域に設けられたフォトダイオードを構成し、
前記素子分離膜は、前記処理領域に設けられた素子間を分離し、
前記半埋込絶縁膜の下面の位置は、
前記反転層の深さ方向における不純物濃度プロファイルにおいて、不純物濃度が最大値をとる位置よりも下方であり、
前記ソース・ドレイン領域の深さ方向における不純物濃度プロファイルにおいて、不純物濃度が最大値をとる位置よりも下方であり、
前記第1導電型領域の深さ方向における不純物濃度プロファイルにおいて、不純物濃度が最大値をとる位置よりも上方であることを特徴とする画像撮像デバイス。 - 前記半導体基板の上面に平行な方向であって、前記半埋込絶縁膜の外縁から中心に向かう方向と、前記半埋込絶縁膜の側面に平行な方向であって、下方に向いた方向とがなす角度は、73乃至90°であることを特徴とする請求項1記載の画像撮像デバイス。
- 入射した光を電気信号に変換する撮像領域、及び前記電気信号を処理する処理領域が設けられた画像撮像デバイスの製造方法であって、
半導体基板上にハードマスク材料膜を形成する工程と、
エッチングにより、前記ハードマスク材料膜に開口部を形成すると共に、前記半導体基板の上面における前記開口部の直下域に凹部を形成する工程と、
前記ハードマスク材料膜をマスクとしてエッチングを行うことにより、一部の前記凹部の底面を更に除去してトレンチを形成する工程と、
前記ハードマスク材料膜をマスクとして不純物を注入することにより、前記半導体基板における前記凹部の直下域に第2導電型領域を形成する工程と、
前記凹部内及びその直上域に設けられた前記開口部内、並びに前記トレンチ内及びその直上域に設けられた前記開口部内に絶縁材料を埋め込む工程と、
前記ハードマスク材料膜を除去することにより、下部が前記半導体基板内に埋め込まれ、上部が前記半導体基板の上面から突出した半埋込絶縁膜を形成すると共に、下部が前記トレンチ内に埋め込まれ、上部が前記半導体基板の上面から突出した素子分離膜を形成する工程と、
前記半埋込絶縁膜をマスクとして不純物を注入することにより、前記半導体基板における前記第2導電型領域に接する領域に第1導電型領域を形成する工程と、
前記第1導電型領域の上層部に第2導電型の反転層を形成する工程と、
ソース・ドレイン領域が前記第2導電型領域及び前記半埋込絶縁膜に接するトランジスタを形成する工程と、
を備え、
前記第1導電型領域は、前記撮像領域に設けられたフォトダイオードを構成し、
前記素子分離膜は、前記処理領域に設けられた素子間を分離し、
前記反転層を形成する工程において、前記反転層の深さ方向の不純物濃度プロファイルにおける不純物濃度が最大値をとる位置を、前記凹部の底面よりも上方とし、
前記トランジスタを形成する工程において、前記ソース・ドレイン領域の深さ方向の不純物濃度プロファイルにおける不純物濃度が最大値をとる位置を、前記凹部の底面よりも上方とし、
前記第1導電型領域を形成する工程において、前記第1導電型領域の深さ方向の不純物濃度プロファイルにおける不純物濃度が最大値をとる位置を、前記凹部の底面よりも下方とすることを特徴とする画像撮像デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011083568A JP4768889B1 (ja) | 2011-04-05 | 2011-04-05 | 画像撮像デバイス及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011083568A JP4768889B1 (ja) | 2011-04-05 | 2011-04-05 | 画像撮像デバイス及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008042010A Division JP4746639B2 (ja) | 2008-02-22 | 2008-02-22 | 半導体デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4768889B1 JP4768889B1 (ja) | 2011-09-07 |
JP2011176334A true JP2011176334A (ja) | 2011-09-08 |
Family
ID=44688849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011083568A Expired - Fee Related JP4768889B1 (ja) | 2011-04-05 | 2011-04-05 | 画像撮像デバイス及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4768889B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101393214B1 (ko) * | 2012-04-24 | 2014-05-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 이중 프로파일 쉘로우 트렌치 분리 장치 및 시스템 |
JP2015061192A (ja) * | 2013-09-18 | 2015-03-30 | ソニー株式会社 | 撮像装置、撮像方法、製造装置、製造方法、並びに電子機器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006024786A (ja) * | 2004-07-08 | 2006-01-26 | Sony Corp | 固体撮像素子及びその製造方法 |
JP2006093319A (ja) * | 2004-09-22 | 2006-04-06 | Sony Corp | Cmos固体撮像素子とその製造方法、並びにcmos固体撮像素子の駆動方法 |
-
2011
- 2011-04-05 JP JP2011083568A patent/JP4768889B1/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006024786A (ja) * | 2004-07-08 | 2006-01-26 | Sony Corp | 固体撮像素子及びその製造方法 |
JP2006093319A (ja) * | 2004-09-22 | 2006-04-06 | Sony Corp | Cmos固体撮像素子とその製造方法、並びにcmos固体撮像素子の駆動方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101393214B1 (ko) * | 2012-04-24 | 2014-05-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 이중 프로파일 쉘로우 트렌치 분리 장치 및 시스템 |
US8872301B2 (en) | 2012-04-24 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual profile shallow trench isolation apparatus and system |
JP2015061192A (ja) * | 2013-09-18 | 2015-03-30 | ソニー株式会社 | 撮像装置、撮像方法、製造装置、製造方法、並びに電子機器 |
US9538104B2 (en) | 2013-09-18 | 2017-01-03 | Sony Semiconductor Solutions Corporation | Imaging apparatus, imaging method, manufacturing apparatus, manufacturing method, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4768889B1 (ja) | 2011-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4746639B2 (ja) | 半導体デバイス | |
KR101193366B1 (ko) | 고체 촬상 소자 및 그 제조 방법 | |
JP5493382B2 (ja) | 固体撮像装置、その製造方法および撮像装置 | |
US7579638B2 (en) | Solid-state image pickup device and manufacturing method thereof | |
US8614113B2 (en) | Image sensor and method of fabricating the same | |
JP5921129B2 (ja) | 固体撮像装置、及び固体撮像装置の製造方法 | |
JP4075797B2 (ja) | 固体撮像素子 | |
CN101211940B (zh) | Cmos图像传感器及其制造方法 | |
JP2022169429A (ja) | イメージセンサ及びその形成方法 | |
KR102581170B1 (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 | |
US20160156817A1 (en) | Manufacturing method of imaging apparatus, imaging apparatus, and imaging system | |
JP6325904B2 (ja) | 固体撮像装置の製造方法、固体撮像装置、および、カメラ | |
JP4768889B1 (ja) | 画像撮像デバイス及びその製造方法 | |
JP5450633B2 (ja) | 固体撮像装置およびその製造方法 | |
US9029182B2 (en) | Method of manufacturing solid-state image sensor | |
JP5240146B2 (ja) | 固体撮像素子 | |
KR101470689B1 (ko) | 고체 촬상 센서, 고체 촬상 센서의 제조 방법 및 카메라 | |
JP2018117156A (ja) | 固体撮像装置の製造方法、固体撮像装置、および、カメラ | |
KR102645312B1 (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 | |
KR20100050331A (ko) | 이미지 센서 및 그 제조 방법 | |
KR20230137801A (ko) | 소형 픽셀 설계를 위한 개선된 구조를 갖는 이미지 센서 | |
JP2011258903A (ja) | 固体撮像素子 | |
JP2017143159A (ja) | 撮像装置、及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110616 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4768889 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |