TW202347750A - 影像感測器積體晶片以及其形成方法 - Google Patents

影像感測器積體晶片以及其形成方法 Download PDF

Info

Publication number
TW202347750A
TW202347750A TW112105333A TW112105333A TW202347750A TW 202347750 A TW202347750 A TW 202347750A TW 112105333 A TW112105333 A TW 112105333A TW 112105333 A TW112105333 A TW 112105333A TW 202347750 A TW202347750 A TW 202347750A
Authority
TW
Taiwan
Prior art keywords
substrate
conductive core
trenches
image sensor
integrated chip
Prior art date
Application number
TW112105333A
Other languages
English (en)
Other versions
TWI840125B (zh
Inventor
何承穎
王文德
許凱鈞
林頌恩
黃昱叡
劉人誠
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202347750A publication Critical patent/TW202347750A/zh
Application granted granted Critical
Publication of TWI840125B publication Critical patent/TWI840125B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本揭露是有關於一種影像感測器積體晶片（IC）。所述影像感測器積體晶片包括：一或多個內連線，佈置於基底的第一側上的層間介電（ILD）結構內。影像感測元件佈置於所述基底內。所述基底的多個側壁形成一或多個溝渠，所述一或多個溝渠在所述影像感測元件的相對側上自所述基底的第二側延伸至所述基底內。介電結構佈置於所述基底的形成所述一或多個溝渠的所述多個側壁上。導電芯佈置於所述一或多個溝渠內且藉由所述介電結構與所述基底在側向上隔開。所述導電芯電性耦合至所述一或多個內連線。

Description

背溝渠隔離結構
具有影像感測器的積體電路（integrated circuit，IC）廣泛用於現代電子裝置（舉例而言（例如）照相機及手機）中。近年來，互補金屬氧化物半導體（complementary metal-oxide semiconductor，CMOS）影像感測器已開始得到廣泛使用，此在很大程度上替代了電荷耦合裝置（charge-coupled device，CCD）影像感測器。相較於CCD影像感測器，CMOS影像感測器因功耗低、尺寸小、資料處理快、直接輸出資料及製造成本低而愈來愈受歡迎。CMOS影像感測器的一些類型包括前側照明（front-side illuminated，FSI）影像感測器及背側照明（back-side illuminated，BSI）影像感測器。
以下揭露內容提供用於實施所提供標的物的不同特徵的諸多不同實施例或實例。以下闡述組件及佈置的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明起見，本文中可能使用例如「位於…之下」、「位於…下方」、「下部的」、「位於…上方」、「上部的」及類似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向（旋轉90度或處於其他定向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
諸多電子裝置（例如，照相機、行動電話、電腦等）包括一或多個影像感測器積體晶片（IC），所述一或多個影像感測器積體晶片包括被配置成捕獲影像的影像感測元件。影像感測器IC可包含大的多個畫素區陣列，所述多個畫素區分別包括設置於半導體基底內的影像感測元件。多個畫素區藉由隔離結構（例如，深溝渠隔離結構）彼此電性隔離。隔離結構包括設置於半導體基底中的溝渠內的絕緣材料。
在製作隔離結構期間，可對半導體基底進行蝕刻以形成溝渠，隨後利用一或多種介電材料對溝渠進行填充。用於形成溝渠的蝕刻製程可能損壞半導體基底，導致沿著半導體基底的界定溝渠的內表面的缺陷（例如懸鍵（dangling bond）等）。所述缺陷可能俘獲電荷載子（例如，電子）且使不希望的漏電流在相鄰畫素區之間流動，造成影像感測器IC內的暗電流及/或白畫素問題。
可藉由沿著半導體基底的界定溝渠的多個側壁形成高介電常數介電材料來使此種缺陷鈍化。舉例而言，高介電常數介電材料可形成沿著半導體基底的多個側壁累積電洞的電場，且藉此使電荷載子（例如，電子）鈍化。然而，已經瞭解，由此種高介電常數介電材料提供的電場可能不夠強不足以達成足夠的電洞密度來有效地使缺陷中俘獲的電荷載子鈍化。因此，沿著隔離結構中使用的溝渠的多個側壁具有高介電常數介電材料的影像感測器IC仍然可能由於暗電流及/或白畫素問題而經歷效能劣化。
本揭露是有關於一種影像感測器積體晶片（IC）。在一些實施例中，影像感測器IC可包括設置於基底的第一側上的介電結構內的多個內連線。隔離結構設置於基底中的溝渠內。溝渠環繞佈置於基底內的影像感測元件。隔離結構包括環繞導電芯的介電材料，所述導電芯自基底的第二側在垂直方向上延伸至基底內。導電芯電性耦合至所述多個內連線。所述多個內連線進一步耦合至偏壓源，所述偏壓源被配置成對導電芯施加偏壓電壓。藉由對導電芯施加偏壓電壓，導電芯能夠產生沿著基底的界定溝渠的多個側壁累積電洞的電場。所述電洞被配置成使基底的多個側壁內的缺陷鈍化，藉此改善影像感測器IC的效能。
圖1示出影像感測器積體晶片（IC）100的一些實施例的剖視圖，影像感測器積體晶片100具有被背溝渠隔離（BTI）結構環繞的影像感測元件，所述背溝渠隔離結構具有被配置成偏壓狀態的導電芯。
影像感測器IC 100包括具有第一側102a（例如，前側）與和第一側102a相對的第二側102b（例如，後側）的基底102。在基底102的畫素區105內設置有影像感測元件104。影像感測元件104被配置成將入射輻射124轉換成電性訊號。基底102包括形成自基底102的第二側102b延伸至基底102內的一或多個溝渠112的多個側壁。在一些實施例中，所述一或多個溝渠112可自基底102的第二側102b延伸至基底102的第一側102a。
在基底102的第一側102a上佈置有層間介電（inter-level dielectric，ILD）結構106。在一些實施例中，ILD結構106包括彼此堆疊的一或多個層間介電（ILD）層。ILD結構106環繞一或多個內連線108。在一些實施例中，所述一或多個內連線108可包括導電接觸件、製程中段（middle-end-of-the-line，MEOL）內連線、內連線配線及/或內連線通孔。
沿著基底的第二側102b以及沿著基底102的界定所述一或多個溝渠112的多個側壁佈置介電結構110。在一些實施例中，介電結構110可自基底102的第二側102b連續地延伸至沿著基底102的界定所述一或多個溝渠112的多個側壁。在所述一或多個溝渠112內佈置導電芯114，且導電芯114藉由介電結構110與基底102在側向上隔開。導電芯114電性耦合至所述一或多個內連線108。導電芯114在垂直方向上延伸超過影像感測元件104的背對ILD結構106的頂部。在一些實施例中（未示出），導電芯114在垂直方向上延伸超過介電結構110的位於所述一或多個溝渠112內的底部。介電結構110及導電芯114在所述一或多個溝渠112內形成隔離結構111。
在導電芯114之上設置柵格結構116。介電結構110在側向上環繞柵格結構116。在一些實施例中，導電芯114在垂直方向上向外突出超過基底102的第二側102b非零距離115且朝向柵格結構116。具有向外延伸超過基底102的第二側102b的導電芯114藉由阻擋可能在基底102的第二側102b與柵格結構116之間的垂直跨度之上在相鄰畫素區之間在側向上行進的入射輻射，從而改善畫素區105與相鄰畫素區之間的隔離。在一些實施例中，非零距離115可介於近似500埃（Å）與近似5000埃之間、近似1000埃與近似5000埃之間、或者其他相似的值的範圍內。
在一些實施例中，在基底102的第二側102b上設置彩色濾光片118，且在彩色濾光片118上佈置微透鏡120。微透鏡120具有背對基底102的曲表面。曲表面被配置成將入射輻射124聚焦至影像感測元件104。
偏壓源122藉由所述一或多個內連線108耦合至導電芯114。偏壓源122被配置成對導電芯114選擇性地施加偏壓電壓（例如，在影像感測元件104的操作期間）。藉由對導電芯114選擇性地施加偏壓電壓，導電芯114能夠產生將電洞吸引向基底102的界定所述一或多個溝渠112的多個側壁的電場。電洞沿著多個側壁累積且沿著基底102的多個側壁使缺陷（例如，陷阱）鈍化。使缺陷鈍化可改善畫素區105與相鄰畫素區之間的隔離，改善影像感測元件104的調變傳遞函數（modulation transfer function，MTF）及/或為電磁波譜的處於紅外部分（例如，具有近似940奈米的波長）的入射輻射提供良好的量子效率。
圖2示出影像感測器IC的一些實施例（例如，沿著圖1的剖面線A-A'截取）的俯視圖200，所述影像感測器IC具有被具有導電芯的BTI結構環繞的影像感測元件。
如俯視圖200所示，影像感測元件104設置於基底102的畫素區105內。影像感測元件104可包括矩形形狀（例如，正方形形狀、圓角正方形形狀或類似形狀）。一或多個溝渠112以閉合且完整的路徑（例如，迴路）包繞在影像感測元件104周圍。所述一或多個溝渠112由基底102在第一方向202上及在垂直於第一方向202的第二方向204上延伸的多個側壁形成。
介電結構110沿著所述一或多個溝渠112的相對側壁佈置。介電結構110將基底102與所述一或多個溝渠112內的導電芯114隔開。介電結構110及導電芯114亦以閉合且完整的路徑（例如，迴路）連續地包繞在影像感測元件104周圍。
圖3示出具有帶有導電芯的BTI結構的影像感測器IC 300的一些附加實施例的剖視圖。
影像感測器IC 300包括具有第一側102a及第二側102b的基底102。影像感測元件104設置於基底102的畫素區105內。基底102包括沿著影像感測元件104的相對側形成一或多個溝渠112的多個側壁。所述一或多個溝渠112自基底102的第二側102b延伸至基底102的第一側102a。
沿著基底102的第一側102a佈置一或多個閘極結構302。所述一或多個閘極結構302直接佈置於所述一或多個溝渠112下方。所述一或多個閘極結構302分別包括藉由閘極介電質306與基底102隔開的閘極電極304。所述一或多個閘極結構302耦合至設置於ILD結構106內的一或多個內連線108，所述ILD結構106設置於基底102的第一側102a上。在一些實施例中，閘極電極304可包含多晶矽、金屬或類似材料。在各種實施例中，閘極介電質306可包括氧化物（例如，氧化矽）、氮化物（例如，氮氧化矽）或類似材料。在一些實施例中，接觸蝕刻停止層（contact etch stop layer，CESL）308沿著基底102的第一側102a延伸且覆蓋所述一或多個閘極結構302。在各種實施例中，CESL 308可包含氧化物（例如，氧化矽）、氮化物（例如，氮化矽、氮氧化矽等）、碳化物（例如，碳化矽、碳氧化矽等）。
基底102的第二側102b包括界定以週期性圖案佈置的多個凹槽310的非平面表面。所述多個凹槽310藉由基底102的多個成角度的側壁彼此在側向上隔開。在一些實施例中，基底102的多個成角度的側壁可形成基底102的多個三角形形狀區，如圖3的剖視圖所示。在一些實施例中，所述多個凹槽310包括一或多個三角形形狀空腔，所述一或多個三角形形狀空腔直接且在垂直方向上位於影像感測元件104之上，以及直接且在側向上位於導電芯114的多個側壁之間。所述多個凹槽310界定吸收增強結構，所述吸收增強結構具有增加基底102吸收入射輻射的形貌（例如，藉由減少來自非平面表面的輻射的反射）。增加基底102吸收入射輻射會提高影像感測元件104的量子效率（quantum efficiency，QE），且藉此改善影像感測器IC 300的效能。
在一些實施例中，在基底102的第二側102b之上以及所述多個凹槽310內佈置一或多個吸收增強層312。在一些實施例中，所述一或多個吸收增強層312沿著非平面表面接觸基底102。在一些實施例中，所述一或多個吸收增強層312包括第一吸收增強層314及位於第一吸收增強層314上的第二吸收增強層316。在一些實施例中，第一吸收增強層314可包含高介電常數介電材料，例如氧化鉿（HfO 2）、氧化鈦（TiO 2）、氧化鉿鋯（HfZrO）、氧化鉭（Ta 2O 3）、氧化鉿矽（HfSiO 4）、氧化鋯（ZrO 2）、氧化鋯矽（ZrSiO 2）或類似材料。在一些實施例中，第二吸收增強層316可包含氧化物（例如，氧化矽）、四乙基正矽酸酯（tetraethyl orthosilicate，TEOS）、氮化物（例如，氮化矽、氮氧化矽等）、碳化物（例如，碳化矽、碳氧化矽等）或類似材料。
介電結構110佈置於所述一或多個吸收增強層312之上。介電結構110亦可延伸至基底102中的所述一或多個溝渠112內。在一些實施例中，介電結構110自所述一或多個吸收增強層312之上連續地延伸至沿著基底102的界定所述一或多個溝渠112的多個側壁。在一些此種實施例中，介電結構110可具有覆蓋基底102的多個側壁以及一或多個吸收增強層312的多個側壁的側壁。在一些實施例中，介電結構110可包含或為氧化物（例如，氧化矽）、氮化物（例如，氮化矽、氮氧化矽等）及/或類似材料。在一些實施例中，介電結構110可直接且實體地接觸基底102的界定所述一或多個溝渠112的多個側壁。
導電芯114佈置於所述一或多個溝渠112內且在側向上位於介電結構110的多個側壁之間。導電芯114電性接觸沿著基底102的第一側102a佈置的所述一或多個閘極結構302。在一些實施例中，導電芯114可在實體上接觸閘極電極304。在一些此種實施例中，並不沿著所述一或多個閘極結構302的相對側佈置源極/汲極區。在其他實施例中（未示出），導電芯114可藉由閘極介電質306與閘極電極304隔開。在此種實施例中，當對閘極電極304施加偏壓電壓時，導電芯114可經由沿著閘極介電質306形成的通道區（例如，在設置於基底102內的源極/汲極區之間）電性耦合至所述一或多個閘極結構302。導電芯114自所述一或多個閘極結構302連續地延伸至所述一或多個吸收增強層312的頂部之上。在一些實施例中，導電芯114可包含或為金屬（例如鎢、鋁、銅或類似材料）。
柵格結構116佈置於導電芯114之上的介電結構110內。介電結構110將柵格結構116與導電芯114隔開。在一些實施例中，導電芯114的頂部與柵格結構116的底部隔開距離311。在一些實施例中，距離311可介於近似500埃與近似3000埃之間、近似1000埃與近似3000埃之間或者其他相似的值的範圍內。具有小於近似3000埃的距離311會減輕相鄰畫素區之間的串擾。
在一些實施例中，在畫素區105之外的介電結構110內亦佈置有導電屏蔽318。導電屏蔽318被配置成阻擋入射輻射，以防止由於在基底102內產生不希望的電荷載子而引起的暗電流。在一些實施例中，導電屏蔽318可具有一或多個側壁，所述一或多個側壁界定佈置於導電屏蔽318的上表面內的凹坑（divot）320。在一些實施例中，介電結構110可延伸至凹坑320內。
在一些實施例中，所述一或多個吸收增強層312完全位於所述一或多個溝渠112之外。具有完全位於所述一或多個溝渠112之外的所述一或多個吸收增強層312使第一吸收增強層314不設置於基底102的界定所述一或多個溝渠112的多個側壁上。由於沿著基底102的界定所述一或多個溝渠的多個側壁沈積第一吸收增強層314的成本是昂貴的，因此基底102的多個側壁上不具有第一吸收增強層314使得能夠降低影像感測器IC 300的製作成本。此外，由於導電芯114能夠產生使基底102的多個’側壁內的缺陷鈍化的電場，因此不需要第一吸收增強層314來使基底102的多個側壁內的缺陷鈍化。因此，影像感測器IC 300能夠提供良好的效能及低製作成本。
圖4示出具有帶有導電芯的BTI結構的影像感測器IC 400的一些附加實施例的剖視圖。
影像感測器IC 400包括具有第一側102a及第二側102b的基底102。影像感測元件104設置於基底102的畫素區105內。基底102包括沿著影像感測元件104的相對側形成一或多個溝渠112的多個側壁。所述一或多個溝渠112自基底102的第二側102b延伸至基底102內。
沿著基底102的第一側102a佈置有一或多個凹陷閘極結構402。在一些實施例中，所述一或多個凹陷閘極結構402耦合至設置於ILD結構106內的一或多個內連線108，所述ILD結構106佈置於基底102的第一側102a上。所述一或多個凹陷閘極結構402自沿著基底102的第一側102a延伸至基底102的第一側102a內的一或多個閘極凹槽408內，使得所述一或多個凹陷閘極結構402的一部分直接位於基底102的多個側壁之間。在一些實施例中，所述一或多個凹陷閘極結構402在基底102內延伸第一距離410。在一些實施例中，第一距離410可介於近似1000埃與近似6000埃之間、近似1500埃與近似5000埃之間、近似2000埃與近似4000埃之間或其他相似值的範圍內。
所述一或多個凹陷閘極結構402分別包括藉由閘極介電質406與基底102隔開的閘極電極404。在一些實施例中，閘極電極404可包含多晶矽、金屬或類似材料。在各種實施例中，閘極介電質406可包含氧化物（例如，氧化矽）、氮化物（例如，氮氧化矽）或類似材料。
在一些實施例中，所述一或多個凹陷閘極結構402可包括位於基底102之外的第一段402a以及位於基底102內（例如，位於所述一或多個閘極凹槽408內）的第二段402b。第一段402a可在側向上延伸超過第二段402b的多個外側壁。在一些實施例中，所述一或多個溝渠112可分別具有與第二段402b的寬度實質上相等的寬度。在其他實施例中，第二段402b的寬度可不同於（例如，大於）所述一或多個溝渠112的寬度。在一些此種實施例中，基底102的一或多個水平延伸表面在基底102的形成所述一或多個溝渠112的多個側壁與基底102的形成所述一或多個閘極凹槽408的多個側壁之間延伸。
導電芯114佈置於所述一或多個溝渠112內且在側向上位於介電結構110的多個側壁之間。導電芯114的底部電性接觸所述一或多個凹陷閘極結構402。在一些實施例中，導電芯114及/或介電結構110延伸穿過閘極介電質406，以沿著直接位於基底102的多個側壁之間的介面實體地接觸閘極電極404。在一些此種實施例中，閘極介電質406沿著介電結構110的多個側壁佈置。在其他實施例中（未示出），導電芯114可藉由閘極介電質406與閘極電極404隔開。在此種實施例中，當對閘極電極404施加偏壓電壓時，導電芯114可經由沿著閘極介電質406形成的通道區（例如，在設置於基底102內的源極/汲極區之間）電性耦合至所述一或多個凹陷閘極結構402。
圖5A至圖5B示出具有帶有導電芯的BTI結構的影像感測器IC的一些附加實施例的剖視圖。
如圖5A的剖視圖500所示，沿著基底102的第一側102a佈置有凹陷閘極電極404。凹陷閘極電極404自沿著基底102的第一側102a延伸至基底102內。
一或多個溝渠112延伸穿過基底102。介電結構110及導電芯114佈置於所述一或多個溝渠112內。介電結構110延伸至凹陷閘極電極404的面對基底102的表面404s下方第一距離502。導電芯114延伸至凹陷閘極電極404的表面404s下方第二距離504。在一些實施例中，第一距離502小於第二距離504。在此種實施例中，導電芯114向外延伸至介電結構110的底表面下方。
如圖5B的剖視圖506所示，凹陷閘極電極404沿著基底102的第一側102a佈置。凹陷閘極電極404自沿著基底102的第一側102a延伸至基底102內。
一或多個溝渠112延伸穿過基底102。介電結構110及導電芯114佈置於所述一或多個溝渠112內。介電結構110延伸至凹陷閘極電極404的面對基底102的第一表面404s 1下方第一距離508，且延伸至凹陷閘極電極404的面對基底102的第二表面404s 2下方第二距離510。在一些實施例中，介電結構110沿著第二表面404s 2且沿著凹陷閘極電極404的側壁延伸。在此種實施例中，介電結構110的相對側壁具有不同的長度。導電芯114延伸至凹陷閘極電極404的第二表面404s 2下方第三距離512。在一些實施例中，第二距離510不同於（例如，小於）第三距離512。
圖6A示出具有帶有導電芯的BTI結構的影像感測器IC 600的一些附加實施例的剖視圖。
影像感測器IC 600包括具有第一側102a及第二側102b的基底102。影像感測元件104設置於基底102的畫素區105內。基底102包括沿著影像感測元件104的相對側形成一或多個溝渠112的多個側壁。所述一或多個溝渠112自基底102的第二側102b延伸至基底102的第一側102a。
介電結構110及導電芯114佈置於所述一或多個溝渠112內。介電結構110延伸至沿著基底102的第一側102a佈置的CESL 308。導電芯114延伸穿過CESL 308及ILD結構106的一部分，以在實體上接觸所述一或多個內連線108。在一些實施例中，導電芯114可延伸至基底102的第一側102a下方距離602。在各種實施例中，距離602可介於近似1000埃與近似6000埃之間、近似1500埃與近似5000埃之間、近似2000埃與近似4000埃之間或其他相似值的範圍內。
圖6B至圖6C示出具有帶有導電芯的BTI結構的影像感測器IC的一些附加實施例的剖視圖604及608。
如圖6B的剖視圖604所示，導電芯114延伸穿過CESL 308及ILD結構106的一部分，以在實體上接觸內連線通孔606。在一些實施例中，導電芯114可包繞在內連線通孔606的一或多個側壁周圍。
如圖6C的剖視圖608所示，導電芯114延伸穿過CESL 308及ILD結構106的一部分，以在實體上接觸內連線配線610。在一些實施例中，內連線配線610可設置於內連線配線層上，所述內連線配線層是距基底102最近的內連線配線層（例如，「M1」層）。在一些實施例中，內連線配線610可包繞在導電芯114的一或多個側壁周圍。
圖7示出影像感測器IC 700的一些實施例的俯視圖，所述影像感測器IC 700具有被帶有導電芯的一或多個BTI結構環繞的影像感測元件陣列。
影像感測器IC 700包括佈置成多個列與多個行的陣列的多個影像感測元件104。多個行在第一方向202上延伸且多個列在第二方向204上延伸。一或多個溝渠112圍繞所述多個影像感測元件104而延伸。所述一或多個溝渠112可包括圍繞所述多個影像感測元件104連續地延伸的單個溝渠。在此種實施例中，單個溝渠包括在第一方向202及第二方向204上延伸的多個段。介電結構110佈置於所述一或多個溝渠112內，且導電芯114在介電結構110的多個側壁之間佈置於所述一或多個溝渠112內。在一些實施例中，介電結構110及導電芯114二者可圍繞所述多個影像感測元件104連續地延伸。導電屏蔽318圍繞所述陣列延伸。導電屏蔽在圖7中以幻象示出。
圖8A至圖8C示出包括影像感測器IC的多維積體晶片的一些實施例的剖視圖，所述影像感測器IC具有帶有導電芯的BTI結構。
圖8A示出包括堆疊至第二積體晶片（IC）晶粒804上的第一IC晶粒802的多維積體晶片結構800。
第一積體晶片晶粒802包括設置於基底102內的影像感測元件104。一或多個內連線108佈置於基底102上的ILD結構106內。在一些實施例中，所述一或多個內連線108包括沿著ILD結構106的背對基底102的底表面佈置的接合墊。一或多個溝渠112在影像感測元件104的相對側上延伸至基底102中。介電結構110佈置於基底102的形成所述一或多個溝渠112的多個側壁上。導電芯114佈置於介電結構110的多個側壁上以及所述一或多個溝渠112內。導電芯114延伸至一或多個閘極結構302，所述一或多個閘極結構302佈置於基底102的第一側上且直接在所述一或多個溝渠112下方。
第二IC晶粒804包括設置於第二基底806內的一或多個半導體裝置808。在一些實施例中，所述一或多個半導體裝置808可包括電晶體裝置（例如，平面場效電晶體（field effect transistor，FET）、鰭場效電晶體（FinFET）、全環繞閘極（gate-all-around，GAA）裝置等）。在一些實施例中，所述一或多個半導體裝置808可為被配置成對導電芯114施加偏壓電壓的偏壓源（例如，圖1的偏壓源122）的一部分。在第二基底806上的第二ILD結構810內佈置一或多個第二內連線812。所述一或多個第二內連線812可包括佈置於第二ILD結構810的背對第二基底806的頂表面上的第二接合墊。ILD結構106沿著混合接合介面接合至第二ILD結構810，其中所述一或多個內連線108沿著導電介面接觸所述一或多個第二內連線812，且ILD結構106沿著介電介面接觸第二ILD結構810。
圖8B示出包括堆疊至第二IC晶粒804上的第一IC晶粒816的多維積體晶片結構814。
第一IC晶粒816包括設置於基底102內的影像感測元件104。一或多個內連線108佈置於基底102上的ILD結構106內。一或多個溝渠112在影像感測元件104的相對側上延伸至基底102中。介電結構110佈置於基底102的形成所述一或多個溝渠112的多個側壁上。導電芯114佈置於介電結構110的多個側壁上以及所述一或多個溝渠112內。導電芯114延伸至佈置於基底102的第一側上且位於基底102內的一或多個凹陷閘極結構402。
第二IC晶粒804包括設置於第二基底806內的一或多個半導體裝置808。一或多個第二內連線812佈置於第二基底806上的第二ILD結構810內。第一IC晶粒816沿著金屬對金屬及介電質對介電質介面（例如，沿著具有其中第一IC晶粒816的金屬接合至第二IC晶粒804的金屬的一或多個區以及其中第一IC晶粒816的介電質接合至第二IC晶粒804的介電質的一或多個區的介面）接合至第二IC晶粒804。
圖8C示出包括堆疊至第二IC晶粒804上的第一IC晶粒820的多維積體晶片結構818。
第一IC晶粒820包括設置於基底102內的影像感測元件104。一或多個內連線108佈置於基底102上的ILD結構106內。一或多個溝渠112在影像感測元件104的相對側上延伸至基底102中。介電結構110佈置於基底102的形成所述一或多個溝渠112的多個側壁上。導電芯114佈置於介電結構110的多個側壁上以及所述一或多個溝渠112內。導電芯114延伸至所述一或多個內連線108。
第二IC晶粒804包括設置於第二基底806內的一或多個半導體裝置808。一或多個第二內連線812佈置於第二基底806上的第二ILD結構810內。ILD結構106沿著混合接合介面接合至第二ILD結構810。
圖9至圖20示出形成包括影像感測器IC的多維積體晶片的方法的一些實施例，所述影像感測器IC具有帶有導電芯的BTI結構。儘管圖9至圖20是針對方法闡述，但是應瞭解，圖9至圖20中揭露的結構不限於此種方法，而是可作為獨立於所述方法的結構而單獨存在。
如圖9的剖視圖900所示，提供基底102。在各種實施例中，基底102可為任何類型的半導體主體（例如，矽、SiGe、絕緣體上矽（silicon on insulator，SOI）等），例如半導體晶圓及/或晶圓上的一或多個晶粒以及與其相關聯的任何其他類型的半導體及/或磊晶層。
在基底102的畫素區105內形成影像感測元件104。在一些實施例中，影像感測元件104可包括藉由將一或多種摻雜物質植入至基底102的第一側102a中而形成的光電二極體。舉例而言，可藉由以下步驟形成影像感測元件104：選擇性地實行第一植入製程（例如，根據遮蔽層）以形成具有第一摻雜類型（例如，n型）的第一區，且隨後實行第二植入製程以形成與第一區鄰接且具有第二摻雜類型（例如，p型）的第二區，所述第二摻雜類型不同於所述第一摻雜類型。在一些實施例中，亦可使用第一植入製程或第二植入製程中的一者來形成浮置擴散阱（未示出）。
在基底102的第一側102a內形成一或多個閘極凹槽408。所述一或多個閘極凹槽408沿著畫素區105的相對側形成，且延伸至基底102中第一距離410（例如，第一深度）。在一些實施例中，所述一或多個閘極凹槽408可藉由第一蝕刻製程形成，所述第一蝕刻製程根據第一罩幕904將基底102選擇性地暴露於第一蝕刻劑902。在各種實施例中，第一蝕刻劑902可包括乾式蝕刻劑（例如，離子束蝕刻劑、反應性離子蝕刻（reactive ion etch，RIE）蝕刻劑或類似蝕刻劑）或濕式蝕刻劑。
如圖10的剖視圖1000所示，在基底102上形成閘極介電層1002。閘極介電層1002覆蓋基底102的第一側102a且延伸至所述一或多個閘極凹槽408內。在一些實施例中，閘極介電層1002沿著基底102的形成所述一或多個閘極凹槽408的多個側壁及水平延伸表面共形地形成。在一些實施例中，閘極介電層1002可藉由沈積製程（例如，物理氣相沈積（physical vapor deposition，PVD）製程、化學氣相沈積（chemical vapor deposition，CVD）製程、電漿增強CVD（plasma enhanced CVD，PE-CVD）製程、原子層沈積（atomic layer deposition，ALD）製程、濺射沈積製程或類似製程）來沈積。
如圖11的剖視圖1100所示，在基底102之上以及所述一或多個閘極凹槽408內形成一或多個閘極電極404。在一些實施例中，所述一或多個閘極電極404藉由以下步驟形成：將閘極電極層沈積至閘極介電層（例如，圖10的閘極介電層1002）上，且然後進行對閘極電極層及閘極介電層選擇性地進行蝕刻的圖案化製程。圖案化製程形成所述一或多個凹陷閘極結構402，所述一或多個凹陷閘極結構402分別具有位於閘極介電質406之上的閘極電極404。
如圖12的剖視圖1200所示，將接觸蝕刻停止層（CESL）308形成至基底102的第一側102a上以及所述一或多個凹陷閘極結構402之上。在一些實施例中，CESL 308可包含氮化物（例如，氮化矽、氮氧化矽等）、碳化物（例如，碳化矽、碳氧化矽等）或類似材料。在一些實施例中，CESL 308可藉由沈積製程（例如，PVD製程、CVD製程、PE-CVD製程、ALD製程、濺射沈積製程或類似製程）來沈積。
如圖13的剖視圖1300所示，在沿著基底102的第一側102a形成的ILD結構106內形成一或多個內連線108。ILD結構106包括多個堆疊的ILD層，而所述一或多個內連線108包括多個導電配線與多個通孔的多個交替層。在一些實施例中，可使用鑲嵌製程（例如，單鑲嵌製程或雙鑲嵌製程）來形成所述一或多個內連線108中的一或多者。所述鑲嵌製程藉由以下步驟來實行：在基底102的第一側102a之上形成ILD層，對ILD層進行蝕刻以形成通孔孔洞及/或溝渠，以及利用導電材料對通孔孔洞及/或溝渠進行填充。在一些實施例中，ILD層可藉由物理氣相沈積技術（例如，PVD、CVD、PE-CVD、ALD等）來沈積且可使用沈積製程及/或鍍覆製程（例如電鍍、無電鍍覆等）來形成導電材料。在各種實施例中，導電材料可包括鎢、銅、鋁或類似材料。
在一些實施例中（未示出），可將ILD結構106接合至支撐基底（未示出）（例如，處理基底（handle substrate））。在一些實施例中，支撐基底可包含半導體材料（舉例而言（例如）矽）。在將ILD結構106接合至支撐基底之後，可對基底102進行減薄，以將基底102的厚度自第一厚度減小至小於第一厚度的第二厚度。對基底102進行減薄使得輻射能夠更容易地傳遞至影像感測元件104。在各種實施例中，可藉由對基底102的第二側102b進行蝕刻及/或機械研磨來對基底102進行減薄。
如圖14的剖視圖1400所示，沿著基底102的第二側102b（例如，背側）形成第二罩幕1402。第二罩幕1402包括沿著基底102的第二側102b界定多個開口的多個側壁。在一些實施例中，第二罩幕1402可藉由沿著基底102的第二側102b沈積光敏材料（例如，正性或負性光阻）層來形成。根據光罩幕，將光敏材料層選擇性地暴露於電磁輻射。電磁輻射改變光敏材料內的多個曝光區的溶解度，以界定多個可溶區。隨後對光敏材料進行顯影，以藉由移除多個可溶區在光敏材料內界定多個開口。
根據第二罩幕1402對基底102的第二側102b實行第二圖案化製程。藉由以第二罩幕1402處於適當的位置的方式將基底102暴露於一或多種第二蝕刻劑1404來實行第二圖案化製程。所述一或多種第二蝕刻劑1404移除基底102的部分，以在基底102的第二側102b內形成多個凹槽310。所述多個凹槽310直接形成於影像感測元件104之上。在一些實施例中，第二蝕刻製程可包括乾式蝕刻製程。舉例而言，第二圖案化製程可包括耦合電漿蝕刻製程（例如，感應耦合電漿（inductively coupled plasma，ICP）蝕刻製程或電容耦合電漿（capacitively coupled plasma，CCP）蝕刻製程）。在其他實施例中，第二圖案化製程可包括濕式蝕刻製程。
如圖15的剖視圖1500所示，沿著基底102的第二側102b形成一或多個吸收增強層312。在一些實施例中，所述一或多個吸收增強層312可包括沿著基底102的第二側102b形成的第一吸收增強層314。第一吸收增強層314對基底102的第二側102b進行襯墊。在一些實施例中，第一吸收增強層314可包括高介電常數介電層，所述高介電常數介電層包含氧化鉿（HfO 2）、氧化鈦（TiO 2）、氧化鉿鋯（HfZrO）、氧化鉭（Ta 2O 3）、氧化鉿矽（HfSiO 4）、氧化鋯（ZrO 2）、氧化鋯矽（ZrSiO 2）等。在一些實施例中，第一吸收增強層314可藉由物理氣相沈積技術（例如，PVD、CVD、PE-CVD、ALD等）來沈積。在一些實施例中，所述一或多個吸收增強層312可更包括形成於第一吸收增強層314之上的第二吸收增強層316。在各種實施例中，第二吸收增強層316可包含氧化物（例如，氧化矽）、TEOS等。
在所述一或多個吸收增強層312之上形成第一介電層1502。在一些實施例中，第一介電層1502可填充所述多個凹槽310。在一些實施例中，可在第一介電層1502上實行平坦化製程。在各種實施例中，平坦化製程可包括化學機械平坦化（chemical mechanical planarization，CMP）製程、蝕刻製程、機械研磨製程或類似製程。
如圖16的剖視圖1600所示，在基底102的第二側102b內形成一或多個溝渠112。所述一或多個溝渠112在影像感測元件104的相對側上並沿著畫素區105的相對側自基底102的第二側102b在垂直方向上延伸至基底102內。在一些實施例中，所述一或多個溝渠112直接形成於所述一或多個凹陷閘極結構402之上。在一些實施例中，所述一或多個溝渠112沿著畫素區105的相對側暴露出所述一或多個凹陷閘極結構402的部分。舉例而言，在一些實施例中，所述一或多個溝渠112可暴露出閘極介電質406的一部分，而在一些實施例（未示出）中，所述一或多個溝渠112可延伸穿過閘極介電質406而暴露出閘極電極404的一部分。
在一些實施例中，所述一或多個溝渠112可藉由對基底102的第二側102b選擇性地進行蝕刻的第三圖案化製程來形成。在一些實施例中，可藉由根據第三罩幕（例如，光阻、硬罩幕或類似構件）將基底102的第二側102b暴露於一或多種第三蝕刻劑來對基底102的第二側102b選擇性地進行蝕刻。在一些實施例中，所述一或多種第三蝕刻劑可包括乾式蝕刻劑。在一些實施例中，乾式蝕刻劑可具有包括氧（O 2）、氮（N 2）、氫（H 2）、氬（Ar）及/或氟物質（例如，CF 4、CHF 3、C 4F 8等）中的一或多種的蝕刻化學物質。
在基底102的第二側102b上以及所述一或多個溝渠112內形成第二介電層1602。可將第二介電層1602形成為共形地對基底102的多個側壁以及第一介電層1502的水平延伸表面及閘極介電質406的水平延伸表面進行襯墊。在一些實施例中，第二介電層1602可包含氧化物（例如，氧化矽）、氮化物（例如，氮化矽、氮氧化矽等）或類似材料。在各種實施例中，第二介電層1602可藉由沈積製程（例如，PVD製程、CVD製程、PE-CVD製程、ALD製程、濺射沈積製程或類似製程）來沈積。
如圖17的剖視圖1700所示，將第二介電層1602暴露於一或多種第四蝕刻劑1702（例如，乾式蝕刻劑），此會自水平表面移除第二介電層1602的一部分。自水平表面移除第二介電層1602的所述部分會沿著基底102的形成所述一或多個溝渠112的多個側壁留下第二介電層1602的一部分。
如圖18的剖視圖1800所示，在第二介電層1602的多個側壁之間在所述一或多個溝渠112內形成導電芯114。將導電芯114形成為電性耦合至ILD結構106內的所述一或多個內連線108。在一些實施例中，可藉由在所述一或多個溝渠112內形成導電材料來形成導電芯114。隨後實行平坦化製程（例如，化學機械平坦化製程）以自第一介電層1502及第二介電層1602之上移除導電材料的一部分。在一些實施例中，導電材料可藉由沈積製程（例如，PVD製程、CVD製程、PE-CVD製程、ALD製程、濺射沈積製程或類似製程）及/或鍍覆製程（例如，電鍍、無電鍍覆等）形成。在各種實施例中，導電材料可包含鎢、鋁或類似材料。
如圖19的剖視圖1900所示，將第三介電層1802形成至第一介電層1502、第二介電層1602及導電芯114上。在第三介電層1802上形成柵格結構116。柵格結構116可包含直接形成於導電芯114之上的金屬。在一些實施例中，柵格結構116可藉由沈積製程及/或鍍覆製程且接著藉由蝕刻製程來形成。在一些實施例中，可在畫素區之外的第三介電層1802上形成導電屏蔽318。在一些實施例中，導電屏蔽318可與柵格結構116同時形成。
在柵格結構116及/或導電屏蔽318之上形成第四介電層1902。在一些實施例中，第四介電層1902可藉由沈積製程（例如，PVD製程、CVD製程、PE-CVD製程、ALD製程、濺射沈積製程或類似製程）形成。在各種實施例中，第四介電層1902可包含氧化物、氮化物或類似材料。
如圖20的剖視圖2000所示，將ILD結構106接合至第二IC晶粒804。第二IC晶粒804包括設置於第二基底806內的一或多個半導體裝置808。在各種實施例中，所述一或多個半導體裝置808可包括電晶體裝置（例如，平面FET、FinFET、全環繞閘極（GAA）裝置等）。在一些實施例中，所述一或多個半導體裝置808可為偏壓源的一部分。在第二基底806上的第二ILD結構810內佈置有一或多個第二內連線812。沿著混合接合介面將ILD結構106接合至第二ILD結構810，其中所述一或多個內連線108沿著導電介面接觸所述一或多個第二內連線812，且ILD結構106沿著介電介面接觸第二ILD結構810。在將ILD結構106接合至第二IC晶粒804之後，可將彩色濾光片118形成至介電結構110上，且隨後可將微透鏡120形成至彩色濾光片118上。
圖21至圖30示出形成包括影像感測器IC的多維積體晶片的方法的一些附加實施例，所述影像感測器IC具有帶有導電芯的BTI結構。儘管圖21至圖30是針對方法闡述，但是應瞭解，圖21至圖30中揭露的結構不限於此種方法，而是可作為獨立於所述方法的結構而單獨存在。
如圖21的剖視圖2100所示，提供基底102。在基底102的畫素區105內形成影像感測元件104。在一些實施例中，影像感測元件104可包括藉由將一或多種摻雜物質植入至基底102的第一側102a中而形成的光電二極體。
如圖22的剖視圖2200所示，在基底102的第一側102a上並沿著畫素區105的相對側形成一或多個閘極結構302。將所述一或多個閘極結構302形成為分別包括藉由閘極介電質306與基底102隔開的閘極電極304。在一些實施例中，所述一或多個閘極結構302可藉由以下步驟來形成：在基底102之上沈積閘極介電層及閘極電極層且然後進行後續的圖案化製程。
如圖23的剖視圖2300所示，將CESL 308形成至基底102的第一側102a上以及所述一或多個閘極結構302之上。隨後在形成於CESL 308上的ILD結構106內形成一或多個內連線108。ILD結構106包括多個堆疊的ILD層，而所述一或多個內連線108包括多個導電配線與多個通孔的多個交替層。在一些實施例中，可在形成ILD結構106之後對基底102進行減薄（例如，如針對圖13所述）。
如圖24的剖視圖2400所示，在基底102的第二側102b內形成多個凹槽310。所述多個凹槽310直接形成於影像感測元件104之上。在一些實施例中，所述多個凹槽310可藉由圖案化製程形成，如針對圖14所述。
如圖25的剖視圖2500所示，沿著基底102的第二側102b形成一或多個吸收增強層312。在一些實施例中，所述一或多個吸收增強層312可包括沿著基底102的第二側102b形成的第一吸收增強層314以及形成於第一吸收增強層314之上的第二吸收增強層316。第一吸收增強層314對基底102的第二側102b進行襯墊。在一些實施例中，第一吸收增強層314可包括高介電常數介電層，且第二吸收增強層316可包括介電材料（例如，氧化物）。在所述一或多個吸收增強層312之上形成第一介電層1502。
如圖26的剖視圖2600所示，在基底102的第二側102b內形成一或多個溝渠112。所述一或多個溝渠112在影像感測元件104的相對側上且沿著畫素區105的相對側自基底102的第二側102b在垂直方向上延伸至基底102內。在一些實施例中，所述一或多個溝渠112直接形成於所述一或多個閘極結構302之上。在一些實施例中，可藉由對基底102的第二側102b選擇性地進行蝕刻來形成所述一或多個溝渠112。在基底102的第二側102b上以及所述一或多個溝渠112內形成第二介電層1602。可將第二介電層1602形成為共形地對基底102的界定所述一或多個溝渠112的多個側壁以及第一介電層1502的水平延伸表面及閘極介電質406的水平延伸表面進行襯墊。
如圖27的剖視圖2700所示，將第二介電層1602暴露於一或多種蝕刻劑2702（例如，乾式蝕刻劑），此會自水平表面移除第二介電層1602的一部分。自水平表面移除第二介電層1602的所述部分會沿著基底102的形成所述一或多個溝渠112的多個側壁留下第二介電層1602的一部分。
如圖28的剖視圖2800所示，在第二介電層1602的多個側壁之間在所述一或多個溝渠112內形成導電芯114。導電芯114被形成為電性耦合至ILD結構106內的所述一或多個內連線108。在一些實施例中，可藉由在所述一或多個溝渠112內形成導電材料來形成導電芯114。隨後實行平坦化製程（例如，化學機械平坦化製程）以自第一介電層1502及第二介電層1602之上移除導電材料的一部分。
如圖29的剖視圖2900所示，將第三介電層1802形成至第一介電層1502、第二介電層1602及導電芯114上。在第三介電層1802上形成柵格結構116。柵格結構116可包括直接形成於導電芯114之上的金屬。在一些實施例中，柵格結構116可藉由沈積製程及/或鍍覆製程且然後藉由蝕刻製程來形成。在一些實施例中，可在畫素區之外的第三介電層1802上形成導電屏蔽318。在一些實施例中，導電屏蔽318可與柵格結構116同時形成。在柵格結構116及/或導電屏蔽318之上形成第四介電層1902。
如圖30的剖視圖3000所示，將ILD結構106接合至第二IC晶粒804。第二IC晶粒804包括設置於第二基底806內的一或多個半導體裝置808。在第二基底806上的第二ILD結構810內佈置一或多個第二內連線812。ILD結構106沿著混合接合介面接合至第二ILD結構810。在將ILD結構106接合至第二IC晶粒804之後，可將彩色濾光片118形成至介電結構110上，且隨後可將微透鏡120形成至彩色濾光片118上。
圖31至圖39示出形成包括影像感測器IC的多維積體晶片的方法的一些附加實施例，所述影像感測器IC具有帶有導電芯的BTI結構。儘管圖31至圖39是針對方法闡述，但是應瞭解，圖31至圖39中揭露的結構不限於此種方法，而是可作為獨立於所述方法的結構而單獨存在。
如圖31的剖視圖3100所示，提供基底102。在基底102的畫素區105內形成影像感測元件104。在一些實施例中，影像感測元件104可包括藉由將一或多種摻雜物質植入至基底102的第一側102a中而形成的光電二極體。
如圖32的剖視圖3200所示，在形成於基底102的第一側102a上的ILD結構106內形成一或多個內連線108。ILD結構106包括多個堆疊的ILD層，而所述一或多個內連線108包括多個導電配線與多個通孔的多個交替層。在一些實施例中，可使用鑲嵌製程（例如，單鑲嵌製程或雙鑲嵌製程）來形成所述一或多個內連線108。
如圖33的剖視圖3300所示，在基底102的第二側102b內形成多個凹槽310。在一些實施例中，所述多個凹槽310可藉由圖案化製程形成，如針對圖14所述。
如圖34的剖視圖3400所示，沿著基底102的第二側102b形成一或多個吸收增強層312。在一些實施例中，所述一或多個吸收增強層312可包括沿著基底102的第二側102b形成的第一吸收增強層314以及形成於第一吸收增強層314之上的第二吸收增強層316。第一吸收增強層314對基底102的第二側102b進行襯墊。在一些實施例中，第一吸收增強層314可包括高介電常數介電層，且第二吸收增強層316可包含介電材料。在所述一或多個吸收增強層312之上形成第一介電層1502。
如圖35的剖視圖3500所示，在基底102的第二側102b內形成一或多個溝渠112。所述一或多個溝渠112在影像感測元件104的相對側上且沿著畫素區105的相對側自基底102的第二側102b在垂直方向上延伸至基底102內。在一些實施例中，可藉由對基底102的第二側102b選擇性地進行蝕刻來形成所述一或多個溝渠112。在基底102的第二側102b上以及所述一或多個溝渠112內形成第二介電層1602。可將第二介電層1602形成為共形地對基底102的多個側壁以及第一介電層1502的水平延伸表面及閘極介電質406的水平延伸表面進行襯墊。
如圖36的剖視圖3600所示，將第二介電層1602暴露於一或多種蝕刻劑（例如，乾式蝕刻劑），此會自水平表面移除第二介電層1602的一部分。自水平表面移除第二介電層1602的所述部分會沿著基底102的形成所述一或多個溝渠112的多個側壁留下第二介電層1602的一部分。
如圖37的剖視圖3700所示，在第二介電層1602的多個側壁之間在所述一或多個溝渠112內形成導電芯114。在一些實施例中，可藉由在所述一或多個溝渠112內形成導電材料來形成導電芯114。隨後實行平坦化製程（例如，化學機械平坦化製程）以自第一介電層1502及第二介電層1602之上移除導電材料的一部分。
如圖38的剖視圖3800所示，將第三介電層1802形成至第一介電層1502、第二介電層1602及導電芯114上。在第三介電層1802上形成柵格結構116。柵格結構116可包括直接形成於導電芯114之上的金屬。在一些實施例中，柵格結構116可藉由沈積製程及/或電鍍製程且然後藉由蝕刻製程來形成。在一些實施例中，可在畫素區之外的第三介電層1802上形成導電屏蔽318。在一些實施例中，導電屏蔽318可與柵格結構116同時形成。在柵格結構116及/或導電屏蔽318之上形成第四介電層1902。
如圖39的剖視圖3900所示，將ILD結構106接合至第二IC晶粒804。第二IC晶粒804包括設置於第二基底806內的一或多個半導體裝置808。在第二基底806上的第二ILD結構810內佈置一或多個第二內連線812。沿著混合接合介面將ILD結構106接合至第二ILD結構810。在將ILD結構106接合至第二IC晶粒804之後，可將彩色濾光片118形成至介電結構110上，且隨後可將微透鏡120形成至彩色濾光片118上。
圖40示出形成影像感測器IC的方法4000的一些實施例的流程圖，所述影像感測器IC具有被帶有導電芯的BTI結構環繞的影像感測元件。
雖然方法4000在本文中被示出且闡述為一系列的動作或事件，但應瞭解，不應將所例示的該些動作或事件的排序解釋為限制性含義。舉例而言，除了本文中所例示及/或所述的次序之外，一些動作亦可以不同的次序發生及/或與其他動作或事件同時發生。另外，並不是所有所例示的動作皆可需要來實施本文中的說明中的一或多個態樣或實施例。此外，可在一或多個單獨的動作及/或階段中施行本文中所繪示的動作中的一或多者。
在動作4002處，在基底的畫素區內形成影像感測元件。圖9、圖21及圖31示出與動作4002對應的各種實施例的剖視圖900、2100及3100。
在動作4004處，在一些實施例中，可沿著基底的第一側以及沿著畫素區的相對側形成一或多個閘極結構。圖10至圖11示出與動作4004對應的一些實施例的剖視圖1000至1100。圖22示出與動作4004對應的一些替代性實施例的剖視圖2200。
在動作4006處，在沿著基底的第一側形成的層間介電（ILD）結構內形成一或多個內連線。圖12、圖23及圖32示出與動作4006對應的各種實施例的剖視圖1200、2300及3200。
在動作4008處，對基底的第二側實行第一圖案化製程，以在影像感測元件之上形成形成吸收增強結構的多個凹槽。圖13、圖24及圖33示出與動作4008對應的各種實施例的剖視圖1300、2400及3300。
在動作4010處，對基底的第二側實行第二圖案化製程，以在畫素區的相對側上形成一或多個溝渠。圖14、圖25及圖34示出與動作4010對應的各種實施例的剖視圖1400、2500及3400。
在動作4012處，沿著基底的形成所述一或多個溝渠的多個側壁形成介電層。圖15、圖26及圖35示出與動作4012對應的各種實施例的剖視圖1500、2600及3500。
在動作4014處，對介電層進行蝕刻以自水平表面移除介電層。圖16、圖27及圖36示出與動作4014對應的各種實施例的剖視圖1600、2700及3600。
在動作4016處，在所述一或多個溝渠內形成與所述一或多個閘極結構及/或所述一或多個內連線電性接觸的導電芯。圖17、圖28及圖37示出與動作4016對應的各種實施例的剖視圖1700、2800及3700。
因此，在一些實施例中，本揭露是有關於一種影像感測器積體晶片（IC），所述影像感測器積體晶片包括佈置於基底中的溝渠內且具有導電芯的背側深溝渠隔離結構。導電芯電性耦合至偏壓源，所述偏壓源被配置成對導電芯施加偏壓電壓，以使基底的界定溝渠的多個側壁內的缺陷鈍化。
在一些實施例中，本揭露是有關於一種影像感測器積體晶片（IC），所述影像感測器積體晶片包括：一或多個內連線，佈置於基底的第一側上的層間介電（ILD）結構內；影像感測元件，佈置於所述基底內，所述基底的多個側壁形成一或多個溝渠，所述一或多個溝渠在所述影像感測元件的相對側上自所述基底的第二側延伸至所述基底內；介電結構，佈置於所述基底的形成所述一或多個溝渠的所述多個側壁上；導電芯，佈置於所述一或多個溝渠內且藉由所述介電結構與所述基底在側向上隔開；以及所述導電芯電性耦合至所述一或多個內連線。在一些實施例中，影像感測器IC更包括：一或多個閘極結構，沿著所述基底的所述第一側佈置，所述導電芯接觸所述一或多個閘極結構。在一些實施例中，所述一或多個閘極結構直接位於所述基底的多個附加側壁之間。在一些實施例中，所述導電芯與所述一或多個閘極結構的背對所述ILD結構的表面在實體上接觸。在一些實施例中，所述導電芯自所述基底的所述第一側在垂直方向上向外突出，以在實體上接觸所述一或多個內連線。在一些實施例中，影像感測器IC更包括：偏壓源，藉由所述一或多個內連線耦合至所述導電芯，所述偏壓源被配置成對所述導電芯選擇性地施加偏壓電壓。在一些實施例中，所述導電芯在垂直方向上延伸超過所述介電結構的面對所述ILD結構且位於所述一或多個溝渠內的底部。在一些實施例中，所述導電芯在垂直方向上向外突出超過所述基底的背對所述ILD結構的上表面。在一些實施例中，影像感測器IC更包括：柵格結構，直接佈置於所述導電芯之上，其中所述介電結構佈置於所述導電芯的頂部與所述柵格結構的底部之間。
在其他實施例中，本揭露是有關於一種影像感測器積體晶片（IC），所述影像感測器積體晶片包括：一或多個內連線，佈置於基底的第一側上的ILD結構內；影像感測元件，佈置於所述基底內；導電芯，在所述影像感測元件的相對側上自所述基底的第二側延伸至所述基底內，所述導電芯電性耦合至所述一或多個內連線；以及偏壓源，藉由所述一或多個內連線耦合至所述導電芯，所述偏壓源被配置成對所述導電芯選擇性地施加偏壓電壓。在一些實施例中，所述導電芯自所述基底內連續地延伸超過所述基底的所述第二側非零距離。在一些實施例中，所述基底更包括多個成角度的側壁，所述多個成角度的側壁在所述基底的所述第二側內界定一或多個三角形形狀空腔，所述一或多個三角形形狀空腔在垂直方向上直接位於所述影像感測元件之上且在側向上位於所述導電芯的多個側壁之間。在一些實施例中，影像感測器IC更包括：一或多個閘極結構，沿著所述基底的所述第一側佈置且電性耦合至所述一或多個內連線，所述導電芯延伸至所述一或多個閘極結構中。在一些實施例中，所述一或多個閘極結構包括閘極電極及將所述閘極電極與所述基底隔開的閘極介電質；以及所述導電芯延伸穿過所述閘極介電質以在實體上接觸所述閘極電極。在一些實施例中，在俯視圖中觀察，所述導電芯以閉合且連續的迴路包繞在所述影像感測元件周圍。在一些實施例中，影像感測器IC更包括：一或多個吸收增強層，沿著所述基底的所述第二側佈置，所述基底具有直接位於所述影像感測元件之上的多個成角度的側壁，且所述一或多個吸收增強層對所述多個成角度的側壁進行襯墊；以及所述導電芯佈置於由所述基底的多個側壁界定的一或多個溝渠內，所述一或多個吸收增強層完全位於所述一或多個溝渠之外。
在又一些實施例中，本揭露是有關於一種形成影像感測器積體晶片（IC）的方法，所述方法包括：在基底內形成影像感測元件；在沿著所述基底的第一側形成的ILD結構內形成一或多個內連線；沿著所述影像感測元件的相對側形成延伸至所述基底的第二側中的一或多個溝渠；沿著所述基底的形成所述一或多個溝渠的多個側壁形成介電層；以及在所述一或多個溝渠內形成導電芯，所述導電芯自所述一或多個溝渠內延伸以電性耦合至所述一或多個內連線。在一些實施例中，所述方法更包括：沿著所述基底的所述第二側且沿著所述基底的形成所述一或多個溝渠的所述多個側壁形成所述介電層；對所述介電層進行蝕刻以自多個水平表面移除所述介電層；以及在對所述介電層進行蝕刻之後形成所述導電芯。在一些實施例中，所述方法更包括：沿著所述基底的所述第一側且在所述影像感測元件的相對側上形成一或多個閘極結構；將所述一或多個溝渠形成為延伸穿過所述基底且暴露出所述一或多個閘極結構；在所述一或多個閘極結構之上形成所述介電層；以及將所述導電芯形成為延伸穿過所述介電層且接觸所述一或多個閘極結構。在一些實施例中，所述導電芯自所述基底的所述第二側向外突出至所述基底的所述第二側上方非零距離。
以上內容概述了若干實施例的特徵以使得熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、取代及變更。
100、300、400、600、700:影像感測器積體晶片（IC） 102:基底 102a:第一側 102b:第二側 104:影像感測元件 105:畫素區 106:層間介電（ILD）結構 108:內連線 110:介電結構 111:隔離結構 112:溝渠 114:導電芯 115:非零距離 116:柵格結構 118:彩色濾光片 120:微透鏡 122:偏壓源 124:入射輻射 200:俯視圖 202:第一方向 204:第二方向 302:閘極結構 304:閘極電極 306、406:閘極介電質 308:接觸:蝕刻停止層（CESL） 310:凹槽 311:距離 312:吸收增強層 314:第一吸收增強層 316:第二吸收增強層 318:導電屏蔽 320:凹坑 402:凹陷閘極結構 402a:第一段 402b:第二段 404:凹陷閘極電極/閘極電極 404s:表面 404s 1:第一表面 404s 2:第二表面 408:閘極凹槽 410、502、508:第一距離 500、506、604、608、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300、2400、2500、2600、2700、2800、2900、3000、3100、3200、3300、3400、3500、3600、3700、3800、3900:剖視圖 504、510:第二距離 512:第三距離 602:距離 606:內連線通孔 610:內連線配線 800、814、818:多維積體晶片結構 802、816、820:第一積體晶片（IC）晶粒 804:第二積體晶片（IC）晶粒 806:第二基底 808:半導體裝置 810:第二ILD結構 812:第二內連線 902:第一蝕刻劑 904:第一罩幕 1002:閘極介電層 1402:第二罩幕 1404:第二蝕刻劑 1502:第一介電層 1602:第二介電層 1702:第四蝕刻劑 1802:第三介電層 1902:第四介電層 2702:蝕刻劑 4000:方法 4002、4004、4006、4008、4010、4012、4014、4016:動作 A-A':剖面線
結合附圖閱讀以下詳細說明會最佳地理解本發明的各態樣。注意，根據行業中的標準慣例，各種特徵未按比例繪製。事實上，為論述的清晰起見，可任意地增大或減小各種特徵的尺寸。 圖1示出影像感測器積體晶片（IC）的一些實施例的剖視圖，所述影像感測器IC具有被背溝渠隔離（back-trench isolation，BTI）結構環繞的影像感測元件，所述背溝渠隔離結構具有被配置成偏壓狀態的導電芯（conductive core）。 圖2示出影像感測器IC的一些實施例的俯視圖，所述影像感測器IC具有被帶有導電芯的BTI結構環繞的影像感測元件。 圖3示出具有帶有導電芯的BTI結構的影像感測器IC的一些附加實施例的剖視圖。 圖4示出具有帶有導電芯的BTI結構的影像感測器IC的一些附加實施例的剖視圖。 圖5A至圖5B示出具有帶有導電芯的BTI結構的影像感測器IC的一些附加實施例的剖視圖。 圖6A至圖6C示出具有帶有導電芯的BTI結構的影像感測器IC的一些附加實施例的剖視圖。 圖7示出影像感測器IC的一些實施例的俯視圖，所述影像感測器IC具有被具有導電芯的一或多個BTI結構環繞的影像感測元件陣列。 圖8A至圖8C示出包括影像感測器IC的多維積體晶片的一些實施例的剖視圖，所述影像感測器IC具有帶有導電芯的BTI結構。 圖9至圖20示出形成包括影像感測器IC的多維積體晶片的方法的一些實施例，所述影像感測器IC具有帶有導電芯的BTI結構。 圖21至圖30示出形成包括影像感測器IC的多維積體晶片的方法的一些附加實施例，所述影像感測器IC具有帶有導電芯的BTI結構。 圖31至圖39示出形成包括影像感測器IC的多維積體晶片的方法的一些附加實施例，所述影像感測器IC具有帶有導電芯的BTI結構。 圖40示出形成影像感測器IC的方法的一些實施例的流程圖，所述影像感測器IC具有被帶有導電芯的BTI結構環繞的影像感測元件。
100:影像感測器積體晶片(IC)
102:基底
102a:第一側
102b:第二側
104:影像感測元件
105:畫素區
106:層間介電(ILD)結構
108:內連線
110:介電結構
111:隔離結構
112:溝渠
114:導電芯
115:非零距離
116:柵格結構
118:彩色濾光片
120:微透鏡
122:偏壓源
124:入射輻射
A-A':剖面線

Claims (20)

  1. 一種影像感測器積體晶片（IC），包括： 一或多個內連線，佈置於基底的第一側上的層間介電（ILD）結構內； 影像感測元件，佈置於所述基底內，其中所述基底的多個側壁形成一或多個溝渠，所述一或多個溝渠在所述影像感測元件的相對側上自所述基底的第二側延伸至所述基底內； 介電結構，佈置於所述基底的形成所述一或多個溝渠的所述多個側壁上； 導電芯，佈置於所述一或多個溝渠內且藉由所述介電結構與所述基底在側向上隔開；以及 其中所述導電芯電性耦合至所述一或多個內連線。
  2. 如請求項1所述的影像感測器積體晶片，更包括： 一或多個閘極結構，沿著所述基底的所述第一側佈置，其中所述導電芯接觸所述一或多個閘極結構。
  3. 如請求項2所述的影像感測器積體晶片，其中所述一或多個閘極結構直接位於所述基底的多個附加側壁之間。
  4. 如請求項2所述的影像感測器積體晶片，其中所述導電芯與所述一或多個閘極結構的背對所述層間介電結構的表面在實體上接觸。
  5. 如請求項1所述的影像感測器積體晶片，其中所述導電芯自所述基底的所述第一側在垂直方向上向外突出，以在實體上接觸所述一或多個內連線。
  6. 如請求項1所述的影像感測器積體晶片，更包括： 偏壓源，藉由所述一或多個內連線耦合至所述導電芯，其中所述偏壓源被配置成對所述導電芯選擇性地施加偏壓電壓。
  7. 如請求項1所述的影像感測器積體晶片，其中所述導電芯在垂直方向上延伸超過所述介電結構的面對所述層間介電結構且位於所述一或多個溝渠內的底部。
  8. 如請求項1所述的影像感測器積體晶片，其中所述導電芯在垂直方向上向外突出超過所述基底的背對所述層間介電結構的上表面。
  9. 如請求項1所述的影像感測器積體晶片，更包括： 柵格結構，直接佈置於所述導電芯之上，其中所述介電結構佈置於所述導電芯的頂部與所述柵格結構的底部之間。
  10. 一種影像感測器積體晶片（IC），包括： 一或多個內連線，佈置於基底的第一側上的層間介電結構內； 影像感測元件，佈置於所述基底內； 導電芯，在所述影像感測元件的相對側上自所述基底的第二側延伸至所述基底內，其中所述導電芯電性耦合至所述一或多個內連線；以及 偏壓源，藉由所述一或多個內連線耦合至所述導電芯，其中所述偏壓源被配置成對所述導電芯選擇性地施加偏壓電壓。
  11. 如請求項10所述的影像感測器積體晶片，其中所述導電芯自所述基底內連續地延伸超過所述基底的所述第二側非零距離。
  12. 如請求項10所述的影像感測器積體晶片，其中所述基底更包括多個成角度的側壁，所述多個成角度的側壁在所述基底的所述第二側內界定一或多個三角形形狀空腔，所述一或多個三角形形狀空腔在垂直方向上直接位於所述影像感測元件之上且在側向上位於所述導電芯的多個側壁之間。
  13. 如請求項10所述的影像感測器積體晶片，更包括： 一或多個閘極結構，沿著所述基底的所述第一側佈置且電性耦合至所述一或多個內連線，其中所述導電芯延伸至所述一或多個閘極結構中。
  14. 如請求項13所述的影像感測器積體晶片， 其中所述一或多個閘極結構包括閘極電極及將所述閘極電極與所述基底隔開的閘極介電質；以及 其中所述導電芯延伸穿過所述閘極介電質以在實體上接觸所述閘極電極。
  15. 如請求項10所述的影像感測器積體晶片，其中在俯視圖中觀察，所述導電芯以閉合且連續的迴路包繞在所述影像感測元件周圍。
  16. 如請求項10所述的影像感測器積體晶片，更包括： 一或多個吸收增強層，沿著所述基底的所述第二側佈置，其中所述基底包括直接位於所述影像感測元件之上的多個成角度的側壁，且其中所述一或多個吸收增強層對所述多個成角度的側壁進行襯墊；以及 其中所述導電芯佈置於由所述基底的多個側壁界定的一或多個溝渠內，所述一或多個吸收增強層完全位於所述一或多個溝渠之外。
  17. 一種形成影像感測器積體晶片（IC）的方法，包括： 在基底內形成影像感測元件； 在沿著所述基底的第一側形成的層間介電結構內形成一或多個內連線； 沿著所述影像感測元件的相對側形成延伸至所述基底的第二側中的一或多個溝渠； 沿著所述基底的形成所述一或多個溝渠的多個側壁形成介電層；以及 在所述一或多個溝渠內形成導電芯，其中所述導電芯自所述一或多個溝渠內延伸以電性耦合至所述一或多個內連線。
  18. 如請求項17所述的形成影像感測器積體晶片的方法，更包括： 沿著所述基底的所述第二側且沿著所述基底的形成所述一或多個溝渠的所述多個側壁形成所述介電層； 對所述介電層進行蝕刻以自多個水平表面移除所述介電層；以及 在對所述介電層進行蝕刻之後形成所述導電芯。
  19. 如請求項17所述的形成影像感測器積體晶片的方法，更包括： 沿著所述基底的所述第一側且在所述影像感測元件的相對側上形成一或多個閘極結構； 將所述一或多個溝渠形成為延伸穿過所述基底且暴露出所述一或多個閘極結構； 在所述一或多個閘極結構之上形成所述介電層；以及 將所述導電芯形成為延伸穿過所述介電層且接觸所述一或多個閘極結構。
  20. 如請求項17所述的形成影像感測器積體晶片的方法，其中所述導電芯自所述基底的所述第二側向外突出至所述基底的所述第二側上方非零距離。
TW112105333A 2022-05-17 2023-02-15 影像感測器積體晶片以及其形成方法 TWI840125B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263342648P 2022-05-17 2022-05-17
US63/342,648 2022-05-17
US17/866,846 2022-07-18
US17/866,846 US20230378221A1 (en) 2022-05-17 2022-07-18 Back-trench isolation structure

Publications (2)

Publication Number Publication Date
TW202347750A true TW202347750A (zh) 2023-12-01
TWI840125B TWI840125B (zh) 2024-04-21

Family

ID=

Also Published As

Publication number Publication date
DE102023105393A1 (de) 2023-11-23
US20230378221A1 (en) 2023-11-23
JP2023169865A (ja) 2023-11-30
KR20230160737A (ko) 2023-11-24

Similar Documents

Publication Publication Date Title
CN109427832B (zh) 影像感应器集成芯片
TWI794723B (zh) 影像感測器及其形成方法
TWI734108B (zh) 整合式晶片及其形成方法
US10998359B2 (en) Image sensor with shallow trench edge doping
US11869761B2 (en) Back-side deep trench isolation structure for image sensor
US9647022B2 (en) Multi-layer structure for high aspect ratio etch
JP4746639B2 (ja) 半導体デバイス
US11404460B2 (en) Vertical gate field effect transistor
JP2022169429A (ja) イメージセンサ及びその形成方法
US20230387163A1 (en) Method for forming light pipe structure with high quantum efficiency
US20230082312A1 (en) Image Sensor Pixel with Deep Trench Isolation Structure
TWI840125B (zh) 影像感測器積體晶片以及其形成方法
US20220310678A1 (en) High reflectance isolation structure to increase image sensor performance
CN113838876B (zh) 图像传感器以及用于形成图像传感器的方法
TW202347750A (zh) 影像感測器積體晶片以及其形成方法
CN116741790A (zh) 图像传感器集成芯片及其形成方法
TW202105699A (zh) 影像感測器、用於影像感測器的半導體結構及其製造方法
CN221041135U (zh) 集成电路器件
TWI836771B (zh) 影像感測器及用於形成其的方法
US20240153979A1 (en) Image Sensor Structure with Reduced Floating Node and Manufacturing Method Thereof
JP2011176334A (ja) 画像撮像デバイス及びその製造方法
US20230361137A1 (en) Image sensor with shallow trench edge doping
US20230261021A1 (en) Image sensor having a gate dielectric structure for improved device scaling
JP2023152717A (ja) イメージセンサ性能を向上させるための分離構造
TW202412291A (zh) 積體電路裝置及其製造方法