TW202017162A - 整合式晶片及其形成方法 - Google Patents

整合式晶片及其形成方法 Download PDF

Info

Publication number
TW202017162A
TW202017162A TW108115305A TW108115305A TW202017162A TW 202017162 A TW202017162 A TW 202017162A TW 108115305 A TW108115305 A TW 108115305A TW 108115305 A TW108115305 A TW 108115305A TW 202017162 A TW202017162 A TW 202017162A
Authority
TW
Taiwan
Prior art keywords
substrate
inner surfaces
item
patent application
pyramid
Prior art date
Application number
TW108115305A
Other languages
English (en)
Other versions
TWI734108B (zh
Inventor
吳東庭
施俊吉
黃益民
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202017162A publication Critical patent/TW202017162A/zh
Application granted granted Critical
Publication of TWI734108B publication Critical patent/TWI734108B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

在一些實施例中，本發明是有關於一種整合式晶片。整合式晶片包括設置於基底的畫素區內的影像感測元件。多個導電內連線層設置於沿著基底的第一側排列的介電結構內。基底的第二側包括直接排列於影像感測元件之上的多個內表面。所述多個內表面分別包括沿著平面延伸的實質上平坦的表面。

Description

高效能影像感測器
各種各樣的現代電子裝置中皆會用到具有影像感測器的積體電路（Integrated circuit，IC）。近年來，互補金屬氧化物半導體（CMOS）影像感測器已開始得到廣泛使用，這在很大程度上替代了電荷耦合裝置（charge-coupled device，CCD）影像感測器。相較於CCD影像感測器，CMOS影像感測器因其功耗低、尺寸小、資料處理快速、直接輸出資料及製造成本低而愈來愈受歡迎。
以下揭露內容提供諸多不同的實施例或實例以實施所提供標的之不同特徵。下文闡述組件及排列的具體實例以使本發明簡潔。當然，該些僅是實例，並不旨在做出限制。舉例而言，在以下說明中，第一特徵形成於第二特徵之上或形成於第二特徵上可包括第一特徵與第二特徵形成為直接接觸的實施例，且亦可包括額外特徵可形成於第一特徵與第二特徵之間以使第一特徵與第二特徵不可直接接觸的實施例。另外，本發明可在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，本質上並不表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明起見，本文中可使用諸如「在...下方」、「在...之下」、「下部」、「在...上方」、「上部」等空間相對用語來闡述圖中所說明的一個元件或特徵與另外的元件或特徵的關係。除了圖中所繪示的定向之外，所述空間相對用語亦旨在涵蓋裝置在使用或操作中的不同定向。可對設備進行其他定向（旋轉90度或處於其他定向），且同樣地對本文中所使用的空間相對描述符相應地加以解釋。
CMOS影像感測器（CMOS image sensor，CIS）通常包括畫素區陣列，所述畫素區分別具有排列於半導體基底內的影像感測元件。影像感測元件被配置成接收包含光子的入射光。在接收到光之後，影像感測元件被配置成將光轉換為電訊號。訊號處理單元可處理來自影像感測元件的電訊號以確定CIS所拍攝的影像。
量子效率（Quantum efficiency，QE）是形成由畫素區內的影像感測元件產生的電訊號的光子的數目對入射於畫素區上的光子的數目的比率。已瞭解到，可使用晶片上吸收增強結構來提高CMOS影像感測器的量子效率，所述晶片上吸收增強結構（on-chip absorption enhancement structure）被配置成提高基底的光吸收率。舉例而言，包括沿著基底的表面排列的突出部的吸收增強結構可藉由沿著所述表面減少對入射輻射的反射來提高基底的光吸收率。此種吸收增強結構通常包括錐形突出部，所述錐形突出部在影像感測元件之上自基底向外延伸。可藉由對基底執行乾式蝕刻製程來形成所述錐形突出部。
然而，用於形成此種突出部的乾式蝕刻製程可能會沿著突出部的外邊緣造成電漿損壞。電漿損壞可導致基底的晶狀結構（crystalline structure）出現缺陷（例如，間隙（interstitials）），這可造成暗電流及/或白色畫素數目增加。暗電流及/或白色畫素數目增加會在光未碰撞於影像感測元件上時使電荷累積於影像感測元件內，進而成為可使CIS的影像品質劣化的主要雜訊源。此外，乾式蝕刻製程容差的不確定性可造成突出部的形狀不均勻。此不均勻可導致不良的光回應不均勻性（poor photo response non-uniformity，PNRU）（亦即，影像感測元件的真實回應與均勻回應之間的差），這又會使相關聯的影像感測元件的效能發生劣化。
本發明是有關於影像感測器整合式晶片，所述影像感測器整合式晶片包括由多個金字塔形的形貌特徵（topographical features）（例如，凹入部或突出部）界定的吸收增強結構。在一些實施例中，影像感測器整合式晶片可包括設置於基底內的影像感測元件。多個導電內連線層排列於沿著所述基底的第一側設置的介電結構內。所述基底的第二側包括多個內側壁，所述多個內側壁排列於影像感測元件之上且界定金字塔形的形貌特徵。所述內側壁具有實質上平坦的表面，所述實質上平坦的表面分別沿著在第一方向及與第一方向垂直的第二方向上的平面延伸。所述實質上平坦的表面是用於形成形貌特徵的濕式蝕刻製程的結果。濕式蝕刻製程能夠形成形貌特徵，同時避免可在乾式蝕刻製程期間出現的電漿損壞。此外，濕式蝕刻製程具有高可控性容差，所述高可控性容差提供均質分佈的形貌特徵且可提高影像感測元件的PRNU。
圖1說明包括吸收增強結構的影像感測器整合式晶片100的一些實施例的剖視圖。
影像感測器整合式晶片100包括具有多個畫素區104a至104b的基底102。所述多個畫素區104a至104b分別包括影像感測元件106，影像感測元件106被配置成將入射輻射（例如，光子）轉換為電訊號（亦即，自入射輻射產生電子電洞對）。在各種實施例中，影像感測元件106可被配置成將具有不同波長範圍的入射輻射（例如，處於可見輻射光譜中的波長、處於紅外線輻射光譜中的波長等）轉換為電性訊號。在一些實施例中，影像感測元件106可包括光電二極體、光電晶體等。
多個電晶體閘極結構108沿著基底102的第一側102a排列。後段製程（back-end-of-the-line，BEOL）金屬化堆疊亦沿著基底102的第一側102a排列。BEOL金屬化堆疊包括介電結構110，介電結構110環繞多個導電內連線層112。在一些實施例中，介電結構110包括多個堆疊式層級間介電（inter-level dielectric，ILD）層。在一些實施例中，所述多個導電內連線層112包括導電通孔與導電打線的交替層，所述交替層電性耦合至所述多個電晶體閘極結構108。
在一些實施例中，隔離結構（例如，淺溝渠隔離結構、深溝渠隔離結構、隔離植入物等）可在所述多個畫素區104a至104b中的鄰近畫素區之間的位置處排列於基底102內。舉例而言，在一些實施例中，淺溝渠隔離結構114可在所述多個畫素區104a至104b中的鄰近畫素區之間排列於基底102的第一側102a內。在一些額外實施例中，後側深溝渠隔離（back-side deep trench isolation，BDTI）結構116可在所述多個畫素區104a至104b中的鄰近畫素區之間排列於基底102的第二側102b內。在一些實施例中，BDTI結構116可直接位於淺溝渠隔離結構114之上。在其他實施例中，BDTI結構116可完全延伸穿過基底102，且可省略淺溝渠隔離結構114。
基底102的第二側102b包括排列於所述多個畫素區104a至104b內的多個形貌特徵118。所述多個形貌特徵118（例如，金字塔形的突出部（protrusions）及/或凹陷（depressions））是由基底102的多個內表面118a至118b界定。所述多個內表面118a至118b包括分別沿著平面119a至平面119b延伸的若干實質上平坦的表面，平面119a至平面119b在第一方向及與第一方向垂直的第二方向（例如，進入紙張的平面中）上延伸。所述多個內表面118a至118b的平坦度是用於形成形貌特徵118的濕式蝕刻製程的結果。平面119a至平面119b相對於基底102的第一側102a成角度ϴ。在一些實施例中，角度ϴ可處於大約30°與大約90°之間的範圍中。
在一些實施例中，一個或多個介電層120在所述多個內表面118a至118b之間排列於基底102的第二側102b之上。在一些實施例中，所述一個或多個介電層120可包含氧化物、氮化物、碳化物等。所述多個內表面118a至118b的角度會提高基底102的輻射吸收率（例如，藉由減少不勻表面對輻射的反射）。舉例而言，對於入射角α1 大於臨界角的入射輻射122而言（例如，波長處於電磁光譜的近紅外線部分中的入射輻射），所述多個內表面118a至118b可用於將入射輻射122反射至所述多個內表面118a至118b中的另一者，隨後入射輻射122可被吸收至基底102中。所述多個內表面118a至118b更可用於減小相對於所述一個或多個介電層120的頂部具有陡峭角度的入射輻射122的入射角，藉此防止入射輻射122自基底102反射出去。
所述多個形貌特徵118能夠使影像感測元件106具備可與具有錐形突出部（例如，42個850奈米的錐形突出部）的影像感測器整合式晶片媲美的量子效率（QE）。然而，所述多個內表面118a至118b具有較錐形突出部低的缺陷集中度（由於所述多個內表面是使用濕式蝕刻劑形成），且藉此將影像感測元件106的暗電流產生減少達大約80%與大約90%之間的範圍（例如，自大約22.0個電子/畫素/秒（e-/p/s）減少至大約3.8 e-/p/s。此外，形貌特徵118較使用乾式蝕刻製程形成的錐形突出部均質地排列於畫素區內，藉此將光回應不均勻性（PRNU）減小達大約20%與大約80%之間的範圍（例如，自2.17減小至1.20）。
圖2A說明影像感測器整合式晶片200的俯視圖的一些額外實施例。
影像感測器整合式晶片200包括由隔離區202環繞的畫素區104a。隔離區202包括基底102的上表面204及設置於上表面204內的BDTI結構116。上表面204及BDTI結構116圍繞基底102的畫素區104a且圍繞基底102的多個內表面118a至118d連續地延伸成不中斷的迴圈（unbroken loop），所述多個內表面118a至118d直接排列於影像感測元件106之上。在一些實施例中，上表面204可包括實質上平面表面。
所述多個內表面118a至118d包括界定基底102的形貌特徵（例如，金字塔形的突出部及/或凹陷）的若干內表面群組206。內表面群組206包括多個內表面118a至118d，所述多個內表面118a至118d分別沿著相交於點208處的平面（在第一方向上且在與第一方向垂直的第二方向上）延伸。舉例而言，在一些實施例中，內表面118a至118d的群組206中的一者可包括內表面118a、內表面118b、內表面118c及內表面118d。在各種實施例中，群組206內的所述多個內表面118a至118d可界定形貌特徵，所述形貌特徵包括自基底102向外延伸的金字塔形突出部或延伸於基底102內的金字塔形凹陷。在一些實施例中，金字塔形突出部及/或金字塔形凹陷可具有四個內表面及實質上正方形的基座。
在一些實施例中，群組206中的一者內的所述多個內表面118a至118d可交會於包括頂點（apex）212的點處，頂點212在所述群組內是基底102的最高點。舉例而言，圖2B說明具有多個內表面118a至118b的影像感測器整合式晶片的剖視圖210，在群組206內的所述多個內表面118a至118b交會於包括頂點212的點處。在一些此種實施例中，所述多個內表面118a至118b分別具有寬度隨著距頂點212的距離減小而減小的實質上平坦的表面。
在其他實施例中，群組206中的一者內的所述多個內表面118a至118d可交會於包括底點（nadir）216的點處，底點216在所述群組內是基底102的最低點。舉例而言，圖2C說明具有內表面118a至118b的影像感測器整合式晶片的剖視圖214，在群組206內的內表面118a至118b交會於包括底點216的點處。在一些此種實施例中，內表面118a至118b分別具有寬度隨著距底點216的距離減小而減小的實質上平坦的表面。
圖3說明具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片300的一些實施例的俯視圖。
影像感測器整合式晶片300包括多個畫素區104a至104d，所述多個畫素區104a至104d分別包括影像感測元件106。所述多個畫素區104a至104d由隔離區202分隔開。所述多個畫素區104a至104d分別具有寬度302且以間距（pitch）304排列。在一些實施例中，寬度302可處於大約1微米（µm）與大約50微米之間的範圍中。在其他實施例中，寬度302可小於1微米。在一些實施例中，間距304可處於大約1微米與大約50微米之間的範圍中。在其他實施例中，間距304可小於1微米。舉例而言，在各種實施例中，間距304可為大約628奈米、大約660奈米、大約470奈米或大約728奈米。
所述多個畫素區104a至104d分別包括以列及行排列成陣列的多個形貌特徵118（例如，金字塔形的突出部及/或凹陷）。在一些實施例中，列及/或行可具有相同數目的形貌特徵118。所述多個畫素區104a至104d內的所述多個形貌特徵118分別具有寬度306且以間距308排列。在一些實施例中，寬度306可處於大約400奈米與大約1000奈米之間的範圍中。在其他實施例中，寬度306可處於大約500奈米與大約10微米之間的範圍中。在一些實施例中，間距308可處於大約450奈米與大約900奈米之間的範圍中。在一些實施例中，寬度306對間距308的比率可處於大約0.95與大約1之間的範圍中。在一些實施例中，在所述多個畫素區104a至104d中的相應畫素區內，所述多個形貌特徵118可覆蓋大約84%的畫素區面積（亦即，寬度306的平方除以間距308的平方大約等於84%）。
圖4說明具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片400的一些實施例的剖視圖。
影像感測器整合式晶片400包括具有前側401f及後側401b的基底102。鈍化層402排列於基底102的後側401b上。在一些實施例中，鈍化層402排列於基底102的後側401b與一個或多個介電層120之間。在一些實施例中，鈍化層402可包含高k值介電材料，諸如氧化鈦鋁、氧化鉿鉭、氧化鋯鑭等。在一些實施例中，鈍化層402可更排列於溝渠404內，溝渠404界定後側深溝渠隔離（BDTI）結構116。在一些實施例中，BDTI結構116更包括所述一個或多個介電層120以及侷限於溝渠404內的一種或多種額外介電材料406（例如，氧化物、氮化物、碳化物等）。
網格結構（grid structure）408設置於基底102之上且設置於所述一個或多個介電層120內。網格結構408包括側壁，所述側壁界定上覆於畫素區104a至畫素區104b的開口。在各種實施例中，網格結構408可包含金屬（例如，鋁、鈷、銅、銀、金、鎢等）及/或介電材料（例如，SiO2 、SiN等）。多個彩色濾光片410a至410b排列於網格結構408中的開口內。所述多個彩色濾光片410a至410b分別被配置成透射特定波長的入射輻射。多個微透鏡412排列於所述多個彩色濾光片410a至410b之上。所述多個微透鏡412被配置成將入射輻射（例如，光）朝向畫素區104a至畫素區104b聚焦。
圖5A至圖5B說明具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片的一些額外實施例。
圖5A說明影像感測器整合式晶片的三維視圖500。影像感測器整合式晶片包括畫素區104a，畫素區104a具有排列於基底102內的影像感測元件（圖5A中未示出）。基底102包括多個內表面118b及118d，所述內表面118b及118d在畫素區104a內界定多個金字塔形的突出部502。所述多個內表面118b及118d分別包括實質上三角形形狀，所述三角形形狀的寬度w 隨著金字塔形的突出部502的高度h 增大而減小。在一些實施例中（圖5B中示出），金字塔形的突出部502可具有磨圓的頂部或平坦的頂部。所述多個金字塔形的突出部502分別具有寬度為b 的基座（底部）。在一些實施例中，高度h 可大約等於0.707b。
所述多個金字塔形的突出部502被通道（channel）504分隔開。在一些實施例中，通道504沿著所述多個金字塔形的突出部502中的一者的相對側在平行方向上伸展。畫素區104a由基底102的上表面204所界定的隔離區202環繞。在一些實施例中，通道504在界定隔離區202的側壁之間直線伸展。
圖5B說明圖5A所示影像感測器整合式晶片的剖視圖506。影像感測器整合式晶片包括多個內表面118a至118b。所述多個內表面118a至118b沿著相交於點208處的平面119a至平面119b延伸。在一些實施例中，點208與基底102分隔開（例如，點208排列於基底102上方）一距離508，距離508處於大約0奈米與大約30奈米之間的範圍中。在一些實施例中，所述多個金字塔形的突出部502具有頂部，所述頂部凹入於隔離區202的上表面204之下一距離514。在一些實施例中，距離514可處於大約10奈米與大約100奈米之間的範圍中。舉例而言，在一些實施例中，距離514可大約等於29.6奈米。
在一些實施例中，所述多個內表面118a至118b分別被定向成相對於沿著基底102的上表面204延伸的第一平面510成第一角度ϴ1 。在該些實施例中，所述多個內表面118a至118b分別被定向成相對於與基底102的上表面204垂直的第二平面512成第二角度ϴ2 。在一些實施例中，第一角度ϴ1 可為大約35.3°。在一些實施例中，第二角度ϴ2 可為大約54.7°。
圖6A說明具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片的一些額外實施例的三維視圖600。圖6B說明圖6A所示影像感測器整合式晶片的剖視圖606。
影像感測器整合式晶片包括具有多個金字塔形的突出部502的畫素區104a。自俯視圖觀察到，基底102的上表面204由鋸齒狀邊緣（jagged edges）602界定。鋸齒狀邊緣602中的鄰近鋸齒狀邊緣沿著凹槽（groove）604交會，凹槽604沿著基底102的側延伸。儘管圖6A中未予以說明，但應瞭解BDTI結構可排列於基底102的上表面204內，環繞畫素區104a。
圖7A至圖7B說明具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片的一些額外實施例。
圖7A說明影像感測器整合式晶片的三維視圖700。影像感測器整合式晶片包括畫素區104a，畫素區104a具有排列於基底102內的影像感測元件（圖7A中未示出）。基底102包括多個內表面118b及118c，所述多個內表面118b及118c在畫素區104a內界定多個金字塔形的凹陷702。所述多個內表面118b及118c分別包含實質上三角形形狀，所述實質上三角形形狀的寬度w 隨著所述多個金字塔形的凹陷702的深度d 增大而減小。在一些實施例中（圖7B中示出），所述多個金字塔形的凹陷702可具有磨圓的底部或平坦底部。所述多個金字塔形的凹陷702分別具有寬度為b 的基座（頂部）。在一些實施例中，深度d 可大約等於0.707b。
所述多個金字塔形的凹陷702被脊（ridges）704分隔開。在一些實施例中，脊704沿著所述多個金字塔形的凹陷702的相對側在平行方向上伸展。畫素區104a由基底102的上表面204所界定的隔離區202環繞。在一些實施例中，脊704在界定隔離區202的側壁之間直線伸展。
圖7B說明影像感測器整合式晶片的剖視圖706。所述影像感測器整合式晶片包括多個內表面118a至118b。所述多個內表面118a至118b沿著相交於點208處的平面119a至平面119b延伸。在一些實施例中，點208與所述多個金字塔形的凹陷702中的一者分隔開（例如，點208排列於所述多個金字塔形的凹陷702中的一者之下）一距離708，距離708處於大約0奈米與大約30奈米之間的範圍中。在一些實施例中，所述多個內表面118a至118b分別被定向成相對於沿著基底102的上表面204延伸的第一平面710成第一角度Ф1 。在該些實施例中，所述多個內表面118a至118b分別被定向成相對於與基底102的上表面204垂直的第二平面712成第二角度Ф2 。在一些實施例中，第一角度Ф1 可為大約35.3°。在一些實施例中，第二角度Ф2 可為大約54.7°。
在一些實施例中，所述多個金字塔形的凹陷702具有頂部，所述頂部凹入於隔離區202的上表面204之下一距離714。在一些實施例中，距離714可處於大約5奈米與大約40奈米之間的範圍中。
圖8A說明具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片800的一些額外實施例的三維視圖。圖8B說明圖8A所示影像感測器整合式晶片800的俯視圖806。儘管圖8A中未予以說明，但應瞭解BDTI結構可排列於基底102的上表面204內，環繞畫素區104a。
影像感測器整合式晶片800包括畫素區104a，畫素區104a具有排列成列802a至列802b及行804的多個金字塔形的凹陷702。在一些實施例中，第一列802a具有第一數目個金字塔形的凹陷702且第二列802b具有第二數目個金字塔形的凹陷702，所述第二數目不同於所述第一數目。
圖9至圖18說明形成具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片的方法的一些實施例的剖視圖900至剖視圖1800。儘管圖9至圖18中所示的剖視圖900至剖視圖1800是參考形成具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片的方法進行闡述，但應瞭解，圖9至圖18中所示的結構並不僅限於所述形成方法，而是可獨立於所述方法單獨存在。此外，儘管所述方法闡述了形成後側照明式（back-side illuminated，BSI）影像感測器，但應瞭解，所揭露的吸收增強設備亦可適用於前側照明式（front-side illuminated，FSI）影像感測器。
如圖9的剖視圖900中所示，一個或多個電晶體閘極結構108沿著基底902的前側902f形成於畫素區104a至104b內。基底902可以是與其相關聯的任何類型的半導體主體（例如，矽、SiGe、SOI等）以及任何其他類型的半導體及/或磊晶層。舉例而言，在一些實施例中，基底902可包括基座基底及磊晶層。在各種實施例中，所述一個或多個電晶體閘極結構108可對應於轉移電晶體（transfer transistor）、源極隨耦器電晶體（source-follower transistor）、列選擇電晶體（row select transistor）及/或重設電晶體（reset transistor）。在一些實施例中，可藉由在基底902的前側902f上沉積閘極介電膜及閘極電極膜來形成所述一個或多個電晶體閘極結構108。隨後，將閘極介電膜及閘極電極膜圖案化以形成閘極介電層108d及閘極電極108e。可在閘極電極108e的外側壁上形成側壁間隙壁108s。在一些實施例中，可藉由以下步驟形成側壁間隙壁108s：在基底902的前側902f上沉積間隙壁層（例如，氮化物、氧化物等），並選擇性地蝕刻所述間隙壁層以形成側壁間隙壁108s。
影像感測元件106形成於基底902的畫素區104a至104b內。在一些實施例中，影像感測元件106可包括藉由將一種或多種摻雜劑物種植入至基底902的前側902f中而形成的光電二極體。舉例而言，可藉由以下步驟形成光電二極體：（例如，根據遮罩層）選擇性地執行第一植入製程以形成具有第一摻雜類型（例如，n型）的第一區，且隨後執行第二植入製程以形成鄰接第一區的具有第二摻雜類型（例如，p型）的第二區，所述第一摻雜類型不同於所述第一摻雜類型。在一些實施例中，亦可使用第一植入製程或第二植入製程中的一者來形成浮置擴散井（未示出）。
如圖10的剖視圖1000中所示，在介電結構110內形成多個導電內連線層112，介電結構110是沿著基底902的前側902f形成。介電結構110包括多個堆疊式ILD層，而所述多個導電內連線層112包括導電打線與通孔的交替層。在一些實施例中，可使用鑲嵌製程（例如，單鑲嵌製程或雙鑲嵌製程）來形成所述多個導電內連線層112中的一個或多者。藉由以下步驟執行所述鑲嵌製程：在基底902的前側902f之上形成ILD層，蝕刻ILD層以形成介層窗孔及/或溝渠，並使用導電材料來填充介層窗孔及/或溝渠。在一些實施例中，可藉由氣相沉積技術（例如，物理氣相沉積（physical vapor deposition，PVD）、化學氣相沉積（chemical vapor deposition，CVD）、電漿增強CVD（plasma enhanced CVD，PE-CVD）、原子層沉積（Atomic layer deposition，ALD）等）來沉積ILD層，且可使用沉積製程及/或鍍覆製程（例如，電鍍、無電電鍍等）來形成導電材料。在各種實施例中，所述多個導電內連線層112可包括例如鎢、銅、或鋁銅。
如圖11的剖視圖1100中所示，可將介電結構110接合至支撐基底1102。在一些實施例中，支撐基底1102可包含半導體材料，諸如矽。在將介電結構110接合至支撐基底1102之後，可對基底902進行薄化以形成基底102。對基底902進行薄化會將所述基底的厚度自第一厚度t1 減小至第二厚度t2 ，第二厚度t2 小於第一厚度t1 。對基底902進行薄化允許輻射更容易地穿過而到達影像感測元件106。在各種實施例中，可藉由蝕刻及/或機械研磨基底902的後側902b來對基底902進行薄化。
如圖12的剖視圖1200中所示，沿著基底102的後側401b形成第一圖案化遮罩層1202。第一圖案化遮罩層1202包括側壁，所述側壁沿著基底102的後側401b界定開口1204。在一些實施例中，第一圖案化遮罩層1202可包括硬罩幕，所述硬罩幕包含鈦、碳化矽、氮氧化矽、鉭等。在一些實施例中，可在基底102的後側401b之上沉積第一圖案化遮罩層1202，且隨後使用微影製程及乾式蝕刻製程來將第一圖案化遮罩層1202圖案化。
如圖13的剖視圖1300中所示，根據第一圖案化遮罩層1202對基底102的後側401b執行第一濕式蝕刻製程。根據第一圖案化遮罩層1202將基底102的後側401b選擇性地暴露於一種或多種第一濕式蝕刻劑1302來執行所述第一濕式蝕刻製程。所述一種或多種第一濕式蝕刻劑1302移除基底102的一些部分以形成由基底102的內表面1306界定的多個凹入部（recesses）1304。在一些實施例中，所述一種或多種第一濕式蝕刻劑1302可包括氫氟酸（hydroflouric acid，HF）、氫氧化四甲銨（tetramethylammonium hydroxide，TMAH）、氫氧化鉀（potassium hydroxide，KOH）等。
如圖14A的剖視圖1400中所示，移除第一圖案化遮罩層（圖13的1202）。移除第一圖案化遮罩層（圖13的1202）會形成孔口（aperture）1402，孔口1402在基底102的後側401b與所述多個凹入部1304之間延伸。如圖14B的三維視圖1404中所示，在一些實施例中，孔口1402可包括圓形孔口。
如圖15的剖視圖1500中所示，對基底102的後側401b執行第二濕式蝕刻製程。藉由以下步驟執行第二濕式蝕刻製程：將基底102暴露於一種或多種第二濕式蝕刻劑1502，所述一種或多種第二濕式蝕刻劑1502移除基底102的上部分。移除基底102的上部分會在基底102的畫素區104a內界定形貌特徵118。由於第二濕式蝕刻製程移除了基底102的上部分，因此形貌特徵118的頂部可凹入於基底102的上表面204之下一距離514。形貌特徵118是由包括實質上平坦的表面的多個內表面118a至118b界定，所述多個內表面118a至118b沿著相交於點208處的平面119a至平面119b延伸。在一些實施例中，形貌特徵118可包括金字塔形的突出部，且平面119a至平面119b可交會於沿著形貌特徵118的頂部或位於形貌特徵118之上的點。在其他實施例中，形貌特徵118可包括金字塔形的凹陷，且平面119a至平面119b可交會於沿著形貌特徵118的底部或在形貌特徵118之下的點。移除基底102的上部分亦界定環繞所述多個內表面118a至118b的隔離區202。隔離區202由上表面204界定。在一些實施例中，上表面204是實質上平面表面，所述實質上平面表面沿著上覆於所述多個內表面118a至118b之上達一個或多個非零距離的平面設置。
在一些實施例中，所述一種或多種第二濕式蝕刻劑1502可包括氫氟酸（HF）、氫氧化四甲銨（TMAH）、氫氧化鉀（KOH）等。使用濕式蝕刻製程來形成界定形貌特徵118的所述多個內表面118a至118b會避免使用乾式蝕刻製程時可能出現的電漿損壞（例如，減少晶狀缺陷）。此外，濕式蝕刻製程可提供高的非等向性程度，濕式蝕刻製程沿著晶狀平面進行蝕刻且在畫素區104a至104b內提供具有良好均勻性的形貌特徵118。舉例而言，在一些實施例中，基底102可包含矽，且所述一種或多種第一濕式蝕刻劑1302及/或所述一種或多種第二濕式蝕刻劑1502可蝕刻(100)平面以形成由(111)平面界定的內表面118a至118b（亦即，且形成由(111)平面限界的凹入部）。在該些實施例中，內表面118a至118b與(100)平面之間的角度大約等於54.7°。
如圖16的剖視圖1600中所示，在基底102的後側401b內在隔離區202內形成溝渠1602。溝渠1602在橫向地位於所述多個畫素區104a至104b之間的位置處自上表面204垂直地延伸至基底102內。在一些實施例中，可藉由將基底102的後側401b暴露於第三蝕刻製程來形成溝渠1602。根據第二圖案化遮罩層1606將基底102的後側401b選擇性地暴露於一種或多種第三蝕刻劑1604來執行第三蝕刻製程。在一些實施例中，第二圖案化遮罩層1606可包括光阻。在一些實施例中，所述一種或多種第三蝕刻劑1604可包括乾式蝕刻劑。在一些實施例中，所述乾式蝕刻劑可具有包含以下中的一者或多者的蝕刻化學品：氧（O2 ）、氮（N2 ）、氫（H2 ）、氬（Ar）及/或氟物種（例如，CF4 、CHF3 、C4 F8 等）。
如圖17的剖視圖1700中所示，使一種或多種第一介電材料形成於溝渠1602內，以在畫素區104a至104b的相對側上形成後側深溝渠隔離（BDTI）結構116。亦在基底102的所述多個內表面118a至118b以及上表面204之上形成一個或多個介電層120。在一些實施例中，所述一種或多種第一介電材料以及所述一個或多個介電層120可包含相同的材料，其使用單次連續沉積製程及/或在原位執行的多次沉積製程形成。在其他實施例中，所述一種或多種第一介電材料以及所述一個或多個介電層120可包含使用不同的沉積製程形成的不同的材料。
在各種實施例中，所述一種或多種第一介電材料可包括氧化物、氮化物、碳化物等。在各種實施例中，所述一個或多個介電層120可包含氧化物（例如，氧化矽）、TEOS等。在一些實施例中，所述一個或多個介電層120可在所述多個形貌特徵118中的鄰近形貌特徵之間延伸。在一些實施例中，可將所述一個或多個介電層120沉積成具有包括多個彎曲表面的上表面，所述多個彎曲表面排列於形貌特徵118之上且彼此相交。在一些實施例中，可藉由後續平坦化製程（例如，化學機械平坦化製程）移除所述多個彎曲表面以賦予所述一個或多個介電層120實質上平面的上表面。
在一些實施例中，可在形成BDTI結構116及/或所述一個或多個介電層120之前，沿著基底102的後側401b形成鈍化層（未示出）。鈍化層襯於基底102的後側401b中。在一些實施例中，鈍化層更可襯於溝渠（圖16的1602）的內側壁中。在一些實施例中，鈍化層可包括高k介電層，所述高k介電層包含氧化鉿（HfO2 ）、氧化鈦（TiO2 ）、氧化鉿鋯（HfZrO）、氧化鉭（Ta2 O3 ）、氧化鉿矽（HfSiO4 ）、氧化鋯（ZrO2 ）、氧化鋯矽（ZrSiO2 ）等。在一些實施例中，可藉由氣相沉積技術（例如，PVD、CVD、PE-CVD、ALD等）來沉積鈍化層。
如圖18的剖視圖1800中所示，在所述一個或多個介電層120之上形成多個彩色濾光片410a至410b。在一些實施例中，所述多個彩色濾光片410a至410b可形成於上覆於所述一個或多個介電層120之上的網格結構408中的開口內。在一些實施例中，可藉由形成彩色濾光片層且將所述彩色濾光片層圖案化來形成所述多個彩色濾光片410a至410b。彩色濾光片層是由允許透射具有特定波長範圍的輻射（例如光）而阻擋波長在所規定範圍之外的光的材料形成。
在所述多個彩色濾光片410a至410b之上形成多個微透鏡412。在一些實施例中，可藉由在所述多個彩色濾光片上方沉積微透鏡材料（例如，藉由旋塗方法或沉積製程）來形成所述多個微透鏡412。在微透鏡材料上方將具有彎曲上表面的微透鏡模板（未示出）圖案化。在一些實施例中，微透鏡模板可包含光阻材料，使用分散曝光光劑量（distributing exposing light dose）（例如，對於負型光阻而言，在彎曲的底部處曝光較多，且在彎曲的頂部處曝光較少）將所述光阻材料曝光、顯影及烘烤以形成圓滑的形狀。然後，根據微透鏡模板選擇性地蝕刻微透鏡材料來形成所述多個微透鏡412。
圖19說明形成具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片的方法1900的一些實施例的流程圖。
雖然本文中將方法1900說明且闡述為一系列的動作或事件，但應瞭解，不應在限制意義上解釋所說明的該些動作或事件的排序。舉例而言，除了本文中所說明及/或所述的次序之外，一些動作亦可以不同的次序發生及/或與其他動作或事件同時發生。另外，並不是所有所說明的動作皆可需要來實施本文中的說明中的一個或多個態樣或實施例。此外，可在一個或多個單獨的動作及/或階段中實施本文中所示的動作中的一者或多者。
在動作1902處，沿著基底的第一側形成一個或多個電晶體閘極結構。圖9說明與動作1902對應的一些實施例的剖視圖900。
在動作1904處，在基底的畫素區內形成影像感測元件。圖9說明與動作1904對應的一些實施例的剖視圖900。
在動作1906處，在沿著基底的第一側的介電結構內形成多個導電內連線層。圖10說明與動作1906對應的一些實施例的剖視圖1000。
在動作1908處，將基底的第一側耦合至支撐基底且對基底進行薄化以減小基底的厚度。圖11說明與動作1908對應的一些實施例的剖視圖1100。
在動作1910處，在基底的第二側內形成多個形貌特徵。所述多個形貌特徵是由沿著相交於一點處的平面延伸的多個實質上平坦的表面界定。在各種實施例中，所述多個形貌特徵可包括金字塔形的突出部或金字塔形的凹陷。在一些實施例中，可根據動作1912至動作1918形成所述多個形貌特徵。
在動作1912處，在基底的第二側上形成圖案化遮罩層。圖12說明與動作1912對應的一些實施例的剖視圖1200。
在動作1914處，根據圖案化遮罩層對基底的第二側執行第一濕式蝕刻製程。圖13說明與動作1914對應的一些實施例的剖視圖1300。
在動作1916處，移除圖案化遮罩層。圖14A說明與動作1916對應的一些實施例的剖視圖1400。
在動作1918處，對基底的第二側執行第二濕式蝕刻製程。圖15說明與動作1918對應的一些實施例的剖視圖1500。
在動作1920處，在鄰近的畫素區之間形成隔離結構。圖16至圖17說明與動作1920對應的一些實施例的剖視圖1600至剖視圖1700。
在動作1922處，在基底的第二側上形成一個或多個介電層。圖18說明與動作1922對應的一些實施例的剖視圖1800。
在動作1924處，在所述一個或多個介電層之上形成彩色濾光片及微透鏡。圖18說明與動作1924對應的一些實施例的剖視圖1800。
因此，在一些實施例中，本發明是有關於具有吸收增強結構的影像感測器整合式晶片，所述吸收增強結構包括分別由基底的實質上平坦的表面界定的形貌特徵，所述實質上平坦的表面沿著相交於一點處的平面延伸。藉由一次或多次濕式蝕刻製程形成基底的實質上平坦的表面，以沿著所述實質上平坦的表面減少可使影像感測器整合式晶片的效能劣化的缺陷。
在一些實施例中，本發明是有關於一種整合式晶片。所述整合式晶片包括：影像感測元件，設置於基底的畫素區內；以及多個導電內連線層，設置於沿著所述基底的第一側排列的介電結構內；所述基底的第二側包括直接排列於所述影像感測元件之上的多個內表面，所述多個內表面分別具有沿著一平面延伸的一實質上平坦的表面。在一些實施例中，所述多個內表面包括沿著多個平面延伸的多個實質上平坦的表面的一群組，所述多個平面相交於所述多個內表面之間的一點處。在一些實施例中，所述點排列於所述基底之上且與所述基底分隔開非零距離。在一些實施例中，所述多個內表面分別包括三角形形狀。在一些實施例中，所述整合式晶片更包括設置於所述畫素區與鄰近畫素區之間的隔離區，所述隔離區由所述基底的上表面界定，所述基底的所述上表面環繞所述畫素區延伸成不中斷的迴圈。在一些實施例中，所述基底的所述上表面沿著與所述內表面的頂部垂直地分隔開一個或多個非零距離的水平平面排列。在一些實施例中，所述多個內表面界定被脊分隔開的第一金字塔形的腔室（cavity）與第二金字塔形的腔室，所述脊垂直地位於所述基底的所述上表面之下。在一些實施例中，自俯視圖觀察到，所述上表面由所述基底的鋸齒狀邊緣界定。在一些實施例中，所述多個內表面界定被脊分隔開的第一金字塔形的腔室與第二金字塔形的腔室，所述脊沿著所述畫素區的外邊緣之間的線延伸。在一些實施例中，所述多個內表面界定被通道分隔開的第一金字塔形的突出部與第二金字塔形的突出部，所述通道沿著所述畫素區的外邊緣之間的線延伸。
在其他實施例中，本發明是有關於一種整合式晶片。所述整合式晶片包括：影像感測元件，設置於基底內；以及多個導電內連線層，設置於沿著所述基底的第一側排列的介電結構內，所述基底的所述第一側與所述基底的第二側相對；所述基底的第二側具有多個內表面，所述多個內表面直接排列於所述影像感測元件之上且界定多個形貌特徵，所述多個內表面包括三角形表面。在一些實施例中，所述多個形貌特徵具有金字塔形狀，所述金字塔形狀具有實質上正方形的基座。在一些實施例中，所述基底包含矽，且所述三角形表面分別沿著所述矽的(111)晶體平面（crystal plane）延伸。在一些實施例中，所述多個內表面中的四個內表面的群組沿著相交於一點處的四個平面延伸，所述點位於所述多個內表面中的四個內表面的所述群組的頂部處或位於所述頂部之上。在一些實施例中，所述多個形貌特徵分別包括金字塔形的突出部。在一些實施例中，所述多個形貌特徵分別包括金字塔形的腔室。在一些實施例中，所述整合式晶片更包括隔離區，所述隔離區具有包含一種或多種介電材料的深溝渠隔離結構，所述一種或多種介電材料排列於所述基底的實質上平面的上表面中的溝渠內，所述深溝渠隔離結構圍繞包括所述影像感測元件的畫素區連續地延伸。在一些實施例中，所述多個形貌特徵在包括所述影像感測元件的畫素區內排列成列及行；且第一列具有第一數目個形貌特徵，且第二列具有第二數目個形貌特徵，所述第二數目個形貌特徵不同於所述第一數目個形貌特徵。
在其他實施例中，本發明是有關於一種形成整合式晶片的方法。所述方法包括：在基底內形成影像感測元件；在所述基底的第一側上形成遮罩層；使用所述遮罩層在適當位置處對所述基底的所述第一側執行第一濕式蝕刻製程；移除所述遮罩層；以及對所述基底的所述第一側執行第二濕式蝕刻製程，所述第一濕式蝕刻製程及所述第二濕式蝕刻製程共同形成分別由多個實質上平坦的內表面界定的多個形貌特徵，所述多個實質上平坦的內表面沿著相交於一點處的多個平面延伸。在一些實施例中，所述方法更包括使一種或多種介電材料形成於所述基底的所述第一側上且橫向地形成於所述多個形貌特徵中的鄰近形貌特徵之間。
以上內容概述數個實施例的特徵以使得熟習此項技術者可更好地理解本發明的態樣。熟習此項技術者應瞭解，其可容易地使用本發明作為設計或修改其他製程及結構以達到與本文中所引入的實施例相同的目的及/或達成相同優勢的基礎。熟習此項技術者亦應意識到該些等效構造並不背離本發明的精神及範疇，且其可在不背離本發明的精神及範疇的情況下在本文中做出各種改變、替代及修改。
100、200、300、400、800:影像感測器整合式晶片 102、902:基底 102a:第一側 102b:第二側 104a、104b、104c、104d:畫素區 106:影像感測元件 108:電晶體閘極結構 108d:閘極介電層 108e:閘極電極 108s:側壁間隙壁 110:介電結構 112:導電內連線層 114:淺溝渠隔離結構 116:後側深溝渠隔離結構 118:形貌特徵 118a:內表面 118b:內表面 118c:內表面 118d:內表面 119a、119b:平面 120:介電層 122:入射輻射 202:隔離區 204:上表面 206:群組 208:點 210、214、900、1000、1100、1200、1300、1400、1500、1600、1700、1800:剖視圖 212:頂點 216:底點 302、306、b、w:寬度 304、308:間距 401b、902b:後側 401f、902f:前側 402:鈍化層 404、1602:溝渠 406:介電材料 408:網格結構 410a、410b:彩色濾光片 412:微透鏡 500、700:影像感測器整合式晶片的三維視圖 502:金字塔形的突出部 504:通道 506、606、706:影像感測器整合式晶片的剖視圖 508、514、708、714:距離 510、710:第一平面 512、712:第二平面 600、1404:三維視圖 602:鋸齒狀邊緣 604:凹槽 702:金字塔形的凹陷 704:脊 802a:列 802b:列 804:行 806:俯視圖 1102:支撐基底 1202:第一圖案化遮罩層 1204:開口 1302:第一濕式蝕刻劑 1304:凹入部 1306:內表面 1402:孔口 1502:第二濕式蝕刻劑 1604:第三蝕刻劑 1606:第二圖案化遮罩層 1900:方法 1902、1904、1906、1908、1910、1912、1914、1916、1918、1920、1922、1924:動作d:深度h:高度t1 :第一厚度t2 :第二厚度 α1:入射角 ϴ:角度 ϴ1:第一角度 ϴ2:第二角度
結合附圖進行閱讀，依據以下詳細說明最佳地理解本發明的態樣。注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，為論述的清晰起見，可任意地增大或減小各種特徵的尺寸。 圖1說明具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片的一些實施例的剖視圖。 圖2A說明具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片的一些實施例的俯視圖。 圖2B至圖2C說明具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片的一些實施例的剖視圖。 圖3說明具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片的一些實施例的俯視圖。 圖4說明具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片的一些實施例的剖視圖。 圖5A至圖5B說明具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片的一些額外實施例。 圖6A至圖6B說明具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片的一些額外實施例。 圖7A至圖7B說明具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片的一些額外實施例。 圖8A至圖8B說明具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片的一些額外實施例。 圖9至圖18說明形成具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片的方法的一些實施例的剖視圖。 圖19說明形成具有由實質上平坦的表面界定的吸收增強結構的影像感測器整合式晶片的方法的一些實施例的流程圖。
100:影像感測器整合式晶片
102:基底
102a:第一側
102b:第二側
104a、104b:畫素區
106:影像感測元件
108:電晶體閘極結構
110:介電結構
112:導電內連線層
114:淺溝渠隔離結構
116:後側深溝渠隔離結構
118:形貌特徵
118a:內表面
118b:內表面
119a、119b:平面
120:介電層
122:入射輻射
α1:入射角
θ:角度

Claims (20)

  1. 一種整合式晶片，包括： 影像感測元件，設置於基底的畫素區內；以及 多個導電內連線層，設置於沿著所述基底的第一側排列的介電結構內， 其中所述基底的第二側包括直接排列於所述影像感測元件之上的多個內表面，所述多個內表面分別包括沿著一平面延伸的一實質上平坦的表面。
  2. 根據申請專利範圍第1項所述的整合式晶片，其中所述多個內表面包括沿著多個平面延伸的多個實質上平坦的表面的一群組，所述多個平面相交於所述多個內表面之間的一點處。
  3. 根據申請專利範圍第2項所述的整合式晶片，其中所述點排列於所述基底之上且與所述基底分隔開非零距離。
  4. 根據申請專利範圍第1項所述的整合式晶片，其中所述多個內表面分別包括三角形形狀。
  5. 根據申請專利範圍第1項所述的整合式晶片，更包括： 隔離區，設置於所述畫素區與鄰近的畫素區之間，所述隔離區由所述基底的上表面界定，所述基底的所述上表面環繞所述畫素區延伸成不中斷的迴圈。
  6. 根據申請專利範圍第5項所述的整合式晶片，其中所述基底的所述上表面沿著一水平平面排列，所述水平平面與所述多個內表面的頂部垂直地分隔開一個或多個非零距離。
  7. 根據申請專利範圍第5項所述的整合式晶片，其中所述多個內表面界定被脊分隔開的第一金字塔形的腔室與第二金字塔形的腔室，所述脊垂直地位於所述基底的所述上表面之下。
  8. 根據申請專利範圍第5項所述的整合式晶片，其中自俯視圖觀察到，所述上表面由所述基底的鋸齒狀邊緣界定。
  9. 根據申請專利範圍第1項所述的整合式晶片，其中所述多個內表面界定被脊分隔開的第一金字塔形的腔室與第二金字塔形的腔室，所述脊沿著所述畫素區的外邊緣之間的線延伸。
  10. 根據申請專利範圍第1項所述的整合式晶片，其中所述多個內表面界定被通道分隔開的第一金字塔形的突出部與第二金字塔形的突出部，所述通道沿著所述畫素區的外邊緣之間的線延伸。
  11. 一種整合式晶片，包括： 影像感測元件，設置於基底內；以及 多個導電內連線層，設置於沿著所述基底的第一側排列的介電結構內， 其中所述基底的第二側包括多個內表面，所述多個內表面直接排列於所述影像感測元件之上且界定多個形貌特徵，所述多個內表面包括三角形表面。
  12. 根據申請專利範圍第11項所述的整合式晶片，其中所述多個形貌特徵具有金字塔形狀，所述金字塔形狀具有實質上正方形的基座。
  13. 根據申請專利範圍第11項所述的整合式晶片，其中所述基底包含矽，且所述三角形表面分別沿著所述矽的(111)晶體平面延伸。
  14. 根據申請專利範圍第11項所述的整合式晶片，其中所述多個內表面中的四個內表面的群組沿著相交於一點處的四個平面延伸，所述點位於所述多個內表面中的所述四個內表面的所述群組的頂部處或位於所述頂部之上。
  15. 根據申請專利範圍第11項所述的整合式晶片，其中所述多個形貌特徵分別包括金字塔形的突出部。
  16. 根據申請專利範圍第11項所述的整合式晶片，其中所述多個形貌特徵分別包括金字塔形的腔室。
  17. 根據申請專利範圍第11項所述的整合式晶片，更包括： 隔離區，包括包含一種或多種介電材料的深溝渠隔離結構，所述一種或多種介電材料排列於所述基底的實質上平面的上表面中的溝渠內，其中所述深溝渠隔離結構圍繞包括所述影像感測元件的畫素區連續地延伸。
  18. 根據申請專利範圍第11項所述的整合式晶片， 其中所述多個形貌特徵在包括所述影像感測元件的畫素區內排列成列及行；且 其中第一列具有第一數目個形貌特徵，且第二列具有第二數目個形貌特徵，所述第二數目個形貌特徵不同於所述第一數目個形貌特徵。
  19. 一種形成整合式晶片的方法，包括： 在基底內形成影像感測元件； 在所述基底的第一側上形成遮罩層； 使用所述遮罩層在適當位置處對所述基底的所述第一側執行第一濕式蝕刻製程； 移除所述遮罩層；以及 對所述基底的所述第一側執行第二濕式蝕刻製程，其中所述第一濕式蝕刻製程及所述第二濕式蝕刻製程共同形成分別由多個實質上平坦的內表面界定的多個形貌特徵，所述多個實質上平坦的內表面沿著相交於一點處的多個平面延伸。
  20. 根據申請專利範圍第19項所述的形成整合式晶片的方法，更包括： 使一種或多種介電材料形成於所述基底的所述第一側上且橫向地形成於所述多個形貌特徵中的鄰近形貌特徵之間。
TW108115305A 2018-10-29 2019-05-02 整合式晶片及其形成方法 TWI734108B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862751761P 2018-10-29 2018-10-29
US62/751,761 2018-10-29
US16/352,164 US10991746B2 (en) 2018-10-29 2019-03-13 High performance image sensor
US16/352,164 2019-03-13

Publications (2)

Publication Number Publication Date
TW202017162A true TW202017162A (zh) 2020-05-01
TWI734108B TWI734108B (zh) 2021-07-21

Family

ID=70327351

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108115305A TWI734108B (zh) 2018-10-29 2019-05-02 整合式晶片及其形成方法

Country Status (5)

Country Link
US (4) US10991746B2 (zh)
KR (1) KR102288778B1 (zh)
CN (1) CN111106135B (zh)
DE (1) DE102019107611A1 (zh)
TW (1) TWI734108B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4391062A3 (en) * 2018-06-15 2024-09-11 Sony Semiconductor Solutions Corporation Imaging device and method for manufacturing same, and electronic apparatus
US10991746B2 (en) * 2018-10-29 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. High performance image sensor
US11201124B2 (en) * 2019-07-29 2021-12-14 Omnivision Technologies, Inc. Semiconductor devices, semiconductor wafers, and methods of manufacturing the same
US11245067B2 (en) * 2019-11-01 2022-02-08 Globalfoundries Singapore Pte. Ltd. Hall sensors with a three-dimensional structure
US11670725B2 (en) * 2020-02-25 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with absorption enhancement structure
US11563044B2 (en) * 2020-06-18 2023-01-24 Omnivision Technologies, Inc. Pixel-array substrate and defect prevention method
US11923392B2 (en) * 2021-01-04 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced design for image sensing technology
CN114188217A (zh) * 2021-11-30 2022-03-15 武汉新芯集成电路制造有限公司 半导体器件及其制作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279924A (en) * 1989-04-04 1994-01-18 Sharp Kabushiki Kaisha Manufacturing method of optical diffraction grating element with serrated gratings having uniformly etched grooves
US5030828A (en) * 1990-06-25 1991-07-09 Grumman Aerospace Corporation Recessed element photosensitive detector array with optical isolation
US7576361B2 (en) * 2005-08-03 2009-08-18 Aptina Imaging Corporation Backside silicon wafer design reducing image artifacts from infrared radiation
US7358583B2 (en) * 2006-02-24 2008-04-15 Tower Semiconductor Ltd. Via wave guide with curved light concentrator for image sensing devices
US8946839B1 (en) * 2009-08-20 2015-02-03 Hrl Laboratories, Llc Reduced volume infrared detector
JP2013033864A (ja) 2011-08-02 2013-02-14 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器
US10096544B2 (en) * 2012-05-04 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnect structure
JP2016001633A (ja) * 2014-06-11 2016-01-07 ソニー株式会社 固体撮像素子、および電子装置
TWI550842B (zh) * 2015-04-09 2016-09-21 力晶科技股份有限公司 影像感應器
US9704827B2 (en) * 2015-06-25 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond pad structure
US10038026B2 (en) * 2015-06-25 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for bonding improvement
US10833119B2 (en) * 2015-10-26 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for front side illuminated image sensor
JP2017108062A (ja) * 2015-12-11 2017-06-15 ソニー株式会社 固体撮像素子、撮像装置、および、固体撮像素子の製造方法
US10121812B2 (en) * 2015-12-29 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked substrate structure with inter-tier interconnection
US9985072B1 (en) 2016-11-29 2018-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensor with dual damascene grid design having absorption enhancement structure
US10553733B2 (en) * 2016-11-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. QE approach by double-side, multi absorption structure
US10438980B2 (en) * 2017-05-31 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with a high absorption layer
US10170511B1 (en) * 2017-06-07 2019-01-01 Visera Technologies Company Limited Solid-state imaging devices having a microlens layer with dummy structures
US11088189B2 (en) * 2017-11-14 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. High light absorption structure for semiconductor image sensor
US11075242B2 (en) * 2017-11-27 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices for image sensing
US10991746B2 (en) * 2018-10-29 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. High performance image sensor
DE102020111371A1 (de) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co. Ltd. Absorptionsanreicherungsstruktur zur erhöhung der quanteneffizienz eines bildsensors

Also Published As

Publication number Publication date
US20200135792A1 (en) 2020-04-30
KR20200050333A (ko) 2020-05-11
CN111106135B (zh) 2022-12-13
US20210265412A1 (en) 2021-08-26
US20230253434A1 (en) 2023-08-10
TWI734108B (zh) 2021-07-21
DE102019107611A1 (de) 2020-04-30
CN111106135A (zh) 2020-05-05
KR102288778B1 (ko) 2021-08-13
US20240332338A1 (en) 2024-10-03
US11670663B2 (en) 2023-06-06
US10991746B2 (en) 2021-04-27
US12100726B2 (en) 2024-09-24

Similar Documents

Publication Publication Date Title
US10804315B2 (en) Absorption enhancement structure for image sensor
TWI734108B (zh) 整合式晶片及其形成方法
US11393937B2 (en) QE approach by double-side, multi absorption structure
US11869761B2 (en) Back-side deep trench isolation structure for image sensor
TWI794723B (zh) 影像感測器及其形成方法
KR20220043809A (ko) 이미지 센서용 후면 딥 트렌치 격리 구조체
CN112750850A (zh) 图像传感器、集成芯片、形成图像传感器的方法
TW202133462A (zh) 圖像感測器及其形成方法
US20230369366A1 (en) Enhanced design for image sensing technology
TWI840125B (zh) 影像感測器積體晶片以及其形成方法