DE102019107611A1 - Hochleistungs-bildsensor - Google Patents

Hochleistungs-bildsensor Download PDF

Info

Publication number
DE102019107611A1
DE102019107611A1 DE102019107611.0A DE102019107611A DE102019107611A1 DE 102019107611 A1 DE102019107611 A1 DE 102019107611A1 DE 102019107611 A DE102019107611 A DE 102019107611A DE 102019107611 A1 DE102019107611 A1 DE 102019107611A1
Authority
DE
Germany
Prior art keywords
substrate
image sensor
integrated chip
inner surfaces
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019107611.0A
Other languages
English (en)
Inventor
Tung-Ting Wu
Jhy-Jyi Sze
Yimin Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019107611A1 publication Critical patent/DE102019107611A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Die vorliegende Erfindung betrifft gemäß einigen Ausführungsformen einen integrierten Chip. Der integrierte Chip weist ein Bildsensorelement auf, das in einem Pixelbereich eines Substrats angeordnet ist. Eine Mehrzahl von leitfähigen Verbindungsschichten ist in einer dielektrischen Struktur angeordnet, die entlang einer ersten Seite des Substrats angeordnet ist. Eine zweite Seite des Substrats weist eine Mehrzahl von Innenflächen auf, die direkt über dem Bildsensorelement angeordnet sind. Die mehreren Innenflächen umfassen jeweils eine im Wesentlichen ebene Fläche, die entlang einer Ebene verläuft.

Description

  • Verweis auf verwandte Anmeldung
  • Die vorliegende Anmeldung beansprucht die Priorität der am 29. Oktober 2018 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 62/751.761 , die durch Bezugnahme aufgenommen ist.
  • Hintergrund der Erfindung
  • Integrierte Schaltkreise (ICs) mit Bildsensoren werden in einer breiten Palette von modernen elektronischen Geräten verwendet. In den letzten Jahren haben CMOS-Bildsensoren (CMOS: komplementärer Metall-Oxid-Halbleiter) breite Anwendung gefunden und lösen CCD-Bildsensoren (CCD: ladungsgekoppeltes Bauelement) weitgehend ab. CMOS-Bildsensoren werden auf Grund eines niedrigen Energieverbrauchs, einer geringen Größe, einer schnellen Datenverarbeitung, einer direkten Datenausgabe und niedriger Herstellungskosten gegenüber CCD-Bildsensoren zunehmend favorisiert.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • 1 zeigt eine Schnittansicht einiger Ausführungsformen eines integrierten Bildsensor-Chips mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird.
    • 2A zeigt eine Draufsicht einiger Ausführungsformen eines integrierten Bildsensor-Chips mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird.
    • Die 2B und 2C zeigen Schnittansichten einiger Ausführungsformen eines integrierten Bildsensor-Chips mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird.
    • 3 zeigt eine Draufsicht einiger Ausführungsformen eines integrierten Bildsensor-Chips mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird.
    • 4 zeigt eine Schnittansicht einiger Ausführungsformen eines integrierten Bildsensor-Chips mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird.
    • Die 5A und 5B zeigen weitere Ausführungsformen eines integrierten Bildsensor-Chips mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird.
    • Die 6A und 6B zeigen weitere Ausführungsformen eines integrierten Bildsensor-Chips mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird.
    • Die 7A und 7B zeigen weitere Ausführungsformen eines integrierten Bildsensor-Chips mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird.
    • Die 8A und 8B zeigen weitere Ausführungsformen eines integrierten Bildsensor-Chips mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird.
    • Die 9 bis 18 zeigen Schnittansichten einiger Ausführungsformen eines Verfahrens zum Herstellen eines integrierten Bildsensor-Chips mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird.
    • 19 zeigt ein Ablaufdiagramm einiger Ausführungsformen eines Verfahrens zum Herstellen eines integrierten Bildsensor-Chips mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • CMOS-Bildsensoren (CISs) weisen normalerweise eine Matrix von Pixelbereichen auf, die jeweils ein Bildsensorelement haben, das in einem Halbleitersubstrat angeordnet ist. Die Bildsensorelemente sind so konfiguriert, dass sie einfallendes Licht empfangen, das Photonen umfasst. Die Bildsensorelemente sind so konfiguriert, dass sie das empfangene Licht in elektrische Signale umwandeln. Die elektrischen Signale von den Bildsensorelementen können mit einer Signalverarbeitungseinheit verarbeitet werden, um ein Bild zu ermitteln, das von dem CIS aufgenommen worden ist.
  • Eine Quantenausbeute (QE) ist ein Verhältnis einer Anzahl von Photonen, die an einem elektrischen Signal mitwirken, das von einem Bildsensorelement in einem Pixelbereich erzeugt wird, zu einer Anzahl von Photonen, die auf den Pixelbereich auftreffen. Es ist erkannt worden, dass die QE eines CIS mit chipintegrierten Absorptionsverstärkungsstrukturen verbessert werden kann, die so konfiguriert sind, dass sie eine Absorption von Licht mittels eines Substrats erhöhen. Zum Beispiel kann eine Absorptionsverstärkungsstruktur mit Vorsprüngen, die entlang einer Oberfläche eines Substrats angeordnet sind, die Lichtabsorption des Substrats dadurch erhöhen, dass sie die Reflexion von einfallender Strahlung entlang der Oberfläche verringert. Solche Absorptionsverstärkungsstrukturen weisen normalerweise konische Vorsprünge auf, die sich von einem Substrat über einem Bildsensorelement nach außen erstrecken. Die konischen Vorsprünge können durch Durchführen eines Trockenätzprozesses an dem Substrat erzeugt werden.
  • Der Trockenätzprozess, der zum Erzeugen dieser Vorsprünge verwendet wird, kann jedoch zu einer Beschädigung durch Plasma entlang äußeren Rändern der Vorsprünge führen. Die Plasma-Beschädigung kann zu Defekten (z. B. Zwischengitteratomen) in einer Kristallstruktur des Substrats führen, was einen Anstieg des Dunkelstroms und/oder der Anzahl von weißen Pixeln verursachen kann. Der Anstieg des Dunkelstroms und/oder der Anzahl von weißen Pixeln führt dazu, dass sich Ladungen in dem Bildsensorelement ansammeln, wenn kein Licht auf das Bildsensorelement auftrifft, und dadurch wird dieser Anstieg zu einer Hauptquelle des Rauschens, das die Bildqualität eines CIS mindern kann. Außerdem kann eine Unsicherheit bei Trockenätzprozess-Toleranzen zu Ungleichmäßigkeiten bei den Formen der Vorsprünge führen. Diese Ungleichmäßigkeiten können eine schlechte PRNU (Photo Response Non-Uniformity) (d. h., eine Differenz zwischen einer wahren Reaktion von einem Bildsensorelement und einer einheitlichen Reaktion) zur Folge haben, was die Leistung eines zugehörigen Bildsensorelements weiter mindert.
  • Die vorliegende Erfindung betrifft einen integrierten Bildsensor-Chip mit einer Absorptionsverstärkungsstruktur, die von einer Mehrzahl von pyramidalen topografischen Elementen (z. B. Vertiefungen oder Vorsprüngen) definiert wird. Bei einigen Ausführungsformen kann der integrierte Bildsensor-Chip ein Bildsensorelement aufweisen, das in einem Substrat angeordnet ist. In einer dielektrischen Struktur, die entlang einer ersten Seite des Substrats angeordnet ist, ist eine Mehrzahl von leitfähigen Verbindungsschichten angeordnet. Eine zweite Seite des Substrats weist eine Mehrzahl von inneren Seitenwänden auf, die über dem Bildsensorelement angeordnet sind und pyramidale topografische Elemente definieren. Die inneren Seitenwände weisen im Wesentlichen ebene Flächen auf, die jeweils entlang einer Ebene in einer ersten Richtung und in einer zweiten Richtung verlaufen, die senkrecht zu der ersten Richtung ist. Die im Wesentlichen ebenen Flächen sind das Ergebnis von Nassätzprozessen, die zum Herstellen der topografischen Elemente verwendet werden. Mit den Nassätzprozessen können die topografischen Elemente so hergestellt werden, dass eine Plasma-Beschädigung vermieden wird, die bei Trockenätzprozessen auftreten kann. Außerdem haben die Nassätzprozesse gut kontrollierbare Toleranzen, die eine homogene Verteilung der topografischen Elemente ermöglichen und die die PRNU eines Bildsensorelements verbessern können.
  • 1 zeigt eine Schnittansicht einiger Ausführungsformen eines integrierten Bildsensor-Chips 100 mit einer Absorptionsverstärkungsstruktur.
  • Der integrierte Bildsensor-Chip 100 weist ein Substrat 102 mit einer Mehrzahl von Pixelbereichen 104a und 104b auf. Die mehreren Pixelbereiche 104a und 104b weisen jeweils ein Bildsensorelement 106 auf, das so konfiguriert ist, dass es einfallende Strahlung (z. B. Photonen) in ein elektrisches Signal umwandelt (d. h., um Elektron-Loch-Paare aus der einfallenden Strahlung zu erzeugen). Bei verschiedenen Ausführungsformen kann das Bildsensorelement 106 so konfiguriert sein, dass es einfallende Strahlung mit unterschiedlichen Wellenlängenbereichen (z. B. Wellenlängen in einem sichtbaren Strahlungsspektrum, Wellenlängen in einem Infrarotstrahlungsspektrum usw.) in ein elektrisches Signal umwandelt. Bei einigen Ausführungsformen kann das Bildsensorelement 106 eine Fotodiode, einen Fototransistor oder dergleichen umfassen.
  • Eine Mehrzahl von Transistor-Gatestrukturen 108 ist entlang einer ersten Seite 102a des Substrats 102 angeordnet. Ein BEOL-Metallisierungsstapel (BEOL: Back End of Line) ist ebenfalls entlang der ersten Seite 102a des Substrats 102 angeordnet. Der BEOL-Metallisierungsstapel weist eine dielektrische Struktur 110 auf, die eine Mehrzahl von leitfähigen Verbindungsschichten 112 umschließt. Bei einigen Ausführungsformen weist die dielektrische Struktur 110 eine Mehrzahl von aufeinander gestapelten Zwischenebenen-Dielektrikum-Schichten (ILD-Schichten) auf. Bei einigen Ausführungsformen umfasst die Mehrzahl von leitfähigen Verbindungsschichten 112 wechselnde Schichten von leitfähigen Durchkontaktierungen und leitfähigen Drähten, die mit der Mehrzahl von Transistor-Gatestrukturen 108 elektrisch verbunden sind.
  • Bei einigen Ausführungsformen können Isolationsstrukturen (z. B. flache Grabenisolationsstrukturen, tiefe Grabenisolationsstrukturen, Isolationsimplantate usw.) in dem Substrat 102 an Positionen zwischen benachbarten der Mehrzahl von Pixelbereichen 104a und 104b angeordnet werden. Bei einigen Ausführungsformen können zum Beispiel flache Grabenisolationsstrukturen 114 in der ersten Seite 102a des Substrats 102 zwischen benachbarten der Mehrzahl von Pixelbereichen 104a und 104b angeordnet werden. Bei weiteren Ausführungsformen können rückseitige tiefe Grabenisolationsstrukturen (BDTI-Strukturen) 116 in einer zweiten Seite 102b des Substrats 102 zwischen benachbarten der Mehrzahl von Pixelbereichen 104a und 104b angeordnet werden. Bei einigen Ausführungsformen können die BDTI-Strukturen 116 direkt über den flachen Grabenisolationsstrukturen 114 angeordnet werden. Bei anderen Ausführungsformen können die BDTI-Strukturen 116 vollständig durch das Substrat 102 verlaufen, und die flachen Grabenisolationsstrukturen 114 können ausgelassen werden.
  • Die zweite Seite 102b des Substrats 102 weist eine Mehrzahl von topografischen Elementen 118 auf, die in der Mehrzahl von Pixelbereichen 104a und 104b angeordnet sind. Die Mehrzahl von topografischen Elementen 118 (z. B. pyramidale Vorsprünge und/oder Vertiefungen) werden von einer Mehrzahl von Innenflächen 118a und 118b des Substrats 102 definiert. Die Mehrzahl von Innenflächen 118a und 118b umfasst im Wesentlichen ebene Flächen, die entlang einer Ebene 119a bzw. einer Ebene 119b verlaufen, die in einer ersten Richtung bzw. in einer zweiten Richtung (z. B. in die Ebene des Blatts hinein) verlaufen, die senkrecht zu der ersten Richtung ist. Die Ebenheit der Mehrzahl von Innenflächen 118a und 118b ist das Ergebnis eines Nassätzprozesses, der zum Herstellen der topografischen Elemente 118 verwendet wird. Die Ebenen 119a und 119b bilden einen Winkel Θ mit der ersten Seite 102a des Substrats 102. Bei einigen Ausführungsformen kann der Winkel Θ etwa 30° bis etwa 90° betragen.
  • Bei einigen Ausführungsformen werden eine oder mehrere dielektrische Schichten 120 über der zweiten Seite 102b des Substrats 102 zwischen den mehreren Innenflächen 118a und 118b angeordnet. Bei einigen Ausführungsformen weisen die eine oder die mehreren Schichten 120 ein Oxid, ein Nitrid, ein Carbid oder dergleichen auf. Die Winkel der Mehrzahl von Innenflächen 118a und 118b erhöhen die Strahlungsabsorption des Substrats 102 (z. B. durch Verringern einer Strahlungsreflexion von einer unebenen Fläche). Zum Beispiel kann bei einer einfallenden Strahlung 122 (z. B. einer einfallenden Strahlung mit einer Wellenlänge, die in einem nahen Infrarot-Bereich des elektromagnetischen Spektrums liegt), die einen Einfallswinkel α1 hat, der größer als ein kritischer Winkel ist, sich die Mehrzahl von Innenflächen 118a und 118b so verhalten, dass sie die einfallende Strahlung 122 zu einer anderen der Mehrzahl von Innenflächen 118a und 118b reflektiert, wo die einfallende Strahlung 122 dann in dem Substrat 102 absorbiert werden kann. Die Mehrzahl von Innenflächen 118a und 118b kann sich außerdem so verhalten, dass sie einen Einfallswinkel für die einfallende Strahlung 122, der ein steiler Winkel in Bezug zu einer Oberseite der einen oder der mehreren dielektrischen Schichten 120 ist, verringert, sodass die einfallende Strahlung 122 nicht von dem Substrat 102 reflektiert wird.
  • Die Mehrzahl von topografischen Elementen 118 stellt das Bildsensorelement 106 mit einer Quantenausbeute (QE) bereit, die mit der eines integrierten Bildsensor-Chips vergleichbar ist, der konische Vorsprünge (z. B. 42 bei 850 nm) hat. Die Mehrzahl von Innenflächen 118a und 118b hat jedoch eine niedrigere Konzentration von Defekten (da sie unter Verwendung eines Nassätzmittels hergestellt werden) als konische Vorsprünge, und sie senkt dadurch die Dunkelstrom-Erzeugung des Bildsensorelements 106 um etwa 80 % bis etwa 90 % [z. B. von etwa 22,0 Elektronen je Pixel je Sekunde (e-/p/s) auf etwa 3,8 e-/p/s]. Außerdem sind die topografischen Elemente 118 in dem Pixelbereich mit einer größeren Einheitlichkeit als die mit konischen Vorsprüngen angeordnet, die mit einem Trockenätzprozess erzielt werden, sodass die Photo Response Non-Uniformity (PRNU) um etwa 20 % bis etwa 80 % (z. B. von 2,17 auf 1,20) abnimmt.
  • 2A zeigt einige weitere Ausführungsformen einer Draufsicht eines integrierten Bildsensor-Chips 200.
  • Der integrierte Bildsensor-Chip 200 weist einen Pixelbereich 104a auf, der von einem Isolationsbereich 202 umschlossen ist. Der Isolationsbereich 202 weist eine Oberseite 204 des Substrats 102 und eine BDTI-Struktur 116 auf, die in der Oberseite 204 angeordnet ist. Die Oberseite 204 und die BDTI-Struktur 116 verlaufen durchgehend in einer ununterbrochenen Schleife um den Pixelbereich 104a und um eine Mehrzahl von Innenflächen 118a bis 118d des Substrats 102, die direkt über einem Bildsensorelement 106 angeordnet sind. Bei einigen Ausführungsformen kann die Oberseite 204 eine im Wesentlichen planare Oberfläche aufweisen.
  • Die Mehrzahl von Innenflächen 118a bis 118d umfasst Gruppen 206 von Innenflächen, die topografische Elemente (z. B. pyramidale Vorsprünge und/oder Vertiefungen) des Substrats 102 definieren. Die Gruppen 206 von Innenflächen umfassen eine Mehrzahl von Innenflächen 118a bis 118d, die jeweils entlang Ebenen (in einer ersten Richtung und in einer zweiten Richtung, die senkrecht zu der ersten Richtung ist) verlaufen, die sich in einem Punkt 208 schneiden. Zum Beispiel kann bei einigen Ausführungsformen eine der Gruppen 206 der Innenflächen 118a bis 118d eine erste Fläche 118a, eine zweite Fläche 118b, eine dritte Fläche 118c und eine vierte Fläche 118d umfassen. Bei verschiedenen Ausführungsformen kann die Mehrzahl von Innenflächen 118a bis 118d in einer Gruppe 206 ein topografisches Element definieren, das einen pyramidalen Vorsprung, der sich von dem Substrat 102 nach außen erstreckt, oder eine pyramidale Vertiefung umfasst, die sich innerhalb des Substrats 102 erstreckt. Bei einigen Ausführungsformen können der pyramidale Vorsprung und/oder die pyramidale Vertiefung vier Innenflächen und eine im Wesentlichen quadratische Grundfläche haben.
  • Bei einigen Ausführungsformen können sich die mehreren Innenflächen 118a bis 118d in einer der Gruppen 206 an einem Punkt treffen, der einen Scheitelpunkt 212 darstellt, der der höchste Punkt des Substrats 102 in der Gruppe ist. Zum Beispiel zeigt 2B eine Schnittansicht 210 eines integrierten Bildsensor-Chips mit einer Mehrzahl von Innenflächen 118a bis 118d, die sich an einem Punkt treffen, der einen Scheitelpunkt 212 in der Gruppe 206 darstellt. Bei einigen Ausführungsformen sind die mehreren Innenflächen 118a bis 118d jeweils im Wesentlichen ebene Flächen mit einer Breite, die mit abnehmendem Abstand von dem Scheitelpunkt 212 abnimmt.
  • Bei anderen Ausführungsformen können sich die mehreren Innenflächen 118a bis 118d in einer der Gruppen 206 an einem Punkt treffen, der einen Tiefpunkt 216 darstellt, der der niedrigste Punkt des Substrats 102 in der Gruppe ist. Zum Beispiel zeigt 2C eine Schnittansicht 214 eines integrierten Bildsensor-Chips mit Innenflächen 118a und 118b, die sich an einem Punkt treffen, der einen Tiefpunkt 216 in der Gruppe 206 darstellt. Bei einigen Ausführungsformen sind die Innenflächen 118a und 118b jeweils im Wesentlichen ebene Flächen mit einer Breite, die mit abnehmendem Abstand von dem Tiefpunkt 216 abnimmt.
  • 3 zeigt eine Draufsicht einiger Ausführungsformen eines integrierten Bildsensor-Chips 300 mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird.
  • Der integrierte Bildsensor-Chip 300 weist eine Mehrzahl von Pixelbereichen 104a bis 104d auf, die jeweils ein Bildsensorelement 106 umfassen. Die mehreren Pixelbereiche 104a bis 104d sind durch einen Isolationsbereich 202 getrennt. Die mehreren Pixelbereiche 104a bis 104d haben jeweils eine Breite 302 und sind mit einem Abstand 304 angeordnet. Bei einigen Ausführungsformen kann die Breite 302 etwa 1 µm bis etwa 50 µm betragen. Bei alternativen Ausführungsformen kann die Breite 302 kleiner als 1 µm sein. Bei einigen Ausführungsformen kann der Abstand 304 etwa 1 µm bis etwa 50 µm betragen. Bei anderen Ausführungsformen kann der Abstand 304 kleiner als 1 µm sein. Bei verschiedenen Ausführungsformen kann der Abstand 304 zum Beispiel etwa 628 nm, etwa 660 nm, etwa 470 nm oder etwa 728 nm betragen.
  • Die mehreren Pixelbereiche 104a bis 104d weisen jeweils mehrere topografische Elemente 118 (z. B. pyramidale Vorsprünge und/oder Vertiefungen) auf, die in Zeilen und Spalten in einer Matrix angeordnet sind. Bei einigen Ausführungsformen können die Zeilen und/oder Spalten die gleiche Anzahl von topografischen Elementen 118 umfassen. Die mehreren topografischen Elemente 118 in der Mehrzahl von Pixelbereichen 104a bis 104d haben jeweils eine Breite 306 und sind mit einem Abstand 308 angeordnet. Bei einigen Ausführungsformen kann die Breite 306 etwa 400 nm bis etwa 1000 nm betragen. Bei anderen Ausführungsformen kann die Breite 306 etwa 500 nm bis etwa 10 µm betragen. Bei einigen Ausführungsformen kann der Abstand 308 etwa 450 nm bis etwa 900 nm betragen. Bei einigen Ausführungsformen kann ein Verhältnis der Breite 306 zu dem Abstand 308 etwa 0,95 bis etwa 1 betragen. Bei einigen Ausführungsformen können in jeweiligen der Mehrzahl von Pixelbereichen 104a bis 104d die mehreren topografischen Elemente 118 einen Bereich einnehmen, der etwa 84 % eines Pixelbereichs ausmacht (d. h., das Quadrat der Breite 306 dividiert durch das Quadrat des Abstands 308 ist etwa gleich 84 %).
  • 4 zeigt eine Schnittansicht einiger Ausführungsformen eines integrierten Bildsensor-Chips 400 mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird.
  • Der integrierte Bildsensor-Chip 400 weist ein Substrat 102 mit einer Vorderseite 401f und einer Rückseite 401b auf. Auf der Rückseite 401b des Substrats 102 ist eine Passivierungsschicht 402 angeordnet. Bei einigen Ausführungsformen ist die Passivierungsschicht 402 zwischen der Rückseite 401b des Substrats 102 und einer oder mehreren dielektrischen Schichten 120 angeordnet. Bei einigen Ausführungsformen kann die Passivierungsschicht 402 ein dielektrisches High-k-Material, wie etwa Titan-AluminiumOxid, Hafnium-Tantal-Oxid, Zirconium-Lanthan-Oxid oder dergleichen, aufweisen. Bei einigen Ausführungsformen kann die Passivierungsschicht 402 außerdem in Gräben 404 angeordnet werden, die eine rückseitige tiefe Grabenisolationsstruktur (BDTI-Struktur) 116 definieren. Bei einigen Ausführungsformen weisen die BDTI-Strukturen 116 wiederum die eine oder die mehreren dielektrischen Schichten 120 und ein oder mehrere weitere dielektrische Materialien 406 (z. B. ein Oxid, ein Nitrid, ein Carbid oder dergleichen) auf, die in den Gräben 404 eingeschlossen sind.
  • Über dem Substrat 102 und in der einen oder den mehreren dielektrischen Schichten 120 ist eine Gitterstruktur 408 angeordnet. Die Gitterstruktur 408 weist Seitenwände auf, die Öffnungen über den Pixelbereichen 104a und 104b definieren. Bei verschiedenen Ausführungsformen kann die Gitterstruktur 408 ein Metall (z. B. Aluminium, Cobalt, Kupfer, Silber, Gold, Wolfram usw.) und/oder ein dielektrisches Material (z. B. SiO2, SiN usw.) aufweisen. In den Öffnungen in der Gitterstruktur 408 ist eine Mehrzahl von Farbfiltern 410a und 410b angeordnet. Die mehreren Farbfilter 410a und 410b sind jeweils so konfiguriert, dass sie spezifische Wellenlängen einer einfallenden Strahlung durchlassen. Über der Mehrzahl von Farbfiltern 410a und 410b ist eine Mehrzahl von Mikrolinsen 412 angeordnet. Die mehreren Mikrolinsen 412 sind jeweils so konfiguriert, dass sie die einfallende Strahlung (z. B. Licht) zu den Pixelbereichen 104a und 104b fokussieren.
  • Die 5A und 5B zeigen weitere Ausführungsformen eines integrierten Bildsensor-Chips mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird.
  • 5A zeigt eine dreidimensionale Darstellung 500 eines integrierten Bildsensor-Chips. Der integrierte Bildsensor-Chip weist einen Pixelbereich 104a mit einem Bildsensorelement (in 5A nicht dargestellt) auf, das in einem Substrat 102 angeordnet ist. Das Substrat 102 weist eine Mehrzahl von Innenflächen 118b und 118d auf, die eine Mehrzahl von pyramidalen Vorsprüngen 502 in dem Pixelbereich 104a definieren. Die mehreren Innenflächen 118b und 118d haben jeweils eine dreieckige Form, deren Breite w mit zunehmender Höhe h der pyramidalen Vorsprünge 502 abnimmt. Bei einigen Ausführungsformen (die in 5B gezeigt sind) können die pyramidalen Vorsprünge 502 jeweils eine abgerundete oder eine flache Spitze haben. Die mehreren pyramidalen Vorsprünge 502 haben jeweils eine Grundfläche (Unterseite) mit einer Breite b. Bei einigen Ausführungsformen kann die Höhe h ungefähr gleich 0,707b sein.
  • Die mehreren pyramidalen Vorsprünge 502 sind durch Kanäle 504 getrennt. Bei einigen Ausführungsformen verlaufen die Kanäle 504 in parallelen Richtungen entlang gegenüberliegenden Seiten eines der mehreren pyramidalen Vorsprünge 502. Der Pixelbereich 104a ist von einem Isolationsbereich 202 umschlossen, der von einer Oberseite 204 des Substrats 102 definiert wird. Bei einigen Ausführungsformen verlaufen die Kanäle 504 in Leitungen zwischen Seitenwänden, die den Isolationsbereich 202 definieren.
  • 5B zeigt eine Schnittansicht 506 des integrierten Bildsensor-Chips von 5A. Der integrierte Bildsensor-Chip weist eine Mehrzahl von Innenflächen 118a und 118b auf. Die mehreren Innenflächen 118a und 118b verlaufen entlang einer Ebene 119a bzw. 119b, die sich in einem Punkt 208 schneiden. Bei einigen Ausführungsformen ist der Punkt 208 von dem Substrat 102 mit einem Abstand 508 beabstandet (z. B. darüber angeordnet), der etwa 0 nm bis etwa 30 nm beträgt. Bei einigen Ausführungsformen haben die mehreren pyramidalen Vorsprünge 502 Spitzen, die unter der Oberseite 204 des Isolationsbereichs 202 mit einem Abstand 514 vertieft sind. Bei einigen Ausführungsformen kann der Abstand 514 etwa 10 nm bis etwa 100 nm betragen. Bei einigen Ausführungsformen kann der Abstand 514 zum Beispiel etwa 29,6 nm betragen.
  • Bei einigen Ausführungsformen sind die mehreren Innenflächen 118a und 118b jeweils mit einem ersten Winkel Θ1 in Bezug zu einer ersten Ebene 510 ausgerichtet, die entlang der Oberseite 204 des Substrats 102 verläuft. Bei diesen Ausführungsformen sind die mehreren Innenflächen 118a und 118b außerdem jeweils mit einem zweiten Winkel Θ2 in Bezug zu einer zweiten Ebene 512 ausgerichtet, die senkrecht zu der Oberseite 204 des Substrats 102 ist, Bei einigen Ausführungsformen kann der erste Winkel Θ1 etwa 35,3° betragen. Bei einigen Ausführungsformen kann der zweite Winkel Θ2 etwa 54,7° betragen.
  • 6A zeigt eine dreidimensionale Darstellung 600 einiger weiterer Ausführungsformen eines integrierten Bildsensor-Chips mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird. 6B zeigt eine Schnittansicht 606 des integrierten Bildsensor-Chips von 6A.
  • Der integrierte Bildsensor-Chip weist einen Pixelbereich 104a mit einer Mehrzahl von pyramidalen Vorsprüngen 502 auf. Eine Oberseite 204 des Substrats 102 wird in einer Draufsicht von gezackten Rändern 602 definiert. Benachbarte der gezackten Ränder 602 treffen entlang einer Vertiefung 604 zusammen, die entlang Seiten des Substrats 102 verläuft. Obwohl es in 6A nicht dargestellt ist, dürfte klar sein, dass eine BDTI-Struktur auch in der Oberseite 204 des Substrats 102 so angeordnet werden kann, dass sie den Pixelbereich 104a umschließt.
  • Die 7A und 7B zeigen weitere Ausführungsformen eines integrierten Bildsensor-Chips mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird.
  • 7A zeigt eine dreidimensionale Darstellung 700 eines integrierten Bildsensor-Chips. Der integrierte Bildsensor-Chip weist einen Pixelbereich 104a mit einem Bildsensorelement (in 7A nicht dargestellt) auf, das in einem Substrat 102 angeordnet ist. Das Substrat 102 weist eine Mehrzahl von Innenflächen 118b und 118c auf, die eine Mehrzahl von pyramidalen Vertiefungen 702 in dem Pixelbereich 104a definieren. Die mehreren Innenflächen 118b und 118c haben jeweils eine im Wesentlichen dreieckige Form, deren Breite w mit zunehmender Tiefe d der mehreren pyramidalen Vertiefungen 702 abnimmt. Bei einigen Ausführungsformen (die in 7B gezeigt sind) können die mehreren pyramidalen Vertiefungen 702 jeweils eine abgerundete oder eine flache Unterseite haben. Die mehreren pyramidalen Vertiefungen 702 haben jeweils eine Grundfläche (Spitze) mit einer Breite b. Bei einigen Ausführungsformen kann die Tiefe d ungefähr gleich 0,707b sein.
  • Die mehreren pyramidalen Vertiefungen 702 sind durch Stege 704 getrennt. Bei einigen Ausführungsformen verlaufen die Stege 704 in parallelen Richtungen entlang gegenüberliegenden Seiten eines der mehreren pyramidalen Vertiefungen 702. Der Pixelbereich 104a ist von einem Isolationsbereich 202 umschlossen, der von einer Oberseite 204 des Substrats 102 definiert wird. Bei einigen Ausführungsformen verlaufen die Stege 704 in Linien zwischen Seitenwänden, die den Isolationsbereich 202 definieren.
  • 7B zeigt eine Schnittansicht 706 eines integrierten Bildsensor-Chips. Der integrierte Bildsensor-Chip weist eine Mehrzahl von Innenflächen 118a und 118b auf. Die mehreren Innenflächen 118a und 118b verlaufen entlang einer Ebene 119a bzw. einer Ebene 119b, die sich in einem Punkt 208 schneiden. Bei einigen Ausführungsformen ist der Punkt 208 von einer der mehreren pyramidalen Vertiefungen 702 mit einem Abstand 708 beabstandet (z. B. darunter angeordnet), der etwa 0 nm bis etwa 30 nm beträgt. Bei einigen Ausführungsformen sind die mehreren Innenflächen 118a und 118b jeweils mit einem ersten Winkel Θ1 in Bezug zu einer ersten Ebene 710 ausgerichtet, die entlang der Oberseite 204 des Substrats 102 verläuft. Bei diesen Ausführungsformen sind die mehreren Innenflächen 118a und 118b außerdem jeweils mit einem zweiten Winkel Θ2 in Bezug zu einer zweiten Ebene 712 ausgerichtet, die senkrecht zu der Oberseite 204 des Substrats 102 ist. Bei einigen Ausführungsformen kann der erste Winkel Θ1 etwa 35,3° betragen. Bei einigen Ausführungsformen kann der zweite Winkel Θ2 etwa 54,7° betragen.
  • Bei einigen Ausführungsformen haben die mehreren pyramidalen Vertiefungen 702 Spitzen, die unter der Oberseite 204 des Isolationsbereichs 202 mit einem Abstand 714 vertieft sind. Bei einigen Ausführungsformen kann der Abstand 714 etwa 5 nm bis etwa 40 nm betragen.
  • 8A zeigt eine dreidimensionale Darstellung einiger weiterer Ausführungsformen eines integrierten Bildsensor-Chips 800 mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird. 8B zeigt eine Draufsicht 806 des integrierten Bildsensor-Chips 800 von 8A. Obwohl es in 8A nicht dargestellt ist, dürfte klar sein, dass eine BDTI-Struktur auch in der Oberseite 204 des Substrats 102 so angeordnet werden kann, dass sie den Pixelbereich 104a umschließt.
  • Der integrierte Bildsensor-Chip 800 weist einen Pixelbereich 104a mit einer Mehrzahl von pyramidalen Vertiefungen 702 auf, die in Zeilen 802a und 802b und in Spalten 804 angeordnet sind. Bei einigen Ausführungsformen umfasst eine erste Zeile 802a eine erste Anzahl von pyramidalen Vertiefungen 702, und eine zweite Zeile 802b umfasst eine zweite Anzahl von pyramidalen Vertiefungen 702, die von der ersten Anzahl verschieden ist.
  • Die 9 bis 18 zeigen Schnittansichten 900 bis 1800 einiger Ausführungsformen eines Verfahrens zum Herstellen eines integrierten Bildsensor-Chips mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird. Obwohl die Schnittansichten 900 bis 1800, die in den 9 bis 18 gezeigt sind, für ein Verfahren zum Herstellen eines integrierten Bildsensor-Chips mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird, beschrieben wird, dürfte klar sein, dass die in den 9 bis 18 gezeigten Strukturen nicht auf das Herstellungsverfahren beschränkt sind, sondern vielmehr unabhängig von dem Verfahren verwendet werden können. Außerdem dürfte klar sein, dass die offenbarte Absorptionsverstärkungsstruktur auch für vorderseitig beleuchtete Bildsensoren (FSI-Bildsensoren) verwendet werden kann, obwohl das Verfahren die Herstellung eines rückseitig beleuchteten Bildsensors (BSI-Bildsensors) beschreibt.
  • Wie in der Schnittansicht 900 von 9 gezeigt ist, werden eine oder mehrere Transistor-Gatestrukturen 108 entlang einer Vorderseite 902f eines Substrats 902 in Pixelbereichen 104a und 104b hergestellt. Das Substrat 902 kann jede Art von Halbleiterkörper (z. B. Silizium, SiGe, SOI usw.) sowie jede andere Art von Halbleiter- und/oder Epitaxialschicht sein, die damit assoziiert ist. Bei einigen Ausführungsformen kann das Substrat 902 zum Beispiel ein Basissubstrat und eine Epitaxialschicht aufweisen. Bei verschiedenen Ausführungsformen können die eine oder die mehreren Transistor-Gatestrukturen 108 einem Übertragungstransistor, einem Sourcefolgertransistor, einem Zeilenwähltransistor und/oder einem Rücksetztransistor entsprechen. Bei einigen Ausführungsformen können die eine oder die mehreren Transistor-Gatestrukturen 108 durch Abscheiden einer dielektrischen Gateschicht und einer Gate-Elektrodenschicht auf der Vorderseite 902f des Substrats 902 hergestellt werden. Anschließend werden die dielektrische Gateschicht und die Gate-Elektrodenschicht strukturiert, um eine dielektrische Gateschicht 108d und eine Gate-Elektrode 108e herzustellen. Auf den äußeren Seitenwänden der Gate-Elektrode 108e können Seitenwand-Abstandshalter 108s hergestellt werden. Bei einigen Ausführungsformen können die Seitenwand-Abstandshalter 108s dadurch hergestellt werden, dass eine Abstandshalterschicht (z. B. ein Nitrid, ein Oxid usw.) auf der Vorderseite 902f des Substrats 902 abgeschieden wird und die Abstandshalterschicht anschließend selektiv geätzt wird, sodass die Seitenwand-Abstandshalter 108s entstehen.
  • In den Pixelbereichen 104a und 104b des Substrats 902 werden Bildsensorelemente 106 hergestellt. Bei einigen Ausführungsformen können die Bildsensorelemente 106 Fotodioden umfassen, die durch Implantieren einer oder mehrerer Dotandenspezies in die Vorderseite 902f des Substrats 902 hergestellt werden. Die Fotodioden können zum Beispiel dadurch hergestellt werden, dass ein erster Implantationsprozess (z. B. entsprechend einer Maskierungsschicht) selektiv durchgeführt wird, um einen ersten Bereich mit einer ersten Dotierungsart (z. B. n-Dotierung) herzustellen, und anschließend ein zweiter Implantationsprozess durchgeführt wird, um einen zweiten Bereich herzustellen, der an den ersten Bereich angrenzt und eine zweite Dotierungsart (z. B. p-Dotierung) hat, die von der ersten Dotierungsart verschieden. Bei einigen Ausführungsformen kann außerdem eine Float-Diffusionswanne (nicht dargestellt) mit dem ersten oder dem zweiten Implantationsprozess erzeugt werden.
  • Wie in der Schnittansicht 1000 von 10 gezeigt ist, wird eine Mehrzahl von leitfähigen Verbindungsschichten 112 in einer dielektrischen Struktur 110 hergestellt, die entlang der Vorderseite 902f des Substrats 902 hergestellt ist. Die dielektrische Struktur 110 weist eine Mehrzahl von aufeinander gestapelten ILD-Schichten auf, während die Mehrzahl von leitfähigen Verbindungsschichten 112 wechselnde Schichten von leitfähigen Drähten und Durchkontaktierungen aufweist. Bei einigen Ausführungsformen können eine oder mehrere der Mehrzahl von leitfähigen Verbindungsschichten 112 mit einem Damascene-Prozess (z. B. einem Single-Damascene-Prozess oder einem Dual-Damascene-Prozess) hergestellt werden. Der Damascene-Prozess wird so durchgeführt, dass eine ILD-Schicht über der Vorderseite 902f des Substrats 902 hergestellt wird, die ILD-Schicht so geätzt wird, dass ein Durchkontaktloch und/oder ein Graben entstehen, und das Durchkontaktloch und/oder der Graben mit einem leitfähigen Material gefüllt werden. Bei einigen Ausführungsformen kann die ILD-Schicht mit einem Aufdampfverfahren (z. B. PVD, CVD, PECVD, ALD usw.) abgeschieden werden, und das leitfähige Material kann mit einem Abscheidungsprozess und/oder einem Plattierungsprozess (z. B. Elektroplattierung, stromlose Plattierung usw.) abgeschieden werden. Bei verschiedenen Ausführungsformen kann die Mehrzahl von leitfähigen Verbindungsschichten 112 zum Beispiel Wolfram, Kupfer oder Aluminiumkupfer aufweisen.
  • Wie in der Schnittansicht 1100 von 11 gezeigt ist, kann die dielektrische Struktur 110 an ein Trägersubstrat 1102 gebondet werden. Bei einigen Ausführungsformen kann das Trägersubstrat 1102 ein Halbleitermaterial, wie etwa Silizium, aufweisen. Nach dem Bonden der dielektrischen Struktur 110 an das Trägersubstrat 1102 kann das Substrat 902 gedünnt werden, um das Substrat 102 herzustellen. Durch das Dünnen des Substrats 902 wird eine Dicke des Substrats von einer ersten Dicke t1 auf eine zweite Dicke t2 reduziert, die kleiner als die erste Dicke t1 ist. Durch das Dünnen des Substrats 902 kann Strahlung leichter zu den Bildsensorelementen 106 hindurchgehen. Bei verschiedenen Ausführungsformen kann das Substrat 902 durch Ätzen und/oder mechanisches Schleifen einer Rückseite 902b des Substrats 902 gedünnt werden.
  • Wie in der Schnittansicht 1200 von 12 gezeigt ist, wird eine erste strukturierte Maskierungsschicht 1202 entlang einer Rückseite 401b des Substrats 102 hergestellt. Die erste strukturierte Maskierungsschicht 1202 weist Seitenwände auf, die Öffnungen 1204 entlang der Rückseite 401b des Substrats 102 definieren. Bei einigen Ausführungsformen kann die erste strukturierte Maskierungsschicht 1202 eine Hartmaske umfassen, die Titan, Siliziumcarbid, Siliziumoxidnitrid, Tantal oder dergleichen aufweist. Bei einigen Ausführungsformen kann die erste strukturierte Maskierungsschicht 1202 über der Rückseite 401b des Substrats 102 abgeschieden werden und anschließend mit einem fotolithografischen Prozess und einem Trockenätzprozess strukturiert werden.
  • Wie in der Schnittansicht 1300 von 13 gezeigt ist, wird ein erster Nassätzprozess an der Rückseite 401b des Substrats 102 entsprechend der ersten strukturierten Maskierungsschicht 1202 durchgeführt. Der erste Nassätzprozess wird durch selektives Behandeln der Rückseite 401b des Substrats 102 mit einem oder mehreren Nassätzmitteln 1302 entsprechend der ersten strukturierten Maskierungsschicht 1202 durchgeführt. Das eine oder die mehreren ersten Nassätzmittel 1302 entfernen Teile des Substrats 102, sodass eine Mehrzahl von Vertiefungen 1304 entsteht, die von Innenflächen 1306 des Substrats 102 definiert werden. Bei einigen Ausführungsformen können das eine oder die mehreren ersten Nassätzmittel 1302 Fluorwasserstoffsäure (HF), Tetramethylammoniumhydroxid (TMAH), Kaliumhydroxid (KOH) oder dergleichen umfassen.
  • Wie in der Schnittansicht 1400 von 14A gezeigt ist, wird die erste strukturierte Maskierungsschicht (1202 von 13) entfernt. Durch das Entfernen der ersten strukturierten Maskierungsschicht (1202 von 13) entsteht eine Öffnung 1402, die sich zwischen der Rückseite 401b des Substrats 102 und der Mehrzahl von Vertiefungen 1304 erstreckt. Wie in einer dreidimensionalen Darstellung 1404 von 14B gezeigt ist, kann die Öffnung 1402 bei einigen Ausführungsformen kreisförmig sein.
  • Wie in der Schnittansicht 1500 von 15 gezeigt ist, wird ein zweiter Nassätzprozess an der Rückseite 401b des Substrats 102 durchgeführt. Der zweite Nassätzprozess wird durch Behandeln des Substrats 102 mit einem oder mehreren Nassätzmitteln 1502 durchgeführt, die obere Teile des Substrats 102 entfernen. Durch das Entfernen der oberen Teile des Substrats 102 werden topografische Elemente 118 in einem Pixelbereich 104a des Substrats 102 definiert. Da der zweite Nassätzprozess die oberen Teile des Substrats 102 entfernt, können Spitzen der topografischen Elemente 118 unter einer Oberseite 204 des Substrats 102 mit einem Abstand 514 vertieft werden. Die topografischen Elemente 118 werden von einer Mehrzahl von Innenflächen 118a und 118b definiert, die entlang einer Ebene 119a bzw. einer Ebene 119b verlaufen, die sich in einem Punkt 208 schneiden. Bei einigen Ausführungsformen können die topografischen Elemente 118 pyramidale Vorsprünge umfassen, und die Ebenen 119a und 119b können an Punkten zusammentreffen, die sich an den Spitzen der topografischen Elemente 118 oder über den topografischen Elementen 118 befinden. Bei anderen Ausführungsformen können die topografischen Elemente 118 pyramidale Vertiefungen umfassen, und die Ebenen 119a und 119b können an Punkten zusammentreffen, die sich an den Unterseiten der topografischen Elemente 118 oder unter den topografischen Elementen 118 befinden. Durch das Entfernen der oberen Teile des Substrats 102 wird auch ein Isolationsbereich 202 definiert, der die Mehrzahl von Innenflächen 118a und 118b umschließt. Der Isolationsbereich 202 wird von einer Oberseite 204 definiert. Bei einigen Ausführungsformen ist die Oberseite 204 eine im Wesentlichen planare Fläche, die entlang einer Ebene verläuft, die mit einem oder mehreren von Null verschiedenen Abständen über der Mehrzahl von Innenflächen 118a und 118b angeordnet ist.
  • Bei einigen Ausführungsformen können das eine oder die mehreren zweiten Nassätzmittel 1502 Fluorwasserstoffsäure (HF), Tetramethylammoniumhydroxid (TMAH), Kaliumhydroxid (KOH) oder dergleichen umfassen. Durch Verwenden von Nassätzprozessen zum Herstellen der Mehrzahl von Innenflächen 118a und 118b, die die topografischen Elemente 118 definieren, wird eine Plasma-Beschädigung vermieden (z. B. werden Kristallfehler reduziert), die bei Trockenätzprozessen auftreten kann. Außerdem können die Nassätzprozesse ein hohes Maß an Anisotropie ermöglichen, wodurch die Ätzung entlang Kristallebenen erfolgt und eine gute Einheitlichkeit der topografischen Elemente 118 in den Pixelbereichen 104a und 104b ermöglicht. Das Substrat 102 kann bei einigen Ausführungsformen zum Beispiel Silizium aufweisen, und mit dem einen oder den mehreren ersten Nassätzmitteln 1302 und/oder dem einen oder den mehreren zweiten Nassätzmitteln 1502 kann die (100)-Ebene geätzt werden, um Innenflächen 118a und 118b herzustellen, die von den (111)-Ebenen definiert werden [d. h., um eine Vertiefung zu erzeugen, die von den (111)-Ebenen begrenzt wird]. Bei diesen Ausführungsformen beträgt der Winkel zwischen den Innenflächen 118a und 118b und der (100)-Ebene etwa 54,7°.
  • Wie in der Schnittansicht 1600 von 16 gezeigt ist, werden Gräben 1602 in der Rückseite 401b des Substrats 102 in dem Isolationsbereich 202 erzeugt. Die Gräben 1602 erstrecken sich vertikal von der Oberseite 204 bis in das Substrat 102 an Positionen seitlich zwischen den mehreren Pixelbereichen 104a und 104b. Bei einigen Ausführungsformen können die Gräben 1602 durch Durchführen eines dritten Ätzprozesses an der Rückseite 401b des Substrats 102 erzeugt werden. Der dritte Ätzprozess wird durch selektives Behandeln der Rückseite 401b des Substrats 102 mit einem oder mehreren dritten Ätzmitteln 1604 entsprechend einer zweiten strukturierten Maskierungsschicht 1606 durchgeführt. Bei einigen Ausführungsformen kann die zweite strukturierte Maskierungsschicht 1606 ein Fotoresist umfassen. Bei einigen Ausführungsformen können das eine oder die mehreren dritten Ätzmittel 1604 ein Trockenätzmittel umfassen. Bei einigen Ausführungsformen kann das Trockenätzmittel eine Ätzchemikalie sein, die Sauerstoff (O2), Stickstoff (N2), Wasserstoff (H2), Argon (Ar) und/oder eine Fluorspezies (z. B. CF4, CHF3, C4F8 usw.) aufweist.
  • Wie in der Schnittansicht 1700 von 17 gezeigt ist, werden ein oder mehrere erste dielektrische Materialien in den Gräben 1602 abgeschieden, um BDTI-Strukturen 116 auf gegenüberliegenden Seiten der Pixelbereiche 104a und 104b herzustellen. Außerdem werden eine oder mehrere dielektrische Schichten 120 über der Mehrzahl von Innenflächen 118a und 118b und der Oberseite 204 des Substrats 102 hergestellt. Bei einigen Ausführungsformen können das eine oder die mehreren ersten dielektrischen Materialien und die eine oder die mehreren dielektrischen Schichten 120 das gleiche Material umfassen, das mit einem einzigen kontinuierlichen Abscheidungsprozess und/oder mit mehreren Abscheidungsprozessen, die in situ durchgeführt werden, abgeschieden wird. Bei anderen Ausführungsformen können das eine oder die mehreren ersten dielektrischen Materialien und die eine oder die mehreren dielektrischen Schichten 120 unterschiedliche Materialien umfassen, die mit unterschiedlichen Abscheidungsprozessen abgeschieden werden.
  • Bei verschiedenen Ausführungsformen können das eine oder die mehreren ersten dielektrischen Materialien ein Oxid, ein Nitrid, ein Carbid oder dergleichen sein. Bei verschiedenen Ausführungsformen können die eine oder die mehreren dielektrischen Schichten 120 ein Oxid (z. B. Siliziumoxid), TEOS und dergleichen aufweisen. Bei einigen Ausführungsformen können die eine oder die mehreren dielektrischen Schichten 120 zwischen benachbarten der mehreren topografischen Elemente 118 verlaufen. Bei einigen Ausführungsformen können die eine oder die mehreren dielektrischen Schichten 120 so abgeschieden werden, dass sie eine Oberseite haben, die eine Mehrzahl von gewölbten Flächen aufweist, die über den topografischen Elementen 118 angeordnet sind und einander schneiden. Bei einigen Ausführungsformen kann die Mehrzahl von gewölbten Flächen mit einem nachfolgenden Planarisierungsprozess (z. B. einem chemisch-mechanischen Planarisierungsprozess) entfernt werden, um der einen oder den mehreren dielektrischen Schichten 120 eine im Wesentlichen planare Oberseite zu verleihen.
  • Bei einigen Ausführungsformen kann vor der Herstellung der BDTI-Strukturen 116 und/oder der einen oder der mehreren dielektrischen Schichten 120 eine Passivierungsschicht (nicht dargestellt) entlang der Rückseite 401b des Substrats 102 hergestellt werden. Die Passivierungsschicht belegt die Rückseite 401b des Substrats 102. Bei einigen Ausführungsformen kann die Passivierungsschicht außerdem innere Seitenwände der Gräben (1602 von 16) belegen. Bei einigen Ausführungsformen kann die Passivierungsschicht eine dielektrische High-k-Schicht umfassen, die Hafniumoxid (HfO2), Titanoxid (TiO2), Hafnium-Zirconiumoxid (HfZrO), Tantaloxid (Ta2O3), Hafnium-Siliziumoxid (HfSiO4), Zirconiumoxid (ZrO2), Zirconium-Siliziumoxid (ZrSiO2) oder dergleichen aufweist. Bei einigen Ausführungsformen kann die Passivierungsschicht mit einem Aufdampfverfahren (z. B. PVD, CVD, PECVD, ALD oder dergleichen) abgeschieden werden.
  • Wie in der Schnittansicht 1800 von 18 gezeigt ist, wird eine Mehrzahl von Farbfiltern 410a und 410b über der einen oder den mehreren dielektrischen Schichten 120 hergestellt. Bei einigen Ausführungsformen kann die Mehrzahl von Farbfiltern 410a und 410b in Öffnungen in einer Gitterstruktur 408 über der einen oder den mehreren dielektrischen Schichten 120 hergestellt werden. Bei einigen Ausführungsformen kann die Mehrzahl von Farbfiltern 410a und 410b durch Herstellen eine Farbfilterschicht und Strukturieren der Farbfilterschicht hergestellt werden. Die Farbfilterschicht wird aus einem Material hergestellt, das Strahlung (z. B. Licht) mit einem spezifischen Wellenlängenbereich durchlassen kann, während es Licht mit Wellenlängen außerhalb des festgelegten Bereichs blockiert.
  • Über der Mehrzahl von Farbfiltern 410a und 410b wird eine Mehrzahl von Mikrolinsen 412 hergestellt. Bei einigen Ausführungsformen kann die Mehrzahl von Mikrolinsen 412 durch Abscheiden eines Mikrolinsenmaterials über der Mehrzahl von Farbfiltern (z. B. mit einem Aufschleuder- oder Abscheidungsprozess) hergestellt werden. Eine Mikrolinsenschablone (nicht dargestellt) mit einer gewölbten Oberseite wird über dem Mikrolinsenmaterial strukturiert. Bei einigen Ausführungsformen kann die Mikrolinsenschablone ein Fotoresistmaterial aufweisen, das mit einer verteilten Belichtungslichtdosis belichtet wird (z. B. wird für ein negatives Fotoresist mehr Licht an einer Unterseite der Wölbung verwendet, und weniger Licht wird an einer Oberseite der Wölbung verwendet) und entwickelt und gehärtet wird, um eine runde Form zu erzeugen. Die Mehrzahl von Mikrolinsen 412 wird dann durch selektives Ätzen des Mikrolinsenmaterials entsprechend der Mikrolinsenschablone hergestellt.
  • 19 zeigt ein Ablaufdiagramm einiger Ausführungsformen eines Verfahrens 1900 zum Herstellen eines integrierten Bildsensor-Chips mit einer Absorptionsverstärkungsstruktur, die von im Wesentlichen ebenen Flächen definiert wird.
  • Das Verfahren 1900 wird hier zwar als eine Reihe von Schritten oder Ereignissen dargestellt und beschrieben, aber es dürfte wohlverstanden sein, dass die dargestellte Reihenfolge dieser Schritte oder Ereignisse nicht in einem beschränkenden Sinn ausgelegt werden darf. Zum Beispiel können einige Schritte in anderen Reihenfolgen und/oder gleichzeitig mit anderen Schritten oder Ereignissen als den hier dargestellten und/oder beschriebenen stattfinden. Darüber hinaus brauchen nicht alle dargestellten Schritte einen oder mehrere Aspekte oder Ausführungsformen der Beschreibung zu implementieren, und ein oder mehrere der hier beschriebenen Schritte können in einem oder mehreren getrennten Schritten und/oder Phasen ausgeführt werden.
  • In einem Schritt 1902 werden eine oder mehrere Transistor-Gatestrukturen entlang einer ersten Seite eines Substrats hergestellt. 9 zeigt eine Schnittansicht 900 einiger Ausführungsformen, die dem Schritt 1902 entsprechen.
  • In einem Schritt 1904 wird ein Bildsensorelement in einem Pixelbereich des Substrats hergestellt. 9 zeigt eine Schnittansicht 900 einiger Ausführungsformen, die dem Schritt 1904 entsprechen.
  • In einem Schritt 1906 wird eine Mehrzahl von leitfähigen Verbindungsschichten in einer dielektrischen Struktur entlang der ersten Seite des Substrats hergestellt. 10 zeigt eine Schnittansicht 1000 einiger Ausführungsformen, die dem Schritt 1906 entsprechen.
  • In einem Schritt 1908 wird eine erste Seite des Substrats mit einem Trägersubstrat verbunden, und das Substrat wird gedünnt, um seine Dicke zu reduzieren. 11 zeigt eine Schnittansicht 1100 einiger Ausführungsformen, die dem Schritt 1908 entsprechen.
  • In einem Schritt 1910 wird eine Mehrzahl von topografischen Elementen in einer zweiten Seite des Substrats hergestellt. Die Mehrzahl von topografischen Elementen wird von einer Mehrzahl von im Wesentlichen ebenen Flächen definiert, die entlang Ebenen verlaufen, die sich in einem Punkt schneiden. Bei verschiedenen Ausführungsformen kann die Mehrzahl von topografischen Elementen pyramidale Vorsprünge oder pyramidale Vertiefungen umfassen. Bei einigen Ausführungsformen kann die Mehrzahl von topografischen Elementen entsprechend Schritten 1912 bis 1918 hergestellt werden.
  • In dem Schritt 1912 wird eine strukturierte Maskierungsschicht auf der zweiten Seite des Substrats hergestellt. 12 zeigt eine Schnittansicht 1200 einiger Ausführungsformen, die dem Schritt 1912 entsprechen.
  • In dem Schritt 1914 wird ein erster Nassätzprozess an der zweiten Seite des Substrats entsprechend der strukturierten Maskierungsschicht durchgeführt. 13 zeigt eine Schnittansicht 1300 einiger Ausführungsformen, die dem Schritt 1914 entsprechen.
  • In dem Schritt 1916 wird die strukturierte Maskierungsschicht entfernt. 14A zeigt eine Schnittansicht 1400 einiger Ausführungsformen, die dem Schritt 1916 entsprechen.
  • In dem Schritt 1918 wird ein zweiter Ätzprozesses an der zweiten Seite des Substrats durchgeführt. 15 zeigt eine Schnittansicht 1500 einiger Ausführungsformen, die dem Schritt 1918 entsprechen.
  • In dem Schritt 1920 werden Isolationsstrukturen zwischen benachbarten Pixelbereichen hergestellt. Die 16 und 17 zeigen Schnittansichten 1600 und 1700 einiger Ausführungsformen, die dem Schritt 1920 entsprechen.
  • In dem Schritt 1922 werden eine oder mehrere dielektrische Schichten auf der zweiten Seite des Substrats hergestellt. 18 zeigt eine Schnittansicht 1800 einiger Ausführungsformen, die dem Schritt 1922 entsprechen.
  • In dem Schritt 1924 werden Farbfilter und Mikrolinsen über der einen oder den mehreren dielektrischen Schichten hergestellt. 18 zeigt eine Schnittansicht 1800 einiger Ausführungsformen, die dem Schritt 1924 entsprechen.
  • Die vorliegende Erfindung betrifft also gemäß einigen Ausführungsformen einen integrierten Bildsensor-Chip mit einer Absorptionsverstärkungsstruktur mit topografischen Elementen, die jeweils von im Wesentlichen ebenen Flächen eines Substrats definiert werden, die entlang Ebenen verlaufen, die sich in einem Punkt schneiden. Die im Wesentlichen ebenen Flächen des Substrats werden mit einem oder mehreren Nassätzprozessen erzeugt, um Defekte entlang den im Wesentlichen ebenen Flächen abzuschwächen, die die Leistung des integrierten Bildsensorchips mindern können.
  • Bei einigen Ausführungsformen betrifft die vorliegende Erfindung einen integrierten Chip. Der integrierte Chip weist Folgendes auf: ein Bildsensorelement, das in einem Pixelbereich eines Substrats angeordnet ist; und eine Mehrzahl von leitfähigen Verbindungsschichten, die in einer dielektrischen Struktur angeordnet sind, die entlang einer ersten Seite des Substrat angeordnet ist, wobei eine zweite Seite des Substrats eine Mehrzahl von Innenflächen aufweist, die direkt über dem Bildsensorelement angeordnet sind, wobei die mehreren Innenflächen jeweils eine im Wesentlichen ebene Fläche umfassen, die entlang einer Ebene verläuft. Bei einigen Ausführungsformen umfasst die Mehrzahl von Innenflächen eine Gruppe von im Wesentlichen ebenen Flächen, die entlang Ebenen verlaufen, die sich in einem Punkt schneiden, der sich zwischen den mehreren Innenflächen befindet. Bei einigen Ausführungsformen befindet sich der Punkt über dem Substrat, und er ist durch einen von Null verschiedenen Abstand von dem Substrat getrennt. Bei einigen Ausführungsformen haben die mehreren Innenflächen jeweils eine dreieckige Form. Bei einigen Ausführungsformen weist der integrierte Chip weiterhin einen Isolationsbereich auf, der zwischen dem Pixelbereich und einem benachbarten Pixelbereich angeordnet ist, wobei der Isolationsbereich von einer Oberseite des Substrats definiert wird, die in einer ununterbrochenen Schleife um den Pixelbereich verläuft. Bei einigen Ausführungsformen ist die Oberseite des Substrats entlang einer horizontalen Ebene angeordnet, die durch einen oder mehrere von Null verschiedene Abstände vertikal von Oberseiten der Innenflächen getrennt ist. Bei einigen Ausführungsformen definiert die Mehrzahl von Innenflächen eine erste pyramidale Vertiefung, die durch einen Steg von einer zweiten pyramidalen Vertiefung getrennt ist, wobei der Steg vertikal unter der Oberseite des Substrats angeordnet ist. Bei einigen Ausführungsformen wird in einer Draufsicht die Oberseite von gezackten Rändern des Substrats definiert. Bei einigen Ausführungsformen definiert die Mehrzahl von Innenflächen eine erste pyramidale Vertiefung, die durch einen Steg von einer zweiten pyramidalen Vertiefung getrennt ist, wobei der Steg entlang einer Linie zwischen äußeren Rändern des Pixelbereichs verläuft. Bei einigen Ausführungsformen definiert die Mehrzahl von Innenflächen einen ersten pyramidalen Vorsprung, der durch einen Kanal, der entlang einer Linie zwischen äußeren Rändern des Pixelbereichs verläuft, von einem zweiten pyramidalen Vorsprung getrennt ist.
  • Bei weiteren Ausführungsformen betrifft die vorliegende Erfindung einen integrierten Schaltkreis. Der integrierte Chip weist Folgendes auf: ein Bildsensorelement, das in einem Substrat angeordnet ist; und eine Mehrzahl von leitfähigen Verbindungsschichten, die in einer dielektrischen Struktur angeordnet sind, die entlang einer ersten Seite des Substrat angeordnet ist, die einer zweiten Seite des Substrats gegenüberliegt, wobei die zweite Seite des Substrats eine Mehrzahl von Innenflächen aufweist, die direkt über dem Bildsensorelement angeordnet sind und eine Mehrzahl von topografischen Elementen definieren, wobei die mehreren Innenflächen dreieckige Flächen umfassen. Bei einigen Ausführungsformen haben die mehreren topografischen Elemente jeweils eine pyramidale Form mit einer im Wesentlichen quadratischen Grundfläche. Bei einigen Ausführungsformen weist das Substrat Silizium auf, und die dreieckigen Flächen verlaufen jeweils entlang einer (111)-Kristallebene des Siliziums. Bei einigen Ausführungsformen verläuft eine Gruppe von vier der Mehrzahl von Innenflächen entlang vier Ebenen, die sich in einem Punkt schneiden, der sich auf oder über einer Oberseite der Gruppe von vier der Mehrzahl von Innenflächen befindet. Bei einigen Ausführungsformen umfassen die mehreren topografischen Elemente jeweils einen pyramidalen Vorsprung. Bei einigen Ausführungsformen umfassen die mehreren topografischen Elemente jeweils eine pyramidale Vertiefung. Bei einigen Ausführungsformen weist der integrierte Chip weiterhin einen Isolationsbereich mit einer tiefen Grabenisolationsstruktur auf, die eine oder mehrere dielektrische Materialien umfasst, die in einem Graben in einer im Wesentlichen planaren Oberseite des Substrats angeordnet sind, wobei sich die tiefe Grabenisolationsstruktur durchgehend um einen Pixelbereich erstreckt, der das Bildsensorelement aufweist. Bei einigen Ausführungsformen ist die Mehrzahl von topografischen Elementen in Zeilen und Spalten in einem Pixelbereich angeordnet, der das Bildsensorelement aufweist, wobei eine erste Zeile eine erste Anzahl von topografischen Elementen umfasst und eine zweite Zeile eine zweite Anzahl von topografischen Elementen umfasst, die von der ersten Anzahl von topografischen Elementen verschieden ist.
  • Bei noch weiteren Ausführungsformen betrifft die vorliegende Erfindung ein Verfahren zum Herstellen eines integrierten Chips. Das Verfahren weist die folgenden Schritte auf: Herstellen eines Bildsensorelements in einem Substrat; Herstellen einer Maskierungsschicht auf einer ersten Seite des Substrats; Durchführen eines ersten Nassätzprozesses an der ersten Seite des Substrats, wenn die Maskierungsschicht an der richtigen Stelle ist; Entfernen der Maskierungsschicht; und Durchführen eines zweiten Nassätzprozesses an der ersten Seite des Substrats, wobei der erste Nassätzprozess und der zweite Nassätzprozess kollektiv eine Mehrzahl von topografischen Elementen erzeugen, die jeweils von einer Mehrzahl von im Wesentlichen ebenen Innenflächen definiert werden, die entlang Ebenen verlaufen, die sich in einem Punkt schneiden. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin das Abscheiden eines oder mehrerer dielektrischer Materialien auf der ersten Seite des Substrats und seitlich zwischen benachbarten der mehreren topografischen Elemente.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/751761 [0001]

Claims (20)

  1. Integrierter Chip mit: einem Bildsensorelement, das in einem Pixelbereich eines Substrats angeordnet ist; und einer Mehrzahl von leitfähigen Verbindungsschichten, die in einer dielektrischen Struktur angeordnet sind, die entlang einer ersten Seite des Substrat angeordnet ist, wobei eine zweite Seite des Substrats eine Mehrzahl von Innenflächen aufweist, die direkt über dem Bildsensorelement angeordnet sind, wobei die mehreren Innenflächen jeweils eine im Wesentlichen ebene Fläche umfassen, die entlang einer Ebene verläuft.
  2. Integrierter Chip nach Anspruch 1, wobei die Mehrzahl von Innenflächen eine Gruppe von im Wesentlichen ebenen Flächen umfasst, die entlang Ebenen verlaufen, die sich in einem Punkt schneiden, der sich zwischen den mehreren Innenflächen befindet.
  3. Integrierter Chip nach Anspruch 2, wobei der Punkt über dem Substrat angeordnet ist und durch einen von Null verschiedenen Abstand von dem Substrat getrennt ist.
  4. Integrierter Chip nach einem der vorhergehenden Ansprüche, wobei die mehreren Innenflächen jeweils eine dreieckige Form aufweisen.
  5. Integrierter Chip nach einem der vorhergehenden Ansprüche, der weiterhin Folgendes aufweist: einen Isolationsbereich, der zwischen dem Pixelbereich und einem benachbarten Pixelbereich angeordnet ist, wobei der Isolationsbereich von einer Oberseite des Substrats definiert wird, die in einer ununterbrochenen Schleife um den Pixelbereich verläuft.
  6. Integrierter Chip nach Anspruch 5, wobei die Oberseite des Substrats entlang einer horizontalen Ebene angeordnet ist, die durch einen oder mehrere von Null verschiedene Abstände vertikal von Oberseiten der Mehrzahl von Innenflächen getrennt ist.
  7. Integrierter Chip nach Anspruch 5 oder 6, wobei die Mehrzahl von Innenflächen eine erste pyramidale Vertiefung definiert, die durch einen Steg von einer zweiten pyramidalen Vertiefung getrennt ist, wobei der Steg vertikal unter der Oberseite des Substrats angeordnet ist.
  8. Integrierter Chip nach einem der Ansprüche 5 bis 7, wobei in einer Draufsicht die Oberseite von gezackten Rändern des Substrats definiert wird.
  9. Integrierter Chip nach einem der vorhergehenden Ansprüche, wobei die Mehrzahl von Innenflächen eine erste pyramidale Vertiefung definiert, die durch einen Steg von einer zweiten pyramidalen Vertiefung getrennt ist, wobei der Steg entlang einer Linie zwischen äußeren Rändern des Pixelbereichs verläuft.
  10. Integrierter Chip nach einem der vorhergehenden Ansprüche, wobei die Mehrzahl von Innenflächen einen ersten pyramidalen Vorsprung definiert, der durch einen Kanal, der entlang einer Linie zwischen äußeren Rändern des Pixelbereichs verläuft, von einem zweiten pyramidalen Vorsprung getrennt ist.
  11. Integrierter Chip mit: einem Bildsensorelement, das in einem Substrat angeordnet ist; und einer Mehrzahl von leitfähigen Verbindungsschichten, die in einer dielektrischen Struktur angeordnet sind, die entlang einer ersten Seite des Substrats angeordnet ist, wobei eine zweite Seite des Substrats eine Mehrzahl von Innenflächen aufweist, die direkt über dem Bildsensorelement angeordnet sind und eine Mehrzahl von topografischen Elementen definieren, wobei die mehreren Innenflächen dreieckige Flächen umfassen.
  12. Integrierter Chip nach Anspruch 11, wobei die mehreren topografischen Elemente jeweils eine pyramidale Form mit einer im Wesentlichen quadratischen Grundfläche aufweisen.
  13. Integrierter Chip nach Anspruch 11 oder 12, wobei das Substrat Silizium aufweist und die dreieckigen Flächen jeweils entlang einer (111)-Kristallebene des Siliziums verlaufen.
  14. Integrierter Chip nach einem der Ansprüche 11 bis 13, wobei eine Gruppe von vier der Mehrzahl von Innenflächen entlang vier Ebenen verläuft, die sich in einem Punkt schneiden, der sich auf oder über einer Oberseite der Gruppe von vier der Mehrzahl von Innenflächen befindet.
  15. Integrierter Chip nach einem der Ansprüche 11 bis 14, wobei die mehreren topografischen Elemente jeweils einen pyramidalen Vorsprung umfassen.
  16. Integrierter Chip nach einem der Ansprüche 11 bis 15, wobei die mehreren topografischen Elemente jeweils eine pyramidale Vertiefung umfassen.
  17. Integrierter Chip nach einem der Ansprüche 11 bis 16, der weiterhin Folgendes aufweist: einen Isolationsbereich mit einer tiefen Grabenisolationsstruktur, die eine oder mehrere dielektrische Materialien umfasst, die in einem Graben in einer im Wesentlichen planaren Oberseite des Substrats angeordnet sind, wobei sich die tiefe Grabenisolationsstruktur durchgehend um einen Pixelbereich erstreckt, der das Bildsensorelement aufweist.
  18. Integrierter Chip nach Anspruch 11, wobei die Mehrzahl von topografischen Elementen in Zeilen und Spalten in einem Pixelbereich angeordnet ist, der das Bildsensorelement aufweist, und eine erste Zeile eine erste Anzahl von topografischen Elementen umfasst und eine zweite Zeile eine zweite Anzahl von topografischen Elementen umfasst, die von der ersten Anzahl von topografischen Elementen verschieden ist.
  19. Verfahren zum Herstellen eines integrierten Chips mit den folgenden Schritten: Herstellen eines Bildsensorelements in einem Substrat; Herstellen einer Maskierungsschicht auf einer ersten Seite des Substrats; Durchführen eines ersten Nassätzprozesses an der ersten Seite des Substrats, wenn die Maskierungsschicht an der richtigen Stelle ist; Entfernen der Maskierungsschicht; und Durchführen eines zweiten Nassätzprozesses an der ersten Seite des Substrats, wobei der erste Nassätzprozess und der zweite Nassätzprozess kollektiv eine Mehrzahl von topografischen Elementen erzeugen, die jeweils von einer Mehrzahl von im Wesentlichen ebenen Innenflächen definiert werden, die entlang Ebenen verlaufen, die sich in einem Punkt schneiden.
  20. Verfahren nach Anspruch 19, das weiterhin Folgendes umfasst: Abscheiden eines oder mehrerer dielektrischer Materialien auf der ersten Seite des Substrats und seitlich zwischen benachbarten der mehreren topografischen Elemente.
DE102019107611.0A 2018-10-29 2019-03-25 Hochleistungs-bildsensor Pending DE102019107611A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862751761P 2018-10-29 2018-10-29
US62/751,761 2018-10-29
US16/352,164 2019-03-13
US16/352,164 US10991746B2 (en) 2018-10-29 2019-03-13 High performance image sensor

Publications (1)

Publication Number Publication Date
DE102019107611A1 true DE102019107611A1 (de) 2020-04-30

Family

ID=70327351

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019107611.0A Pending DE102019107611A1 (de) 2018-10-29 2019-03-25 Hochleistungs-bildsensor

Country Status (5)

Country Link
US (3) US10991746B2 (de)
KR (1) KR102288778B1 (de)
CN (1) CN111106135B (de)
DE (1) DE102019107611A1 (de)
TW (1) TWI734108B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11888006B2 (en) * 2018-06-15 2024-01-30 Sony Semiconductor Solutions Corporation Imaging device, manufacturing method thereof, and electronic apparatus
US10991746B2 (en) * 2018-10-29 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. High performance image sensor
US11201124B2 (en) * 2019-07-29 2021-12-14 Omnivision Technologies, Inc. Semiconductor devices, semiconductor wafers, and methods of manufacturing the same
US11245067B2 (en) * 2019-11-01 2022-02-08 Globalfoundries Singapore Pte. Ltd. Hall sensors with a three-dimensional structure
US11563044B2 (en) * 2020-06-18 2023-01-24 Omnivision Technologies, Inc. Pixel-array substrate and defect prevention method
US11923392B2 (en) * 2021-01-04 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced design for image sensing technology
CN114188217A (zh) * 2021-11-30 2022-03-15 武汉新芯集成电路制造有限公司 半导体器件及其制作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279924A (en) * 1989-04-04 1994-01-18 Sharp Kabushiki Kaisha Manufacturing method of optical diffraction grating element with serrated gratings having uniformly etched grooves
US5030828A (en) * 1990-06-25 1991-07-09 Grumman Aerospace Corporation Recessed element photosensitive detector array with optical isolation
US7576361B2 (en) * 2005-08-03 2009-08-18 Aptina Imaging Corporation Backside silicon wafer design reducing image artifacts from infrared radiation
US7358583B2 (en) * 2006-02-24 2008-04-15 Tower Semiconductor Ltd. Via wave guide with curved light concentrator for image sensing devices
US8946839B1 (en) * 2009-08-20 2015-02-03 Hrl Laboratories, Llc Reduced volume infrared detector
JP2013033864A (ja) 2011-08-02 2013-02-14 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器
US10096544B2 (en) * 2012-05-04 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnect structure
JP2016001633A (ja) * 2014-06-11 2016-01-07 ソニー株式会社 固体撮像素子、および電子装置
TWI550842B (zh) * 2015-04-09 2016-09-21 力晶科技股份有限公司 影像感應器
US10038026B2 (en) * 2015-06-25 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for bonding improvement
US9704827B2 (en) * 2015-06-25 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond pad structure
US10833119B2 (en) * 2015-10-26 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for front side illuminated image sensor
JP2017108062A (ja) * 2015-12-11 2017-06-15 ソニー株式会社 固体撮像素子、撮像装置、および、固体撮像素子の製造方法
US10121812B2 (en) * 2015-12-29 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked substrate structure with inter-tier interconnection
US10553733B2 (en) * 2016-11-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. QE approach by double-side, multi absorption structure
US9985072B1 (en) 2016-11-29 2018-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensor with dual damascene grid design having absorption enhancement structure
US10438980B2 (en) * 2017-05-31 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with a high absorption layer
US10170511B1 (en) * 2017-06-07 2019-01-01 Visera Technologies Company Limited Solid-state imaging devices having a microlens layer with dummy structures
US11088189B2 (en) * 2017-11-14 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. High light absorption structure for semiconductor image sensor
US11075242B2 (en) * 2017-11-27 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices for image sensing
US10991746B2 (en) * 2018-10-29 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. High performance image sensor

Also Published As

Publication number Publication date
KR102288778B1 (ko) 2021-08-13
KR20200050333A (ko) 2020-05-11
US11670663B2 (en) 2023-06-06
TW202017162A (zh) 2020-05-01
US20200135792A1 (en) 2020-04-30
CN111106135B (zh) 2022-12-13
CN111106135A (zh) 2020-05-05
US20230253434A1 (en) 2023-08-10
US20210265412A1 (en) 2021-08-26
TWI734108B (zh) 2021-07-21
US10991746B2 (en) 2021-04-27

Similar Documents

Publication Publication Date Title
DE102017123338B4 (de) Verfahren zur qualitätssteigerung durch doppeiseitige multiabsorptionsstruktur
DE102016100013B4 (de) Zusätzlicher dotierter Bereich für rückseitige tiefe Grabenisolation
DE102019107611A1 (de) Hochleistungs-bildsensor
DE102017118989A1 (de) Verfahren zum ausbilden einer absorptionsverbesserungsstruktur für einen bildsensor
DE102018122789B4 (de) Rissbeständige tiefe Grabenisolationsstrukturen
DE102017119031B4 (de) Bildsensor mit einer hochabsorbierenden schicht
DE102018118613B4 (de) Halbleiter-Bildsensor
DE102018130470A1 (de) Pixelvorrichtung auf struktur tiefer grabenisolierung (dti) für bildsensor
DE102021119400A1 (de) Rückseitenstruktur für bildsensor
DE102020124105A1 (de) Rückseitige tiefe grabenisolationsstruktur für einen bildsensor
DE102020100773B4 (de) Feldeffekttransistor mit vertikalem gate
DE102020125936A1 (de) Rückseitige tiefe grabenisolationsstruktur für bildsensor
DE102020107096A1 (de) Linsenstruktur, die zum erhöhen der quantenausbeute eines bildsensors konfiguriert ist
DE102020111491A1 (de) Photodetektor mit einer vergrabenen gateelektrode für einentransfertransistor und herstellungsverfahren
DE102020112915A1 (de) Photonische vorrichtung und verfahren mit verlängerter quanteneffektstrecke
DE102018122628B4 (de) CMOS Bildsensor mit gezackter Fotodiodenstruktur
DE102023105380A1 (de) Rückseitige tiefe grabenisolationsstruktur(bdti-struktur) für einen cmos-bildsensor
DE102021100278A1 (de) Verbesserter entwurf für bildsensortechnik
DE102017117948B4 (de) Cmos-bildsensor mit dual-damascene-gitterdesign mit einer absorptionsverstärkungsstruktur
DE102019135080A1 (de) Rückseitige brechungsschicht für rückseitig beleuchteten bildsensor und verfahren zu dessen herstellung
DE102021109737A1 (de) Germaniumhaltiger photodetektor und verfahren zu seiner herstellung
DE102020111371A1 (de) Absorptionsanreicherungsstruktur zur erhöhung der quanteneffizienz eines bildsensors
DE102018126421A1 (de) Bandpassfilter für gestapelten sensor
DE102020121598A1 (de) Verfahren zum herstellen von bildsensoren
DE102021118323A1 (de) Grabenisolationsstruktur für skalierten pixelbereich

Legal Events

Date Code Title Description
R012 Request for examination validly filed