CN102543740A - 提高多晶硅栅极与接触孔之间叠对均匀性的方法 - Google Patents
提高多晶硅栅极与接触孔之间叠对均匀性的方法 Download PDFInfo
- Publication number
- CN102543740A CN102543740A CN201010601601XA CN201010601601A CN102543740A CN 102543740 A CN102543740 A CN 102543740A CN 201010601601X A CN201010601601X A CN 201010601601XA CN 201010601601 A CN201010601601 A CN 201010601601A CN 102543740 A CN102543740 A CN 102543740A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- polysilicon gate
- alignment
- offset
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明提供了一种提高多晶硅栅极与接触孔之间叠对均匀性的方法，该方法包括：A、通过位于多晶硅栅极层的对准标记和位于光罩上接触孔层的对准标记的对准，得到对准偏移图；B、判断所述对准偏移图是收敛还是发散；当所述对准偏移图是发散的，对形成有多晶硅栅极的晶片进行退火处理。采用本发明提高了晶片的多晶硅栅极和接触孔之间的叠对均匀性。
Description
技术领域
本发明涉及半导体器件制造技术，特别涉及一种提高多晶硅栅极与接触孔之间叠对均匀性的方法。
背景技术
当半导体制程发展至可提供更小的关键尺寸(Critical Dimensions，CD)、缩减装置尺寸及增加材料层数目的复杂度时，对装置的品质、可靠度和良率而言，材料层与材料层之间的叠对精准度变得越来越重要。而材料层与材料层之间的未对准，可能会引起器件性能的降低，甚至可能因例如未对准的材料层，所导致的短路而造成装置失效。
在半导体器件的制造过程中，由于接触孔的尺寸较小，所以对接触孔和多晶硅栅极的叠对精准度要求很高。对于接触孔与多晶硅栅极的对准，前层的多晶硅栅极很可能由于晶片变形等因素使得后层的接触孔无法与其对准，整个晶片上的叠对均匀性很差，即经过曝光机台的扫描得到的对准偏移图(alignmentresidue map)可以发现，每个曝光单元(shot)上多晶硅栅极和接触孔的叠对偏移矢量并不处于一个方向，而且叠对偏移矢量的大小也不相同，即对准偏移图处于发散状态，如图1所示，图1为经过曝光机台的扫描得到的对准偏移图。
对准偏移图的获得是现有技术，通过位于多晶硅栅极层的对准标记(alignment mark)和位于光罩上接触孔层的对准标记的对准，得到对准偏移图。
其中，对准标记一般都位于切割道内，即曝光单元与曝光单元之间的区域。对准标记根据应用的不同，可以有多种形状，例如多个呈栅格排列的矩形。通过对准标记的对准，就可以探测得到多晶硅栅极与接触孔之间的叠对偏移矢量。
在晶片的曝光单元上布有多晶硅栅极，形成多晶硅栅极的同时在该层的切割道内形成对准标记；在曝光机台的光罩上与多晶硅栅极相对应的位置形成有接触孔图案，光罩上的切割道位置同时布有接触孔层的对准标记；通过对准标记的对准，可以很好地反映已经形成的多晶硅栅极与即将形成的接触孔的对准。理想状态下，多晶硅栅极与接触孔可以很好地对准，不存在任何的偏移，即每个曝光单元上多晶硅栅极的中心位置与接触孔的中心位置能够很好地重叠。但是在实际应用中，由于晶片或者曝光机台等多种因素的影响，晶片的不同位置上，多晶硅栅极的中心位置与接触孔的中心位置会出现不同程度的偏移，即出现不同的叠对偏移矢量。
图1中，晶片边缘上出现大量与其他曝光单元的叠对偏移矢量方向偏差很大的叠对偏移矢量。每片晶片包括多个曝光单元，晶片上每个曝光单元之间的图案是相同的，即将晶片划分为若干个具有周期性结构的曝光单元。根据经验表明，由曝光机台引起的叠对偏移，其获得的对准偏移图是出于收敛状态的，处于收敛状态的对准偏移图，叠对偏移可以通过线性补偿，调整接触孔与多晶硅栅极对准。处于收敛状态的对准偏移图，每个曝光单元之间多晶硅栅极与接触孔的叠对偏移矢量都是相同的，即图中的叠对偏移矢量都朝向同一方向，且矢量大小基本相同，举例来说，如果某个曝光单元多晶硅栅极的中心位置与接触孔的中心位置朝同一方向偏移6纳米，则其他曝光单元多晶硅栅极的中心位置与接触孔的中心位置也朝同一方向偏移6纳米。因此，线性补偿指的是，将所有曝光单元在接触孔层的曝光时朝反方向补偿6纳米即可，即将对接触孔进行曝光的光罩朝反方向移动6纳米。而处于发散状态的对准偏移图，图中的叠对偏移矢量并不都处于一个方向，且矢量大小也可能不同，由于其中大量曝光单元叠对偏移矢量方向不同，现有技术是无法补偿的，如果将该问题忽略，直接进行生产，很可能导致器件的失效。
发明内容
有鉴于此，本发明解决的技术问题是：提高晶片的多晶硅栅极和接触孔之间的叠对均匀性。
为解决上述技术问题，本发明的技术方案具体是这样实现的：
本发明公开了一种提高多晶硅栅极与接触孔之间叠对均匀性的方法，该方法包括：
A、通过位于多晶硅栅极层的对准标记和位于光罩上接触孔层的对准标记的对准，得到对准偏移图；
B、判断所述对准偏移图是收敛还是发散；当所述对准偏移图是发散的，对形成有多晶硅栅极的晶片进行退火处理。
对形成有多晶硅栅极的晶片进行退火处理后，该方法进一步包括：循环执行步骤A和B，直至得到的对准偏移图是收敛的。
所述退火温度低于多晶硅栅极的沉积温度。
所述对准标记位于切割道内。
由上述的技术方案可见，本发明在探测得到多晶硅栅极与接触孔之间的对准偏移图是发散状态时，通过退火处理，改变晶片的应力，使得已经形成有多晶硅栅极的晶片的变形得以恢复，这样每个曝光单元上多晶硅栅极与接触孔之间的叠对偏移矢量都是线性的，从而得到收敛状态的对准偏移图，这说明通过温度处理，大大提高了多晶硅栅极与接触孔之间的叠对均匀性，这样直接在曝光接触孔层时进行简单的线性补偿，就可以达到多晶硅栅极与接触孔之间很高的叠对精准度。
附图说明
图1为经过曝光机台的扫描得到的对准偏移图。
图2为本发明提高多晶硅栅极与接触孔之间叠对均匀性的方法的流程示意图。
图3为经过本发明的处理得到的收敛的对准偏移图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示结构的示意图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
本发明提高多晶硅栅极与接触孔之间叠对均匀性的方法，其流程示意图如图2所示，包括以下步骤：
步骤11、通过位于多晶硅栅极层的对准标记(alignment mark)和位于光罩上接触孔层的对准标记的对准，得到对准偏移图。
其中，对准标记一般都位于切割道内，即曝光单元与曝光单元之间的区域。对准标记根据应用的不同，可以有多种形状，例如多个呈栅格排列的矩形。通过对准标记的对准，就可以探测得到多晶硅栅极与接触孔之间的叠对偏移矢量。
在晶片的曝光单元上布有多晶硅栅极，形成多晶硅栅极的同时在该层的切割道内形成对准标记；在曝光机台的光罩上与多晶硅栅极相对应的位置形成有接触孔图案，光罩上的切割道位置同时布有接触孔层的对准标记；通过对准标记的对准，可以很好地反映已经形成的多晶硅栅极与即将形成的接触孔的对准。理想状态下，多晶硅栅极与接触孔可以很好地对准，不存在任何的偏移，即每个曝光单元上多晶硅栅极的中心位置与接触孔的中心位置能够很好地重叠。但是在实际应用中，由于晶片或者曝光机台等多种因素的影响，晶片的不同位置上，多晶硅栅极的中心位置与接触孔的中心位置会出现不同程度的偏移，即出现不同的叠对偏移矢量。
步骤12、判断所述对准偏移图是收敛还是发散；当所述对准偏移图是收敛的，即图中的叠对偏移矢量都朝向同一方向，且矢量大小基本相同，说明多晶硅栅极所处的前层是稳定可以接受的，即没有发生晶片变形，则后续可以按照对准偏移图上的叠对偏移矢量，对每个曝光单元进行线性补偿；当所述对准偏移图是发散的，即图中的叠对偏移矢量并不处于一个方向，且矢量大小也可能不同，参阅图1，说明晶片已经变形，则执行步骤13、对形成有多晶硅栅极的晶片进行退火处理。此时的晶片上已经布有多晶硅栅极，所述退火温度必须低于沉积多晶硅栅极的温度，以避免影响晶片上的多晶硅栅极的物理特性。
完成步骤13之后，从步骤11开始再次循环执行上述步骤，直至经过退火处理的晶片，得到的对准偏移图为收敛的为止。
其中，步骤13是本发明的关键，退火处理可以改变晶片的应力，对原来晶片由于温度不均匀导致的应力不均匀进行应力的重新均匀分布，使得晶片的变形得以恢复。由于只有晶片变形才能导致对准偏移图是发散的，所以去除晶片变形的因素，其它因素例如曝光机台的晶片平台或者透镜的偏移，导致的对准偏移图是收敛的，这样通过线性补偿，就可以得到多晶硅栅极与接触孔之间很高的叠对精准度。线性补偿为现有技术，本发明不再赘述，而且本发明只是提高多晶硅栅极与接触孔之间的叠对均匀性，即调整到线性补偿之前的状态即可，也就是说得到的对准偏移图中的叠对偏移矢量都是朝向一个方向，且矢量大小基本趋向一致，如图3所示，图3为经过本发明的处理得到的收敛的对准偏移图，这就说明多晶硅栅极与接触孔之间的叠对均匀性得到提高。
综上，本发明提高多晶硅栅极与接触孔之间叠对均匀性的方法：
通过位于多晶硅栅极层的对准标记和位于光罩上接触孔层的对准标记的对准，得到对准偏移图；
判断所述对准偏移图是收敛还是发散；当所述对准偏移图是发散的，对形成有多晶硅栅极的晶片进行退火处理，直至得到的对准偏移图是收敛的。
也就是说，本发明首先检测获得对准偏移图，然后根据对准偏移图的状态，确定是否进行退火处理，直至最终得到的对准偏移图为收敛为止。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (4)
1.一种提高多晶硅栅极与接触孔之间叠对均匀性的方法，该方法包括：
A、通过位于多晶硅栅极层的对准标记和位于光罩上接触孔层的对准标记的对准，得到对准偏移图；
B、判断所述对准偏移图是收敛还是发散；当所述对准偏移图是发散的，对形成有多晶硅栅极的晶片进行退火处理。
2.如权利要求1所述的方法，其特征在于，对形成有多晶硅栅极的晶片进行退火处理后，该方法进一步包括：循环执行步骤A和B，直至得到的对准偏移图是收敛的。
3.如权利要求1所述的方法，其特征在于，所述退火温度低于多晶硅栅极的沉积温度。
4.如权利要求1所述的方法，其特征在于，所述对准标记位于切割道内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010601601XA CN102543740A (zh) | 2010-12-22 | 2010-12-22 | 提高多晶硅栅极与接触孔之间叠对均匀性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010601601XA CN102543740A (zh) | 2010-12-22 | 2010-12-22 | 提高多晶硅栅极与接触孔之间叠对均匀性的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102543740A true CN102543740A (zh) | 2012-07-04 |
Family
ID=46350319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010601601XA Pending CN102543740A (zh) | 2010-12-22 | 2010-12-22 | 提高多晶硅栅极与接触孔之间叠对均匀性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102543740A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108695185B (zh) * | 2018-05-18 | 2020-07-17 | 上海华虹宏力半导体制造有限公司 | 检测对准偏移的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5805866A (en) * | 1994-02-10 | 1998-09-08 | Nikon Corporation | Alignment method |
| US20070185676A1 (en) * | 2005-09-23 | 2007-08-09 | Delta Design, Inc. | Single camera three-point vision alignment system for a device handler |
| US20080057418A1 (en) * | 2006-08-31 | 2008-03-06 | Rolf Seltmann | Method and system for reducing overlay errors within exposure fields by apc control strategies |
| CN101640182A (zh) * | 2008-07-31 | 2010-02-03 | 中芯国际集成电路制造(北京)有限公司 | 形成浅沟槽隔离结构的方法及半导体器件的制造方法 |
| CN101740432A (zh) * | 2008-11-27 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
-
2010
- 2010-12-22 CN CN201010601601XA patent/CN102543740A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5805866A (en) * | 1994-02-10 | 1998-09-08 | Nikon Corporation | Alignment method |
| US20070185676A1 (en) * | 2005-09-23 | 2007-08-09 | Delta Design, Inc. | Single camera three-point vision alignment system for a device handler |
| US20080057418A1 (en) * | 2006-08-31 | 2008-03-06 | Rolf Seltmann | Method and system for reducing overlay errors within exposure fields by apc control strategies |
| CN101640182A (zh) * | 2008-07-31 | 2010-02-03 | 中芯国际集成电路制造(北京)有限公司 | 形成浅沟槽隔离结构的方法及半导体器件的制造方法 |
| CN101740432A (zh) * | 2008-11-27 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108695185B (zh) * | 2018-05-18 | 2020-07-17 | 上海华虹宏力半导体制造有限公司 | 检测对准偏移的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103365124B (zh) | 曝光对准方法 | |
| KR102006067B1 (ko) | 기판 처리 장치 및 얼라인먼트 방법 | |
| KR20010030216A (ko) | 기판처리장치 및 기판처리방법 | |
| US20210296392A1 (en) | Flat Panel Array with the Alignment Marks in Active Area | |
| CN107587103B (zh) | 对准标记的检测方法、对准方法及蒸镀方法 | |
| CN102650819A (zh) | 掩模板和掩膜板的定位方法 | |
| CN101770162B (zh) | 背侧相栅掩模及其制造方法 | |
| US20220359204A1 (en) | System, Semiconductor Device and Method | |
| US20190214281A1 (en) | Heat treating apparatus, cooling method for heat plate and recording medium | |
| US9285691B2 (en) | Exposure apparatus and method for manufacturing article | |
| US8956885B2 (en) | Method and process to reduce stress based overlay error | |
| US10845662B2 (en) | Display panel and manufacturing method thereof | |
| KR102120893B1 (ko) | 노광장치, 그 제어방법 및 노광을 위한 정렬방법 | |
| CN102543740A (zh) | 提高多晶硅栅极与接触孔之间叠对均匀性的方法 | |
| CN103076722A (zh) | 一种用于减少晶片边缘区域曝光散焦的曝光方法及光刻工艺 | |
| US20070173043A1 (en) | Ion implantation system having variable screen aperture and ion implantation method using the same | |
| US11340523B2 (en) | Correction method of photomask pattern | |
| US10998189B2 (en) | Laser annealing process of drive backplane and mask | |
| CN107037696B (zh) | 提高套刻精度的方法 | |
| US20170144929A1 (en) | Modifying bulk properties of a glass substrate | |
| US9411240B2 (en) | Method for compensating slit illumination uniformity | |
| US8729716B2 (en) | Alignment accuracy mark | |
| US10559710B2 (en) | System of height and alignment rollers for precise alignment of wafers for ion implantation | |
| KR20120078835A (ko) | 박막 패턴의 제조 장치 및 제조 방법 | |
| US10679940B2 (en) | Mask and metal wiring of a semiconductor device formed using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120704 |