CN107170804A - 复合源场板电流孔径异质结场效应晶体管 - Google Patents

复合源场板电流孔径异质结场效应晶体管 Download PDF

Info

Publication number
CN107170804A
CN107170804A CN201710198229.4A CN201710198229A CN107170804A CN 107170804 A CN107170804 A CN 107170804A CN 201710198229 A CN201710198229 A CN 201710198229A CN 107170804 A CN107170804 A CN 107170804A
Authority
CN
China
Prior art keywords
field plate
layer
source
gan
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710198229.4A
Other languages
English (en)
Other versions
CN107170804B (zh
Inventor
毛维
杨翠
马佩军
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201710198229.4A priority Critical patent/CN107170804B/zh
Publication of CN107170804A publication Critical patent/CN107170804A/zh
Application granted granted Critical
Publication of CN107170804B publication Critical patent/CN107170804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Abstract

本发明公开了一种复合源场板电流孔径异质结场效应晶体管，其自下而上包括：漏极(13)、GaN衬底(1)、GaN漂移层(2)、孔径层(3)、两个对称的二级阶梯形的电流阻挡层(4)、沟道层(6)、势垒层(7)、帽层(8)和栅极(12)，沟道层和势垒层的两侧刻有源槽(10)，源槽中淀积有两个源极(11)，帽层两侧刻有两个台阶(9)，除漏极底部以外所有区域覆盖钝化层(14)，两侧的钝化层内制作有复合源场板(15)，该复合源场板是由多个相互独立的浮空场板和一个源场板构成，源场板与源极电气连接，两个电流阻挡层(4)之间形成孔径(5)。本发明击穿电压高、工艺简单、导通电阻小、成品率高，可用于电力电子系统。

Description

复合源场板电流孔径异质结场效应晶体管
技术领域
本发明属于微电子技术领域，涉及半导体器件，特别是复合源场板电流孔径异质结场效应晶体管，可用于电力电子系统。
技术背景
功率半导体器件是电力电子技术的核心元件，随着能源和环境问题的日益突出，研发新型高性能、低损耗功率器件就成为提高电能利用率、节约能源、缓解能源危机的有效途径之一。而在功率器件研究中，高速、高压与低导通电阻之间存在着严重的制约关系，合理、有效地改进这种制约关系是提高器件整体性能的关键。随着微电子技术的发展，传统第一代Si半导体和第二代GaAs半导体功率器件性能已接近其材料本身决定的理论极限。为了能进一步减少芯片面积、提高工作频率、提高工作温度、降低导通电阻、提高击穿电压、降低整机体积、提高整机效率，以GaN为代表的宽禁带半导体材料，凭借其更大的禁带宽度、更高的临界击穿电场和更高的电子饱和漂移速度，且化学性能稳定、耐高温、抗辐射等突出优点，在制备高性能功率器件方面脱颖而出，应用潜力巨大。特别是采用GaN基异质结结构的横向高电子迁移率晶体管，即横向GaN基高电子迁移率晶体管HEMT器件，更是因其低导通电阻、高击穿电压、高工作频率等特性，成为了国内外研究和应用的热点、焦点。
然而，在横向GaN基HEMT器件中，为了获得更高的击穿电压，需要增加栅漏间距，这会增大器件尺寸和导通电阻，减小单位芯片面积上的有效电流密度和芯片性能，从而导致芯片面积和研制成本的增加。此外，在横向GaN基HEMT器件中，由高电场和表面态所引起的电流崩塌问题较为严重，尽管当前已有众多抑制措施，但电流崩塌问题依然没有得到彻底解决。为了解决上述问题，研究者们提出了垂直型GaN基电流孔径异质结场效应器件，也是一种电流孔径异质结场效应晶体管，参见AlGaN/GaN current aperture verticalelectron transistors,IEEE Device Research Conference,pp.31-32,2002。GaN基电流孔径异质结场效应器件可通过增加漂移层厚度提高击穿电压，避免了牺牲器件尺寸和导通电阻的问题，因此可以实现高功率密度芯片。而且在GaN基电流孔径异质结场效应器件中，高电场区域位于半导体材料体内，这可以彻底地消除电流崩塌问题。2004年，Ilan Ben-Yaacov等人利用刻蚀后MOCVD再生长沟道技术研制出AlGaN/GaN电流孔径异质结场效应器件，该器件未采用钝化层，最大输出电流为750mA/mm，跨导为120mS/mm，两端栅击穿电压为65V，且电流崩塌效应得到显著抑制，参见AlGaN/GaN current aperture verticalelectron transistors with regrown channels,Journal of Applied Physics,Vol.95,No.4,pp.2073-2078,2004。2012年，Srabanti Chowdhury等人利用Mg离子注入电流阻挡层结合等离子辅助MBE再生长AlGaN/GaN异质结的技术，研制出基于GaN衬底的电流孔径异质结场效应器件，该器件采用3μm漂移层，最大输出电流为4kA·cm-2，导通电阻为2.2mΩ·cm2，击穿电压为250V，且抑制电流崩塌效果好，参见CAVET on Bulk GaN SubstratesAchieved With MBE-Regrown AlGaN/GaN Layers to Suppress Dispersion,IEEEElectron Device Letters,Vol.33,No.1,pp.41-43,2012。同年，由Masahiro Sugimoto等人提出的一种增强型GaN基电流孔径异质结场效应器件获得授权，参见Transistor,US8188514B2,2012。此外，2014年，Hui Nie等人基于GaN衬底研制出一种增强型GaN基电流孔径异质结场效应器件，该器件阈值电压为0.5V，饱和电流大于2.3A，击穿电压为1.5kV，导通电阻为2.2mΩ·cm2，参见1.5-kV and 2.2-mΩ-cm2Vertical GaN Transistors onBulk-GaN Substrates,IEEE Electron Device Letters,Vol.35,No.9,pp.939-941,2014。
传统GaN基电流孔径异质结场效应器件是基于GaN基宽禁带半导体异质结结构，其包括：GaN衬底1、GaN漂移层2、孔径层3、左、右两个对称的电流阻挡层4、孔径5、沟道层6和势垒层7；沟道层6和势垒层7的两侧刻蚀有源槽10，两侧源槽10中淀积有两个源极11，源极11之间的势垒层上外延有帽层8，帽层8两侧刻有两个台阶9，帽层8上面淀积有栅极12，GaN衬底1下面淀积有漏极13，除漏极13底部以外的所有区域完全包裹有钝化层14，如图1所示。
经过十多年的理论和实验研究，研究者们发现，上述传统GaN基电流孔径异质结场效应器件结构上存在固有缺陷，会导致器件中电场强度分布极不均匀，尤其是在电流阻挡层与孔径区域交界面下方附近的半导体材料中存在极高的电场峰值，从而引起器件过早击穿。这使得实际工艺中很难实现通过增加n型GaN漂移层的厚度来持续提高器件的击穿电压。因此，传统结构GaN基电流孔径异质结场效应器件的击穿电压普遍不高。为了获得更高的器件击穿电压，并可以通过增加n型GaN漂移层的厚度来持续提高器件的击穿电压，2013年，Zhongda Li等人利用数值仿真技术研究了一种基于超结的增强型GaN基电流孔径异质结场效应器件，研究结果表明超结结构可以有效调制器件内部的电场分布，使处于关态时器件内部各处电场强度趋于均匀分布，因此器件击穿电压可达5～20kV，且采用3μm半柱宽时击穿电压为12.4kV，而导通电阻仅为4.2mΩ·cm2，参见Design and Simulation of 5-20-kV GaN Enhancement-Mode Vertical Superjunction HEMT,IEEE Transactions onElectron Decices,Vol.60,No.10,pp.3230-3237,2013。采用超结的GaN基电流孔径异质结场效应器件从理论上可以获得高击穿电压，且可实现击穿电压随n型GaN漂移层厚度的增加而持续提高，是目前国内外已报道文献中击穿电压最高的一种非常有效的大功率器件结构。然而，超结结构的制造工艺难度非常大，尤其是厚n型GaN漂移层情况下，几乎无法实现高性能超结结构的制作。此外，在采用超结结构的GaN基电流孔径异质结场效应器件中，当器件导通时超结附近会产生额外的导通电阻，且该导通电阻会随着漂移层厚度的增加而不断增加，因此虽然器件的击穿电压随着漂移层厚度的增加而提高，但是器件的导通电阻也会相应的增加，器件中击穿电压与导通电阻之间的矛盾并没有彻底解决。因此，探索和研发制造工艺简单、击穿电压高、导通电阻小的新型GaN基电流孔径异质结场效应器件，非常必要、迫切，具有重要的现实意义。
场板结构已成为横向GaN基HEMT器件中用于提高器件击穿电压和可靠性的一种成熟、有效的场终端技术，且该技术可以实现器件击穿电压随场板的长度和结构变化而持续增加。近年来，通过利用场板结构已使横向GaN基HEMT器件的性能取得了突飞猛进的提升，参见High Breakdown Voltage AlGaN–GaN Power-HEMT Design and High CurrentDensity Switching Behavior,IEEE Transactions on Electron Devices,Vol.50,No.12,pp.2528-2531,2003,和High Breakdown Voltage AlGaN–GaN HEMTs Achieved byMultiple Field Plates,IEEE Electron Device Letters,Vol.25,No.4,pp.161-163,2004，以及High Breakdown Voltage Achieved on AlGaN/GaN HEMTs With IntegratedSlant Field Plates,IEEE Electron Device Letters,Vol.27,No.9,pp.713-715,2006。因此，将场板结构引入GaN基电流孔径异质结场效应器件中，以提高器件的击穿电压，具有非常重要的优势。然而，截至目前国内外仍然没有将场板结构成功应用于GaN基电流孔径异质结场效应器件中的先例，这主要是由于GaN基电流孔径异质结场效应器件结构上的固有缺陷，会导致器件漂移层中最强电场峰位于电流阻挡层与孔径层交界面下方附近，该电场峰远离漂移层两侧表面，因此场板结构几乎无法发挥有效调制器件中电场分布的作用，即使在GaN基电流孔径异质结场效应器件中采用了场板结构，器件性能也几乎没有任何提高。
发明内容
本发明的目的在于针对上述已有技术的不足，提供一种复合源场板电流孔径异质结场效应晶体管，以减小器件的制作难度，提高器件的击穿电压，并实现击穿电压的可持续增加，缓解器件击穿电压与导通电阻之间的矛盾，改善器件的击穿特性和可靠性。
为实现上述目的，本发明的技术方案是这样实现的：
一、器件结构
一种复合源场板电流孔径异质结场效应晶体管，包括:GaN衬底1、GaN漂移层2、孔径层3、两个对称的电流阻挡层4、沟道层6和势垒层7，沟道层6和势垒层7的两侧刻蚀有源槽10，两侧源槽10中淀积有两个源极11，源极11之间的势垒层上外延有帽层8，帽层两侧刻有两个台阶9，帽层上面淀积有栅极12，GaN衬底下面淀积有漏极13，除漏极底部以外的所有区域完全包裹有钝化层14，两侧的钝化层内制作有复合源场板15，两个对称的电流阻挡层4之间形成孔径5，其特征在于：
所述两个电流阻挡层4，采用由第一阻挡层41和第二阻挡层42构成的二级阶梯结构，且第一阻挡层41位于第二阻挡层42的外侧；
所述钝化层14，是由若干层绝缘介质材料自下而上堆叠而成；
所述复合源场板15，是由m个浮空场板和一个源场板构成，m个浮空场板自下而上依次为第一场板至第m场板，所有浮空场板相互独立，源场板与源极11电气连接，m根据器件实际使用要求确定，其值为大于等于1的整数；
二、制作方法
本发明制作复合源场板电流孔径异质结场效应晶体管的方法，包括如下过程：
A.在GaN衬底1上外延n-型GaN半导体材料，形成掺杂浓度为1×1015～1×1018cm-3的GaN漂移层2；
B.在GaN漂移层2上外延n型GaN半导体材料，形成厚度h为0.5～3μm、掺杂浓度为1×1015～1×1018cm-3的孔径层3；
C.在孔径层3上第一次制作掩模，利用该掩模在孔径层内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度a与孔径层厚度h相同，宽度c为0.2～1μm的两个第一阻挡层41；
D.在孔径层3和左右第一阻挡层41上第二次制作掩模，利用该掩模在左右第一阻挡层41之间的孔径层内的两侧注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度b为0.3～1μm，宽度d为1.4～3.4μm的两个第二阻挡层42，两个第一阻挡层41与两个第二阻挡层42构成两个对称的二级阶梯结构的电流阻挡层4，左右电流阻挡层4之间形成孔径5；
E.在两个第一阻挡层41、两个第二阻挡层42和孔径5上部外延GaN半导体材料，形成厚度为0.04～0.2μm的沟道层6；
F.在沟道层6上部外延GaN基宽禁带半导体材料，形成厚度为5～50nm的势垒层7；
G.在势垒层7的上部外延p型GaN半导体材料，形成厚度为0.02～0.25μm帽层8；
H.在帽层8上第三次制作掩模，利用该掩模在帽层左右两侧进行刻蚀，且刻蚀区深度等于帽层的厚度，形成台阶9，两个台阶9之间的帽层8与两个电流阻挡层4在水平方向上的交叠长度大于0μm；
I.在帽层8上部和未被帽层覆盖的势垒层7上部第四次制作掩模，利用该掩模在势垒层7左、右两侧进行刻蚀，且刻蚀至两个电流阻挡层4的上表面为止，形成左、右两个源槽10；
J.在两个源槽10上部、帽层8上部和未被帽层8覆盖的势垒层7上部第五次制作掩模，利用该掩模在两个源槽10中淀积金属，且所淀积金属的厚度大于源槽的深度，以制作源极11；
K.在源极11上部、帽层8上部和未被帽层覆盖的势垒层7上部第六次制作掩模，利用该掩模在帽层上部淀积金属，以制作栅极12；
L.在GaN衬底1的背面上淀积金属，以制作漏极13；
M.淀积一层绝缘介质材料，以包裹除了漏极13底部以外的所有区域，其中，在GaN衬底1和GaN漂移层2的左、右两侧所淀积的绝缘介质材料上边界距离GaN衬底1的上边界的垂直距离W为5～10μm；
N.在步骤M中淀积的绝缘介质材料上制作掩模，利用该掩模在左、右两侧的绝缘介质上淀积金属，以制作第一场板，第一场板距离GaN漂移层2的水平距离为T；
O.在左、右两侧制作分别制作第二场板、第三场板至第m场板：
O1)在第一场板和步骤M中淀积的绝缘介质材料上再淀积一层绝缘介质材料；
O2)在步骤O1)淀积的绝缘介质材料上制作掩模，利用该掩模在左、右两侧的绝缘介质上淀积金属，以制作第二场板，第二场板与第一场板间距为S1，第二场板距离GaN漂移层2的水平距离为T；
O3)在第二场板和步骤O1)淀积的绝缘介质材料上再淀积一层绝缘介质材料；
O4)在步骤O3)中淀积的绝缘介质材料上制作掩模，利用该掩模在左、右两侧的绝缘介质上淀积金属，以制作第三场板，第三场板与第二场板间距为S2，第三场板距离GaN漂移层2的水平距离为T；
依次类推，直至形成第m场板，m根据器件实际使用要求确定，其值为大于等于1的整数，自下而上的第一场板至第m场板均相互独立；
P.制作源场板：
P1)在第m场板和左、右两侧的绝缘介质材料上再次淀积一层绝缘介质材料；
P2)在步骤P1)淀积的左、右两侧的绝缘介质材料上制作掩模，并利用该掩模在左、右两侧的绝缘介质上淀积金属，以制作源场板，源场板与第m场板的间距为Sm，源场板距离GaN漂移层2的水平距离为T，每个源场板与GaN漂移层2在垂直方向上的交叠长度等于L，源场板的上边缘所在高度大于第一阻挡层41下边缘所在高度；
P3)将源场板与源极电气连接，源场板与第一场板至第m场板共同形成复合源场板15；
Q.淀积绝缘介质材料以覆盖器件上部，由所有淀积的绝缘介质材料形成钝化层14，完成整个器件的制作。
本发明器件与传统GaN基电流孔径异质结场效应器件比较，具有以下优点：
a.实现击穿电压持续增加。
本发明采用二级阶梯形式的电流阻挡层，使器件内部的第一阻挡层、第二阻挡层与孔径层交界面下方附近均会产生一个电场峰，且第一阻挡层对应的电场峰值大于第二阻挡层对应的电场峰值；由于第一阻挡层的电场峰非常接近GaN漂移层两侧表面，便可以利用复合源场板有效减弱GaN漂移层两侧表面附近第一阻挡层对应的电场峰，并可以在浮空场板和源场板处GaN漂移层两侧表面附近形成新的电场峰，且该电场峰数目与浮空场板和源场板的数目相等；
通过调整复合源场板与GaN漂移层之间钝化层的厚度、电流阻挡层的尺寸和掺杂、各浮空场板之间的间距等，可以使得电流阻挡层与孔径层交界面下方附近的电场峰值与复合源场板对应的GaN漂移层内各电场峰值相等，且小于GaN基宽禁带半导体材料的击穿电场，从而提高了器件的击穿电压，且通过增加浮空场板的数目可实现击穿电压的持续增加。
b.在提高器件击穿电压的同时，器件导通电阻几乎恒定。
本发明通过在器件两侧采用复合源场板的方法来提高器件击穿电压，由于场板不会影响器件导通电阻，当器件导通时，在器件内部GaN漂移层只存在由电流阻挡层所产生的耗尽区，即高阻区，并未引入其它耗尽区，因此，随着浮空场板数目增加，器件的击穿电压持续增加，而导通电阻几乎保持恒定。
c.工艺简单，易于实现，提高了成品率。
本发明器件结构中，复合源场板的制作是通过在GaN漂移层两侧多次淀积金属而实现的，其工艺简单，且不会对器件中半导体材料产生损伤，避免了采用超结的GaN基电流孔径异质结场效应器件结构所带来的工艺复杂化问题，大大提高了器件的成品率。
以下结合附图和实施例进一步说明本发明的技术内容和效果。
附图说明
图1是传统GaN基电流孔径异质结场效应器件的结构图；
图2是本发明复合源场板电流孔径异质结场效应晶体管的结构图；
图3是本发明制作复合源场板电流孔径异质结场效应晶体管的流程图；
图4是对传统器件和本发明器件仿真所得的二维电场分布图。
具体实施方式
参照图2，本发明复合源场板电流孔径异质结场效应晶体管是基于GaN基宽禁带半导体异质结结构，其包括：GaN衬底1、GaN漂移层2、孔径层3、孔径层3内有左右两个对称的电流阻挡层4、沟道层6和势垒层7，沟道层6和势垒层7的两侧刻蚀有源槽10，该两侧源槽10中淀积有两个源极11，源极11之间的势垒层上外延有帽层8，帽层8两侧刻有两个台阶9，帽层8上面淀积有栅极12，GaN衬底1下面淀积有漏极13，除漏极13底部以外的所有区域完全包裹有钝化层14，两侧的钝化层内制作有复合源场板15，两个对称的电流阻挡层4之间形成孔径5，其中：
所述GaN漂移层2，位于GaN衬底1上部，其掺杂浓度为1×1015～1×1018cm-3；
所述孔径层3，位于GaN漂移层2上部，其厚度h为0.5～3μm、掺杂浓度为1×1015～1×1018cm-3；在孔径层3内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，形成第一阻挡层41；在左、右第一阻挡层41之间的孔径层内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，形成第二阻挡层42；
所述电流阻挡层4，是由第一阻挡层41和第二阻挡层42构成的二级阶梯结构，第一阻挡层41位于第二阻挡层42外侧，各阻挡层均采用p型掺杂；该第一阻挡层41的厚度a为0.5～3μm，宽度c为0.2～1μm，该第二阻挡层42的厚度b为0.3～1μm，宽度d为1.4～3.4μm，且a>b，d<3.5a；
所述沟道层6，位于两个电流阻挡层4和孔径5上部，其厚度为0.04～0.2μm；
所述势垒层7，位于沟道层6上部，其由若干层相同或不同的GaN基宽禁带半导体材料组成，厚度为5～50nm；
所述源槽10，其深度等于沟道层6与势垒层7的总厚度；
所述源极11，其厚度大于源槽10的深度；
所述帽层8，其与两个电流阻挡层4在水平方向上的交叠长度大于0μm；
所述钝化层14，由若干层绝缘介质材料自下而上堆叠而成，绝缘介质材料可采用SiO2、SiN、Al2O3、Sc2O3、HfO2、TiO2中的任意一种或其它绝缘介质材料；
所述复合源场板15，是由m个浮空场板和一个源场板构成的，左右两侧的复合源场板完全对称，m个浮空场板自下而上依次为第一场板至第m场板，所有浮空场板相互独立，源场板与源极11电气连接，m根据器件实际使用要求确定，其值为大于等于1的整数；m个浮空场板的厚度L相同，为0.5～3μm，宽度R相同，源场板的宽度也为R，R为0.5～5μm；同一侧的源场板及各浮空场板，均相互平行，相邻两个场板之间的间距Si不同，且自下而上依次减小，第m场板与源场板的垂直间距Sm的范围为0.1～1μm，i为整数且m≥i≥1；源场板与电流阻挡层4在垂直方向上的交叠长度大于0μm，与GaN漂移层2在垂直方向上的交叠长度为f，f大于0μm；同一侧的源场板及各浮空场板均相互平行，且距离GaN漂移层2的水平距离均为T，T近似满足d<3.5a，其中，a为第一阻挡层41的厚度，d为第二阻挡层42的宽度；第一场板下边界与GaN衬底1上边界的垂直距离W为5～10μm。
参照图3，本发明制作复合源场板电流孔径异质结场效应晶体管的过程，给出如下三种实施例：
实施例一：制作钝化层为SiN，且浮空场板数目为2的复合源场板电流孔径异质结场效应晶体管。
步骤1.在GaN衬底1上外延n-型GaN，形成GaN漂移层2，如图3a。
采用n+型GaN做GaN衬底1，使用金属有机物化学气相淀积技术，在GaN衬底1上外延掺杂浓度为1×1015cm-3的n-型GaN半导体材料，形成GaN漂移层2，其中：
外延采用的工艺条件为：温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min。
步骤2.在GaN漂移层2上外延n型GaN，形成孔径层3，如图3b。
使用金属有机物化学气相淀积技术，在GaN漂移层2上外延厚度为0.5μm、掺杂浓度为1×1015cm-3的n型GaN半导体材料，形成孔径层3，其中：
外延采用的工艺条件为：温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min。
步骤3.制作第一阻挡层41，如图3c。
3a)在孔径层3上第一次制作掩模；
3b)使用离子注入技术，在孔径层内的两侧位置注入剂量为1×1015cm-2的p型杂质Mg，制作厚度a为0.5μm，宽度c为0.2μm的两个第一阻挡层41。
步骤4.制作第二阻挡层42，如图3d。
4a)在孔径层3和两个第一阻挡层41上第二次制作掩模；
4b)使用离子注入技术，在左、右第一阻挡层41之间的孔径层3内两侧注入剂量为1×1015cm-2的p型杂质Mg，制作厚度b为0.3μm，宽度d为1.4μm的两个第二阻挡层42，两个第一阻挡层和两个第二阻挡层构成两个对称的二级阶梯结构的电流阻挡层4，左、右两个电流阻挡层4之间形成孔径5。
步骤5.外延GaN材料制作沟道层6，如图3e。
使用分子束外延技术，在两个第一阻挡层41、两个第二阻挡层42和孔径5的上部外延厚度为0.04μm的GaN材料，形成沟道层6。
所述分子束外延技术，其工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源。
步骤6.外延Al0.5Ga0.5N，制作势垒层7，如图3f。
使用分子束外延技术在沟道层6上外延厚度为5nm的Al0.5Ga0.5N材料，形成势垒层7，其中：
分子束外延的工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源。
步骤7.在势垒层7上部外延帽层8，如图3g。
使用分子束外延技术，在势垒层7上部外延厚度为0.02μm的p型GaN材料，以制作帽层8。
所述分子束外延技术，其工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Mg源。
步骤8.在帽层8左、右两侧刻蚀制作台阶9，如图3h。
在帽层8上第三次制作掩模，使用反应离子刻蚀技术，在帽层左、右两侧刻蚀深度为帽层厚度的刻蚀区，形成台阶9，帽层8与两个电流阻挡层4在水平方向上的交叠长度均为0.4μm。
反应离子刻蚀的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤9.在势垒层7和沟道层6左右两侧刻蚀制作源槽10，如图3i。
先在帽层8上部和未被帽层8覆盖的势垒层7上部第四次制作掩模；
再使用反应离子刻蚀技术，在势垒层7的左、右两侧进行刻蚀，且刻蚀深度等于沟道层6与势垒层7的总厚度，形成左、右两个源槽10；
反应离子刻蚀的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤10.制作源极11，如图3j。
10a)在两个源槽10上部、帽层8上部和未被帽层8覆盖的势垒层7上部第五次制作掩模；
10b)使用电子束蒸发技术，在两个源槽10上部淀积Ti/Au/Ni组合金属，形成源极11，其中：所淀积的金属，自下而上，Ti的厚度为0.02μm、Au的厚度为0.3μm、Ni的厚度为0.05μm。
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤11.制作栅极12，如图3k。
11a)在源极11上部、未被帽层8覆盖的势垒层7上部以及帽层8上部第六次制作掩模；
11b)使用电子束蒸发技术，在帽层8上淀积Ni/Au/Ni组合金属，形成栅极12，其中：所淀积的金属自下而上，Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm。
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤12.制作漏极13，如图3l。
使用电子束蒸发技术，在整个GaN衬底1的背面上依次淀积金属Ti、Au、Ni，形成漏极13，其中：所淀积的金属，Ti的厚度为0.02μm，Au的厚度为0.7μm，Ni的厚度为0.05μm。
淀积金属所采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤13.淀积SiN绝缘介质材料，如图3m。
使用等离子体增强化学气相淀积技术，淀积SiN绝缘介质材料，以包裹除了漏极11底部以外的所有区域，其中，左、右两侧的SiN绝缘介质材料上边界距离GaN衬底1上边界的垂直距离W为5μm；
淀积SiN绝缘介质材料的工艺条件是：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr；
步骤14.制作第一场板，如图3n。
14a)在步骤13中淀积的SiN绝缘介质材料上制作一次掩模；
14b)使用电子束蒸发技术，在左、右两侧的SiN绝缘介质上淀积金属Ni，以制作厚度L为3μm，宽度R为0.5μm的第一场板，且第一场板距离GaN漂移层2的水平距离T为0.49μm，第一场板下边界距离GaN衬底1上边界的垂直距离为5μm；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤15.淀积SiN绝缘介质材料和金属，以制作第二场板，如图3o。
15a)使用等离子体增强化学气相淀积技术，在第一场板和步骤13中淀积的绝缘介质材料上再淀积一层SiN绝缘介质材料；
15b)在步骤15a)淀积的SiN绝缘介质材料上制作一次掩模；
15c)使用电子束蒸发技术，在左、右两侧的SiN绝缘介质上淀积金属Ni，以制作厚度L为3μm，宽度R为0.5μm的第二场板，且第二场板与第一场板间距S1为0.107μm，第二场板距离漂移层2的水平距离T为0.49μm，自下而上的第一场板至第二场板均相互独立；
淀积SiN绝缘介质材料的工艺条件是：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤16.淀积SiN绝缘介质材料和金属，以制作源场板，如图3p。
16a)使用等离子体增强化学气相淀积技术，在第二场板和步骤15a)中淀积的绝缘介质材料上再淀积一层SiN绝缘介质材料；
16b)在步骤16a)中淀积的SiN绝缘介质材料上制作一次掩模；
16c)使用电子束蒸发技术，在左、右两侧的SiN绝缘介质上淀积金属Ni，以制作宽度R为0.5μm的源场板，该源场板与第二场板间距S2为0.1μm，与GaN漂移层2的水平距离T为0.49μm，与电流阻挡层4在垂直方向上的交叠长度为0.2μm，与GaN漂移层2在垂直方向上的交叠长度f为3μm；
16d)将源场板与源极电气连接，第一场板、第二场板和源场板形成复合源场板15。
淀积SiN绝缘介质材料的工艺条件是：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤17.淀积SiN绝缘介质材料，以制作钝化层14，如图3q。
使用等离子体增强化学气相淀积技术，淀积SiN绝缘介质材料以覆盖器件上部，所有淀积的SiN绝缘介质材料共同形成钝化层14，完成整个器件的制作；
淀积SiN绝缘介质材料的工艺条件是：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr。
实施例二：制作钝化层为SiO2，且浮空场板数目为2的复合源场板电流孔径异质结场效应晶体管。
第一步.在GaN衬底1上外延n-型GaN，形成GaN漂移层2，如图3a
在温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件下，采用n+型GaN材料作为GaN衬底1，使用金属有机物化学气相淀积技术，在GaN衬底1上外延掺杂浓度为5.5×1016cm-3的n-型GaN材料，完成GaN漂移层2的制作。
第二步.在GaN漂移层2上外延n型GaN，形成孔径层3，如图3b。
在温度为1000℃，压强为45Torr，以SiH4为掺杂源，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为110μmol/min的工艺条件下，使用金属有机物化学气相淀积技术，在GaN漂移层2上外延厚度为1.5μm、掺杂浓度为1×1017cm-3的n型GaN材料，完成孔径层3的制作。
第三步.制作第一阻挡层41，如图3c。
3.1)在孔径层3上第一次制作掩模；
3.2)使用离子注入技术，在孔径层内的两侧位置注入剂量为6×1015cm-2的p型杂质Mg，制作厚度a为1.5μm，宽度c为0.4μm的两个第一阻挡层41。
第四步.制作第二阻挡层42，完成电流阻挡层4和孔径5的制作，如图3d。
4.1)在孔径层3和两个第一阻挡层41上第二次制作掩模；
4.2)使用离子注入技术，在左、右第一阻挡层41之间的孔径层3内两侧注入剂量为6.5×1015cm-2的p型杂质Mg，形成厚度b为0.49μm，宽度d为2μm的两个第二阻挡层42，两个第一阻挡层和两个第二阻挡层构成两个对称的二级阶梯结构的电流阻挡层4，左、右两个电流阻挡层4之间形成孔径5。
第五步.外延GaN材料制作沟道层6，如图3e。
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源的工艺条件下，使用分子束外延技术，在两个第一阻挡层41、两个第二阻挡层42和孔径5的上部外延厚度为0.12μm的GaN材料，形成沟道层6。
第六步.外延Al0.25Ga0.75N，制作势垒层7，如图3f。
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源的工艺条件下，使用分子束外延技术，使用分子束外延技术在沟道层6上外延厚度为20nm的Al0.25Ga0.75N材料，完成势垒层7的制作。
第七步.在势垒层7上部外延帽层8，如图3g。
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Mg源的工艺条件下，使用分子束外延技术，在势垒层7上部外延厚度为0.12μm的p型GaN材料，完成帽层8的制作。
第八步.在帽层8左、右两侧刻蚀制作台阶9，如图3h。
8.1)在帽层8上第三次制作掩模；
8.2)在Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件下，使用反应离子刻蚀技术，在帽层左、右两侧刻蚀深度为0.12μm的刻蚀区，形成台阶9，两个台阶9之间的帽层8与两个电流阻挡层4在水平方向上的交叠长度均为0.48μm。
第九步.在势垒层7和沟道层6左右两侧刻蚀制作源槽10，如图3i。
9.1)在帽层8上部和未被帽层8覆盖的势垒层7上部第四次制作掩模；
9.2)在Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件下，使用反应离子刻蚀技术，在势垒层7的左、右两侧进行刻蚀，且刻蚀深度等于0.14μm，形成左、右两个源槽10。
第十步.制作源极11，如图3j。
10.1)先在两个源槽10上部、帽层8上部和未被帽层8覆盖的势垒层7上部第五次制作掩模；
10.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在两个源槽10上部淀积Ti/Au/Ni组合金属，形成源极11，其中：所淀积的金属，自下而上，Ti的厚度为0.02μm、Au的厚度为0.3μm、Ni的厚度为0.05μm。
第十一步.制作栅极12，如图3k。
11.1)在源极11上部、帽层8上部和未被帽层8覆盖的势垒层7上部第六次制作掩模；
11.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在帽层8上淀积Ni/Au/Ni组合金属，形成栅极12，其中：所淀积的金属自下而上，Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm。
第十二步.制作漏极13，如图3l。
在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在整个GaN衬底1的背面上依次淀积金属Ti、Au、Ni，形成漏极13，其中：所淀积的金属，Ti的厚度为0.02μm，Au的厚度为0.7μm，Ni的厚度为0.05μm。
第十三步.淀积SiO2绝缘介质材料，如图3m。
在N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr的工艺条件下，使用等离子体增强化学气相淀积技术，淀积SiO2绝缘介质材料，以包裹除了漏极13底部以外的所有区域，其中，左、右两侧的SiO2绝缘介质材料上边界距离GaN衬底1上边界的垂直距离W为6μm。
第十四步.制作第一场板，如图3n。
14.1)在第十三步中淀积的SiO2绝缘介质材料上制作一次掩模；
14.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在左、右两侧的SiN绝缘介质上淀积金属Pt，以制作厚度L为1μm，宽度R为2μm的第一场板，且第一场板距离漂移层2的水平距离T为0.19μm。
第十五步.淀积SiO2绝缘介质材料和金属，以制作第二场板，如图3o。
15.1)在N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr的工艺条件下，使用等离子体增强化学气相淀积技术，在第一场板和第十三步中淀积的SiO2绝缘介质材料上再淀积一层SiO2绝缘介质材料；
15.2)在步骤15.1)淀积的SiO2绝缘介质材料上制作一次掩模；
15.3)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在左、右两侧的SiO2绝缘介质上淀积金属Pt，以制作厚度L为1μm，宽度R为2μm的第二场板，且第二场板与第一场板间距S1为0.17μm，第二场板距离漂移层2的水平距离T为0.19μm，自下而上的第一场板至第二场板均相互独立；
第十六步.淀积SiO2绝缘介质材料和金属，以制作源场板，如图3p。
16.1)在N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr的工艺条件下，使用等离子体增强化学气相淀积技术，在第二场板和步骤15.1)中淀积的绝缘介质材料上再淀积一层SiO2绝缘介质材料；
16.2)在步骤16.1)淀积的SiO2绝缘介质材料上制作一次掩模；
16.3)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在左、右两侧的SiO2绝缘介质上淀积金属Pt，以制作宽度R为2μm的源场板，该源场板与第二场板间距S2为0.15μm，与GaN漂移层2的水平距离T为0.19μm，与电流阻挡层4在垂直方向上的交叠长度为0.3μm，与GaN漂移层2在垂直方向上的交叠长度f为1μm；
16.4)将源场板与源极电气连接，第一场板、第二场板和源场板形成复合源场板15。
步骤十七.覆盖SiO2绝缘介质材料，以制作钝化层14，如图3q。
在N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr的工艺条件下，使用等离子体增强化学气相淀积技术，在除漏极13底部以外的整个器件淀积一层SiO2绝缘介质材料，由所有淀积的SiO2形成钝化层14，完成整个器件的制作。
实施例三：制作钝化层为SiN，且浮空场板数目为3的复合源场板电流孔径异质结场效应晶体管。
步骤A.采用温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件，采用n+型GaN材料作为GaN衬底1，使用金属有机物化学气相淀积技术，在GaN衬底上外延掺杂浓度为1×1018cm-3的n-型GaN材料，制作GaN漂移层2，如图3a。
步骤B.采用温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件，使用金属有机物化学气相淀积技术，在GaN漂移层2上外延厚度为3μm、掺杂浓度为1×1018cm-3的n型GaN材料，制作孔径层3，如图3b。
步骤C.在孔径层3上第一次制作掩模，再使用离子注入技术，在孔径层内的两侧位置注入剂量为1×1016cm-2的p型杂质Mg，制作厚度a为3μm，宽度c为1μm的两个第一阻挡层41，如图3c。
步骤D.在孔径层3和两个第一阻挡层41上第二次制作掩模，再使用离子注入技术，在左、右第一阻挡层41之间的孔径层3内两侧位置注入剂量为1×1016cm-2的p型杂质Mg，制作厚度b为1μm，宽度d为3.4μm的两个第二阻挡层42，两个第一阻挡层41与两个第二阻挡层42构成两个对称的二级阶梯结构的电流阻挡层4，左右电流阻挡层4之间形成孔径5，如图3d。
步骤E.采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源，使用分子束外延技术，在两个第一阻挡层41、两个第二阻挡层42和孔径5的上部外延厚度为0.2μm的GaN材料，形成沟道层6，如图3e。
步骤F.采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源的工艺条件，使用分子束外延技术在沟道层6上外延厚度为50nm的Al0.1Ga0.9N材料，形成势垒层7，如图3f。
步骤G.采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Mg源的工艺条件，使用分子束外延技术，在势垒层7上部外延厚度为0.25μm的p型GaN材料，以制作帽层8，如图3g。
步骤H.先在帽层8上部第三次制作掩模，再采用Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件，使用反应离子刻蚀技术，在帽层左、右两侧刻蚀深度为0.25μm的刻蚀区，形成台阶9，两个台阶9之间的帽层8与两个电流阻挡层4在水平方向上的交叠长度均为0.6μm，如图3h。
步骤I.先在帽层8上部和未被帽层8覆盖的势垒层7上部第四次制作掩模，再采用Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件，使用反应离子刻蚀技术，在势垒层7的左、右两侧进行刻蚀，且刻蚀深度为0.25μm，形成左、右两个源槽10，如图3i。
步骤J.先在两个源槽10上部、帽层8上部和未被帽层8覆盖的势垒层7上部第五次制作掩模，再在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在两个源槽10上部淀积Ti/Au/Ni组合金属，形成源极11，其中：所淀积的金属，自下而上，Ti的厚度为0.02μm、Au的厚度为0.3μm、Ni的厚度为0.05μm，如图3j。
步骤K.在源极11上部、帽层8上部和未被帽层8覆盖的势垒层7上部第六次制作掩模，再采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在帽层8上淀积Ni/Au/Ni组合金属，形成栅极12，其中：所淀积的金属自下而上，Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm，如图3k。
步骤L.采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在整个GaN衬底1的背面上依次淀积金属Ti、Au、Ni，形成漏极13，其中：所淀积的金属，Ti的厚度为0.02μm，Au的厚度为0.7μm，Ni的厚度为0.05μm，如图3l。
步骤M.淀积SiN绝缘介质材料，如图3m。
采用气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr，使用等离子体增强化学气相淀积技术，淀积SiN绝缘介质材料，以包裹除了漏极13底部以外的所有区域，其中，左、右两侧的SiN绝缘介质材料上边界距离GaN衬底1上边界的垂直距离W为10μm。
步骤N.制作第一场板，如图3n。
N1)在步骤M中淀积的SiN绝缘介质材料上制作一次掩模；
N2)使用电子束蒸发技术，在左、右两侧的SiN绝缘介质上淀积金属，以制作高度L为0.5μm，宽度R为5μm的第一场板，且第一场板距离GaN漂移层2的水平距离T为0.18μm。
淀积SiN绝缘介质材料的工艺条件是：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤O.淀积SiN绝缘介质材料和金属，以制作第二场板和第三场板，如图3o。
O1)使用等离子体增强化学气相淀积技术，在第一场板和步骤M中淀积的绝缘介质材料上再淀积一层SiN绝缘介质材料；
O2)在步骤O1)淀积的SiN绝缘介质材料上制作一次掩模；
O3)使用电子束蒸发技术，在左、右两侧的SiN绝缘介质上淀积金属，以制作厚度L为0.5μm，宽度R为5μm的第二场板，且第二场板与第一场板间距S1为1.2μm，第二场板距离GaN漂移层2的水平距离T为0.18μm；
O4)使用等离子体增强化学气相淀积技术，在第二场板和步骤O1)中淀积的绝缘介质材料上再淀积一层SiN绝缘介质材料；
O5)在步骤O4)淀积的SiN绝缘介质材料上制作一次掩模；
O6)使用电子束蒸发技术，在左、右两侧的SiN绝缘介质上淀积金属，以制作厚度L为0.5μm，宽度R为5μm的第三场板，且第三场板与第二场板间距S2为1.15μm，第三场板距离GaN漂移层2的水平距离T为0.18μm，自下而上的第一场板至第三场板均相互独立；
淀积SiN绝缘介质材料的工艺条件是：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤P.淀积SiN绝缘介质材料和金属，以制作源场板，如图3p。
P1)使用等离子体增强化学气相淀积技术，在第三场板和步骤O4)中淀积的绝缘介质材料上再淀积一层SiN绝缘介质材料；
P2)在步骤P1)淀积的SiN绝缘介质材料上制作一次掩模；
P3)使用电子束蒸发技术，在左、右两侧的SiN绝缘介质上淀积金属，以制作宽度R为5μm的源场板，该源场板与第三场板间距S3为1μm，与GaN漂移层2的水平距离T为0.18μm，与电流阻挡层4在垂直方向上的交叠长度为0.4μm，与GaN漂移层2在垂直方向上的交叠长度f为0.5μm；
P4)将源场板与源极电气连接，第一场板、第二场板、第三场板和源场板形成复合源场板15。
淀积SiN绝缘介质材料的工艺条件是：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤Q.采用气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr的工艺条件，使用等离子体增强化学气相淀积技术，淀积SiN绝缘介质材料以覆盖器件上部，所有淀积的SiN绝缘介质材料共同形成钝化层14，完成整个器件的制作，如图3q。
本发明的效果可通过以下仿真进一步说明：
仿真：对传统GaN基电流孔径异质结场效应器件和本发明器件在击穿情况下的二维电场分布进行仿真，结果如图4，其中图4(a)为传统器件，其击穿电压为400V，图4(b)为本发明器件，其采用了3个浮空场板，器件的击穿电压为1550V。
由图4(a)可以看出，击穿情况下，传统器件中电场强度分布极不均匀，在电流阻挡层与孔径区域交界面下方附近的半导体材料中出现了极高的电场峰值，从而引起器件过早击穿，因此器件的击穿电压仅为400V。由图4(b)可以看出，击穿情况下，本发明器件中电场分布更加均匀，在器件内部以及漂移层两侧表面附近形成了连续平缓的高电场区，说明采用二级阶梯形式的电流阻挡层后，复合源场板可以有效调制器件内部和漂移层两侧表面附近的电场峰值，因此本发明器件的击穿电压可高达1550V。
以上描述仅是本发明的几个具体实施例，并不构成对本发明的限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。

Claims (6)

1.一种复合源场板电流孔径异质结场效应晶体管，包括:GaN衬底(1)、GaN漂移层(2)、孔径层(3)、两个对称的电流阻挡层(4)、沟道层(6)和势垒层(7)，沟道层(6)和势垒层(7)的两侧刻蚀有源槽(10)，两侧源槽(10)中淀积有两个源极(11)，源极(11)之间的势垒层上外延有帽层(8)，帽层(8)两侧刻有两个台阶(9)，帽层(8)上面淀积有栅极(12)，GaN衬底(1)下面淀积有漏极(13)，除漏极(13)底部以外的所有区域完全包裹有钝化层(14)，两侧的钝化层内制作有复合源场板(15)，两个对称的电流阻挡层(4)之间形成孔径(5)，其特征在于：
所述两个电流阻挡层(4)，采用由第一阻挡层(41)和第二阻挡层(42)构成的二级阶梯结构，且第一阻挡层(41)位于第二阻挡层(42)的外侧；
所述钝化层(14)，是由若干层绝缘介质材料自下而上堆叠而成；
所述复合源场板(15)，是由m个浮空场板和一个源场板构成，m个浮空场板自下而上依次为第一场板至第m场板，所有浮空场板相互独立，源场板与源极(11)电气连接，m根据器件实际使用要求确定，其值为大于等于1的整数。
2.根据权利要求1所述的器件，其特征在于第一阻挡层(41)的厚度a为0.5～3μm，宽度c为0.2～1μm，第二阻挡层(42)的厚度b为0.3～1μm，宽度d为1.4～3.4μm，a>b。
3.根据权利要求1所述的器件，其特征在于复合源场板(15)中，每个浮空场板的厚度L均为0.5～3μm，宽度R均为0.5～5μm。
4.根据权利要求1所述的器件，其特征在于同一侧的源场板及各浮空场板，均相互平行，相邻两个场板之间的间距Si不同，且自下而上依次减小，第m场板与源场板的垂直间距为Sm，i为整数且m≥i≥1。
5.根据权利要求1所述的器件，其特征在于复合源场板(15)中，同一侧的源场板及各浮空场板均相互平行，且距离GaN漂移层(2)的水平距离T均相等，T近似满足d<3.5a，其中，a为第一阻挡层(41)的厚度，d为第二阻挡层(42)的宽度。
6.一种制作复合源场板电流孔径异质结场效应晶体管的方法，包括如下过程：
A.在GaN衬底(1)上外延n-型GaN半导体材料，形成GaN漂移层(2)；
B.在GaN漂移层(2)上外延n型GaN半导体材料，形成厚度h为0.5～3μm、掺杂浓度为1×1015～1×1018cm-3的孔径层(3)；
C.在孔径层(3)上第一次制作掩模，利用该掩模在孔径层内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度a与孔径层厚度h相同，宽度c为0.2～1μm的两个第一阻挡层(41)；
D.在孔径层(3)和左右第一阻挡层(41)上第二次制作掩模，利用该掩模在左右第一阻挡层(41)之间的孔径层内的两侧注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度b为0.3～1μm，宽度d为1.4～3.4μm的两个第二阻挡层(42)，两个第一阻挡层(41)与两个第二阻挡层(42)构成两个对称的二级阶梯结构的电流阻挡层(4)，左右电流阻挡层(4)之间形成孔径(5)；
E.在两个第一阻挡层(41)、两个第二阻挡层(42)和孔径(5)上部外延GaN半导体材料，形成厚度为0.04～0.2μm的沟道层(6)；
F.在沟道层(6)上部外延GaN基宽禁带半导体材料，形成厚度为5～50nm的势垒层(7)；
G.在势垒层(7)的上部外延p型GaN半导体材料，形成厚度为0.02～0.25μm帽层(8)；
H.在帽层(8)上第三次制作掩模，利用该掩模在帽层左右两侧进行刻蚀，且刻蚀区深度等于帽层的厚度，形成台阶(9)；
I.在帽层(8)上部和未被帽层(8)覆盖的势垒层(7)上部第四次制作掩模，利用该掩模在势垒层(7)左、右两侧进行刻蚀，且刻蚀至两个电流阻挡层(4)的上表面为止，形成左、右两个源槽(10)；
J.在两个源槽(10)上部、帽层(8)上部和未被帽层(8)覆盖的势垒层(7)上部第五次制作掩模，利用该掩模在两个源槽(10)中淀积金属，且所淀积金属的厚度大于源槽(10)的深度，以制作源极(11)；
K.在源极(11)上部、帽层(8)上部和未被帽层(8)覆盖的势垒层(7)上部第六次制作掩模，利用该掩模在帽层(8)上部淀积金属，以制作栅极(12)；
L.在GaN衬底(1)的背面上淀积金属，以制作漏极(13)；
M.淀积绝缘介质材料，以包裹除了漏极(13)底部以外的所有区域，其中，在GaN衬底(1)和GaN漂移层(2)的左、右两侧所淀积的绝缘介质材料上边界距离GaN衬底(1)的上边界的垂直距离W为5～10μm；
N.在步骤M中淀积的绝缘介质材料上制作掩模，利用该掩模在左、右两侧的绝缘介质上淀积金属，以制作第一场板，第一场板距离GaN漂移层(2)的水平距离为T；
O.在左、右两侧分别制作第二场板、第三场板至第m场板：
O1)在第一场板和步骤M中淀积的绝缘介质材料上再淀积一层绝缘介质材料；
O2)在步骤O1)淀积的绝缘介质材料上制作掩模，利用该掩模在左、右两侧的绝缘介质上淀积金属，以制作第二场板，第二场板与第一场板间距为S1，第二场板距离GaN漂移层的水平距离为T；
O3)在第二场板和步骤O1)淀积的绝缘介质材料上再淀积一层绝缘介质材料；
O4)在步骤O3)中淀积的绝缘介质材料上制作掩模，利用该掩模在左、右两侧的绝缘介质上淀积金属，以制作第三场板，第三场板与第二场板间距为S2，第三场板距离GaN漂移层的水平距离为T；
依次类推，直至形成第m场板，m根据器件实际使用要求确定，其值为大于等于1的整数，自下而上的第一场板至第m场板均相互独立；
P.制作源场板：
P1)在第m场板和左、右两侧的绝缘介质材料上再次淀积一层绝缘介质材料；
P2)在步骤P1)淀积的左、右两侧的绝缘介质材料上制作掩模，并利用该掩模在左、右两侧的绝缘介质上淀积金属，以制作源场板，源场板与第m场板的间距为Sm，源场板距离GaN漂移层的水平距离为T，每个源场板与GaN漂移层(2)在垂直方向上的交叠长度等于L，源场板的上边缘所在高度大于第一阻挡层(41)下边缘所在高度；
P3)将源场板与源极电气连接，源场板与第一场板至第m场板共同形成复合源场板(15)；
Q.淀积绝缘介质材料以覆盖器件上部，由所有淀积的绝缘介质材料形成钝化层(14)，完成整个器件的制作。
CN201710198229.4A 2017-03-29 2017-03-29 复合源场板电流孔径异质结场效应晶体管 Active CN107170804B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710198229.4A CN107170804B (zh) 2017-03-29 2017-03-29 复合源场板电流孔径异质结场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710198229.4A CN107170804B (zh) 2017-03-29 2017-03-29 复合源场板电流孔径异质结场效应晶体管

Publications (2)

Publication Number Publication Date
CN107170804A true CN107170804A (zh) 2017-09-15
CN107170804B CN107170804B (zh) 2020-06-16

Family

ID=59849775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710198229.4A Active CN107170804B (zh) 2017-03-29 2017-03-29 复合源场板电流孔径异质结场效应晶体管

Country Status (1)

Country Link
CN (1) CN107170804B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707713A (zh) * 2021-08-31 2021-11-26 西安电子科技大学 多级瓣状体区金属氧化物半导体功率器件及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5269275A (en) * 1975-12-08 1977-06-08 Hitachi Ltd Transistor
WO2005114744A3 (en) * 2004-05-11 2006-04-13 Cree Inc Wide bandgap hemts with source connected field plates
CN1886835A (zh) * 2003-11-29 2006-12-27 皇家飞利浦电子股份有限公司 沟槽绝缘栅场效应晶体管
CN101221980A (zh) * 2007-01-11 2008-07-16 富士电机电子设备技术株式会社 电力半导体装置
CN101312207A (zh) * 2007-05-21 2008-11-26 张乃千 一种增强型氮化镓hemt器件结构
CN101414623A (zh) * 2008-12-01 2009-04-22 西安电子科技大学 槽栅型源-漏复合场板异质结场效应晶体管及其制作方法
EP1959498A3 (en) * 2007-02-16 2009-09-16 Power Integrations, Inc. High-voltage vertical FET

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5269275A (en) * 1975-12-08 1977-06-08 Hitachi Ltd Transistor
CN1886835A (zh) * 2003-11-29 2006-12-27 皇家飞利浦电子股份有限公司 沟槽绝缘栅场效应晶体管
WO2005114744A3 (en) * 2004-05-11 2006-04-13 Cree Inc Wide bandgap hemts with source connected field plates
CN101221980A (zh) * 2007-01-11 2008-07-16 富士电机电子设备技术株式会社 电力半导体装置
EP1959498A3 (en) * 2007-02-16 2009-09-16 Power Integrations, Inc. High-voltage vertical FET
CN101312207A (zh) * 2007-05-21 2008-11-26 张乃千 一种增强型氮化镓hemt器件结构
CN101414623A (zh) * 2008-12-01 2009-04-22 西安电子科技大学 槽栅型源-漏复合场板异质结场效应晶体管及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707713A (zh) * 2021-08-31 2021-11-26 西安电子科技大学 多级瓣状体区金属氧化物半导体功率器件及其制作方法

Also Published As

Publication number Publication date
CN107170804B (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
CN106887467B (zh) 漏连接半超结氮化镓基垂直型异质结功率器件及制造方法
CN106941117B (zh) 基于悬浮超结的氮化镓基异质结电流孔径器件及其制作方法
CN105428412A (zh) AlGaN/GaN异质结场效应晶体管及其制备方法
CN112635544B (zh) 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法
CN107464837A (zh) 一种超结功率器件
CN102709320A (zh) 纵向导通的GaN基MISFET 器件及其制作方法
CN107068739B (zh) 弧形栅场板电流孔径功率器件
CN107134491B (zh) 基于弧形源场板的垂直结构电力电子器件
CN107170821A (zh) 浮空型漏场板电流孔径器件及其制作方法
CN114496784A (zh) 一种底部保护接地沟槽型碳化硅mosfet及其制备方法
CN107146811A (zh) 基于阻挡层调制结构的电流孔径功率晶体管及其制作方法
CN105789280A (zh) 高压半导体装置及其制造方法
CN107146812B (zh) 增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法
CN110148626A (zh) 极化掺杂InN基隧穿场效应晶体管及其制作方法
CN106158927A (zh) 一种优化开关特性的超结半导体器件及制造方法
CN107068740B (zh) 源阶梯场板垂直型功率晶体管
CN107154435B (zh) 阶梯电流阻挡层垂直型功率器件
CN107170797A (zh) 基于漏场板的电流孔径异质结晶体管及其制作方法
CN107170798A (zh) 基于栅场板和漏场板的垂直型功率器件及其制作方法
CN107170804A (zh) 复合源场板电流孔径异质结场效应晶体管
CN106960873B (zh) 基于弧形漏场板和肖特基漏极的垂直型功率晶体管
CN106601792A (zh) 一种氮化镓高电子迁移率晶体管及其制备方法
CN109192780A (zh) 一种横向mosfet器件及其制备方法
CN205789991U (zh) 沟槽型功率mosfet器件
CN107170819A (zh) 基于浮空源场板和浮空漏场板的垂直型异质结场效应器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant