CN113707713A - 多级瓣状体区金属氧化物半导体功率器件及其制作方法 - Google Patents

多级瓣状体区金属氧化物半导体功率器件及其制作方法 Download PDF

Info

Publication number
CN113707713A
CN113707713A CN202111015659.0A CN202111015659A CN113707713A CN 113707713 A CN113707713 A CN 113707713A CN 202111015659 A CN202111015659 A CN 202111015659A CN 113707713 A CN113707713 A CN 113707713A
Authority
CN
China
Prior art keywords
isolation
layer
thickness
type
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111015659.0A
Other languages
English (en)
Other versions
CN113707713B (zh
Inventor
毛维
裴晨
王海永
杨翠
高北鸾
马佩军
杜鸣
赵胜雷
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202111015659.0A priority Critical patent/CN113707713B/zh
Publication of CN113707713A publication Critical patent/CN113707713A/zh
Application granted granted Critical
Publication of CN113707713B publication Critical patent/CN113707713B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种多级瓣状体区金属氧化物半导体功率器件及其制作方法，主要解决传统同类器件导通电阻、开关频率及击穿特性差的问题。其自下而上包括：漏极(11)、N+型衬底(1)、N‑型外延层(2)；N‑型外延层(2)的中部为隔离槽(6)，该隔离槽内的上部为槽栅(8)；该N‑型外延层(2)上部依次为P型层(4)和N+型层(5)；该槽栅及其侧壁和部分N+型层上部为钝化介质(9)，该钝化介质上部及侧面包裹源极(10)；该N‑型外延层两侧为由m个瓣状结构组成的瓣状区(3)；该槽栅下部为由n个隔离块构成的隔离栅(7)，两者之间用绝缘介质隔开。本发明提升了器件的击穿特性和开关特性，可作为电力电子系统的开关。

Description

多级瓣状体区金属氧化物半导体功率器件及其制作方法
技术领域
本发明属于半导体器件技术领域，特别涉及一种金属氧化物半导体功率器件，可作为电力电子系统的开关。
技术背景
电力电子系统广泛应用于消费电子、工业设备、汽车电子和航空航天系统等众多领域，功率开关器件作为电力电子系统的重要元件，是实现能量转换与控制的重要工具。因此，功率开关器件的性能和可靠性对整个电力电子系统的各项技术指标和性能有着决定性影响。
传统槽栅型金属氧化物半导体场效应管Trench MOSFET，如图1所示，其包括：N+型衬底、N-型外延层、P型层、N+型层、隔离槽、槽栅、钝化介质、源极、漏极。其中N-型外延层上部为传统P型层和N+型层，中部为隔离槽，在其中淀积槽栅，并且槽栅的下端要低于P型层的下端，在部分N+型层、深槽、槽栅上端淀积钝化介质，源极完全覆盖P型层、N+型层、钝化介质以上的区域，漏极覆盖N+型衬底。这种传统槽栅型金属氧化物半导体场效应管Trench MOSFET器件中，沟道位于垂直于材料表面方向，用以实现更大的元胞密度和更小的比导通电阻。然而，该器件需要通过增加槽栅深度才能持续减小导通电阻，导致深的栅槽情况下器件栅极与漏极之间的电容显著增大，从而衰减器件的开关频率特性。此外，对于槽栅深度过大的情况，器件关态时电场容易聚集在栅槽底部两侧附近，从而导致器件提前击穿，难以实现高击穿电压。因此，该传统槽栅型金属氧化物半导体场效应管Trench MOSFET难以同时实现低导通电阻、快开关频率和高击穿电压。
发明内容
本发明的目的在于针对上述现有技术的不足，在传统槽栅型金属氧化物半导体场效应管Trench MOSFET器件的基础上，提供一种多级瓣状体区金属氧化物半导体功率器件及其制作方法，以同时减小导通电阻、提高开关频率和击穿电压，改善器件的功率开关特性。
为实现上述目的，本发明的技术方案是这样实现的：
1.一种多级瓣状体区金属氧化物半导体功率器件，自下而上包括：漏极11、N+型衬底1、N-型外延层2；N-型外延层2的中部为隔离槽6，隔离槽6内的上部为槽栅8；隔离槽6两侧的N-型外延层2上部依次为P型层4和N+型层5；该N+型层5的一部分和槽栅8及其侧壁的绝缘介质上部为钝化介质9，钝化介质9上部及侧面包裹有源极10；该源极10与P型层4的上部、部分N+型层5的上部电气连接，其特征在于：
所述N-型外延层2两侧为瓣状区3，其由m个P型掺杂形成的斜面瓣状结构组成，m≥2，各瓣状结构均为圆弧形状，且各瓣状结构圆弧形状的曲率中心位于同一条直线上；
所述隔离槽6内的槽栅8下部为隔离栅7，其由n个大小相同的隔离块构成，各隔离块水平放置且沿纵向排列，相邻两隔离块之间的间距按照自下而上的方向逐渐减小，n≥2；顶部第n个隔离块与源极10电气连接；隔离栅7与槽栅8均采用导电材料，两者之间用绝缘介质隔开。
进一步，所述瓣状区3中第1级瓣状结构至第m级瓣状结构的曲率半径依次为R1、R2、...、Rm，且R1＝R2＝...＝Rm；第1级瓣状结构至第m级瓣状结构对应的圆心角依次为θ1、θ2、...、θm，且θ1＝θ2＝...＝θm，m为整数，且m≥2。
进一步，所述隔离栅7中n个隔离块的宽度宽度W2均为0.2μm～20μm，厚度g均为0.1μm～10μm，且隔离块之间的距离自下而上递减，即t1>t2>...>tn-1，其中t1为第1个隔离块与第2个隔离块之间的绝缘介质厚度，t2为第2个隔离块与第3个隔离块之间的绝缘介质厚度，以此类推，tn-1为第n-1个隔离块与第n个隔离块之间的绝缘介质厚度，n为≥2的整数。
进一步，所述隔离栅7中的n个隔离块与隔离槽6两侧的水平距离W1均为0.05μm～1μm，且第1个隔离块底部与下部N-型外延层之间的绝缘介质厚度d为0.005μm～0.5μm。
2.一种制作多级瓣状体区金属氧化物半导体功率器件的方法，其特征在于，包括：
A)在N+型衬底1上采用化学气相淀积生长厚度a为1μm～200μm，掺杂浓度为1×1012cm-3～1×1018cm-3的N-型外延层2；
B)在N-型外延层2两侧制作瓣状区3：
B1)在N-型外延层2上第一次制作掩膜，利用该掩膜使用离子注入技术注入P型杂质，形成曲率半径为R1、圆心角为θ1的第1级瓣状结构；
B2)依次类推，在N-型外延层2上部及前m-1级瓣状结构上部第m次制作掩模，利用该掩膜使用离子注入技术注入P型杂质，形成曲率半径为Rm、圆心角为θm的第m级瓣状结构，其中m≥2；每个瓣状结构呈斜面分布，且各瓣状结构圆弧形状所对应的曲率半径均相等，即R1＝R2＝...＝Rm，所对应的圆心角也均相等，即θ1＝θ2＝...＝θm；
这m个瓣状结构圆弧形状的曲率中心位于同一条直线上，共同组成瓣状区3；
C)在N-型外延层2及瓣状区3上采用化学气相淀积技术生长厚度b为0.1μm～80μmP型层4；
D)在P型层4上制作掩膜，利用该掩膜采用离子注入技术注入剂量为1×1010～1×1016cm-3的N型杂质，形成厚度c为0.1μm～50μm的N+型层5；
E)在P型层4上部和N+型层5上部制作掩膜，利用该掩膜进行刻蚀形成深槽，槽宽度为0.22μm～21μm，槽深度大于P型层4的厚度b；
F)在P型层4、N+型层5、隔离槽6上部制作掩膜，利用该掩膜在隔离槽6底部和侧壁区域，采用化学气相淀积技术淀积厚度d为0.005μm～0.5μm的绝缘介质；
G)在P型层4、N+型层5和步骤F)中淀积的绝缘介质上制作掩膜，利用该掩膜采用化学气相淀积技术或电子束蒸发技术或溅射技术淀积导电材料，形成第1个隔离块，宽度W2为0.1μm～20μm，厚度g为0.1μm～10μm，该第1个隔离块与隔离槽6两侧之间的绝缘介质厚度W1为0.05μm～0.5μm；
H)分别制作第2个隔离块、第3个隔离块至第n个隔离块：
H1)利用步骤G)中制作的掩膜，在第1个隔离块上再淀积一层绝缘介质，并利用该掩膜采用化学气相淀积技术或电子束蒸发技术或溅射技术淀积第2个隔离块，第2个隔离块与第1个隔离块的间距为t1；
H2)利用G)中制作的掩膜，在第2个隔离块上再淀积一层绝缘介质，并利用该掩膜采用化学气相淀积技术或电子束蒸发技术或溅射技术淀积第3个隔离块，第3个隔离块与第2个隔离块的间距为t2；
依次类推，直至形成第n个隔离块，这n个隔离块水平放置且纵行排列，第n个隔离块与第n-1个隔离块的间距为tn-1，隔离块之间的绝缘介质厚度按自下而上的方向依次减小，即t1>t2>...>tn-1，其中，n为≥2的整数，这n个隔离块共同构成了隔离栅7；
I)在P型层4、N+型层5、隔离槽6侧壁的绝缘介质和顶部第n个隔离块上部制作掩膜，利用该掩膜采用化学气相淀积技术在隔离槽6中淀积绝缘介质层；
J)在P型层4、N+型层5、顶部第n个隔离块和I)中淀积的绝缘介质上部制作掩膜，利用该掩膜对隔离槽6中绝缘介质进行刻蚀；刻蚀后隔离槽6两侧的绝缘介质厚度W3为0.01μm～0.4μm，且W3＜W1，其底部与第n个隔离块顶部之间的绝缘介质厚度e为0.001μm～0.1μm；
K)在P型层4、N+型层5及J)中形成的绝缘介质上部制作掩膜，利用该掩膜在隔离槽6内部采用化学气相淀积技术或电子束蒸发技术或溅射技术淀积导电材料，形成厚度为f的槽栅8，其中f＞b；
L)在P型层4、N+型层5、槽栅8及槽栅8侧壁绝缘介质的上部制作掩膜，利用该掩膜采用等离子体增强化学气相淀积技术制作介质宽度为2.2μm～65μm，厚度为1μm～20μm的钝化介质9；
M)采用电子束蒸发技术或溅射技术淀积金属，形成源极10，该源极覆盖P型层4、N+型层5及钝化介质9，其采用的金属为Al或Ti或Ta或其他可与P型层4形成肖特基接触的金属；并将第n个隔离块与源极10电气连接；
N)在器件底部采用电子束蒸发技术或溅射技术在N+型衬底1的底部淀积Al或Ti或Ta或其他可与N+型衬底1形成欧姆接触的金属，形成漏极11，完成整个器件的制作。
本发明器件与传统槽栅型金属氧化物半导体场效应管Trench MOSFET比较，具有以下优点：
1.减小了器件的导通电阻，提升了器件的开关频率特性。
本发明由于在隔离槽内的槽栅下部设有隔离栅结构，一方面，在隔离栅两侧绝缘介质与N-型外延层界面附近会形成载流子的积累层，从而减小导通电阻；另一方面，该隔离栅由n个隔离块构成，这些隔离块可有效减小器件槽栅与漏极之间的电容，从而提高器件的开关频率特性。此外，在器件关态情况下，器件中各隔离块两侧的N-型外延层附近均会吸引一部分电场线，从而可以进一步调制N-型外延层中电场分布，使器件可以承受更高的击穿电压。
2.提高了器件的击穿特性，提升输出功率。
本发明由于采用了多级瓣状体区结构，使得器件内部电场分布范围更广，更有助于承担高击穿电压，可以实现在几乎不损失器件正向导通特性的同时，显著改善器件的击穿特性。此外，在与传统器件击穿电压相同情况下，其外延层的厚度可以进一步减小，从而降低器件导通电阻和导通损耗。因此，本发明器件可提高器件的击穿特性，提升输出功率。
附图说明
图1是传统槽栅型金属氧化物半导体场效应管Trench MOSFET器件的结构图；
图2是本发明多级瓣状体区金属氧化物半导体功率器件结构图；
图3是本发明制作多级瓣状体区金属氧化物半导体功率器件的整体流程示意图；
图4是对传统器件及本发明器件仿真所得的击穿特性曲线图。
具体实施方式
以下结合附图对本发明的实施例和效果作进一步详细描述。
参照图2，本实例给出的多级瓣状体区金属氧化物半导体功率器件包括：N+型衬底1、N-型外延层2、瓣状区3、P型层4、N+型层5、隔离槽6、隔离栅7、槽栅8、钝化介质9、源极10、漏极11，其中：
所述N+型衬底1可采用Si或GaN或SiC或其他材料，N型杂质可为As或Si或N或其他N型杂质；
所述N-型外延层2位于N+型衬底1的上部，其a为1μm～200μm，掺杂浓度为1×1012cm-3～1×1018cm-3；
所述瓣状区3位于N-型外延层2两侧，左右完全对称，均由m个P型掺杂形成的斜面瓣状结构组成，m≥2，且各级瓣状结构的曲率半径均相等，即R1＝R2＝...＝Rm，其中R1、R2、...、Rm依次为第1级瓣状结构至第m级瓣状结构的曲率半径；这m个瓣状结构所对应的圆心角也均相等，即θ1＝θ2＝...＝θm，其中θ1、θ2、...、θm依次为第1级瓣状结构至第m级瓣状结构对应的圆心角，并且两侧的m个瓣状的曲率中心分别在一条直线上，掺杂材料选择B或Al。
所述P型层4位于N-型外延层2和瓣状区3上部，其厚度b为0.1μm～80μm。
所述N+型层5位于P型层4上部，注入杂质为As或Si或N或其他N型杂质，其厚度c为0.1μm～50μm，注入剂量为1×1010～1×1016cm-2。
所述隔离槽6位于N-型外延层2中央，两侧自下而上分别为N-型外延层2、P型层4、N+型层5，该槽内的下部为隔离栅7，上部为槽栅8，两者由绝缘介质隔离开。
所述隔离栅7由n个水平放置、纵向排列且大小完全相同的隔离块组成，这n个隔离块的宽度W2均为0.1μm～20μm，厚度g均为0.1μm～10μm，其与隔离槽6两侧的距离W1均为0.05μm～0.5μm，且相邻两隔离块之间的间距按照自下而上的方向逐渐减小，即t1>t2>...>tn-1，n≥2，其中t1为第1个隔离块与第2个隔离块之间的绝缘介质厚度，t2为第2个隔离块与第3个隔离块之间的绝缘介质厚度，以此类推，tn-1为第n-1个隔离块与第n个隔离块之间的绝缘介质厚度，n为≥2的整数；顶部第n个隔离块与源极10电气连接。
所述槽栅8位于隔离栅7上部，两者之间的绝缘介质厚度e为0.001μm～0.1μm，槽栅8与P型层4之间的绝缘介质的厚度W3为0.01μm～0.4μm。
所述钝化介质9位于部分N+型层5，槽栅8及槽栅8两侧的绝缘介质上部，其宽度为2.2μm～65μm，厚度为1μm～20μm，该钝化介质材料可采用SiO2、Si3N4、Al2O3、Sc2O3、HfO2、TiO2中的任意一种或其它绝缘介质材料。
所述源极10位于P型层4、N+型层5及钝化介质9上部，其采用的金属为Al或Ti或Ta或其他可与P型层4形成肖特基接触的金属。
所述漏极11位于N+型衬底1的底部，其采用的金属为Al或Ti或Ta或其他可与N+型衬底1形成欧姆接触的金属。
参照图3，本发明制作多级瓣状体区金属氧化物半导体功率器件的方法，给出如下三种实施例：
实施例一：制作N-型外延层2厚度为1μm，掺杂浓度为1×1012cm-3，瓣状结构数目为2个，隔离块数目为2个的多级瓣状体区金属氧化物半导体功率器件。
步骤1.在N+型衬底1上外延N-型材料，形成N-型外延层2，如图3a。
采用N+型Si做N+型衬底1，使用化学气相淀积技术，在N+型衬底1上外延厚度a为1μm、掺杂浓度为1×1012cm-3的N型半导体材料，形成N-型外延层2，其中：
化学气相淀积技术采用的工艺条件为：温度为1030℃，压强为40Torr。
步骤2.在N-型外延层2两侧制作瓣状区3。
本实例的瓣状区3由2级瓣状结构组成，其实现如下：
2a)在N-型外延层2上第一次制作掩膜；
2b)利用该掩膜使用离子注入技术注入P型杂质B，形成曲率半径为R1、圆心角为θ1的第1级瓣状结构，如图3b：
2c)在N-型外延层2上部和第1级瓣状结构上部第二次制作掩模；
2d)利用该掩膜使用离子注入技术注入P型杂质B，形成曲率半径为R2、圆心角为θ2的第2级瓣状结构，第1级瓣状结构与第2级瓣状结构呈斜面分布，所对应的曲率半径依次为R1和R2且相等，即R1＝R2；所对应的圆心角依次为θ1和θ2也相等，即θ1＝θ2，这2级瓣状结构共同组成瓣状区3，如图3c：
2e)在1200℃温度下对形成瓣状区3的样品进行快速热退火。
步骤3.生长P型层4，如图3d。
采用化学气相淀积技术，在N-型外延层2和瓣状区3上部生长厚度b为0.106μm，掺杂浓度为1×1013cm-3的P型Si，掺杂材料的P型材料为为B，形成P型层4，其中：
化学气相淀积技术采用的工艺条件为：温度为1040℃，压强为46Torr。
步骤4.制作N+型层5，如图3e。
4a)在P型层4上第三次制作掩膜；
4b)使用离子注入技术，在P型层4中间位置注入剂量为1×1015cm-2的N型杂质As，制作厚度c为0.1μm N+型层5；
步骤5.刻蚀形成深槽，如图3f。
5a)在P型层4上部和N+型层5上部第四次制作掩膜；
5b)利用该掩膜使用反应离子刻蚀技术在P型层的中部进行刻蚀，形成刻蚀深度为0.651μm，宽度为0.22μm的深槽，其中：
反应离子刻蚀技术的工艺条件为：：Cl2流量为15sccm，压强为10mT，功率为100W。
步骤6.淀积形成隔离槽6，如图3g。
在P型层4、N+型层5、隔离槽6上部第五次制作掩膜，利用该掩膜在隔离槽6底部和侧壁区域，采用化学气相淀积技术淀积厚度d为0.05μm的绝缘介质SiO2，其中：
化学气相淀积技术采用的工艺条件为：温度为985℃，压强为40Torr。
步骤7.在隔离槽内制作隔离栅7。
本实例的隔离栅7由2个隔离块组成，其实现如下：
7a)制作第1个隔离块，如图3h：
在P型层4、N+型层5和步骤6中淀积的绝缘介质上第六次制作掩膜，利用该掩膜使用溅射技术淀积导电材料Pt，形成宽度W2为0.12μm，厚度g为0.1μm的第1个隔离块，该隔离块与隔离槽6两侧之间的绝缘介质厚度W1为0.05μm；
7b)制作第2个隔离块，如图3i:
7b1)利用步骤7a)中制作的掩膜，在第1个隔离块上使用化学气相淀积技术淀积厚度为t1的绝缘介质；
7b2)利用该掩膜采用溅射技术淀积Pt形成第2个隔离块，第2个隔离块宽度W2为0.12μm，厚度g为0.1μm，其与隔离槽6两侧之间的绝缘介质厚度W1为0.05μm，即这两个隔离块水平放置且纵向排列，共同构成了隔离栅7。
溅射技术采用的工艺条件为：溅射气压保持在0.1Pa，Ar的流量为8sccm，基片温度固定在200℃，靶射频功率为150W。
步骤8.在隔离槽6中制作绝缘介质层。
8a)淀积绝缘介质层，如图3j：
在P型层4、N+型层5、隔离槽6侧壁的绝缘介质和顶部第2个隔离块上部第七次制作掩膜，利用该掩膜采用化学气相淀积技术在隔离槽6中淀积绝缘介质层，其中，化学气相淀积技术采用的工艺条件为：温度为920℃，压强为45Torr；
8b)刻蚀形成槽栅8侧壁及底部绝缘介质，如图3k：
8b1)在P型层4、N+型层5、第2个隔离块和步骤8a)中淀积的绝缘介质上部第八次制作掩膜；
8b2)利用该掩膜，采用反应离子刻蚀技术对隔离槽6中绝缘介质进行刻蚀，使其两侧的绝缘介质厚度W3为0.01μm，且底部与第2个隔离块顶部之间的绝缘介质厚度e为0.001μm，其中，反应离子刻蚀技术的工艺条件为：Cl2流量为15sccm，压强为50mT，功率为210W。
步骤9.在隔离槽6中制作槽栅8，如图3l。
在P型层4、N+型层5及步骤8中形成的绝缘介质上部第九次制作掩膜，利用该掩膜，在隔离槽6内部采用溅射技术淀积导电材料，形成厚度f为0.2μm，宽度为0.2μm的槽栅8。其中，溅射技术采用的工艺条件为：溅射气压保持在0.1Pa，Ar的流量为8sccm，基片温度固定在200℃，靶射频功率为160W。
步骤10.制作钝化介质9，如图3m。
在P型层4、N+型层5、槽栅8及槽栅8侧壁绝缘介质的上部第十次制作掩膜，利用该掩膜采用等离子体增强化学气相淀积技术制作介质宽度为2.2μm，厚度为1μm的钝化介质Si3N4，其中，等离子体增强化学气相淀积技术采用的工艺条件为：NH3流量为2.5sccm，N2流量为950sccm，SiH4流量为250sccm，温度为250℃，RF功率为25W，压力为950mT。
步骤11.制作源极10，如图3n。
采用电子束蒸发技术在P型层4、N+型层5及钝化介质9上淀积金属Al，形成源极10，并将源极10与顶部第2个隔离块电气连接，其中，电子束蒸发技术的工艺条件为：真空度为1.7×10-3Pa，功率为650W，蒸发速率为
Figure BDA0003240162730000091
步骤12.制作漏极11，如图3o。
采用电子束蒸发技术在N+型衬底1的底部淀积金属Al，形成漏极11，其中，电子束蒸发技术的工艺条件为：真空度为1.7×10-3Pa，功率为200W，蒸发速率为
Figure BDA0003240162730000092
完成整个器件的制作。
实施例二：制作N-型外延层2厚度为80μm，掺杂浓度为1×1014cm-3，瓣状结构数目为3个，隔离块数目为5个的多级瓣状体区金属氧化物半导体功率器件。
步骤一：采用N+型GaN做N+型衬底1，使用化学气相淀积技术，在温度为1050℃，压强为50Torr的工艺条件下在N+型衬底1上外延半导体材料，形成厚度a为80μm、掺杂浓度为1×1014cm-3的N-型外延层2。
步骤二：在N-型外延层2两侧制作瓣状区3。
本实例的瓣状区3由3级瓣状结构组成，其实现如下：
2.1)在N-型外延层2上第一次制作掩膜，利用该掩膜使用离子注入技术注入P型杂质Mg，形成曲率半径为R1、圆心角为θ1的第1级瓣状结构，如图3b：
2.2)在N-型外延层2上部和第1级瓣状结构上部第二次制作掩模，利用该掩膜使用离子注入技术注入P型杂质Mg，形成曲率半径为R2、圆心角为θ2的第2级瓣状结构；
2.3)在N-型外延层2上部、第1级和第2级瓣状结构上部第三次制作掩模，利用该掩膜使用离子注入技术注入P型杂质Mg，形成曲率半径为R3、圆心角为θ3的第3级瓣状结构，如图3c：
其中，第1级、第2级和第3级瓣状结构呈斜面分布，这三级瓣状结构圆弧结构所对应的曲率半径依次为R1、R2和R3且均相等，即R1＝R2＝R3；所对应的圆心角分别为θ1、θ2和θ3且也均相等，即θ1＝θ2＝θ3；且N-型外延层2两侧的第1级、第2级和第3级瓣状结构圆弧形状所对应的曲率中心位于同一条直线上，共同组成瓣状区3；
2.4)在1200℃温度下对形成瓣状区3的样品进行快速热退火。
步骤三：生长P型层4，如图3d。
采用化学气相淀积技术，在温度为1080℃，压强为46Torr工艺条件下，在N-型外延层2和瓣状区3上部生长掺Mg的P型GaN，形成厚度b为30μm，掺杂浓度为1×1014cm-3P型层4。
步骤四：制作N+型层5，如图3e。
4.1)在P型层4上第四次制作掩膜；
4.2)使用离子注入技术，在P型层4中间位置注入剂量为1×1015cm-2的N型杂质Si，制作厚度c为10μm的N+型层5；
步骤五：刻蚀形成深槽，如图3f。
5.1)在P型层4上部和N+型层5上部第五次制作掩膜；
5.2)利用该掩膜使用反应离子刻蚀技术在Cl2流量为45sccm，压强为35mT，功率为190W的工艺条件下，对P型层的中部进行刻蚀，形成刻蚀深度为73.45μm，宽度为10.8μm的深槽。
步骤六：淀积形成隔离槽6，如图3g。
在P型层4、N+型层5、隔离槽6上部第六次制作掩膜，利用该掩膜在隔离槽6底部和侧壁区域，采用等离子体增强化学气相淀积技术，在NH3流量为2.5sccm，N2流量为950sccm，SiH4流量为250sccm，温度为300℃，RF功率为38W，压力为980mT的工艺条件下，淀积厚度d为0.4μm的绝缘介质Si3N4。
步骤七：在隔离槽6内制作隔离栅7。
本实例的隔离栅7由5个隔离块组成，其实现如下：
7.1)制作第1个隔离块，如图3h：
在P型层4、N+型层5和步骤6中淀积的绝缘介质上第七次制作掩膜，利用该掩膜使用溅射技术，在溅射气压保持在0.2Pa，Ar的流量为9sccm，基片温度固定在200℃，靶射频功率为220W工艺条件下，淀积Al形成第1个隔离块，其宽度W2为10μm，厚度g为6μm的，该隔离块与隔离槽6两侧之间的绝缘介质厚度W1为0.4μm；
7.2)分别制作第2个、第3个、第4个及第5个隔离块，如图3i:
7.2.1)利用步骤7.1)中制作的掩膜，在第1个隔离块上采用化学气相淀积技术，在温度为920℃，压强为44Torr的工艺条件下淀积绝缘介质，其厚度为t1；利用该掩膜采用溅射技术，在溅射气压保持在0.2Pa，Ar的流量为9sccm，基片温度固定在200℃，靶射频功率为220W工艺条件下，淀积Al形成第2个隔离块，其宽度W2为10μm，厚度g为6μm，与隔离槽6两侧之间的绝缘介质厚度W1为0.4μm；
7.2.2)利用该掩模，在在第2个隔离块上采用化学气相淀积技术，在温度为920℃，压强为44Torr的工艺条件下淀积绝缘介质，其厚度为t2；再利用该掩膜采用溅射技术，在溅射气压保持在0.2Pa，Ar的流量为9sccm，基片温度固定在200℃，靶射频功率为220W工艺条件下，淀积Al形成第3个隔离块，其宽度W2为10μm，厚度g为6μm，与隔离槽6两侧之间的绝缘介质厚度W1为0.4μm；
7.2.3)利用该掩模，在在第3个隔离块上采用化学气相淀积技术，在温度为920℃，压强为44Torr的工艺条件下淀积绝缘介质，其厚度为t3；再利用该掩膜采用溅射技术，在溅射气压保持在0.2Pa，Ar的流量为9sccm，基片温度固定在200℃，靶射频功率为220W工艺条件下，淀积Al形成第4个隔离块，其宽度W2为10μm，厚度g为6μm，与隔离槽6两侧之间的绝缘介质厚度W1为0.4μm；
7.2.4)利用该掩模，在在第4个隔离块上采用化学气相淀积技术，在温度为920℃，压强为44Torr的工艺条件下淀积绝缘介质，其厚度为t4；再利用该掩膜采用溅射技术，在溅射气压保持在0.2Pa，Ar的流量为9sccm，基片温度固定在200℃，靶射频功率为220W工艺条件下，淀积Al形成第5个隔离块，其宽度W2为10μm，厚度g为6μm，与隔离槽6两侧之间的绝缘介质厚度W1为0.4μm；
这5个隔离块水平放置且沿纵向排列，各隔离块之间的绝缘介质厚度沿自下而上的方向依次为t1、t2、t3和t4，且逐渐减小，即t1>t2>t3>t4，共同构成隔离栅7。
步骤八：在隔离槽6中制作绝缘介质层。
首先，淀积绝缘介质层，如图3j：
在P型层4、N+型层5、隔离槽6侧壁的绝缘介质和顶部第5个隔离块上部第八次制作掩膜，利用该掩膜采用化学气相淀积技术，在温度为920℃，压强为52Torr的工艺条件下，在隔离槽6中淀积绝缘介质层；
8.2)刻蚀形成槽栅8侧壁及底部绝缘介质，如图3k：
8.2.1)在P型层4、N+型层5、第5个隔离块和上述步骤中淀积的绝缘介质上部第九次制作掩膜；
8.2.2)利用该掩膜，采用反应离子刻蚀技术，在Cl2流量为57sccm，压强为55mT，功率为240W的工艺条件下，对隔离槽6中绝缘介质进行刻蚀，刻蚀完成后，隔离槽6两侧的绝缘介质厚度W3为0.2μm，底部与第5个隔离块顶部之间的绝缘介质厚度e为0.05μm。
步骤九：在隔离槽6中制作槽栅8，如图3l。
在P型层4、N+型层5及步骤8中形成的绝缘介质上部第十次制作掩膜，利用该掩膜，在隔离槽6内部采用溅射技术，在溅射气压保持在0.1Pa，Ar的流量为9sccm，基片温度固定在200℃，靶射频功率为340W工艺条件下，淀积导电材料形成槽栅8，其厚度f为40μm，宽度为10.4μm。
步骤十：制作钝化介质9，如图3m。
在P型层4、N+型层5、槽栅8及槽栅8侧壁绝缘介质的上部第十一次制作掩膜，利用该掩膜采用等离子体增强化学气相淀积技术，在NH3流量为3.5sccm，N2流量为1000sccm，SiH4流量为350sccm，温度为280℃，RF功率为42W，压力为1200mT的工艺条件下制作钝化介质Si3N4，其宽度为32.6μm，厚度为15μm。
步骤十一：制作源极10，如图3n。
在P型层4、N+型层5及钝化介质9上，采用电子束蒸发技术，在真空度为1.7×10- 3Pa，功率为650W，蒸发速率为
Figure BDA0003240162730000121
的工艺条件下淀积金属Ti，形成源极10，并将源极10与顶部第5个隔离块电气连接。
步骤十二：制作漏极11，如图3o。
在N+型衬底1的底部，采用电子束蒸发技术，在真空度为1.7×10-3Pa，功率为230W，蒸发速率为
Figure BDA0003240162730000122
的工艺条件下，淀积金属Ti，形成漏极11，完成整个器件的制作。
实施例三：制作N-型外延层2厚度为200μm，掺杂浓度为1×1018cm-3，瓣状结构数目为6个，隔离块数目为4个的多级瓣状体区金属氧化物半导体功率器件。
步骤A.在N+型衬底1上外延N-型材料，形成N-型外延层2，如图3a。
采用N+型SiC做N+型衬底1，使用化学气相淀积技术在温度为1680℃，压强为46Torr的工艺条件下，在该N+型衬底1上外延厚度a为200μm、掺杂浓度为1×1018cm-3的N型半导体材料，形成N-型外延层2。
步骤B.在N-型外延层2两侧制作瓣状区3。
本实例的瓣状区3由6级瓣状结构组成，其实现如下：
首先，在N-型外延层2上第一次制作掩膜，利用该掩膜使用离子注入技术注入P型杂质B，形成曲率半径为R1、圆心角为θ1的第1级瓣状结构，如图3b：
然后，在N-型外延层2上部和第1级瓣状结构上部第二次制作掩模，利用该掩膜使用离子注入技术注入P型杂质B，形成曲率半径为R2、圆心角为θ2的第2级瓣状结构；
依此类推，分别第三、…、第六次制作掩模，使用离子注入技术依次形成第3级瓣状结构、…、第6级瓣状结构，如图3c：
这6级瓣状结构呈斜面分布，第1级、第2级、...、第6级瓣状结构圆弧形状所对应的曲率半径依次为R1、R2、…、R6，且均相等，即R1＝R2＝...＝R6；所对应的圆心角依次为θ1、θ2、...、θ6，也均相等，即θ1＝θ2＝...＝θ6；且N-型外延层2两侧6级瓣状结构圆弧形状的曲率中心位于同一条直线上，共同组成瓣状区3。
最后，在1200℃温度下对形成瓣状区3的样品进行快速热退火。
步骤C.生长P型层4，如图3d。
采用化学气相淀积技术在温度为1550℃，压强为100Torr的工艺条件下，在N-型外延层2和瓣状区3的上部生长P型SiC，形成P型层4，其厚度b为80μm，掺杂浓度为1×1015cm-3，掺杂的P型材料为Al。
步骤D.制作N+型层5，如图3e。
在P型层4上第七次制作掩膜，在P型层4中间位置使用离子注入技术，注入剂量为8×1014cm-2的N型杂质N，制作厚度c为50μm N+型层5。
步骤E.刻蚀深槽，如图3f。
在P型层4上部和N+型层5上部第八次制作掩膜，利用该掩膜使用反应离子刻蚀技术在Cl2流量为65sccm，压强为75mT，功率为230W的工艺条件下，对该掩膜进行刻蚀，在P型层4和N+型层5中部形成深度为136.8μm，宽度为21μm的深槽。
步骤F.淀积形成隔离槽6，如图3g。
在P型层4、N+型层5、深槽上部第九次制作掩膜，利用该掩膜在深槽底部和侧壁区域，采用化学气相淀积技术，在温度为950℃，压强为40Torr的工艺条件下淀积厚度d为0.5μm的绝缘介质SiO2，形成隔离槽6。
步骤G.在隔离槽6内制作隔离栅7。
本实例的隔离栅7由4个隔离块组成，其实现如下：
G1)制作第1个隔离块，即在P型层4、N+型层5和步骤F中淀积的绝缘介质上第十次制作掩膜，利用该掩膜使用溅射技术淀积导电材料Au，形成宽度W2为20μm，厚度g为10μm的第1个隔离块，该隔离块与隔离槽6两侧之间的绝缘介质厚度W1为0.5μm；如图3h：
G2)利用第十次制作的掩膜，在第1个隔离块上使用化学气相淀积技术淀积厚度为t1的绝缘介质，并利用该掩膜采用溅射技术在此绝缘介质层上部淀积Au形成第2个隔离块，第2个隔离块宽度W2为20μm，厚度g为10μm，其与隔离槽6两侧之间的绝缘介质厚度W1为0.5μm；
G3)利用第十次制作的掩膜，在第2个隔离块上使用化学气相淀积技术淀积厚度为t2的绝缘介质，并利用该掩膜采用溅射技术在此绝缘介质上部淀积宽度W2为20μm，厚度g为10μm的第3个Au隔离块，其与隔离槽6两侧之间的绝缘介质厚度W1为0.5μm；
G4)利用第十次制作的掩膜，在第3个隔离块上使用化学气相淀积技术淀积厚度为t3的绝缘介质，并利用该掩膜采用溅射技术在此绝缘介质上部淀积宽度W2为20μm，厚度g为10μm的第4个Au隔离块，其与隔离槽6两侧之间的绝缘介质厚度W1为0.5μm；如图3i：
这4个隔离块平行放置、纵向排列，各隔离块之间的绝缘介质厚度沿自下而上的方向依次为t1、t2和t3，且逐渐减小，即t1>t2>t3，共同构成了隔离栅7。
本步骤所采用的化学气相淀积工艺条件为：温度为920℃，压强为42Torr；溅射工艺条件为：溅射气压保持在0.1Pa，Ar的流量为10sccm，基片温度固定在200℃，靶射频功率为440W。
步骤H.在隔离槽6中制作绝缘介质层。
H1)在P型层4、N+型层5、隔离槽6侧壁的绝缘介质和顶部第4个隔离块上部第十一次制作掩膜，利用该掩膜采用化学气相淀积技术在温度为920℃，压强为42Torr的工艺条件下，在隔离槽6中淀积SiO2绝缘介质层，如图3j；
H2)在P型层4、N+型层5、第2个隔离块和H1)中淀积的绝缘介质上部第十二次制作掩膜，然后利用该掩膜，采用反应离子刻蚀技术，在Cl2流量为80sccm，压强为100mT，功率为300W的工艺条件下，对隔离槽6中的绝缘介质进行刻蚀，使其两侧的绝缘介质厚度W3为0.4μm，且底部与第4个隔离块顶部之间的绝缘介质厚度e为0.1μm，如图3k。
步骤I.在隔离槽6中制作槽栅8，如图3l。
在P型层4、N+型层5及步骤H中形成的绝缘介质上部第十三次制作掩膜，利用该掩膜，采用溅射技术，在溅射气压保持在0.3Pa，Ar的流量为10sccm，基片温度固定在200℃，靶射频功率为440W工艺条件下工艺条件下，在隔离槽6内部淀积导电材料形成厚度f为90μm，宽度为20.2μm的槽栅8。
步骤J.制作钝化介质9，如图3m。
在P型层4、N+型层5、槽栅8及槽栅8侧壁绝缘介质的上部第十四次制作掩膜，利用该掩膜采用等离子体增强化学气相淀积技术，在NH3流量为4.2sccm，N2流量为1160sccm，SiH4流量为320sccm，温度为300℃，RF功率为75W，压力为1500mT的工艺条件下，在部分N+型层5、槽栅8及槽栅8侧壁绝缘介质上制作宽度为65μm，厚度为20μm的钝化介质Si3N4。
步骤K.制作源极10，如图3n。
采用电子束蒸发技术，在真空度为1.7×10-3Pa，功率为1000W，蒸发速率为
Figure BDA0003240162730000151
的工艺条件下，在P型层4、N+型层5及钝化介质9上淀积金属Al，形成源极10，并将源极10与顶部第4个隔离块电气连接。
步骤L.制作漏极11，如图3o。
采用电子束蒸发技术，在真空度为1.7×10-3Pa，功率为1000W，蒸发速率为
Figure BDA0003240162730000152
的工艺条件下，在N+型衬底1的底部淀积金属Al，形成漏极11，完成整个器件的制作。
本发明的效果可通过以下仿真进一步说明。
一、仿真参数
设置传统槽栅型金属氧化物半导体场效应管Trench MOSFET与本发明器件采用相同的主体结构参数，本发明器件采用3个瓣状结构和5个隔离块，每个隔离块厚度均为1μm。
二、仿真内容
仿真：对传统器件和本发明器件分别进行击穿特性仿真，结果如图4。
由图4可以看出，漏极电流迅速增加时，传统器件发生击穿的漏源电压大约为205V，而本发明器件的击穿电压大约为490V，说明本发明器件的击穿电压远大于传统器件。
以上描述仅是本发明的三个具体实施例，并不构成对本发明的限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，例如离子注入技术中注入的P型杂质除了B或Mg或Al以外，还可以使用In，Ga等其他P型杂质；注入的N型杂质除了As或Si或N以外，还可以使用Sb，P等其他N型杂质；可与P型层4形成肖特基接触、与N+型衬底1形成欧姆接触的金属除Al或Ti或Ta以外，还有Pb，Cd等金属。但是，这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.一种多级瓣状体区金属氧化物半导体功率器件，自下而上包括：漏极(11)、N+型衬底(1)、N-型外延层(2)；N-型外延层(2)的中部为隔离槽(6)，隔离槽(6)内的上部为槽栅(8)；隔离槽(6)两侧的N-型外延层(2)上部为P型层(4)，P型层(4)上部为N+型层(5)；槽栅(8)、槽栅(8)侧壁绝缘介质及部分N+型层(5)上部为钝化介质(9)，钝化介质(9)上部及侧面完全由源极(10)包裹；P型层(4)上部、部分N+型层(5)上部与源极(10)电气连接，其特征在于：
所述N-型外延层(2)两侧为瓣状区(3)，其由m个P型掺杂形成的斜面瓣状结构组成，m≥2，各瓣状结构均为圆弧形状，且各瓣状结构圆弧形状的曲率中心位于同一条直线上；
所述隔离槽(6)内的槽栅(8)下部为隔离栅(7)，其由n个大小相同的隔离块构成，各隔离块水平放置且沿纵向排列，相邻两隔离块之间的间距按照自下而上的方向逐渐减小，n≥2；顶部第n个隔离块与源极(10)电气连接；隔离栅(7)与槽栅(8)均采用导电材料，两者之间用绝缘介质隔开。
2.根据权利要求1所述的器件，其特征在于，瓣状区(3)中第1级瓣状结构至第m级瓣状结构的曲率半径依次为R1、R2、...、Rm，且R1＝R2＝...＝Rm；第1级瓣状结构至第m级瓣状结构对应的圆心角依次为θ1、θ2、...、θm，且θ1＝θ2＝...＝θm，m为整数，且m≥2。
3.根据权利要求1所述的器件，其特征在于，隔离栅(7)中n个隔离块的宽度W2均为0.1μm～20μm，厚度g均为0.1μm～10μm，且隔离块之间的距离自下而上递减，即t1>t2>...>tn-1，其中t1为第1个隔离块与第2个隔离块之间的绝缘介质厚度，t2为第2个隔离块与第3个隔离块之间的绝缘介质厚度，以此类推，tn-1为第n-1个隔离块与第n个隔离块之间的绝缘介质厚度，n为≥2的整数。
4.根据权利要求1所述的器件，其特征在于，隔离栅(7)中的n个隔离块与隔离槽(6)两侧的水平距离W1均为0.05μm～0.5μm，且第1个隔离块底部与下部N-型外延层之间的绝缘介质厚度d为0.005μm～0.5μm。
5.根据权利要求1所述的器件，其特征在于槽栅(8)的宽度为0.2μm～20.2μm，厚度f为0.2μm～90μm，槽栅(8)与P型层(4)之间的绝缘介质厚度W3为0.01μm～0.4μm，槽栅(8)与其底部第n个隔离块之间的绝缘介质厚度e为0.001μm～0.1μm。
6.根据权利要求1所述的器件，其特征在于，N-外延层(2)的厚度a为1μm～200μm，掺杂浓度为1×1012cm-3～1×1018cm-3。
7.根据权利要求1所述的器件，其特征在于，N+型层(5)的厚度c为0.1μm～50μm，注入剂量为1×1010～1×1016cm-3，N型杂质为As或Si或N或其他N型杂质。
8.一种制作多级瓣状体区金属氧化物半导体功率器件的方法，其特征在于，包括：
A)在N+型衬底1上采用化学气相淀积生长厚度a为1μm～200μm，掺杂浓度为1×1012cm-3～1×1018cm-3的N-型外延层2；
B)在N-型外延层2两侧制作瓣状区3：
B1)在N-型外延层2上第一次制作掩膜，利用该掩膜使用离子注入技术注入P型杂质，形成曲率半径为R1、圆心角为θ1的第1级瓣状结构；
B2)依次类推，在N-型外延层2上部及前m-1级瓣状结构上部第m次制作掩模，利用该掩膜使用离子注入技术注入P型杂质，形成曲率半径为Rm、圆心角为θm的第m级瓣状结构，其中m≥2；每个瓣状结构呈斜面分布，且各瓣状结构圆弧形状所对应的曲率半径均相等，即R1＝R2＝...＝Rm，所对应的圆心角也均相等，即θ1＝θ2＝...＝θm；
这m个瓣状结构圆弧形状的曲率中心位于同一条直线上，共同组成瓣状区3；
C)在N-型外延层2及瓣状区3上采用化学气相淀积技术生长厚度b为0.1μm～80μmP型层4；
D)在P型层4上制作掩膜，利用该掩膜采用离子注入技术注入剂量为1×1010～1×1016cm-2的N型杂质，形成厚度c为0.1μm～50μm的N+型层5；
E)在P型层4上部和N+型层5上部制作掩膜，利用该掩膜进行刻蚀形成深槽，槽宽度为0.22μm～21μm，槽深度大于P型层4的厚度b；
F)在P型层4、N+型层5、隔离槽6上部制作掩膜，利用该掩膜在隔离槽6底部和侧壁区域，采用化学气相淀积技术淀积厚度d为0.005μm～0.5μm的绝缘介质；
G)在P型层4、N+型层5和步骤F)中淀积的绝缘介质上制作掩膜，利用该掩膜采用化学气相淀积技术或电子束蒸发技术或溅射技术淀积导电材料，形成第1个隔离块，宽度W2为0.1μm～20μm，厚度g为0.1μm～10μm，该第1个隔离块与隔离槽6两侧之间的绝缘介质厚度W1为0.05μm～0.5μm；
H)分别制作第2个隔离块、第3个隔离块至第n个隔离块：
H1)利用步骤G)中制作的掩膜，在第1个隔离块上再淀积一层绝缘介质，并利用该掩膜采用化学气相淀积技术或电子束蒸发技术或溅射技术淀积第2个隔离块，第2个隔离块与第1个隔离块的间距为t1；
H2)利用G)中制作的掩膜，在第2个隔离块上再淀积一层绝缘介质，并利用该掩膜采用化学气相淀积技术或电子束蒸发技术或溅射技术淀积第3个隔离块，第3个隔离块与第2个隔离块的间距为t2；
依次类推，直至形成第n个隔离块，这n个隔离块水平放置且纵行排列，第n个隔离块与第n-1个隔离块的间距为tn-1，隔离块之间的绝缘介质厚度按自下而上的方向依次减小，即t1>t2>...>tn-1，其中，n为≥2的整数，这n个隔离块共同构成了隔离栅7；
I)在P型层4、N+型层5、隔离槽6侧壁的绝缘介质和顶部第n个隔离块上部制作掩膜，利用该掩膜采用化学气相淀积技术在隔离槽6中淀积绝缘介质层；
J)在P型层4、N+型层5、顶部第n个隔离块和I)中淀积的绝缘介质上部制作掩膜，利用该掩膜对隔离槽6中绝缘介质进行刻蚀；刻蚀后隔离槽6两侧的绝缘介质厚度W3为0.01μm～0.4μm，且W3＜W1，其底部与第n个隔离块顶部之间的绝缘介质厚度e为0.001μm～0.1μm；
K)在P型层4、N+型层5及J)中形成的绝缘介质上部制作掩膜，利用该掩膜在隔离槽6内部采用化学气相淀积技术或电子束蒸发技术或溅射技术淀积导电材料，形成厚度为f的槽栅8，其中f＞b；
L)在P型层4、N+型层5、槽栅8及槽栅8侧壁绝缘介质的上部制作掩膜，利用该掩膜采用等离子体增强化学气相淀积技术制作介质宽度为2.2μm～65μm，厚度为1μm～20μm的钝化介质9；
M)采用电子束蒸发技术或溅射技术淀积金属，形成源极10，该源极覆盖P型层4、N+型层5及钝化介质9，其采用的金属为Al或Ti或Ta或其他可与P型层4形成肖特基接触的金属；并将第n个隔离块与源极10电气连接；
N)在器件底部采用电子束蒸发技术或溅射技术在N+型衬底1的底部淀积Al或Ti或Ta或其他可与N+型衬底1形成欧姆接触的金属，形成漏极11，完成整个器件的制作。
9.根据权利要求8所述的方法，其特征在于：
所述离子注入技术，其工艺条件为注入P型杂质B或Mg或Al或其他P型杂质，注入N型杂质As或Si或N或其他N型杂质；
所述电子束蒸发技术，其工艺条件为：真空度小于1.8×10-3Pa，功率为200～1000W，蒸发速率小于
Figure FDA0003240162720000041
所述溅射技术，其工艺条件为溅射气压保持在0.1～0.3Pa，Ar的流量为8～10sccm，基片温度固定在200℃，靶射频功率为150～440W。
10.根据权利要求8所述的方法，其特征在于：
所述等离子体增强化学气相淀积技术，其工艺条件为温度为250～300℃，RF功率为25～75W，压力为950～1500mT。
CN202111015659.0A 2021-08-31 2021-08-31 多级瓣状体区金属氧化物半导体功率器件及其制作方法 Active CN113707713B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111015659.0A CN113707713B (zh) 2021-08-31 2021-08-31 多级瓣状体区金属氧化物半导体功率器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111015659.0A CN113707713B (zh) 2021-08-31 2021-08-31 多级瓣状体区金属氧化物半导体功率器件及其制作方法

Publications (2)

Publication Number Publication Date
CN113707713A true CN113707713A (zh) 2021-11-26
CN113707713B CN113707713B (zh) 2023-06-30

Family

ID=78658279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111015659.0A Active CN113707713B (zh) 2021-08-31 2021-08-31 多级瓣状体区金属氧化物半导体功率器件及其制作方法

Country Status (1)

Country Link
CN (1) CN113707713B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115207100A (zh) * 2022-09-14 2022-10-18 瑞能半导体科技股份有限公司 沟槽型mosfet晶体管及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法
CN101414634A (zh) * 2008-12-01 2009-04-22 西安电子科技大学 凹槽绝缘栅型复合源场板的异质结场效应晶体管
US20090146209A1 (en) * 2007-12-10 2009-06-11 Kabushiki Kaisha Toshiba Semiconductor device
US20100044786A1 (en) * 2008-08-19 2010-02-25 Nec Electronics Corporation Semiconductor device
US20130087851A1 (en) * 2011-10-06 2013-04-11 Denso Corporation Semiconductor device with vertical semiconductor element
CN107154435A (zh) * 2017-03-29 2017-09-12 西安电子科技大学 阶梯电流阻挡层垂直型功率器件
CN107170804A (zh) * 2017-03-29 2017-09-15 西安电子科技大学 复合源场板电流孔径异质结场效应晶体管

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法
US20090146209A1 (en) * 2007-12-10 2009-06-11 Kabushiki Kaisha Toshiba Semiconductor device
US20100044786A1 (en) * 2008-08-19 2010-02-25 Nec Electronics Corporation Semiconductor device
CN101414634A (zh) * 2008-12-01 2009-04-22 西安电子科技大学 凹槽绝缘栅型复合源场板的异质结场效应晶体管
US20130087851A1 (en) * 2011-10-06 2013-04-11 Denso Corporation Semiconductor device with vertical semiconductor element
CN107154435A (zh) * 2017-03-29 2017-09-12 西安电子科技大学 阶梯电流阻挡层垂直型功率器件
CN107170804A (zh) * 2017-03-29 2017-09-15 西安电子科技大学 复合源场板电流孔径异质结场效应晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
毛维等: "Improvement of reverse blocking performance in vertical power MOSFETs with Schottky–drain-connected semisuperjunctions", 《CHINESE PHYSICS B》, vol. 26, no. 4, pages 1 - 8 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115207100A (zh) * 2022-09-14 2022-10-18 瑞能半导体科技股份有限公司 沟槽型mosfet晶体管及其制造方法

Also Published As

Publication number Publication date
CN113707713B (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
CN101859706B (zh) 碳化硅半导体装置的制造方法及碳化硅半导体装置
CN112768505B (zh) 异质结功率器件及其制作方法
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
CN113314590B (zh) 一种氮化物高电子迁移率晶体管及其制作方法
CN113193038B (zh) p型沟道的III-V族材料异质结构和HEMT器件及制备方法
CN112736131A (zh) YAlN/GaN高电子迁移率晶体管及其制作方法
CN111834455A (zh) 增强型高电子迁移率晶体管及其制作方法
CN113707713B (zh) 多级瓣状体区金属氧化物半导体功率器件及其制作方法
CN114759093A (zh) 一种低导通电阻的双栅横向双扩散金属氧化物半导体器件
CN111863950B (zh) 结型栅-漏功率器件
CN103928345B (zh) 离子注入形成n型重掺杂漂移层台面的umosfet制备方法
CN111863961B (zh) 异质结场效应晶体管
CN111063735B (zh) 多级耦合栅隧穿场效应晶体管及制作方法
CN111863953A (zh) 功率开关器件及其制作方法
CN104347428A (zh) 制造半导体器件的方法及半导体器件
CN114883407B (zh) 基于Fin-FET栅结构HEMT及其制作方法
CN115000183A (zh) 混合阵列终端功率器件及其制作方法
CN111430459B (zh) AlGaAs/GaAs高电子迁移率晶体管及制备方法
CN112736130A (zh) 氮化镓基高电子迁移率晶体管及其制作方法
CN114361121A (zh) 一种带有p-SnO栅帽层的新型金刚石基垂直GaN-HEMT器件及其制备方法
CN114023808A (zh) 带P型终端的AlGaN/GaN异质结多沟道功率二极管及制作方法
CN112825329B (zh) 一种高线性度复合绝缘侧栅结构的GaN晶体管器件
CN107170804B (zh) 复合源场板电流孔径异质结场效应晶体管
CN111863951A (zh) 增强型复合栅晶体管及其制作方法
TWI860173B (zh) 複合基板、其製造方法及半導體層疊結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant