CN107170820A - 弧形栅‑漏复合场板电流孔径异质结器件 - Google Patents
弧形栅‑漏复合场板电流孔径异质结器件 Download PDFInfo
- Publication number
- CN107170820A CN107170820A CN201710197666.4A CN201710197666A CN107170820A CN 107170820 A CN107170820 A CN 107170820A CN 201710197666 A CN201710197666 A CN 201710197666A CN 107170820 A CN107170820 A CN 107170820A
- Authority
- CN
- China
- Prior art keywords
- layer
- arc
- barrier layer
- mask
- field plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 165
- 238000002161 passivation Methods 0.000 claims abstract description 66
- 239000002184 metal Substances 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 74
- 238000005530 etching Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000002513 implantation Methods 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 7
- 230000003628 erosive effect Effects 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 description 44
- 230000005684 electric field Effects 0.000 description 33
- 230000008569 process Effects 0.000 description 30
- 230000005669 field effect Effects 0.000 description 22
- 238000005516 engineering process Methods 0.000 description 20
- 125000005842 heteroatom Chemical group 0.000 description 20
- 239000010931 gold Substances 0.000 description 15
- 238000005566 electron beam evaporation Methods 0.000 description 13
- 238000001020 plasma etching Methods 0.000 description 13
- 230000002441 reversible effect Effects 0.000 description 13
- 238000009826 distribution Methods 0.000 description 12
- 238000001451 molecular beam epitaxy Methods 0.000 description 12
- 230000008020 evaporation Effects 0.000 description 11
- 238000001704 evaporation Methods 0.000 description 11
- 230000000903 blocking effect Effects 0.000 description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 8
- 239000000376 reactant Substances 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910001425 magnesium ion Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 210000003739 neck Anatomy 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- HYXGAEYDKFCVMU-UHFFFAOYSA-N scandium(III) oxide Inorganic materials O=[Sc]O[Sc]=O HYXGAEYDKFCVMU-UHFFFAOYSA-N 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种弧形栅‑漏复合场板电流孔径异质结器件，其自下而上包括：肖特基漏极(13)、衬底(1)、漂移层(2)、孔径层(3)、两个二级阶梯结构的电流阻挡层(4)、孔径(5)、沟道层(6)、势垒层(7)、帽层(8)与栅极(10)，该帽层的两侧刻有台阶(9)，沟道层和势垒层的两侧刻有源槽(11)，源槽中淀积有源极(12)，在肖特基漏极底部以外的区域覆盖有钝化层(14)，钝化层左右两边的上部和背面分别刻有弧形台阶，弧形台阶上淀积有金属，形成弧形栅场板(15)和弧形漏场板(16)，弧形栅场板和弧形漏场板分别与栅极和肖特基漏极电气连接。本发明双向阻断好、导通电阻小、成品率高，可用于电力电子系统。
Description
技术领域
本发明属于微电子技术领域，涉及半导体器件，特别是弧形栅-漏复合场板电流孔径异质结器件，可用于电力电子系统。
技术背景
功率半导体器件是电力电子技术的核心元件，随着能源和环境问题的日益突出，研发新型高性能、低损耗功率器件就成为提高电能利用率、节约能源、缓解能源危机的有效途径之一。而在功率器件研究中，高速、高压与低导通电阻之间存在着严重的制约关系，合理、有效地改进这种制约关系是提高器件整体性能的关键。随着微电子技术的发展，传统第一代Si半导体和第二代GaAs半导体功率器件性能已接近其材料本身决定的理论极限。为了能进一步减少芯片面积、提高工作频率、提高工作温度、降低导通电阻、提高击穿电压、降低整机体积、提高整机效率，以GaN为代表的宽禁带半导体材料，凭借其更大的禁带宽度、更高的临界击穿电场和更高的电子饱和漂移速度，且化学性能稳定、耐高温、抗辐射等突出优点，在制备高性能功率器件方面脱颖而出，应用潜力巨大。特别是采用GaN基异质结结构的横向高电子迁移率晶体管，即横向GaN基高电子迁移率晶体管HEMT器件，更是因其低导通电阻、高击穿电压、高工作频率等特性，成为了国内外研究和应用的热点、焦点。
然而，在横向GaN基HEMT器件中，为了获得更高的击穿电压，需要增加栅漏间距，这会增大器件尺寸和导通电阻，减小单位芯片面积上的有效电流密度和芯片性能，从而导致芯片面积和研制成本的增加。此外，在横向GaN基HEMT器件中，由高电场和表面态所引起的电流崩塌问题较为严重，尽管当前已有众多抑制措施，但电流崩塌问题依然没有得到彻底解决。为了解决上述问题，研究者们提出了垂直型GaN基电流孔径异质结场效应器件，也是一种电流孔径异质结器件，参见AlGaN/GaN current aperture vertical electrontransistors,IEEE Device Research Conference,pp.31-32,2002。GaN基电流孔径异质结场效应器件可通过增加漂移层厚度提高击穿电压，避免了牺牲器件尺寸和导通电阻的问题，因此可以实现高功率密度芯片。而且在GaN基电流孔径异质结场效应器件中，高电场区域位于半导体材料体内，这可以彻底地消除电流崩塌问题。2004年，Ilan Ben-Yaacov等人利用刻蚀后MOCVD再生长沟道技术研制出AlGaN/GaN电流孔径异质结场效应器件，该器件未采用钝化层，最大输出电流为750mA/mm，跨导为120mS/mm，两端栅击穿电压为65V，且电流崩塌效应得到显著抑制，参见AlGaN/GaN current aperture vertical electrontransistors with regrown channels,Journal of Applied Physics,Vol.95,No.4,pp.2073-2078,2004。2012年，Srabanti Chowdhury等人利用Mg离子注入电流阻挡层结合等离子辅助MBE再生长AlGaN/GaN异质结的技术，研制出基于GaN衬底的电流孔径异质结场效应器件，该器件采用3μm漂移层，最大输出电流为4kA·cm-2，导通电阻为2.2mΩ·cm2，击穿电压为250V，且抑制电流崩塌效果好，参见CAVET on Bulk GaN Substrates AchievedWith MBE-Regrown AlGaN/GaN Layers to Suppress Dispersion,IEEE Electron DeviceLetters,Vol.33,No.1,pp.41-43,2012。同年，由Masahiro Sugimoto等人提出的一种增强型GaN基电流孔径异质结场效应器件获得授权，参见Transistor,US8188514B2,2012。此外，2014年，Hui Nie等人基于GaN衬底研制出一种增强型GaN基电流孔径异质结场效应器件，该器件阈值电压为0.5V，饱和电流大于2.3A，击穿电压为1.5kV，导通电阻为2.2mΩ·cm2，参见1.5-kV and 2.2-mΩ-cm2Vertical GaN Transistors on Bulk-GaN Substrates,IEEEElectron Device Letters,Vol.35,No.9,pp.939-941,2014。
传统GaN基电流孔径异质结场效应器件是基于GaN基宽禁带半导体异质结结构，其包括：衬底1、漂移层2、孔径层3、左、右两个对称的电流阻挡层4、孔径5、沟道层6、势垒层7和帽层8；帽层8两侧刻有两个台阶9，沟道层6和势垒层7的两侧刻蚀有源槽11，两侧源槽11中淀积有两个源极12，帽层8上面淀积有栅极10，衬底1下面淀积有漏极13，钝化层14完全包裹除了漏极底部以外的所有区域，如图1所示。
经过十多年的理论和实验研究，研究者们发现，上述传统GaN基电流孔径异质结场效应器件结构上存在固有缺陷，会导致器件中电场强度分布极不均匀，尤其是在电流阻挡层与孔径区域交界面下方附近的半导体材料中存在极高的电场峰值，从而引起器件过早击穿。这使得实际工艺中很难实现通过增加n型GaN漂移层的厚度来持续提高器件的击穿电压。因此，传统结构GaN基电流孔径异质结场效应器件的击穿电压普遍不高。为了获得更高的器件击穿电压，并可以通过增加n型GaN漂移层的厚度来持续提高器件的击穿电压，2013年，Zhongda Li等人利用数值仿真技术研究了一种基于超结的增强型GaN基电流孔径异质结场效应器件，研究结果表明超结结构可以有效调制器件内部的电场分布，使处于关态时器件内部各处电场强度趋于均匀分布，因此器件击穿电压可达5～20kV，且采用3μm半柱宽时击穿电压为12.4kV，而导通电阻仅为4.2mΩ·cm2，参见Design and Simulation of 5-20-kV GaN Enhancement-Mode Vertical Superjunction HEMT,IEEE Transactions onElectron Decices,Vol.60,No.10,pp.3230-3237,2013。采用超结的GaN基电流孔径异质结场效应器件从理论上可以获得高击穿电压，且可实现击穿电压随n型GaN漂移层厚度的增加而持续提高，是目前国内外已报道文献中击穿电压最高的一种非常有效的大功率器件结构。然而，超结结构的制造工艺难度非常大，尤其是厚n型GaN漂移层情况下，几乎无法实现高性能超结结构的制作。此外，在采用超结结构的GaN基电流孔径异质结场效应器件中，当器件导通时超结附近会产生额外的导通电阻，且该导通电阻会随着漂移层厚度的增加而不断增加，因此虽然器件的击穿电压随着漂移层厚度的增加而提高，但是器件的导通电阻也会相应的增加，器件中击穿电压与导通电阻之间的矛盾并没有彻底解决。因此，探索和研发制造工艺简单、击穿电压高、导通电阻小的新型GaN基电流孔径异质结场效应器件，意义非常重大。
随着应用领域的扩展，在电动汽车、S类功率放大器、功率管理系统等许多技术领域中，为了有效地实现功率转换和控制，迫切需要具有双向阻断能力的高性能功率器件，即器件不仅要有很强的正向阻断能力，即正向击穿电压，还要同时具有很强的反向阻断能力，也就是希望器件在关态下具有很高的负的漏极击穿电压，即反向击穿电压。
场板结构已成为横向GaN基HEMT器件中用于提高器件正向击穿电压和可靠性的一种成熟、有效的场终端技术，且该技术可以实现器件击穿电压随场板的长度和结构变化而持续增加。近年来，通过利用场板结构已使横向GaN基HEMT器件的性能取得了突飞猛进的提升，参见High Breakdown Voltage AlGaN–GaN Power-HEMT Design and High CurrentDensity Switching Behavior,IEEE Transactions on Electron Devices,Vol.50,No.12,pp.2528-2531,2003,和High Breakdown Voltage AlGaN–GaN HEMTs Achieved byMultiple Field Plates,IEEE Electron Device Letters,Vol.25,No.4,pp.161-163,2004，以及High Breakdown Voltage Achieved on AlGaN/GaN HEMTs With IntegratedSlant Field Plates,IEEE Electron Device Letters,Vol.27,No.9,pp.713-715,2006。因此，将场板结构引入GaN基电流孔径异质结场效应器件中，以提高器件的正向击穿电压，具有非常重要的优势。然而，截至目前国内外仍然没有将场板结构成功应用于GaN基电流孔径异质结场效应器件中的先例，这主要是由于GaN基电流孔径异质结场效应器件结构上的固有缺陷，会导致器件漂移层中最强电场峰位于电流阻挡层与孔径层交界面下方附近，该电场峰远离漂移层两侧表面，因此场板结构几乎无法发挥有效调制器件中电场分布的作用，即使在GaN基电流孔径异质结场效应器件中采用了场板结构，器件性能也几乎没有任何提高。
此外，现有的GaN基电流孔径异质结场效应器件均采用欧姆漏极，当器件漏极施加非常低的反向电压时，器件中的电流阻挡层便会失效，形成很大的漏源泄漏电流，而且随着漏极反向电压的增加，器件栅极也会正向开启，并通过很大栅电流，最终导致器件失效。因此，现有的GaN基电流孔径异质结场效应器件均无法实现反向阻断功能，即使将场板结构应用于GaN基电流孔径异质结场效应器件中，对改善器件的反向阻断特性也无任何效果。
综上所述，针对上述技术瓶颈，研发具备优良双向阻断能力的高性能垂直型GaN基电流孔径异质结场效应器件，非常必要、迫切，具有重要的现实意义。
发明内容
本发明的目的在于针对上述已有技术的不足，提供一种弧形栅-漏复合场板电流孔径异质结器件，以减小器件的制作难度，提高器件的正向击穿电压和反向击穿电压，并实现正向击穿电压和反向击穿电压的可持续增加，缓解器件击穿电压与导通电阻之间的矛盾，改善器件的击穿特性和可靠性。
为实现上述目的，本发明的技术方案是这样实现的：
一、器件结构
一种弧形栅-漏复合场板电流孔径异质结器件，包括：衬底1、漂移层2、孔径层3、两个对称的电流阻挡层4、沟道层6、势垒层7、帽层8和钝化层14，沟道层6和势垒层7的两侧刻蚀有源槽11，两侧源槽11中淀积有两个源极12，源极12之间的势垒层7上外延有帽层8，帽层8两侧刻有两个台阶9，帽层8上面淀积有栅极10，衬底1下面淀积有肖特基漏极13，钝化层14完全包裹在除肖特基漏极13底部以外的所有区域，两个电流阻挡层4之间形成孔径5，其特征在于：
所述两个电流阻挡层4，采用由第一阻挡层41和第二阻挡层42构成的二级阶梯结构，且第二阻挡层42位于第一阻挡层41的内侧；
所述钝化层14，其两侧均采用双弧形台阶，即在钝化层两边的上部区域刻有弧形栅台阶，下部区域刻有弧形漏台阶，其中：
每个弧形栅台阶处淀积有金属，形成对称的两个弧形栅场板15，该弧形栅场板与栅极10电气连接；
每个弧形漏台阶处淀积有金属，形成对称的两个弧形漏场板16，该弧形漏场板16与肖特基漏极13电气连接。
二、制作方法
本发明制作弧形栅-漏复合场板电流孔径异质结器件的方法，包括如下过程：
A.在采用n-型GaN材料的衬底1上外延n-型GaN半导体材料，形成厚度为3～50μm、掺杂浓度为1×1015～1×1018cm-3的漂移层2；
B.在漂移层2上外延n型GaN半导体材料，形成厚度u为1.2～3μm、掺杂浓度为1×1015～1×1018cm-3的孔径层3；
C.在孔径层3上第一次制作掩模，利用该掩模在孔径层内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度a与孔径层厚度u相同，宽度c为0.2～1μm的两个第一阻挡层41；
D.在孔径层3上第二次制作掩模，利用该掩模在左右第一阻挡层41之间的孔径层内的两侧注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度b为0.3～1μm，宽度d等于1.1a的两个第二阻挡层42，两个第一阻挡层41和两个第二阻挡层42构成二级阶梯结构的电流阻挡层4，两个对称电流阻挡层4之间形成孔径5；
E.在两个第一阻挡层41、两个第二阻挡层42和孔径5上部外延GaN半导体材料，形成厚度为0.04～0.2μm的沟道层6；
F.在沟道层6上部外延GaN基宽禁带半导体材料，形成厚度为5～50nm的势垒层7；
G.在势垒层7的上部外延厚度为0.02～0.25μm的p型GaN半导体材料，形成帽层8；
H.在帽层8上第三次制作掩模，利用该掩模在帽层内的左右两侧进行刻蚀，且刻蚀区深度等于帽层的厚度，两个刻蚀区形成台阶9，两个台阶之间的帽层8与两个电流阻挡层4在水平方向上存在交叠，交叠长度均大于0μm；
I.在未被帽层8覆盖的势垒层7上部以及帽层上部第四次制作掩模，利用该掩模在势垒层7左、右两侧进行刻蚀，且刻蚀深度大于势垒层厚度但小于势垒层与沟道层的总厚度，形成左、右两个源槽11；
J.在两个源槽11上部和未被帽层8覆盖的势垒层7上部以及帽层8上部第五次制作掩模，利用该掩模在两个源槽11中淀积金属制作源极12，所淀积金属的厚度大于源槽11的深度；
K.在源极12上部和未被帽层8覆盖的势垒层7上部以及帽层8上部第六次制作掩模，利用该掩模在帽层8上部淀积金属制作栅极10；
L.在衬底1的背面上淀积金属制作肖特基漏极13；
M.在除了肖特基漏极13底部以外的其他所有区域淀积绝缘介质材料，形成包裹的钝化层14；
N.在钝化层14上部制作掩模，利用该掩模在左、右两边钝化层14上部进行刻蚀，刻蚀至与电流阻挡层下边缘同一水平高度，形成上平台；
O.在钝化层14上部制作掩模，利用该掩模在钝化层14的左右两边的上平台内进行刻蚀，形成弧形栅台阶，该弧形栅台阶表面与第一阻挡层41下边缘处于一水平高度的部位，其与漂移层的水平距离为g；该弧形栅台阶位于第一阻挡层41下边缘水平高度以下的部分，其表面的任意一点，与第一阻挡层41下边缘的垂直距离为f，与漂移层2的水平距离为e，且近似满足关系f＝9.5-10.5exp(-0.6e)；
P.在钝化层14的上部制作掩模，利用该掩模在左右两边的弧形栅台阶上淀积金属，形成左右对称的两个弧形栅场板15，并将该两侧的弧形栅场板15与栅极10电气连接；
Q.在肖特基漏极13的背面和钝化层14的背面制作掩模，利用该掩模在钝化层14背面的左右两边内进行刻蚀，形成弧形漏台阶，且弧形漏台阶下边界与肖特基漏极13下边界对齐，该弧形漏台阶表面位于肖特基漏极上边界同一水平高度以上的任意一点，与衬底1下边界的垂直距离为q，与漂移层2的水平距离为p，且近似满足关系q＝5.5+2.5ln(p+0.06)，且弧形漏台阶表面与肖特基漏极上边界处于同一水平高度的部位距离漂移层2的水平间距h为0.05μm；
R.在肖特基漏极13的背面以及钝化层14的背面制作掩模，利用该掩模在左右两边的弧形漏台阶上淀积金属，形成左右对称的两个弧形漏场板16，并将该两侧的弧形漏场板16与肖特基漏极13电气连接，完成整个器件的制作。
本发明器件与传统GaN基电流孔径异质结场效应器件比较，具有以下优点：
a.实现正向击穿电压持续增加。
本发明采用二级阶梯形式的电流阻挡层，使器件内部的第一阻挡层、第二阻挡层与孔径层交界面下方附近均会产生一个电场峰，且第一阻挡层对应的电场峰值大于第二阻挡层对应的电场峰值；由于第一阻挡层的电场峰非常接近漂移层两侧表面，便可以利用弧形栅场板有效调制漂移层两侧表面附近的电场峰，以在弧形栅场板处漂移层两侧表面附近形成连续平缓的较高电场区；
通过调整弧形栅场板与漂移层之间钝化层的厚度、电流阻挡层的尺寸和掺杂等，可以使得电流阻挡层与孔径层交界面下方附近的电场峰值与弧形栅场板对应的漂移层内电场值相等，且小于GaN基宽禁带半导体材料的击穿电场，从而提高了器件的正向击穿电压，且通过增加弧形栅场板的长度可实现正向击穿电压的持续增加。
b.实现反向击穿电压持续增加。
本发明采用了弧形漏场板，利用该弧形漏场板有效调制漂移层内电场分布，使得器件漂移层内的高电场区面积显著增加，并可在弧形漏场板对应的漂移层区域两侧表面附近形成连续平缓的较高电场区；
通过调整弧形漏场板与漂移层之间钝化层的厚度、弧形漏场板尺寸等，可以使得弧形漏场板对应的漂移层内电场值近似相等，且小于GaN基宽禁带半导体材料的击穿电场，从而提高了器件的反向击穿电压，且通过增加弧形漏场板的长度可实现击穿电压的持续增加。
c.在提高器件击穿电压的同时，器件导通电阻几乎恒定。
本发明通过在器件两侧采用弧形场板的方法来提高器件击穿电压，由于场板不会影响器件导通电阻，当器件导通时，在器件内部漂移层只存在由电流阻挡层所产生的耗尽区和肖特基漏极附近的耗尽区，即高阻区，并未引入其它耗尽区，因此，通过调整弧形栅场板和弧形漏场板尺寸，可以实现器件的正向击穿电压和反向击穿电压持续增加，而导通电阻几乎保持恒定。
d.工艺简单，易于实现，提高了成品率。
本发明器件结构中，弧形场板的制作是通过在漂移层两侧的钝化层中刻蚀弧形台阶并淀积金属而实现的，其工艺简单，且不会对器件中半导体材料产生损伤，避免了采用超结的GaN基电流孔径异质结场效应器件结构所带来的工艺复杂化问题，大大提高了器件的成品率。
以下结合附图和实施例进一步说明本发明的技术内容和效果。
附图说明
图1是传统GaN基电流孔径异质结场效应器件的结构图；
图2是本发明弧形栅-漏复合场板电流孔径异质结器件的结构图；
图3是本发明制作弧形栅-漏复合场板电流孔径异质结器件的流程图；
图4是对本发明器件仿真所得正向击穿情况下的二维电场分布图；
图5是对本发明器件仿真所得反向击穿情况下的二维电场分布图。
具体实施方式
参照图2，本发明弧形栅-漏复合场板电流孔径异质结器件是基于GaN基宽禁带半导体异质结结构，其包括：衬底1、漂移层2、孔径层3、两个对称的电流阻挡层4、沟道层6、势垒层7、帽层8和钝化层14，沟道层6和势垒层7的两侧刻蚀有源槽11，两侧源槽11中淀积有两个源极12，源极12之间的势垒层7上外延有帽层8，帽层8两侧刻有两个台阶9，帽层8上面淀积有栅极10，衬底1下面淀积有肖特基漏极13，钝化层14完全包裹在除肖特基漏极13底部以外的所有区域，其中：
所述衬底1，采用n-型GaN材料；
所述漂移层2，位于衬底1上部，其厚度为3～50μm、掺杂浓度为1×1015～1×1018cm-3；
所述孔径层3，位于漂移层2上部，其厚度u为1.2～3μm、掺杂浓度为1×1015～1×1018cm-3；
所述电流阻挡层4，是由第一阻挡层41和第二阻挡层42构成的二级阶梯结构，其中：两个第一阻挡层位于孔径层3内的左右两侧，两个第二阻挡层42位于两个第一阻挡层41内侧，各阻挡层均采用p型掺杂；该第一阻挡层41的厚度a为1.2～3μm，宽度c为0.2～1μm，该第二阻挡层42的厚度b为0.3～1μm，宽度为d，且d＝1.1a，两个对称的电流阻挡层4之间形成孔径5；
所述沟道层6，位于两个电流阻挡层4和孔径5上部，其厚度为0.04～0.2μm；
所述势垒层7，位于沟道层6上部，其由若干层相同或不同的GaN基宽禁带半导体材料组成，厚度为5～50nm；
所述帽层8，位于势垒层7上部，采用p型GaN基宽禁带半导体材料构成，厚度为0.02～0.25μm，该帽层8与两个电流阻挡层4在水平方向上存在交叠，交叠长度均大于0μm；
所述栅极10，位于帽层8上部；
所述源槽11，其深度大于势垒层厚度但小于势垒层与沟道层的总厚度；
所述源极12，其金属厚度大于源槽11的深度；
所述肖特基漏极13，采用肖特基结构；
所述器件两边的钝化层14，其两侧均采用双弧形台阶，即在钝化层两边的上部区域刻有弧形栅台阶，下部区域刻有弧形漏台阶，其中：
每个弧形栅台阶处淀积有金属，形成对称的两个弧形栅场板15；弧形栅台阶表面与第一阻挡层41下边缘处于同一水平高度的部位，其与漂移层的水平距离g为0.18μm；该弧形栅台阶位于第一阻挡层41下边缘水平高度以下的部分，其表面的任意一点，与第一阻挡层41下边界的垂直距离为f，与漂移层2的水平距离为e，且近似满足关系f＝9.5-10.5exp(-0.6e)，0μm<f≤9μm。
每个弧形漏台阶处淀积有金属，形成对称的两个弧形漏场板16，该弧形漏场板16与肖特基漏极13电气连接；弧形漏台阶下边界与肖特基漏极13下边界对齐，该弧形漏台阶表面，其位于肖特基漏极上边界同一水平高度以上的任意一点，与衬底1下边界的垂直距离为q，与漂移层2的水平距离为p，近似满足关系q＝5.5+2.5ln(p+0.06)，且0μm<q≤11μm，弧形漏台阶表面与肖特基漏极上边界处于同一水平高度的部分距离漂移层2的水平间距h为0.05μm；
弧形栅场板15上边界所在高度等于或高于第一阻挡层41下边界所在高度，弧形漏场板16下边界所在高度等于或低于肖特基漏极13上边界所在高度；
该钝化层14采用SiO2、SiN、Al2O3、Sc2O3、HfO2、TiO2中的任意一种或其它绝缘介质材料。
参照图3，本发明制作弧形栅-漏复合场板电流孔径异质结器件的过程，给出如下三种实施例：
实施例一：采用SiO2材料作为钝化层，制作弧形栅-漏复合场板电流孔径异质结器件。
步骤1.在衬底1上外延n-型GaN，形成漂移层2，如图3a。
采用n-型GaN做衬底1，使用金属有机物化学气相淀积技术，在衬底1上外延厚度为3μm、掺杂浓度为1×1015cm-3的n-型GaN半导体材料，形成漂移层2，其中：
外延采用的工艺条件为：温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min。
步骤2.在漂移层上外延n型GaN，形成孔径层3，如图3b。
使用金属有机物化学气相淀积技术，在漂移层2上外延厚度为1.2μm、掺杂浓度为1×1015cm-3的n型GaN半导体材料，形成孔径层3，其中：
外延采用的工艺条件为：温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min。
步骤3.制作第一阻挡层41，如图3c。
3a)在孔径层3上第一次制作掩模；
3b)使用离子注入技术，在孔径层内的两侧位置注入剂量为1×1015cm-2的p型杂质Mg，制作厚度a为1.2μm，宽度c为0.2μm的两个第一阻挡层41。
步骤4.制作第二阻挡层42，如图3d。
4a)在孔径层3和两个第一阻挡层41上第二次制作掩模；
4b)使用离子注入技术，在左、右第一阻挡层41之间的孔径层3内两侧注入剂量为1×1015cm-2的p型杂质Mg，制作厚度b为0.3μm，宽度d为1.32μm的两个第二阻挡层42，两个第一阻挡层与两个第二阻挡层构成两个对称的二级阶梯结构的电流阻挡层4，左右电流阻挡层4之间形成孔径5。
步骤5.外延GaN材料制作沟道层6，如图3e。
使用分子束外延技术，在两个第一阻挡层41、两个第二阻挡层42和孔径5的上部外延厚度为0.04μm的GaN材料，形成沟道层6。
所述分子束外延技术，其工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源。
步骤6.外延Al0.5Ga0.5N，制作势垒层7，如图3f。
使用分子束外延技术在沟道层6上外延厚度为5nm的Al0.5Ga0.5N材料，形成势垒层7，其中：
分子束外延的工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源；
步骤7.在势垒层7上部外延p型GaN，形成帽层8，如图3g。
使用分子束外延技术，在势垒层7上部外延厚度为0.02μm的p型GaN材料，形成帽层8。
所述分子束外延技术，其工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Mg源。
步骤8.制作台阶9，如图3h。
8a)在帽层8上第三次制作掩模；
8b)使用反应离子刻蚀技术，在帽层内的左、右两侧进行刻蚀，刻蚀至势垒层7上表面为止，刻蚀区形成台阶9，两个台阶之间的帽层8与两个电流阻挡层4在水平方向上的交叠长度均为0.5μm，反应离子刻蚀的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤9.刻蚀制作源槽11，如图3i。
9a)在未被帽层8覆盖的势垒层7上部以及帽层上部第四次制作掩模；
9b)使用反应离子刻蚀技术，在势垒层7左、右两侧进行刻蚀，且刻蚀深度为0.01μm，形成左、右两个源槽11，反应离子刻蚀的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤10.制作源极12，如图3j。
10a)在两个源槽11上部、未被帽层8覆盖的势垒层7上部、以及帽层8上部第五次制作掩模；
10b)使用电子束蒸发技术，在两个源槽11处淀积Ti/Au/Ni组合金属，形成源极12，其中：自下而上所淀积的金属厚度，Ti的厚度为0.02μm、Au的厚度为0.3μm、Ni的厚度为0.05μm，电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤11.制作栅极10，如图3k。
11a)在源极12上部和未被帽层8覆盖的势垒层7上部以及帽层8上部第六次制作掩模；
11b)使用电子束蒸发技术，在帽层8上淀积Ni/Au/Ni组合金属，形成栅极10，其中：自下而上所淀积金属，Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm。
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤12.制作肖特基漏极13，如图3l。
使用电子束蒸发技术，在整个衬底1背面依次淀积Pt、Au、Ni，形成Pt/Au/Ni组合金属，完成肖特基漏极13的制作，且Pt的厚度为0.02μm、Au的厚度为0.7μm、Ni的厚度为0.05μm。
淀积金属所采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤13.淀积SiO2绝缘介质材料，形成包裹的钝化层14，如图3m。
使用等离子体增强化学气相淀积技术，在除了肖特基漏极13底部以外的其他所有区域淀积SiO2绝缘介质材料，形成包裹的钝化层14，其中：
淀积钝化层的工艺条件是：N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr。
步骤14.在钝化层内的左、右两边刻蚀上平台，如图3n。
14a)在钝化层14上部制作掩模；
14b)使用反应离子刻蚀技术在钝化层14左、右两边上部的钝化层内进行刻蚀，刻蚀至与电流阻挡层下边缘同一水平高度，形成上平台，其中：
反应离子刻蚀的工艺条件为：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
步骤15.制作弧形栅台阶，如图3o。
15a)在钝化层14上部制作掩模；
15b)使用反应离子刻蚀技术，在钝化层14的左、右两边的上平台内进行刻蚀，形成弧形栅台阶，该弧形栅台阶表面与第一阻挡层41下边缘处于一水平高度的部位，其与漂移层的水平距离g为0.18μm；该弧形栅台阶位于第一阻挡层41下边缘水平高度以下的部分，其表面的任意一点，与第一阻挡层41下边缘的垂直距离f，与漂移层2的水平距离e，近似满足关系f＝9.5-10.5exp(-0.6e)，f最大为1μm，其中：
反应离子刻蚀的工艺条件为：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
步骤16.制作弧形栅场板15，如图3p。
16a)在钝化层14上部制作掩模；
16b)使用电子束蒸发技术，即在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，在左、右两边的弧形栅台阶上淀积金属Ti，制作左、右对称的两个弧形栅场板15，该弧形栅场板15上边界所在高度高于第一阻挡层41下边界所在高度0.2μm，并将该两侧的弧形栅场板与栅极电气连接。
步骤17.制作弧形漏台阶，如图3q。
17a)在肖特基漏极13的背面和钝化层14的背面制作掩模；
17b)使用反应离子刻蚀技术在钝化层14背面的左、右两边内进行刻蚀，形成弧形漏台阶，弧形漏台阶下边界与肖特基漏极13下边界对齐，该弧形漏台阶表面位于肖特基漏极上边界同一水平高度以上的任意一点，与衬底1下边界的垂直距离q，与漂移层2的水平距离p，近似满足关系q＝5.5+2.5ln(p+0.06)，q最大为1μm；且弧形漏台阶表面与肖特基漏极上边界处于同一水平高度的部位距离漂移层2的水平间距h为0.05μm，其中：
反应离子刻蚀的工艺条件为：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
步骤18.制作弧形漏场板16，如图3r。
18a)在肖特基漏极13的背面和钝化层14的背面制作掩模；
18b)使用电子束蒸发技术，即在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，在左、右两边的弧形漏台阶上淀积金属Ti，制作左、右对称的两个弧形漏场板16，该弧形漏场板16下边界所在高度与肖特基漏极13上边界所在高度相同，并将该两侧的漏场板与肖特基漏极电气连接，完成整个器件的制作。
实施例二：采用SiN材料作为钝化层，制作弧形栅-漏复合场板电流孔径异质结器件。
第一步.在衬底1上外延n-型GaN，形成漂移层2，如图3a。
在温度为1000℃，压强为45Torr，以SiH4为掺杂源，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为110μmol/min的工艺条件下，采用n-型GaN做衬底1，使用金属有机物化学气相淀积技术，在衬底1上外延厚度为30μm、掺杂浓度为1×1017cm-3的n-型GaN材料，完成漂移层2的制作。
第二步.在漂移层上外延n型GaN，形成孔径层3，如图3b。
在温度为1000℃，压强为45Torr，以SiH4为掺杂源，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为110μmol/min的工艺条件下，使用金属有机物化学气相淀积技术，在漂移层2上外延厚度为1.5μm、掺杂浓度为1×1017cm-3的n型GaN材料，完成孔径层3的制作。
第三步.制作第一阻挡层41，如图3c。
3.1)在孔径层3上第一次制作掩模；
3.2)使用离子注入技术，在孔径层内的两侧位置注入剂量为5×1015cm-2的p型杂质Mg，制作厚度a为1.5μm，宽度c为0.3μm的两个第一阻挡层41。
第四步.制作第二阻挡层42，如图3d。
4.1)在孔径层3和两个第一阻挡层41上第二次制作掩模；
4.2)使用离子注入技术，在左、右第一阻挡层41之间的孔径层3内两侧注入剂量为5×1015cm-2的p型杂质Mg，形成厚度b为0.7μm，宽度d为1.65μm的两个第二阻挡层42，两个第一阻挡层与两个第二阻挡层构成两个对称的二级阶梯结构的电流阻挡层4，左右电流阻挡层4之间形成孔径5。
第五步.外延GaN材料，制作沟道层6，如图3e。
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源的工艺条件下，使用分子束外延技术，在第一阻挡层41、第二阻挡层42和孔径5上部，外延厚度0.1μm的GaN材料，完成沟道层6的制作。
第六步.外延Al0.3Ga0.7N，制作势垒层7，如图3f。
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源的工艺条件下，使用分子束外延技术，在沟道层6上外延厚度为30nm的Al0.3Ga0.7N材料，完成势垒层7的制作。
第七步.在势垒层7上部外延p型GaN，形成帽层8，如图3g。
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Mg源的工艺条件下，使用分子束外延技术，在势垒层7上部外延厚度为0.1μm的p型GaN材料，形成帽层8。
第八步.制作台阶9，如图3h。
8.1)在帽层8上第三次制作掩模；
8.2)在Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件下，使用反应离子刻蚀技术，在帽层8左、右两侧进行刻蚀，直至势垒层7上表面为止，两个刻蚀区形成台阶9，两个台阶之间的帽层8与两个电流阻挡层4在水平方向上的交叠长度均为0.6μm。
第九步.刻蚀制作源槽11，如图3i。
9.1)在未被帽层8覆盖的势垒层7上部以及帽层上部第四次制作掩模；
9.2)在Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件下，使用反应离子刻蚀技术，在势垒层7左、右两侧进行刻蚀，且刻蚀深度为0.04μm，形成左、右两个源槽11。
第十步.制作源极12，如图3j。
10.1)在两个源槽11上部、未被帽层8覆盖的势垒层7上部、以及帽层8上部第五次制作掩模；
10.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在两个源槽11处淀积Ti/Au/Ni组合金属，形成源极12，其中：自下而上所淀积的金属厚度，Ti的厚度为0.02μm、Au的厚度为0.3μm、Ni的厚度为0.05μm。
第十一步.制作栅极10，如图3k。
11.1)在源极12上部和未被帽层8覆盖的势垒层7上部以及帽层8上部第六次制作掩模；
11.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在帽层8上淀积Ni/Au/Ni组合金属，形成栅极10，其中：自下而上所淀积金属的厚度，Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm。
第十二步.制作肖特基漏极13，如图3l。
在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在整个衬底1背面依次淀积Ni、Au、Ni，形成Ni/Au/Ni组合金属，完成肖特基漏极13的制作，且Ni的厚度为0.02μm、Au的厚度为0.7μm、Ni的厚度为0.05μm。
第十三步.淀积SiN绝缘介质材料，形成包裹的钝化层14，如图3m。
在气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr的工艺条件下，使用等离子体增强化学气相淀积技术，淀积SiN绝缘介质材料，以包裹除了肖特基漏极13底部以外的其他所有区域，完成钝化层14的制作。
第十四步.在钝化层内的左、右两边刻蚀上平台，如图3n。
14.1)在钝化层14上部制作掩模；
14.2)在CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W的工艺条件下，使用反应离子刻蚀技术在钝化层14左、右两边上部的钝化层内进行刻蚀，刻蚀至与电流阻挡层下边缘同一水平高度，形成上平台。
第十五步.制作弧形栅台阶，如图3o。
15.1)在钝化层14上部制作掩模；
15.2)在CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W工艺条件下，使用反应离子刻蚀技术，在钝化层14的左、右两边的上平台内进行刻蚀，形成弧形栅台阶，该弧形栅台阶表面与第一阻挡层41下边缘处于一水平高度的部位，其与漂移层的水平距离g为0.18μm；该弧形栅台阶位于第一阻挡层41下边缘水平高度以下的部分，其表面的任意一点，与第一阻挡层41下边缘的垂直距离f，与漂移层2的水平距离e，近似满足关系f＝9.5-10.5exp(-0.6e)，f最大为5μm。
第十六步.制作弧形栅场板15，如图3p。
16.1)在钝化层14上部制作掩模；
16.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术在左、右两边的弧形栅台阶上淀积金属Pt，制作左、右对称的两个弧形栅场板15，该弧形栅场板15上边界所在高度高于第一阻挡层41下边界所在高度1μm，并将该两侧的弧形栅场板与栅极电气连接。
第十七步.制作弧形漏台阶，如图3q。
17.1)在肖特基漏极13的背面和钝化层14的背面制作掩模；
17.2)使用反应离子刻蚀技术，即在CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W的工艺条件下，在钝化层14背面的左、右两边内进行刻蚀，形成弧形漏台阶，弧形漏台阶下边界与肖特基漏极13下边界对齐，该弧形漏台阶表面位于肖特基漏极上边界同一水平高度以上的任意一点，与衬底1下边界的垂直距离q，与漂移层2的水平距离p，近似满足关系q＝5.5+2.5ln(p+0.06)，q最大为7μm；且弧形漏台阶表面与肖特基漏极上边界处于同一水平高度的部位距离漂移层2的水平间距h为0.05μm。
第十八步.制作弧形漏场板16，如图3r。
18.1)在肖特基漏极13的背面和钝化层14的背面制作掩模；
18.2)使用电子束蒸发技术，即在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，在左、右两边的弧形漏台阶上淀积金属Pt，制作左、右对称的两个弧形漏场板16，该弧形漏场板16下边界所在高度低于肖特基漏极13上边界所在高度0.2μm，并将该两侧的漏场板与肖特基漏极电气连接，完成整个器件的制作。
实施例三：制作钝化层为SiN的弧形栅-漏复合场板电流孔径异质结器件。
步骤A.采用温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件，采用n-型GaN做衬底1，使用金属有机物化学气相淀积技术，在衬底上外延厚度为50μm、掺杂浓度为1×1018cm-3的n-型GaN材料，制作漂移层2，如图3a。
步骤B.采用温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件，使用金属有机物化学气相淀积技术，在漂移层2上外延厚度为3μm、掺杂浓度为1×1018cm-3的n型GaN材料，制作孔径层3，如图3b。
步骤C.在孔径层3上第一次制作掩模；再使用离子注入技术，在孔径层内的两侧位置注入剂量为1×1016cm-2的p型杂质Mg，制作厚度a为3μm，宽度c为1μm的两个第一阻挡层41，如图3c。
步骤D.在孔径层3和两个第一阻挡层41上第二次制作掩模；再使用离子注入技术，在左、右第一阻挡层41之间的孔径层3内两侧位置注入剂量为1×1016cm-2的p型杂质Mg，制作厚度b为1μm，宽度d为3.3μm的两个第二阻挡层42，两个第一阻挡层与两个第二阻挡层构成两个对称的二级阶梯结构的电流阻挡层4，左右电流阻挡层4之间形成孔径5，如图3d。
步骤E.采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源的工艺条件，使用分子束外延技术，在两个第一阻挡层41、两个第二阻挡层42和孔径5上部外延厚度为0.2μm的GaN材质的沟道层6，如图3e。
步骤F.采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源的工艺条件，使用分子束外延技术，在沟道层6上外延厚度为50nm的Al0.1Ga0.9N材质的势垒层7，如图3f。
步骤G.采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Mg源的工艺条件，使用分子束外延技术，在势垒层7上部外延厚度为0.25μm的p型GaN材料，形成帽层8，如图3g。
步骤H.先在帽层8上第三次制作掩模，再采用Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件，使用反应离子刻蚀技术，在帽层8内的左、右两侧进行刻蚀，刻蚀至势垒层7上表面为止，刻蚀区形成台阶9，两个台阶之间的帽层8与两个电流阻挡层4在水平方向上的交叠长度均为0.5μm，如图3h。
步骤I.先在未被帽层8覆盖的势垒层7上部以及帽层上部第四次制作掩模；再采用Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件，使用反应离子刻蚀技术，在势垒层7左、右两侧进行刻蚀，且刻蚀深度为0.06μm，形成左、右两个源槽11，如图3i。
步骤J.先在两个源槽11上部、未被帽层8覆盖的势垒层7上部、以及帽层8上部第五次制作掩模；再采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在两个源槽11处淀积Ti/Au/Ni组合金属，形成源极12，其中：自下而上所淀积的金属厚度，Ti的厚度为0.02μm、Au的厚度为0.3μm、Ni的厚度为0.05μm，如图3j。
步骤K.先在源极12上部和未被帽层8覆盖的势垒层7上部以及帽层8上部第六次制作掩模；再采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在帽层8上淀积Ni/Au/Ni组合金属，形成栅极10，其中：自下而上所淀积金属的厚度：Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm，如图3k。
步骤L.采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在整个衬底1背面依次淀积W、Au、Ni，形成W/Au/Ni组合金属，完成肖特基漏极13的制作，且W的厚度为0.02μm、Au的厚度为0.7μm、Ni的厚度为0.05μm，如图3l。
步骤M.采用气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr的工艺条件，使用等离子体增强化学气相淀积技术，淀积SiN绝缘介质材料，以包裹除了肖特基漏极13底部的其他所有区域，完成钝化层14的制作，如图3m。
步骤N.先在钝化层14上部制作掩模，再采用CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W的工艺条件，使用反应离子刻蚀技术在钝化层14左、右两边上部的钝化层内进行刻蚀，刻蚀至与电流阻挡层下边缘同一水平高度，形成上平台，如图3n。
步骤O.先在钝化层14上部制作掩模；再采用CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W工艺条件，使用反应离子刻蚀技术，在钝化层14的左、右两边的上平台内进行刻蚀，形成弧形栅台阶，该弧形栅台阶表面与第一阻挡层41下边缘处于一水平高度的部位，其与漂移层的水平距离g为0.18μm；该弧形栅台阶位于第一阻挡层41下边缘水平高度以下的部分，其表面的任意一点，与第一阻挡层41下边缘的垂直距离f，与漂移层2的水平距离e，近似满足关系f＝9.5-10.5exp(-0.6e)，f最大为9μm，图3o。
步骤P.先在钝化层14上部制作掩模；再采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术在左、右两边的弧形栅台阶上淀积金属Au，制作左、右对称的两个弧形栅场板15，该弧形栅场板15上边界所在高度等于第一阻挡层41下边界所在高度，并将该两侧的弧形栅场板与栅极电气连接，如图3p。
步骤Q.先在肖特基漏极13的背面和钝化层14的背面制作掩模，再采用CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W的工艺条件，使用反应离子刻蚀技术在钝化层14背面的左、右两边内进行刻蚀，形成弧形漏台阶，弧形漏台阶下边界与肖特基漏极13下边界对齐，该弧形漏台阶表面位于肖特基漏极上边界同一水平高度以上的任意一点，与衬底1下边界的垂直距离q，与漂移层2的水平距离p，近似满足关系q＝5.5+2.5ln(p+0.06)，q最大为11μm；且弧形漏台阶表面与肖特基漏极上边界处于同一水平高度的部位距离漂移层2的水平间距h为0.05μm，如图3q。
步骤R.先在肖特基漏极13的背面和钝化层14的背面制作掩模；再采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术在钝化层左、右两边的弧形漏台阶上淀积金属Au，制作左、右对称的两个弧形漏场板16，该弧形漏场板16下边界所在高度与肖特基漏极13上边界所在高度相同，并将该两侧的漏场板与肖特基漏极电气连接，完成整个器件的制作，如图3r。
本发明的效果可通过以下仿真进一步说明。
仿真1：对本发明器件在正向击穿情况下的二维电场分布进行仿真，结果如图4，其中器件的击穿电压为1750V。
由图4可以看出，正向击穿情况下，本发明器件中电场强度分布均匀，在器件内部以及漂移层两侧表面附近形成了连续平缓的高电场区，且高场区的范围大，说明采用二级阶梯形式的电流阻挡层后，本发明器件结构可以有效地调制器件内部和漂移层两侧表面附近的电场分布。因此本发明器件可以有效实现正向阻断功能。
仿真2：对本发明器件在反向击穿情况下的二维电场分布进行仿真，结果如图5，其中器件的击穿电压为-1440V。
由图5可以看出，反向击穿情况下，本发明器件中电场强度分布均匀，在器件内部以及漂移层两侧表面附近形成了连续平缓的高电场区，且高场区的范围大，说明本发明器件结构可以有效地调制器件内部和漂移层两侧表面附近的电场分布。因此本发明器件可以有效实现反向阻断功能。
以上描述仅是本发明的几个具体实施例，并不构成对本发明的限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。
Claims (7)
1.一种弧形栅-漏复合场板电流孔径异质结器件，包括：衬底(1)、漂移层(2)、孔径层(3)、两个对称的电流阻挡层(4)、沟道层(6)、势垒层(7)、帽层(8)和钝化层(14)，沟道层(6)和势垒层(7)的两侧刻蚀有源槽(11)，两侧源槽(11)中淀积有两个源极(12)，源极(12)之间的势垒层(7)上外延有帽层(8)，帽层(8)两侧刻有两个台阶(9)，帽层(8)上面淀积有栅极(10)，衬底(1)下面淀积有肖特基漏极(13)，钝化层(14)完全包裹在除肖特基漏极(13)底部以外的所有区域，两个电流阻挡层(4)之间形成孔径(5)，其特征在于：
所述两个电流阻挡层(4)，采用由第一阻挡层(41)和第二阻挡层(42)构成的二级阶梯结构，且第二阻挡层(42)位于第一阻挡层(41)的内侧；
所述钝化层(14)，其两侧均采用双弧形台阶，即在钝化层两边的上部区域刻有弧形栅台阶，下部区域刻有弧形漏台阶，其中：
每个弧形栅台阶处淀积有金属，形成对称的两个弧形栅场板(15)，该弧形栅场板(15)与栅极(10)电气连接；
每个弧形漏台阶处淀积有金属，形成对称的两个弧形漏场板(16)，该弧形漏场板(16)与肖特基漏极(13)电气连接。
2.根据权利要求1所述的器件，其特征在于第一阻挡层(41)的厚度a为1.2～3μm，宽度c为0.2～1μm，第二阻挡层(42)的厚度b为0.3～1μm，宽度为d，且d＝1.1a。
3.根据权利要求1所述的器件，其特征在于所述弧形栅台阶，该弧形栅台阶表面与第一阻挡层(41)下边缘处于同一水平高度的部位，其与漂移层的水平距离g为0.18μm；该弧形栅台阶位于第一阻挡层(41)下边缘水平高度以下的部分，其表面的任意一点，与第一阻挡层(41)下边界的垂直距离为f，与漂移层(2)的水平距离为e，且近似满足关系f＝9.5-10.5exp(-0.6e)，0μm<f≤9μm。
4.根据权利要求1所述的器件，其特征在于弧形漏台阶下边界与肖特基漏极(13)下边界对齐，该弧形漏台阶表面，其位于肖特基漏极上边界同一水平高度以上的任意一点，与衬底(1)下边界的垂直距离为q，与漂移层(2)的水平距离为p，近似满足关系q＝5.5+2.5ln(p+0.06)，且0μm<q≤11μm，弧形漏台阶表面与肖特基漏极上边界处于同一水平高度的部分距离漂移层(2)的水平间距h为0.05μm。
5.一种制作弧形栅-漏复合场板电流孔径异质结器件的方法，包括如下步骤：
A.在衬底(1)上外延n-型GaN半导体材料，形成漂移层(2)；
B.在漂移层(2)上外延n型GaN半导体材料，形成厚度u为1.2～3μm、掺杂浓度为1×1015～1×1018cm-3的孔径层(3)；
C.在孔径层(3)上第一次制作掩模，利用该掩模在孔径层内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度a与孔径层厚度u相同，宽度c为0.2～1μm的两个第一阻挡层(41)；
D.在孔径层(3)上第二次制作掩模，利用该掩模在左右第一阻挡层(41)之间的孔径层内的两侧注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度b为0.3～1μm，宽度d等于1.1a的两个第二阻挡层(42)，两个第一阻挡层(41)和两个第二阻挡层(42)构成二级阶梯结构的电流阻挡层(4)，两个对称电流阻挡层(4)之间形成孔径(5)；
E.在两个第一阻挡层(41)、两个第二阻挡层(42)和孔径(5)上部外延GaN半导体材料，形成厚度为0.04～0.2μm的沟道层(6)；
F.在沟道层(6)上部外延GaN基宽禁带半导体材料，形成厚度为5～50nm的势垒层(7)；
G.在势垒层(7)的上部外延厚度为0.02～0.25μm的p型GaN半导体材料，形成帽层(8)；
H.在帽层(8)上第三次制作掩模，利用该掩模在帽层内的左右两侧进行刻蚀，且刻蚀区深度等于帽层的厚度，两个刻蚀区形成台阶(9)；
I.在未被帽层(8)覆盖的势垒层(7)上部以及帽层上部第四次制作掩模，利用该掩模在势垒层(7)左、右两侧进行刻蚀，且刻蚀深度大于势垒层厚度但小于势垒层与沟道层的总厚度，形成左、右两个源槽(11)；
J.在两个源槽(11)上部和未被帽层(8)覆盖的势垒层(7)上部以及帽层(8)上部第五次制作掩模，利用该掩模在两个源槽(11)中淀积金属制作源极(12)，所淀积金属的厚度大于源槽(11)的深度；
K.在源极(12)上部和未被帽层(8)覆盖的势垒层(7)上部以及帽层(8)上部第六次制作掩模，利用该掩模在帽层(8)上部淀积金属制作栅极(10)；
L.在衬底(1)的背面上淀积金属制作肖特基漏极(13)；
M.在除了肖特基漏极(13)底部以外的其他所有区域淀积绝缘介质材料，形成包裹的钝化层(14)；
N.在钝化层(14)上部制作掩模，利用该掩模在左、右两边钝化层(14)上部进行刻蚀，刻蚀至与电流阻挡层下边缘同一水平高度，形成上平台；
O.在钝化层(14)上部制作掩模，利用该掩模在钝化层(14)的左右两边的上平台内进行刻蚀，形成弧形栅台阶，该弧形栅台阶表面与第一阻挡层(41)下边缘处于一水平高度的部位，其与漂移层的水平距离为g；该弧形栅台阶位于第一阻挡层(41)下边缘水平高度以下的部分，其表面的任意一点，与第一阻挡层(41)下边缘的垂直距离为f，与漂移层(2)的水平距离为e，且近似满足关系f＝9.5-10.5exp(-0.6e)；
P.在钝化层(14)的上部制作掩模，利用该掩模在左右两边的弧形栅台阶上淀积金属，形成左右对称的两个弧形栅场板(15)，并将该两侧的弧形栅场板(15)与栅极(10)电气连接；
Q.在肖特基漏极(13)的背面和钝化层(14)的背面制作掩模，利用该掩模在钝化层(14)背面的左右两边内进行刻蚀，形成弧形漏台阶，且弧形漏台阶下边界与肖特基漏极(13)下边界对齐，该弧形漏台阶表面位于肖特基漏极上边界同一水平高度以上的任意一点，与衬底(1)下边界的垂直距离为q，与漂移层(2)的水平距离为p，且近似满足关系q＝5.5+2.5ln(p+0.06)，且弧形漏台阶表面与肖特基漏极上边界处于同一水平高度的部位距离漂移层(2)的水平间距h为0.05μm；
R.在肖特基漏极(13)的背面以及钝化层(14)的背面制作掩模，利用该掩模在左右两边的弧形漏台阶上淀积金属，形成左右对称的两个弧形漏场板(16)，并将该两侧的弧形漏场板(16)与肖特基漏极(13)电气连接，完成整个器件的制作。
6.根据权利要求5所述的方法，其特征在于弧形栅场板(15)上边界所在高度等于或高于第一电流阻挡层(41)下边界所在高度。
7.根据权利要求5所述的方法，其特征在于弧形漏场板(16)下边界所在高度等于或低于肖特基漏极(13)上边界所在高度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710197666.4A CN107170820B (zh) | 2017-03-29 | 2017-03-29 | 弧形栅-漏复合场板电流孔径异质结器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710197666.4A CN107170820B (zh) | 2017-03-29 | 2017-03-29 | 弧形栅-漏复合场板电流孔径异质结器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107170820A true CN107170820A (zh) | 2017-09-15 |
| CN107170820B CN107170820B (zh) | 2020-04-14 |
Family
ID=59849246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710197666.4A Active CN107170820B (zh) | 2017-03-29 | 2017-03-29 | 弧形栅-漏复合场板电流孔径异质结器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107170820B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111354777A (zh) * | 2018-12-24 | 2020-06-30 | 东南大学 | 一种低导通电阻的异质结半导体器件 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5345978A (en) * | 1976-10-08 | 1978-04-25 | Hitachi Ltd | Insulated-gate-protective semiconductor device |
| CN1886835A (zh) * | 2003-11-29 | 2006-12-27 | 皇家飞利浦电子股份有限公司 | 沟槽绝缘栅场效应晶体管 |
| CN1938859A (zh) * | 2003-09-09 | 2007-03-28 | 美商克立股份有限公司 | 具有场板的宽能带隙晶体管装置 |
| WO2007062590A1 (en) * | 2005-11-29 | 2007-06-07 | The Hong Kong University Of Science & Technology | Low density drain hemts |
| CN101221980A (zh) * | 2007-01-11 | 2008-07-16 | 富士电机电子设备技术株式会社 | 电力半导体装置 |
| US7662698B2 (en) * | 2006-11-07 | 2010-02-16 | Raytheon Company | Transistor having field plate |
| CN104409493A (zh) * | 2014-11-18 | 2015-03-11 | 西安电子科技大学 | 基于t形栅-漏复合场板的异质结器件及其制作方法 |
-
2017
- 2017-03-29 CN CN201710197666.4A patent/CN107170820B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5345978A (en) * | 1976-10-08 | 1978-04-25 | Hitachi Ltd | Insulated-gate-protective semiconductor device |
| CN1938859A (zh) * | 2003-09-09 | 2007-03-28 | 美商克立股份有限公司 | 具有场板的宽能带隙晶体管装置 |
| CN1886835A (zh) * | 2003-11-29 | 2006-12-27 | 皇家飞利浦电子股份有限公司 | 沟槽绝缘栅场效应晶体管 |
| WO2007062590A1 (en) * | 2005-11-29 | 2007-06-07 | The Hong Kong University Of Science & Technology | Low density drain hemts |
| US7662698B2 (en) * | 2006-11-07 | 2010-02-16 | Raytheon Company | Transistor having field plate |
| CN101221980A (zh) * | 2007-01-11 | 2008-07-16 | 富士电机电子设备技术株式会社 | 电力半导体装置 |
| CN104409493A (zh) * | 2014-11-18 | 2015-03-11 | 西安电子科技大学 | 基于t形栅-漏复合场板的异质结器件及其制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111354777A (zh) * | 2018-12-24 | 2020-06-30 | 东南大学 | 一种低导通电阻的异质结半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107170820B (zh) | 2020-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106887467B (zh) | 漏连接半超结氮化镓基垂直型异质结功率器件及制造方法 | |
| CN106941117B (zh) | 基于悬浮超结的氮化镓基异质结电流孔径器件及其制作方法 | |
| CN104409493A (zh) | 基于t形栅-漏复合场板的异质结器件及其制作方法 | |
| CN107134491B (zh) | 基于弧形源场板的垂直结构电力电子器件 | |
| CN107068739B (zh) | 弧形栅场板电流孔径功率器件 | |
| CN104393035A (zh) | 基于介质调制的复合源场板异质结场效应晶体管 | |
| CN110148626B (zh) | 极化掺杂InN基隧穿场效应晶体管及其制作方法 | |
| CN107170821A (zh) | 浮空型漏场板电流孔径器件及其制作方法 | |
| CN107146811A (zh) | 基于阻挡层调制结构的电流孔径功率晶体管及其制作方法 | |
| CN104409494B (zh) | 基于直角源场板和直角漏场板的复合场板功率器件 | |
| CN107068740B (zh) | 源阶梯场板垂直型功率晶体管 | |
| CN107146812B (zh) | 增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法 | |
| CN107154435B (zh) | 阶梯电流阻挡层垂直型功率器件 | |
| CN107170798A (zh) | 基于栅场板和漏场板的垂直型功率器件及其制作方法 | |
| CN107170797A (zh) | 基于漏场板的电流孔径异质结晶体管及其制作方法 | |
| CN107170820A (zh) | 弧形栅‑漏复合场板电流孔径异质结器件 | |
| CN106960873B (zh) | 基于弧形漏场板和肖特基漏极的垂直型功率晶体管 | |
| CN104409482A (zh) | GaN基T形源场板功率器件及其制作方法 | |
| CN104393044A (zh) | 绝缘栅型直角栅-漏复合场板功率器件 | |
| CN107170819A (zh) | 基于浮空源场板和浮空漏场板的垂直型异质结场效应器件 | |
| CN107170804A (zh) | 复合源场板电流孔径异质结场效应晶体管 | |
| CN107134490A (zh) | 基于弧形源场板和弧形漏场板的垂直型功率器件及其制作方法 | |
| CN107170799B (zh) | 浮空栅-漏复合场板垂直型电力电子器件 | |
| CN107170795A (zh) | 源‑漏复合场板垂直型电力电子器件 | |
| CN104409480A (zh) | 绝缘栅型直角源场板高电子迁移率器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |