DE102008014894A1 - Halbleitervorrichtung mit Schottky-Sperrdiode und Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung mit Schottky-Sperrdiode und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102008014894A1
DE102008014894A1 DE102008014894A DE102008014894A DE102008014894A1 DE 102008014894 A1 DE102008014894 A1 DE 102008014894A1 DE 102008014894 A DE102008014894 A DE 102008014894A DE 102008014894 A DE102008014894 A DE 102008014894A DE 102008014894 A1 DE102008014894 A1 DE 102008014894A1
Authority
DE
Germany
Prior art keywords
columns
semiconductor device
electrode
substrate
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102008014894A
Other languages
English (en)
Inventor
Jun Kariya Sakakibara
Hitoshi Kariya Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102008014894A1 publication Critical patent/DE102008014894A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung enthält ein Substrat (10), eine Mehrzahl erster Säulen (20) eines ersten Leitfähigkeitstyps, eine Mehrzahl zweiter Säulen (30) eines zweiten Leitfähigkeitstyps, eine erste Elektrode (41) und eine zweite Elektrode (42). Die ersten Säulen (20) und die zweiten Säulen (30) sind abwechselnd auf dem Substrat (10) angeordnet, um eine Super-Junction-Struktur zu bilden. Die erste Elektrode (41) liegt auf der Super-Junction-Struktur, bildet mit den ersten Säulen (20) Schottky-Übergänge und mit den zweiten Säulen (30) ohmsche Übergänge. Die zweite Elektrode (42) ist auf dem Substrat (10) auf der gegenüberliegenden Seite der Super-Junction-Struktur angeordnet. Wenigstens ein Teil des Substrats (10) und der Super-Junction-Struktur haben Gitterdefekte, um einen Lebensdauersteuerbereich (50) zu bilden, in welchem die Lebensdauer von Minoritätsträgern auf kurz gesteuert ist.

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einer Schottky-Sperrdiode, sowie ein Verfahren zur Herstellung der Halbleitervorrichtung.
  • Üblicherweise wird zum Betrieb beispielsweise einer Wechselstromdiode mit hoher Effizienz eine Inverterschaltung verwendet. Eine Inverterschaltung 80 gemäß eines Beispiels des Standes der Technik enthält gemäß 19 Schaltelemente 81 und Freilaufdioden 82. Die Schaltelemente 81 und die Freilaufdioden 82 sind parallel zum Betrieb eines Motors (nicht gezeigt) über drei Phasen (U-Phase, V-Phase und W-Phase) geschaltet.
  • Als Schaltelement 81 kann beispielsweise ein bipolarer Transistor mit isoliertem Gate (IGBT) mit geringem Verlust verwendet werden und eine fast-recovery-diode (Diode mit kurzer Erholzeit; FRD) mit einer hohen Sperrerholeigenschaft kann als Freilaufdiode 82 verwendet werden. Wenn die Freilaufdiode 82 (FRD) in Vorwärtsrichtung betrieben wird, wird die Minoritätsträger-Lebensdauer auf kurz gesteuert. Mit dem Vorteil dass die Erholzeit kurz ist, hat die Freilaufdiode 82 jedoch den Nachteil, dass eine Vorwärtsspannung VF hoch wird und Rückflussverluste groß werden.
  • Eine Schottky-Sperrdiode (SBD) hat eine niedrige Vorwärtsspannung VF und eine hohe Erholeigenschaft. Eine SBD mit einfacher Siliziumstruktur kann jedoch nur schwierig einer elektrischen Spannung über 200 V standhalten. Somit wird eine Super-Junction-SBD (SJ-SBD) bei der eine Super-Junction-Struktur und die SBD kombiniert sind, verwendet. Bei der SJ-SBD hat die SJ-Struktur eine PN-Diode und die PN-Diode und die SBD werden parallel angeordnet. Somit wird ein elektrischer Strom, der in die PN-Diode fließt, beschränkt, um die hohe Sperrerholeigenschaft zu haben.
  • Die JP-2000-349304 A und die JP-2002-76370 A zeigen jeweils eine Schottky-Sperr-diode, bei der eine positive (P) Säule, welche die SJ-Struktur bildet, als schwebender Bereich vorgesehen ist. Wenn eine Sperrspannung an die PN-Diode angelegt wird, wirkt die P-Säule als Source oder Quelle der Minoritätsträger und damit wird die Sperrerholeigenschaft der SJ-SBD verbessert.
  • Der schwebende Zustand der P-Säule kann jedoch möglicherweise Schwankungen in der Leistung und eine Verschlechterung der Zuverlässigkeit der Freilaufdi ode verursachen. Eine für eine Freilaufdiode notwendige Leistung ist in den 20A–20C gezeigt. Was die Sperreigenschaft gemäß 20A betrifft, so ist es bevorzugt, wenn ein elektrischer Leckstrom IR niedrig und eine Spannungsbeständigkeit oder ein Spannungswiderstand VR hoch ist. Was die Vorwärtseigenschaft gemäß 20B betrifft, so ist bevorzugt, dass eine Vorwärtsspannung VS niedrig ist. Was die Sperrerholeigenschaft gemäß 20C betrifft, so ist es bevorzugt, wenn die Sperrerholzeit Trr kurz und der elektrische Sperrstrom IR niedrig ist.
  • Wenn jedoch eine Vorwärtsspannung VF der PN-Diode niedrig ist, sind ein Durchgangsstrom und eine Sperrerholeigenschaft verringert. Somit stehen die Vorwärtsspannung VF und die Sperrerholeigenschaft in konträrer Beziehung zueinander und es ist schwierig, eine Kompatibilität zwischen der Vorwärtsspannung VF und der Sperrerholeigenschaft sicher zu stellen.
  • Wenn eine SBD so konfiguriert wird, dass sie hohe Spannungsbeständigkeit hat, muss die Vorwärtsspannung VF hoch sein und ein Rückflussverlust ist schwierig zu verringern. Somit stehen die Vorwärtsspannung VF und die Spannungsbeständigkeit der Diode in konträrer Beziehung zueinander und es ist schwierig, eine Kompatibilität zwischen der Vorwärtsspannung VF und der Spannungsbeständigkeit sicher zu stellen.
  • Es ist damit schwierig, sämtliche genannten Punkte sicher zu stellen, d. h. die Verringerung der Vorwärtsspannung VF, die Erhöhung der Spannungsbeständigkeit und die Verbesserung der Sperrerholeigenschaft.
  • Angesichts der voranstehenden Probleme ist es Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit einer Schottky-Sperrdiode zu schaffen und eine weitere Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung dieser Halbleitervorrichtung zu schaffen, so dass die genannten Probleme beseitigt sind.
  • Gemäß einem ersten Aspekt der Erfindung weist eine Halbleitervorrichtung auf: ein Substrat, eine Mehrzahl erster Säulen, eine Mehrzahl zweiter Säulen, eine erste Elektrode und eine zweite Elektrode. Das Substrat und die ersten Säulen haben einen ersten Leiffähigkeitstyp und die zweiten Säulen haben einen zweiten Leitfähigkeitstyp. Die ersten Säulen und die zweiten Säulen sind abwechselnd auf dem Substrat in einer Ebenenrichtung des Substrats angeordnet um eine Super-Junction-Struktur zu bilden. Die erste Elektrode ist auf der Super-Junction-Struktur angeordnet, bildet mit den ersten Säulen Schottky-Übergänge und mit den zweiten Säulen ohmsche Übergänge. Die zweite Elektrode ist auf dem Substrat an einer gegenüberliegenden Seite der Super-Junction-Struktur angeordnet ist. Die ersten Säulen und die zweiten Säulen bilden Dioden, und die erste Elektrode und die ersten Säulen bilden Schottky-Sperrdioden. Die Dioden und die Schottky-Sperrdioden sind parallel zwischen die erste Elektrode und die zweite Elektrode geschaltet. Wenigstens ein Teil des Substrats und der Super-Junction-Struktur weist Gitterdefekte auf, um einen Lebensdauersteuerbereich zu schaffen, in welchem die Lebensdauer von Minoritätsträgern auf kurz gesteuert wird.
  • Bei der Halbleitervorrichtung gemäß der vorliegenden Erfindung sind die Schottky-Sperrdioden in der Super-Junction-Struktur angeordnet. Ein Widerstand eines Strompfads zwischen der ersten Elektrode und der zweiten Elektrode ist damit verringert. Da zusätzlich die Halbleitervorrichtung die Super-Junction-Struktur hat, wird eine Konzentration eines elektrischen Felds eingeschränkt. Somit hat die Halbleitervorrichtung hohe Spannungsbeständigkeit. Weiterhin ist die Lebensdauer der Minoritätsträger in dem Lebensdauersteuerbereich kurz und somit wird die Sperrerholzeit kurz und der Sperrstrom wird verringert. Im Ergebnis kann die Sperrerholeigenschaft der Halbleitervorrichtung verbessert werden.
  • Gemäß einem zweiten Aspekt der Erfindung weist ein Verfahren zur Herstellung einer Halbleitervorrichtung auf: Bereitstellen eines Substrats eines ersten Leitfähigkeitstyps; Ausbilden einer Mehrzahl von Gräben auf einer ersten Oberfläche des Substrats, um eine Mehrzahl erster Säulen zu bilden, die voneinander durch die Mehrzahl von Gräben getrennt sind; Ausbilden einer Mehrzahl von zweiten Säulen eines zweiten Leitfähigkeitstyps in der Mehrzahl von Gräben; Ausbilden einer ersten Elektrode auf der Mehrzahl der ersten Säulen und der Mehrzahl der zweiten Säulen derart, dass die erste Elektrode mit der Mehrzahl von ersten Säulen Schottky-Übergänge bildet und mit der Mehrzahl von zweiten Säulen ohmsche Übergänge bildet; Implantieren von Ionen in eine zweite Oberfläche des Substrats, um eine Schicht zu bilden, die den ersten Leitfähigkeitstyp hat und die eine hohe Verunreinigungskonzentration gegenüber dem Substrat hat; Ausbilden von Gitterdefekten in zumindest einem Teil der Schicht, dem Substrat, der Mehrzahl von ersten Säulen und der Mehrzahl von zweiten Säulen, um einen Lebensdauersteuerbereich zu schaffen, in welchem die Lebensdauer von Minoritätsträgern auf kurz gesteuert ist; und Ausbilden einer zweiten Elektrode auf der Schicht.
  • Bei der Halbleitervorrichtung, welche gemäß obigem Verfahren hergestellt wird, bildet die Mehrzahl der ersten Säule und die Mehrzahl der zweiten Säulen eine Su per-Junction-Struktur und die erste Elektrode und die Mehrzahl von ersten Säulen schaffen Schottky-Sperrdioden in der Super-Junction-Struktur. Somit wird ein Widerstand in einem Strompfad zwischen der ersten Elektrode und der zweiten Elektrode verringert. Da weiterhin die Halbleitervorrichtung die Super-Junction-Struktur hat, wird eine Konzentration eines elektrischen Felds eingeschränkt. Damit hat die Halbleitervorrichtung hohe Spannungsbeständigkeit. Weiterhin wird die Lebensdauer der Minoritätsträger im Lebensdauersteuerbereich kurz und somit kann eine Sperrerholzeit kurz gemacht werden und ein Sperrstrom kann verringert werden. Im Ergebnis lässt sich die Sperrerholeigenschaft der Halbleitervorrichtung verbessern.
  • Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich aus den nachfolgenden detaillierten Beschreibung vor bevorzugten Ausführungsformen anhand der Zeichnung.
  • In der Zeichnung zeigt:
  • 1 eine schematische Schnittdarstellung durch eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der Erfindung;
  • 2 eine Graphik einer Beziehung zwischen einer Trapdichte und der Lebensdauer;
  • 3 eine schematische Darstellung einer PN-Säule einer Super-Junction-Struktur;
  • 4 eine Graphik der Verteilung von Minoritätsträgern in einer N-Säule entlang Linie IVa-IVb in 1;
  • 5 in einer Graphik ein Simulationsergebnis von Sperrerholeigenschaften der Halbleitervorrichtung gemäß der ersten Ausführungsform (E1) und einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel (CE);
  • 6 eine schematische Schnittdarstellung durch eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der Erfindung;
  • 7 eine schematische Schnittdarstellung durch eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der Erfindung;
  • 8 eine schematische Schnittdarstellung durch eine Halbleitervorrichtung gemäß einer vierten Ausführungsform der Erfindung;
  • 9 eine schematische Schnittdarstellung durch eine Halbleitervorrichtung gemäß einer fünften Ausführungsform der Erfindung;
  • 10 eine schematische Schnittdarstellung durch eine Halbleitervorrichtung gemäß einer sechsten Ausführungsform der Erfindung;
  • 11 eine schematische Schnittdarstellung durch eine Halbleitervorrichtung gemäß einer siebten Ausführungsform der Erfindung;
  • 12 eine schematische Schnittdarstellung durch eine Halbleitervorrichtung gemäß einer achten Ausführungsform der Erfindung;
  • 13 eine schematische Schnittdarstellung durch eine Halbleitervorrichtung gemäß einer neunten Ausführungsform der Erfindung;
  • 14 eine schematische Schnittdarstellung durch eine Halbleitervorrichtung gemäß einer zehnten Ausführungsform der Erfindung;
  • 15 eine schematische Schnittdarstellung durch eine Halbleitervorrichtung gemäß einer elften Ausführungsform der Erfindung;
  • 16 eine schematische Schnittdarstellung durch eine Halbleitervorrichtung gemäß einer zwölften Ausführungsform der Erfindung;
  • 17 eine schematische Schnittdarstellung durch eine Halbleitervorrichtung gemäß einer dreizehnten Ausführungsform der Erfindung;
  • 18 eine schematische Schnittdarstellung durch eine Halbleitervorrichtung gemäß einer vierzehnten Ausführungsform der Erfindung;
  • 19 ein Schaltungsdiagramm einer Inverterschaltung gemäß einem Beispiel nach dem Stand der Technik; und
  • 20A–20C Graphiken von Betriebskennlinien einer Freilaufdiode.
  • <Erste Ausführungsform>
  • Eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der Erfindung wird nachfolgend unter Bezug auf die 1–5 beschrieben.
  • Die Halbleitervorrichtung hat eine Super-Junction-Struktur (SJ-Struktur) mit einem N+ Typ Substrat 10, N Typ Bereichen (N Säule) 20 jeweils in Säulenform und P Typ Bereichen (P Säule) 30 jeweils in Säulenform. Auf dem N+ Typ Substrat 10 sind die N Säulen 20 und P Säulen 30 abwechselnd in einer Ebenenrichtung des N+ Typ Substrats 10 angeordnet. D. h., die Halbleitervorrichtung gemäß 1 hat eine sich wiederholende Struktur, in der die N Säulen 20 und die P Säulen 30 abwechselnd angeordnet sind.
  • Das N+ Typ Substrat 10 hat beispielsweise eine Verunreinigungskonzentration im Bereich von ungefähr 1 × 1018 cm–3 bis ungefähr 1 × 1020 cm–3. Jede der PN Säulen, welche die N Säule 20 und die P Säule 30 enthält, hat eine Verunreinigungskonzentration in einem Bereich von ungefähr 1 × 1015 cm–3 bis ungefähr 1 × 1018 cm–3, eine Breite in einem Bereich von ungefähr 0,1 μm bis ungefähr 10 μm, eine Tiefe in einem Bereich von ungefähr 1 μm bis 100 μm und ein Streckungsverhältnis größer oder gleich als 1.
  • Jede der P Säulen 30 hat einen P+ Typ Bereich 31 an einem Oberflächenabschnitt hiervon. Der P+ Typ Bereich 31 hat eine hohe Verunreinigungskonzentration gegenüber den P Säulen 30. Zusätzlich ist eine Anodenelektrode 41 auf den N Säulen 20 und den P+ Typ Bereichen 31 ausgebildet. Im vorliegendem Fall bilden die N Säulen 20 und die Anodenelektrode 41 Schottky-Sperrdioden (SBD). Die P+ Typ Bereiche 31 und die Anodenelektrode 41 bilden ohmsche Übergänge. Im Gegensatz hierzu ist eine Kathodenelektrode 42 auf den N+ Typ Substrats 10 auf einer gegenüberliegenden Seite der SJ-Struktur angeordnet. Bei der vorliegenden Ausführungsform entspricht die Anodenelektrode 41 einer ersten Elektrode und die Kathodenelektrode 42 entspricht einer zweiten Elektrode. Weiterhin entsprechen der N Typ, der N– Typ und der N+ Typ einem ersten Leitfähigkeitstyp und der P Typ und der P+ Typ entsprechen einem zweiten Leitfähigkeitstyp.
  • Bei der vorliegenden Halbleitervorrichtung können der Gesamtbereich der N Säulen 20, der P Säulen 30 und der P+ Typ Bereich 31 welche die SJ-Struktur bilden und das N+ Typ Substrat 10 als Lebensdauersteuerbereich 50 arbeiten. Der Lebensdauersteuerbereich 50 ist so vorgesehen, dass die Lebensdauer von Minoritätsträ gern in der SJ-Struktur kurz wird. Beispielsweise werden Gitterdefekte in der gesamten SJ-Struktur durch Bestrahlung mit einer Strahlung von einer rückwärtigen Fläche des N+ Typ Substrats 10 her ausgebildet und damit wird der Lebensdauersteuerbereich 50 gebildet. Als Strahlung können beispielsweise ein Elektronenstrahl oder ein Neutronenstrahl verwendet werden.
  • Ein Beispiel eines Herstellungsverfahrens für die Halbleitervorrichtung wird nun beschrieben. Zunächst wird ein N Tpy Substrat vorbereitet und auf der vorderen Oberflächenseite des N Typ Substrats werden mit einem bestimmten Abstand Zwischengräben ausgebildet. Damit werden die N Säulen 20 voneinander durch die Gräben getrennt. Dann werden in den Gräben die P Säulen 30 ausgebildet. Somit wird die SJ-Struktur gebildet, bei der die N Säulen 20 und P Säulen 30 abwechselnd angeordnet sind. Nach Einebnung der Oberfläche des N Typ Substrats wird eine selektive Ionenimplantation an den Oberflächenabschnitten der P Säulen 30 durchgeführt, um die P+ Typ Bereiche 31 zu bilden. Dann wird die Anodenelektrode 41 auf den N Säulen 20 und P+ Typ Bereichen 31 ausgebildet. Eine rückwärtige Fläche des N Typs Substrats wird ausgedünnt und eine andere Ionenimplantation wird an der rückwärtigen Fläche des N Typ Substrats durchgeführt, um eine N+ Typ Schicht zu bilden, die mit Bezug auf das N Typ Substrat höhere Verunreinigungskonzentration hat. Die N+ Typ Schicht entspricht dem N+ Typ Substrat 10 in 1.
  • Dann wird die gesamte SJ-Struktur mit einer Strahlung, beispielsweise einem Elektronenstrahl oder einem Neutronenstrahl bestrahlt und in der gesamten SJ-Struktur werden Gitterdefekte ausgebildet. Im vorliegendem Fall wird die Lebensdauer von Minoritätsträgern durch Steuern einer Tragdichte (Fangstellendichte) durch die Gitterdefekte eingestellt.
  • Gemäß 2 wird die Lebensdauer kurz, wenn die Tragdichte groß wird. Durch Bestrahlung der SJ-Struktur mit der Strahlung wird die Lebensdauer so gesteuert, dass sie bezüglich eines Falles, wo die SJ-Struktur nicht bestrahlt worden ist, in einem Bereich von 1/10 bist ungefähr 1/100 liegt.
  • Insbesondere ist gemäß der Beziehung von 2 eine Solltrapdichte aus einem Sollwert der Lebensdauer zu erlangen und die SJ-Struktur wird von der Seite des N+ Typ Substrats 10 her mit der Strahlung bestrahlt, sodass die Tragdichte sich der Solltrapdichte nähert. Wenn die SJ-Struktur nicht bestrahlt wird, beträgt die Lebensdauer ungefähr 10–5 s. Wenn die SJ-Struktur jedoch mit der Strahlung bestrahlt wird, nimmt die Tragdichte in der SJ-Struktur zu und damit wird die Lebensdauer kleiner oder gleich 10–5 s.
  • Weiterhin wird die Kathodenelektrode 42 auf dem N+ Typ Substrat 10 ausgebildet, um die Halbleitervorrichtung von 1 zu bilden.
  • Die Arbeitsweise der Halbleitervorrichtung, die durch das obige Verfahren hergestellt wird, wird nun unter Bezug auf 3 beschrieben. In 3 ist eine der PN Säulen der SJ-Struktur gezeigt. Zunächst wird eine Vorwärtsspannung an die Anodenelektrode 41 angelegt und die Kathodenelektrode 42 ist mit Masse verbunden. Der Großteil eines Vorwärtsstroms (SBD-Stromkomponente) fließt durch die Schottky-Sperrdiode (SBD), die aus der Anodenelektrode 41 und der N Säule 20 gebildet ist, wie durch den Pfeil in 3 gezeigt und fließt dann über die Kathodenelektrode 42 auf Masse ab.
  • Ein Teil des Vorwärtsstroms, der zwischen der Anodenelektrode 41 und der Kathodenelektrode 42 fließt, fließt durch den P+ Typ Bereiche 31 und die P Säule 30 und fließt von einem Teil der P Säule 30 benachbart dem N+ Typ Substrat 10 zur N Säule 20.
  • In einem Abschnitt oder Teil der PN Säule auf Seiten der Anodenelektrode 41 ist ein elektrisches Potential hoch. Somit besteht keine Differenz im elektrischen Potential zwischen der N Säule 20 und der P Säule 30 und eine Ladungsträgerinjektion zwischen der P Säule 30 und der N Säule 20 ist schwierig zu bewerkstelligen. Somit dient der Abschnitt der PN Säule auf Seiten der Anodenelektrode 41 nicht als parasitäre PN-Diode. Da jedoch die SBD-Stromkomponente durch die N Säule 20 fließt, wird in der N Säule 20 ein Potentialgradient geschaffen. Somit hat ein Teil der N Säule 20 auf Seiten des N+ Typ Substrats 10 ein niedrigeres elektrisches Potential im Vergleich zu einem Teil der P Säule 30 auf Seiten des N+ Typ Substrats 10. Somit wird die Differenz im elektrischen Potential zwischen der N Säule 20 und der P Säule 30 in einem Abschnitt oder Teil der PN Säule auf Seiten der Kathodenelektrode 42 am größten, d. h. in einem Bodenabschnitt der SJ-Struktur. Im Ergebnis bewegen sich Elektronen (Majoritätsträger) der N Säule 20 zur P Säule 30 und Löcher (Minoritätsträger) der P Säule 30 bewegen sich zur N Säule 20 und damit tritt eine Ladungsträgerinjektion zwischen der N Säule 20 und der P Säule 30 auf. Somit dient der Bodenabschnitt der SJ-Struktur als parasitäre PN-Diode.
  • Wenn eine Sperrspannung an die Halbleitervorrichtung angelegt wird, fließt ein Sperrstrom durch die parasitäre PN-Diode, die am Bodenabschnitt der SJ-Struktur liegt. Die gesamte SJ-Struktur, d. h. zumindest der Bodenabschnitt der SJ-Struktur ist jedoch als Lebensdauersteuerbereich 50 ausgebildet. Somit wird die Lebensdauer der Minoritätsträger der N Säule 20 und der P Säule 30 kurz und der Sperrstrom wird aufgrund des Lebensdauersteuerbereichs 50 verringert. Damit können die Sperrerholeigenschaften der Halbleitervorrichtung verbessert werden.
  • Der Lebensdauersteuerbereich 50 kann die Arbeitsweise der parasitären PN-Diode, die aufgrund der SJ-Struktur vorhanden ist, eingrenzen, ohne die Arbeitsweise der SBD zu beeinflussen, die mit der Anodenelektrode 41 und der N Säule 20 gebildet ist. Selbst wenn das N+ Typ Substrat 10 als Lebensdauersteuerbereich 50 ausgebildet wird, ist die Arbeitsweise der SBD nicht beeinflusst.
  • Eine Simulation der Verteilung der Minoritätsträger für den Fall, dass eine Vorwärtsspannung an die Halbleitervorrichtung angelegt wird, wurde von den vorliegenden Erfindern durchgeführt. In einem Simulationsergebnis gemäß 4 wird eine Lochdichte, d. h. eine Dichte der Minoritätsträger der N Säule 20 zwischen der Halbleitervorrichtung gemäß der ersten Ausführungsform (E1) und einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel (CE) verglichen. Bei der Halbleitervorrichtung gemäß dem Vergleichsbeispiel ist der Lebensdauersteuerbereich 50 nicht vorhanden. Gemäß 4 wird die Lochdichte in der N Säule 20 bei der Halbleitervorrichtung gemäß der ersten Ausführungsform (E1) im Vergleich zu derjenigen des Vergleichsbeispiels (CE) verringert. Somit wird die Injektion von Minoritätsträgern in die N Säule 20 bei der Halbleitervorrichtung gemäß der ersten Ausführungsform (E1) beschränkt.
  • Weiterhin wurde von den vorliegenden Erfindern eine Simulation der Sperrerholeigenschaft in der Halbleitervorrichtung gemäß der ersten Ausführungsform (E1) und der Halbleitervorrichtung gemäß des Vergleichsbeispiels (CE) durchgeführt. Wie in 5 gezeigt, verringern sich ein Sperrerholstrom und eine Sperrerholzeit der Halbleitervorrichtung bei der ersten Ausführungsform (E1) im Vergleich zum Vergleichsbeispiel (CE) aufgrund der Begrenzung der Injektion von Minoritätsträgern in die N Säule 20.
  • Bei der Halbleitervorrichtung gemäß der ersten Ausführungsform sind die SBDs in der SJ-Struktur vorgesehen. Somit wird ein Erregungspfad zwischen der Anodenelektrode 41 und der Kathodenelektrode 42 in vertikaler Richtung geschaffen und der Widerstand wird niedrig. Da weiterhin die N Säulen 20 und die P Säulen 30 abwechselnd angeordnet sind, erweitert sich ein Verarmungsschicht durch die Grenzflächen zwischen den N Säulen 20 und P Säulen 30. Somit wird ein elektrisches Feld dran gehindert, sich in einem bestimmten Bereich zu konzentrieren. Somit wird die Feldstärke zwischen der Anodenelektrode 41 und der Kathodenelektrode 42 gleichförmig und eine hohe Spannungsbeständigkeit wird geschaffen.
  • Zusätzlich sind die Gitterdefekte der gesamten SJ-Struktur vorhanden und ein Bereich, wo die Gitterdefekte vorhanden sind, dient als Lebensdauersteuerbereich 50. Selbst wenn der elektrische Strom durch die N Säule 20 fließt und der Potentialgradient in der N Säule 20 erzeugt wird und eine hohe Potentialdifferenz am Bodenabschnitt der SJ-Struktur erzeugt wird, sind die Lebensdauern der Minoritätsträger und der Sperrstrom in der parasitären PN-Diode in der SJ-Struktur aufgrund des Lebensdauersteuerbereichs 50 verringert. Somit können die Sperrerholeigenschaften der Halbleitervorrichtung verbessert werden.
  • <Zweite Ausführungsform>
  • Bei der Halbleitervorrichtung von 1 ist die gesamte SJ-Struktur als Lebensdauersteuerbereich 50 ausgebildet. Alternativ kann nur der Bodenabschnitt der SJ-Struktur, wo die parasitäre PN-Diode vorhanden ist, als Lebensdauersteuerbereich 50 ausbildbar sein. Auch in diesem Fall kann die Sperrerholeigenschaft verbessert werden.
  • Bei einer Halbleitervorrichtung gemäß der zweiten Ausbildungsform der Erfindung wird nur ein Teil der SJ-Struktur auf Seiten des N+ Typ Substrats 10, d. h. wird nur der Bodenabschnitt der SJ-Struktur als Lebensdauersteuerbereich 50 ausgebildet, wie in 6 gezeigt. Der verbleibende Teil der Halbleitervorrichtung von 6 ist annähernd gleich zur Halbleitervorrichtung von 1.
  • Beim vorliegendem Fall werden nach Ausbildung der SJ-Struktur am N+ Typ Substrats 10 beispielsweise Heliumionen von einer Seite des N+ Typ Substrats 10 in Richtung Seite der SJ-Struktur gestrahlt und damit kann der Lebensdauersteuerbereich 50 nur am Bodenabschnitt der SJ-Struktur geschaffen werden.
  • Wenn der Lebensdauersteuerbereich 50 in der gesamten SJ-Struktur geschaffen ist, können die Gitterdefekte auch an den PN-Übergangsabschnitten ausgebildet werden und die Gitterdefekte können einen Leckstrom verursachen. Im Gegensatz hierzu, wenn der Lebensdauersteuerbereich 50 nur am Bodenabschnitt der SJ-Struktur geschaffen wird, werden die Gitterdefekte nur am Bodenabschnitt gebildet. Somit wird der Leckstrom verringert.
  • <Dritte Ausführungsform>
  • Bei einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der Erfindung hat jede der N Säulen 20 an einem Oberflächenabschnitt hiervon einen N– Typ Bereich 21 wie in 7 gezeigt, jeder der N– Typ Bereiche 21 hat im Vergleich zu jeder der N Säulen 20 niedrige Verunreinigungskonzentration. Beispielsweise hat der N– Typ Bereich 21 eine Verunreinigungskonzentration in einem Bereich von ungefähr 1 × 1014 cm–3 bis ungefähr 1 × 1017 cm–3.
  • Der verbleibende Teil der Halbleitervorrichtung von 7 ist annähernd gleich zur Halbleitervorrichtung von 1. Bei der vorliegenden Ausführungsform ist der Lebensdauersteuerbereich 50 in der gesamten SJ-Struktur ausgebildet. Somit lassen sich geringer Widerstand, hohe Spannungsfestigkeit und hohe Sperrerholeigenschaft erhalten.
  • <Vierte Ausführungsform>
  • Bei einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der Erfindung ist der Lebensdauersteuerbereich 50 nur am Bodenabschnitt der SJ-Struktur vorhanden, wie in 8 gezeigt. Der verbleibende Teil der Halbleitervorrichtung von 8 ist annähernd gleich zur Halbleitervorrichtung von 7. Auch bei diesem Fall können geringer Widerstand, hohe Spannungsfestigkeit und hohe Sperrerholeigenschaften erhalten werden. Weiterhin ist der Leckstrom verringert.
  • <Fünfte Ausführungsform>
  • Bei den obigen ersten bist vierten Ausführungsformen ist die SJ-Struktur direkt auf dem N+ Typ Substrat 10 ausgebildet. Alternativ kann eine N– Typ Schicht mit unterschiedlicher Verunreinigungskonzentration zwischen dem N+ Typ Substrat 10 und der SJ-Struktur gebildet werden, um eine Semi-SJ-Struktur zu bilden.
  • Bei einer Halbleitervorrichtung gemäß der fünften Ausführungsform der Erfindung ist eine N– Typ Schicht 60 zwischen dem N+ Typ Substrat 10 und der SJ-Struktur angeordnet. Die N– Typ Struktur hat im Vergleich zum N+ Typ Substrat 10 niedrige Verunreinigungskonzentration. Somit bilden die N– Typ Schicht 60 und die SJ-Struktur eine Semi-SJ-Struktur. Die Verunreinigungskonzentration der N– Typ Schicht 60 ist gleich oder kleiner der Verunreinigungskonzentration der N Säule 20. Beispielsweise hat die N– Typ Schicht 60 eine Verunreinigungskonzentration in einem Bereich von ungefähr 1 × 1014 cm–3 bis ungefähr 1 × 1018 cm–3. Im vorliegenden Fall ist die gesamte Semi-SJ-Schicht als Lebensdauersteuerbereich 50 ausgebildet. Der verbleibende Teil der Halbleitervorrichtung von FIG.) ist annähernd gleich zur Halbleitervorrichtung von 1.
  • Im vorliegenden Fall werden nach der Ausbildung der SJ-Struktur auf dem N– Typ Substrat die N– Typ Schicht 60 und das N+ Typ Substrat 10 ausgebildet und dann erfolgt eine Bestrahlung von der Seite des N+ Typ Substrat 10 her. Somit kann der Lebensdauersteuerbereich 50 in der gesamten Semi-SJ-Struktur ausgebildet werden.
  • Wenn die N– Typ Schicht 60 auf dem N+ Typ Substrat 10 ausgebildet wird, um die Semi-SJ-Struktur zu konfigurieren, wird in der N– Typ Schicht 60 die Lochkonzentration hoch. Somit kann eine weiche Erholeigenschaft erhalten werden.
  • <Sechste Ausführungsform>
  • Bei einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der Erfindung ist die N– Typ Schicht 60 zwischen dem N+ Typ Substrat 10 und der SJ-Struktur angeordnet und nur die N– Typ Schicht 60 ist als Lebensdauersteuerbereich 50 ausgebildet, wie in 10 gezeigt. Der verbleibende Teil der Halbleitervorrichtung von 10 ist annähernd gleich zur Halbleitervorrichtung von 9.
  • <Siebte Ausführungsform>
  • Bei einer Halbleitervorrichtung gemäß einer siebten Ausführungsform der Erfindung hat jede der N Säulen 20 an einem Oberflächenabschnitt hiervon den N– Typ Bereich 21, wie in 11 gezeigt. Der verbleibende Teil der Halbleitervorrichtung von 11 ist annähernd gleich zur Halbleitervorrichtung von 9. In dem vorliegenden Fall ist die gesamte Semi-SJ-Struktur einschließlich des N– Typ Bereichs 21 als Lebensdauersteuerbereich 50 ausgebildet.
  • <Achte Ausführungsform>
  • Bei einer Halbleitervorrichtung gemäß einer achten Ausführungsform hat jede der N Säulen 20 an einem Oberflächenabschnitt hiervon den N– Typ Bereich 21, wie in 12 gezeigt. Im vorliegenden Fall ist nur die N– Typ Schicht 60 als Lebensdauersteuerbereich 50 ausgebildet. Der verbleibende Teil der Halbleitervorrichtung von 12 ist annähernd gleich zur Halbleitervorrichtung von 11.
  • <Neunte Ausführungsform>
  • Bei den obigen ersten bis achten Ausführungsformen enthält die Halbleitervorrichtung nur die SPDs. Alternativ kann die Halbleitervorrichtung die SPDs und einen MOS-Transistor (Metalloxidhalbleiter) enthalten.
  • Gemäß 13 hat eine Halbleitervorrichtung gemäß einer neunten Ausführungsform der Erfindung die SJ-Struktur auf dem N+ Typ Substrat 10. Die SJ-Struktur enthält die N Säulen 20 und P Säulen 30, die abwechselnd in Wiederholrichtung angeordnet sind. Zusätzlich enthält die SJ-Struktur P– Typ Basisbereiche 70 auf dem Oberflächenabschnitt der N Säulen 20 und der P Säulen 30. Die P– Typ Basisbereiche 70 erstrecken sich in Wiederholrichtung und sind voneinander getrennt. Jeder der P– Typ Basisbereiche 70 hat einen ersten Abschnitt, einen zweiten Abschnitt und einen dritten Abschnitt in einem Oberflächenteil hiervon.
  • In jedem der Oberflächenabschnitte der P– Typ Basisbereiche 70 ist ein N+ Typ Sourcebereich 71 im ersten Abschnitt und ein P+ Typ Körperbereich 72 im zweiten Abschnitt angeordnet. Da die beispielhafte Struktur von 13 wiederholt wird, sind die N+ Typ Sourcebereiche 71 zwischen den P+ Typ Körperbereichen 72 angeordnet. Auf einem Teil des N+ Typ Sourcebereichs 71 und des P+ Typ Körperbereichs 72 ist eine Sourceelektrode 73 angeordnet. Das heißt, die Sourceelektrode 73 enthält einen ersten Teil und einen zweiten Teil und der erste Teil liegt auf dem N+ Sourcebereich 71 und der zweite Teil liegt auf dem P+ Typ Körperbereich 72.
  • Jeder der dritten Abschnitte der P– Typ Basisbereiche 70 liegt zwischen dem N+ Typ Sourcebereich 71 und der N Säule 20 und wirkt als Kanalbereich 74. Auf jedem der Kanalbereiche 74 ist eine Gateelektrode 75 angeordnet.
  • Auf einer oberen Fläche der SJ-Struktur zwischen den getrennten P– Typ Basisberichen 70 ist die Anodenelektrode 41 der SPDs angeordnet. Die Anodenelektrode 41 ist mit eine Source des MOS-Transistors gekoppelt. Zusätzlich ist eine Drainelektrode 76 auf dem N+ Typ Substrat 10 auf einer gegenüberliegenden Seite der SJ-Struktur ausgebildet. Die Drainelektrode 76 dient auch als Kathodenelektrode 42 der SPDs.
  • Somit wirken in der SJ-Struktur Abschnitte, wo die P– Typ Basisbereiche 70 ausgebildet sind, als MOS-Transistor und Verbindungsabschnitte der Anodenelektrode 41 und der N Säulen 20, die zwischen dem MOS-Transistor liegen, wirken als SPDs.
  • Bei der Halbleitervorrichtung gemäß 13 wird beispielsweise eine isolierende Schicht (nicht gezeigt) auf den Sourceelektroden 73 und der Anodenelektrode 41 ausgebildet, um die Elektroden zu schützen.
  • Bei der vorliegenden Halbleitervorrichtung sind die SPDs zwischen die Sourceelektroden 73 und die Drainelektrode gekoppelt. Weiterhin ist die parasitäre PN-Diode, gebildet aus den N Säulen 20 und den P Säulen 30; ebenfalls zwischen die Sourceelektroden 73 und die Drainelektrode 76 gekoppelt.
  • Im vorliegenden Fall ist die gesamte SJ-Struktur als Lebensdauersteuerbereich 50 ausgebildet. Da sich die Arbeitsweise des MOS-Transistiors durch die Majoritätsträger entscheidet, wird, selbst wenn die Lebensdauer der Dioden gesteuert wird, der MOS-Transistor nur wenig beeinflusst.
  • Wenn die SPDs und der MOS-Transistor einstückig in der SJ-Struktur ausgebildet sind, kann eine Halbleitervorrichtung geschaffen werden, bei der geringer Widerstand, hohe Spannungsbeständigkeit und hohe Sperrerholeigenschaften sicher gestellt sind.
  • <Zehnte Ausführungsform>
  • Bei einer Halbleitervorrichtung gemäß einer zehnten Ausführungsform der Erfindung ist nur ein Bodenabschnitt der SJ-Struktur als Lebensdauersteuerbereich 50 ausgebildet, wie in 14 gezeigt. Der verbleibende Teil der Halbleitervorrichtung von 14 ist annähernd gleich zur Halbleitervorrichtung von 13. Bei dieser Ausführungsform kann die Sperrerholeigenschaft der parasitären PN-Diode am Bodenabschnitt der SJ-Struktur verbessert werden.
  • <Elfte Ausführungsform>
  • Bei einer Halbleitervorrichtung gemäß einer elften Ausführungsform der Erfindung hat jeder der N Säulen 20 den N– Typ Bereich 21 an einem Oberflächenabschnitt hiervon, wie in 15 gezeigt. Der verbleibende Teil der Halbleitervorrichtung von 15 ist annähernd gleich zur Halbleitervorrichtung von 13. Der N– Typ 21 in 15 sind annähernd gleich zu den N– Typ Bereichen 21 der 7, 8, 11 und 12.
  • Die Gitterdefekte werden in der gesamten SJ-Struktur einschließlich der N– Typ Bereiche 21 gebildet und somit arbeitet die gesamte SJ-Struktur als Lebensdauersteuerbereich 50.
  • <Zwölfte Ausführungsform>
  • Bei einer Halbleitervorrichtung gemäß einer zwölften Ausführungsform der Erfindung hat jede der N Säulen 20 der N– Typ Bereich an einem Oberflächenabschnitt hiervon wie in 16 gezeigt. Bei der vorliegenden Ausführungsform ist nur Bodenabschnitt der SJ-Struktur als Lebenssteuerbereich 50 ausgebildet. Der verbleibende Teil der Halbleitervorrichtung von 16 ist annähernd gleich zur Halbleitervorrichtung von 15.
  • <Dreizehnte Ausführungsform>
  • Bei einer Halbleitervorrichtung gemäß einer dreizehnten Ausführungsform der Erfindung ist N– Typschicht 60 zwischen dem N+ Typ Substrat 10 und der SJ-Struktur ausgebildet, wie in 17 gezeigt. Zusätzlich hat jede der N Spalten 20 den N– Typ Bereich 21 an einem Oberflächenabschnitt hiervon. Im vorliegenden Fall sind die Gittereffekte in der gesamten Semi-SJ-Struktur ausgebildet und somit arbeitet die gesamte Semi-SJ-Struktur als Lebensdauersteuerbereich 50.
  • Der verbleibende Teil der Halbleitervorrichtung von 17 ist annähernd gleich zur Halbleitervorrichtung von 15.
  • <Vierzehnte Ausführungsform>
  • Bei einer Halbleitervorrichtung gemäß einer vierzehnten Ausführungsform der Erfindung ist nur die N– Typ Schicht 60 als Lebensdauersteuerbereich 50 ausgebildet, wie in 18 gezeigt. Der verbleibende Teil der Halbleitervorrichtung von 18 ist annähernd gleich zur Halbleitervorrichtung von 17.
  • <Andere Ausführungsformen>
  • Bei den obigen Ausführungsformen kann jeder der Leitfähigkeitstypen (N– Typ und P– Typ) umgekehrt werden.
  • In den obigen Ausführungsformen hat jede der P Säulen 30 den P+ Typ Bereich 31 an einem Oberflächenabschnitt hiervon. Alternativ kann dieser P+ Typ Bereich 31 nicht auf den P Säulen 31 ausgebildet werden.
  • In den obigen Ausführungsformen wird der Lebensdauersteuerbereich 50 durch Bestrahlung der PN Säulen mit einer Strahlung geschaffen. Alternativ kann der Lebenssteuerbereich 50 durch Bestrahlen der PN Säulen mit einem Ionenstrahl gebildet werden. Bei der vorliegenden Erfindung können als Ionenstrahl Protonen und Helium verwendet werden.
  • Die im Lebensdauersteuerbereich 50 vorhandenen Gitterdefekte können sich in einer Richtung annähernd senkrecht zur Ebenenrichtung des N+ Typ Substrats 10 verteilen. Im vorliegenden Fall wird die Lebensdauer von Minoritätsträgern örtlich ohne Erhöhung des Leckstroms gesteuert. Die Dichte der Gitterdefekte kann in der SJ-Struktur auf Seiten des N+ Typ Substrats 10 eine Spitze haben. Im vorliegenden Fall wird die Lebensdauer von Minoritätsträgern effektiv an einem Abschnitt der SJ-Struktur gesteuert, wo eine Ladungsträgerinjektion problemlos auftreten kann.
  • Der Lebensdauersteuerbereich 50 kann an einem Abschnitt der SJ-Struktur benachbart dem N+ Typ Substrat 10 vorhanden sein. Auch kann in diesem Fall die Lebensdauer der Minoritätsträger effektiv an einem Abschnitt der SJ-Struktur gesteuert werden, wo die Ladungsträgerinjektion einfach auftreten kann.
  • Alternativ kann die Dichte der Gitterdefekte ihre Spitze in der N– Typ Schicht 60 haben. Im vorliegenden Fall kann der Lebensdauersteuerbereich 50 zumindest in der N– Typ Schicht 60 ausgebildet werden.
  • Die Gitterdefekte können in einem Abschnitt mit Ausnahme der Grenzflächen zwischen den N Säulen 20 und P Säulen 30 gebildet werden, welche die SJ-Struktur bilden. In diesem Fall kann der Leckstrom verringert werden.
  • Derartige Änderungen und Abwandlungen liegen im Rahmen der vorliegenden Erfindung, wie er durch die nachfolgenden Ansprüche und deren Äquivalente definiert ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2000-349304 A [0005]
    • - JP 2002-76370 A [0005]

Claims (20)

  1. Eine Halbleitervorrichtung, aufweisend: ein Substrat (10), das einen ersten Leitfähigkeitstyp hat; eine Mehrzahl erster Säulen (20), die den ersten Leitfähigkeitstyp haben und eine Mehrzahl zweiter Säulen (30), die einen zweiten Leitfähigkeitstyp haben, wobei die Mehrzahl der ersten Säulen (20) und die Mehrzahl der zweiten Säulen (30) abwechselnd auf dem Substrat (10) in einer Ebenenrichtung des Substrats (10) angeordnet sind, um eine Super-Junction-Struktur zu bilden; eine erste Elektrode (41), die auf der Super-Junction-Struktur angeordnet ist, mit der Mehrzahl von ersten Säulen (20) Schottky-Übergänge bildet und mit der Mehrzahl von zweiten Säulen (30) ohmsche Übergänge bildet; und eine zweite Elektrode (42), die auf dem Substrat (10) an einer gegenüberliegenden Seite der Super-Junction-Struktur angeordnet ist, wobei: die Mehrzahl erster Säulen (20) und die Mehrzahl zweiter Säulen (30) eine Mehrzahl von Dioden bildet; die erste Elektrode (41) und die Mehrzahl der ersten Säulen (20) eine Mehrzahl von Schottky-Sperrdioden bilden; die Mehrzahl von Dioden und die Mehrzahl von Schottky-Sperrdioden parallel zwischen die erste Elektrode (41) und die zweite Elektrode (42) geschaltet ist, und wenigstens ein Teil des Substrats (10) und der Super-Junction-Struktur Gitterdefekte aufweist, um einen Lebensdauersteuerbereich (50) zu schaffen, in welchem die Lebensdauer von Minoritätsträgern auf kurz gesteuert wird.
  2. Die Halbleitervorrichtung nach Anspruch 1, bei der jede der ersten Säulen (20) einen Abschnitt (21) geringer Konzentration aufweist, der auf einer Seite der ersten Elektrode (41) liegt und der bezüglich dem anderen Abschnitt der ersten Säulen (20) niedrige Verunreinigungskonzentration hat; die Schottky-Übergänge von der ersten Elektrode (41) und den Abschnitten (21) niedriger Konzentration gebildet werden; und die Schottky-Sperrdioden von der ersten Elektrode (41) und den Abschnitten (21) niedriger Konzentration gebildet werden.
  3. Die Halbleitervorrichtung nach Anspruch 1, bei der das Substrat (10) eine Schicht (60) niedriger Konzentration aufweist, die auf einer Seite der Super-Junction-Struktur liegt und die bezüglich dem anderen Abschnitt des Substrats (10) niedrige Verunreinigungskonzentration hat; und die Mehrzahl von ersten Säulen (20) eine Verunreinigungskonzentration hat, die größer oder gleich der Verunreinigungskonzentration der Schicht (60) niedriger Konzentration ist.
  4. Die Halbleitervorrichtung nach Anspruch 3, bei der jede der ersten Säulen (20) einen Abschnitt (21) niedriger Konzentration aufweist, der auf einer Seite der ersten Elektrode (41) liegt und der bezüglich dem anderen Abschnitt der ersten Säulen (20) niedrige Verunreinigungskonzentration hat; die Schottky-Übergänge von der ersten Elektrode (41) und den Abschnitten (21) niedriger Konzentration gebildet werden; und die Schottky-Sperrdioden von der ersten Elektrode (41) und den Abschnitten (21) niedriger Konzentration gebildet werden.
  5. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der jede der zweiten Säulen (30) ein Abschnitt (31) hoher Konzentration aufweist, der auf einer Seite der ersten Elektrode (41) liegt und der bezüglich dem anderen Abschnitt der zweiten Säulen (30) hohe Verunreinigungskonzentration hat; und die ohmschen Übergänge von der ersten Elektrode 41 und den Abschnitten (31) hoher Konzentration gebildet werden.
  6. Die Halbleitervorrichtung nach Anspruch 1, weiterhin mit: einem Paar von Basisbereichen (70) des zweiten Leitfähigkeitstyps, die an einem Oberflächenabschnitt der Super-Junction-Struktur angeordnet sind und sich in einer Richtung erstrecken, wo die Mehrzahl von ersten Säulen (20) und die Mehrzahl von zweiten Säulen (30) abwechselnd angeordnet ist, wobei die erste Elektrode (41) zwischen dem Paar von Basisbereichen (70) liegt und jeder der Basisbereiche (70) einen Oberflächenabschnitt einschließlich eines ersten Abschnitts, eines zweiten Abschnitts und eines dritten Abschnitts hat; einem Paar von Sourcebereichen (71) des ersten Leitfähigkeitstyps, welche an den ersten Abschnitten des Paars von Basisbereichen (70) angeordnet sind; einem Paar von Körperbereichen (72) des zweiten Leitfähigkeitstyps, die bezüglich dem Paar von Basisbereichen (70) hohe Verunreinigungskonzentration haben und an den zweiten Abschnitten des Paares von Basisbereichen (70) angeordnet sind; einem Paar von Sourceelektroden (73) mit jeweils einem ersten Teil und einem zweiten Teil, wobei die ersten Teile auf dem Paar von Sourcebereichen (71) angeordnet sind und die zweiten Teile auf dem Paar von Körperbereichen (72) angeordnet sind; und einem Paar von Gateelektroden (75), die auf den dritten Abschnitten (74) des Paares von Basisbereichen (70) angeordnet sind, wobei: die dritten Abschnitte (74) des Paares von Basisbereichen (70) ein Paar von Basisbereichen (74) bilden und zwischen dem Paar von Sourcebereichen (71) und der Mehrzahl von ersten Säulen (20) liegen; die erste Elektrode (40) eine Anodenelektrode (41) bildet; die zweite Elektrode (42, 76) eine Kathodenelektrode und eine Drainelektrode bildet; und ein elektrischer Strom zwischen dem Paar von Sourcelektroden (73) und der zweiten Elektrode (42, 76) abhängig von einer Spannung fließt, die an das Paar von Gatelektroden angelegt ist.
  7. Die Halbleitervorrichtung nach Anspruch 6, bei der jede der ersten Säulen (20) einen Abschnitt niedriger Verunreinigung enthält, der auf einer Seite der ersten Elektrode (41) liegt und der bezüglich dem anderen Abschnitt der ersten Säulen (20) niedrige Verunreinigungskonzentration hat; die dritten Abschnitte (74) des Paares von Basisbereichen (70) zwischen dem Paar von Sourcebereichen (71) und den Abschnitten (21) niedriger Konzentration liegen; die Schottky-Übergänge von der ersten Elektrode (41) und den Abschnitten niedriger Konzentration gebildet werden; und die Schottky-Sperrdioden von der ersten Elektrode (41) und den Abschnitten (21) niedriger Konzentration gebildet werden.
  8. Die Halbleitervorrichtung nach Anspruch 7, bei der: das Substrat (10) eine Schicht (60) niedriger Konzentration enthält, die auf einer Seite der Super-Junction-Struktur liegt und die bezüglich dem anderen Abschnitt des Substrats (10) niedrige Verunreinigungskonzentration hat; und die Mehrzahl von ersten Säulen (20) eine Verunreinigungskonzentration hat, die größer oder gleich als die Verunreinigungskonzentration der Schicht (60) niedriger Konzentration ist.
  9. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, bei der die Gitterdefekte in einer Richtung annähernd senkrecht zur Ebenenrichtung des Substrats (10) verteilt sind.
  10. Die Halbleitervorrichtung nach Anspruch 9, bei der eine Dichte der Gitterdefekte eine Spitze an einem Abschnitt der Super-Junction-Struktur hat, der an einer Seite des Substrats (10) liegt.
  11. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, bei der der Lebensdauersteuerbereich (50) in wenigstens einem Abschnitt der Super-Junction-Struktur benachbart dem Substrat (10) ist.
  12. Die Halbleitervorrichtung nach einem der Ansprüche 3, 4 und 8, bei der eine Dichte der Gitterdefekte eine Spitze in der Schicht (60) niedriger Konzentration hat.
  13. Die Halbleitervorrichtung nach einem der Ansprüche 3, 4 und 8 bei der der Lebensdauersteuerbereich (50) zumindest in der Schicht (60) niedriger Konzentration angeordnet ist.
  14. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, bei der Grenzflächen zwischen der Mehrzahl von ersten Säulen (20) und der Mehrzahl von von zweiten Säulen (30) keinen Gitterdefekt haben.
  15. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 14, bei der die Gitterdefekte durch Bestrahlen wenigstens eines Teils des Substrats (10) und der Super-Junction-Struktur mit einer Strahlung geschaffen werden.
  16. Die Halbleitervorrichtung nach Anspruch 15, bei der die Strahlung wenigstens entweder einen Elektronenstrahl oder einen Neutronenstrahl umfasst.
  17. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 14, bei der die Gitterdefekte durch Bestrahlen wenigstens des Teils des Substrats (10) und der Super-Junction-Struktur mit einem Ionenstrahl geschaffen werden.
  18. Die Halbleitervorrichtung nach Anspruch 17, bei der der Ionenstrahl wenigstens entweder Protonen oder Helium enthält.
  19. Ein Verfahren zur Herstellung einer Halbleitervorrichtung, insbesondere der Halbleitervorrichtung nach einem oder mehreren Ansprüchen 1 bis 18, aufweisend: Bereitstellen eines Substrats eines ersten Leitfähigkeitstyps; Ausbilden einer Mehrzahl von Gräben auf einer ersten Oberfläche des Substrats, um eine Mehrzahl erster Säulen (20) zu bilden, die voneinander durch die Mehrzahl von Gräben getrennt sind; Ausbilden einer Mehrzahl von zweiten Säulen (30) eines zweiten Leitfähigkeitstyps in der Mehrzahl von Gräben; Ausbilden einer ersten Elektrode (41) auf der Mehrzahl der ersten Säulen (20) und der Mehrzahl der zweiten Säulen (30) derart, dass die erste Elektrode (42) mit der Mehrzahl von ersten Säulen (20) Schottky-Übergänge bildet und mit der Mehrzahl von zweiten Säulen (30) ohmsche Übergänge bildet; Implantieren von Ionen in eine zweite Oberfläche des Substrats, um eine Schicht (10) zu bilden, die den ersten Leitfähigkeitstyp hat und die eine hohe Verunreinigungskonzentration gegenüber dem Substrat hat; Ausbilden von Gitterdefekten in zumindest einem Teil der Schicht (10), dem Substrat, der Mehrzahl von ersten Säulen (20) und der Mehrzahl von zweiten Säulen (30), um einen Lebensdauersteuerbereich (50) zu schaffen, in welchem die Lebensdauer von Minoritätsträgern auf kurz gesteuert ist; und Ausbilden einer zweiten Elektrode (42) auf der Schicht (10).
  20. Das Verfahren nach Anspruch 19, bei dem die Gitterdefekte durch Bestrahlen mit entweder einer Strahlung oder einem Ionenstrahl gebildet werden.
DE102008014894A 2007-04-03 2008-03-19 Halbleitervorrichtung mit Schottky-Sperrdiode und Verfahren zu deren Herstellung Ceased DE102008014894A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007097416A JP4412344B2 (ja) 2007-04-03 2007-04-03 半導体装置およびその製造方法
JP2007-097416 2007-04-03

Publications (1)

Publication Number Publication Date
DE102008014894A1 true DE102008014894A1 (de) 2008-10-09

Family

ID=39736395

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008014894A Ceased DE102008014894A1 (de) 2007-04-03 2008-03-19 Halbleitervorrichtung mit Schottky-Sperrdiode und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US7968953B2 (de)
JP (1) JP4412344B2 (de)
DE (1) DE102008014894A1 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5290549B2 (ja) * 2007-08-29 2013-09-18 ローム株式会社 半導体装置
DE102007045185A1 (de) 2007-09-21 2009-04-02 Robert Bosch Gmbh Halbleitervorrichtung und Verfahren zu deren Herstellung
US8492829B2 (en) * 2008-09-01 2013-07-23 Rohm Co., Ltd. Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same
JP5532758B2 (ja) * 2009-08-31 2014-06-25 富士電機株式会社 半導体装置の製造方法および半導体装置
JP5619152B2 (ja) * 2010-04-26 2014-11-05 三菱電機株式会社 半導体装置
EP2657958B1 (de) * 2010-11-10 2016-02-10 Toyota Jidosha Kabushiki Kaisha Herstellungsverfahren für eine halbleitervorrichtung
CN102610523B (zh) * 2011-01-19 2015-02-04 上海华虹宏力半导体制造有限公司 在超级结mosfet中集成肖特基二极管的方法
JP6090763B2 (ja) * 2011-10-17 2017-03-08 ローム株式会社 半導体装置
CN103378141B (zh) * 2012-04-25 2016-03-09 上海北车永电电子科技有限公司 绝缘栅双极型晶体管及其制作方法
CN103378170A (zh) * 2012-04-28 2013-10-30 朱江 一种具有超级结肖特基半导体装置及其制备方法
CN103578999A (zh) * 2012-08-01 2014-02-12 上海华虹Nec电子有限公司 一种超级结的制备工艺方法
CN103579297A (zh) * 2012-08-09 2014-02-12 无锡维赛半导体有限公司 一种高压肖特基二极管
JP6263966B2 (ja) 2012-12-12 2018-01-24 富士電機株式会社 半導体装置
JP2014236171A (ja) 2013-06-05 2014-12-15 ローム株式会社 半導体装置およびその製造方法
JP6221436B2 (ja) * 2013-07-10 2017-11-01 富士電機株式会社 超接合ｍｏｓｆｅｔとその製造方法およびダイオードを並列接続させた複合半導体装置
JP2015018951A (ja) * 2013-07-11 2015-01-29 株式会社東芝 半導体装置
CN105122458B (zh) 2013-09-18 2018-02-02 富士电机株式会社 半导体装置及其制造方法
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2015216270A (ja) 2014-05-12 2015-12-03 ローム株式会社 半導体装置および半導体装置の製造方法
CN105529262A (zh) * 2014-09-29 2016-04-27 无锡华润华晶微电子有限公司 一种垂直双扩散金属氧化物半导体场效应管及其制作方法
CN104617160B (zh) * 2015-01-28 2017-07-11 工业和信息化部电子第五研究所 肖特基二极管及其制造方法
JP6611532B2 (ja) * 2015-09-17 2019-11-27 ローム株式会社 半導体装置および半導体装置の製造方法
CN105679830A (zh) * 2016-01-29 2016-06-15 上海华虹宏力半导体制造有限公司 超级结器件
JP6766522B2 (ja) * 2016-08-23 2020-10-14 富士電機株式会社 半導体装置および半導体装置の製造方法
CN108695373A (zh) * 2017-04-09 2018-10-23 朱江 一种半导体装置
US10186586B1 (en) * 2017-09-26 2019-01-22 Sanken Electric Co., Ltd. Semiconductor device and method for forming the semiconductor device
WO2019224913A1 (ja) * 2018-05-22 2019-11-28 サンケン電気株式会社 半導体装置
JP7263740B2 (ja) * 2018-11-06 2023-04-25 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6679703B2 (ja) * 2018-12-11 2020-04-15 ローム株式会社 ＳｉＣ半導体装置
US20230111002A1 (en) * 2020-03-13 2023-04-13 Mitsubishi Electric Corporation Semiconductor device, and method of manufacturing semiconductor device
CN116741812A (zh) * 2023-08-11 2023-09-12 深圳天狼芯半导体有限公司 一种基于n-bal提高电流密度的超结肖特基二极管及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349304A (ja) 1999-06-04 2000-12-15 Hitachi Ltd ショットキーダイオード
JP2002076370A (ja) 2000-09-05 2002-03-15 Fuji Electric Co Ltd 超接合ショットキーダイオード

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2811526B2 (ja) * 1993-04-19 1998-10-15 東洋電機製造株式会社 静電誘導ショットキー短絡構造を有する静電誘導型半導体素子
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
US7397102B2 (en) * 2005-04-20 2008-07-08 Taurus Micropower, Inc. Junction barrier schottky with low forward drop and improved reverse block voltage
WO2004066391A1 (ja) * 2003-01-20 2004-08-05 Mitsubishi Denki Kabushiki Kaisha 半導体装置
JP4176734B2 (ja) * 2004-05-14 2008-11-05 株式会社東芝 トレンチｍｏｓｆｅｔ
US7928470B2 (en) 2005-11-25 2011-04-19 Denso Corporation Semiconductor device having super junction MOS transistor and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349304A (ja) 1999-06-04 2000-12-15 Hitachi Ltd ショットキーダイオード
JP2002076370A (ja) 2000-09-05 2002-03-15 Fuji Electric Co Ltd 超接合ショットキーダイオード

Also Published As

Publication number Publication date
US7968953B2 (en) 2011-06-28
JP4412344B2 (ja) 2010-02-10
JP2008258313A (ja) 2008-10-23
US20080246096A1 (en) 2008-10-09

Similar Documents

Publication Publication Date Title
DE102008014894A1 (de) Halbleitervorrichtung mit Schottky-Sperrdiode und Verfahren zu deren Herstellung
DE102007043341B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102007040587B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102010039258B4 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE10207522B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE102005014714A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE112015006059T5 (de) Halbleitervorrichtung
DE102012210053A1 (de) Halbleitervorrichtung, die einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode beinhaltet
DE102007036147A1 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone, Halbleiterbauelement mit einer Rekombinationszone und Verfahren zum Herstellen eines solchen Halbleiterbauelements
DE112010002017T5 (de) Halbleitervorrichtung
DE102004053761A1 (de) Halbleitereinrichtung und Verfahren für deren Herstellung
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE102011080258A1 (de) Super-Junction-Schottky-Oxid-PiN-Diode
EP0760528B1 (de) Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE102012224291A1 (de) Halbleitervorrichtung mit lateralem bipolarem Transistor und isoliertem Gate
DE102014111063A1 (de) Leistungshalbleiterbauelement und Verfahren
DE102011087591A1 (de) Hochspannungs-Trench-Junction-Barrier-Schottkydiode
DE102004017723B4 (de) In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung
DE212018000097U1 (de) Halbleitervorrichtung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102021122335A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102020134850A1 (de) RC-IGBTVerfahren zum Herstellen eines RC-IGBT

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20130513

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final