JP5472462B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5472462B2
JP5472462B2 JP2012518688A JP2012518688A JP5472462B2 JP 5472462 B2 JP5472462 B2 JP 5472462B2 JP 2012518688 A JP2012518688 A JP 2012518688A JP 2012518688 A JP2012518688 A JP 2012518688A JP 5472462 B2 JP5472462 B2 JP 5472462B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
region
light
focal point
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012518688A
Other languages
English (en)
Other versions
JPWO2012063342A1 (ja
Inventor
篤志 谷田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Application granted granted Critical
Publication of JP5472462B2 publication Critical patent/JP5472462B2/ja
Publication of JPWO2012063342A1 publication Critical patent/JPWO2012063342A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本明細書に開示の技術は、結晶欠陥が形成された半導体層を有する半導体装置の製造方法に関する。
半導体基板に荷電粒子（電子やイオン等）を注入することによって、半導体基板中に結晶欠陥を形成する技術が知られている。例えば、日本国特許公開公報２００８−１７７２０３（以下、特許文献１という）には、半導体基板に不純物イオンを注入することによって、半導体基板中に結晶欠陥を形成する技術が開示されている。半導体基板中に結晶欠陥を形成することで、その結晶欠陥が形成された領域におけるキャリアのライフタイムを短縮化することができる。これによって、半導体装置の特性を制御することができる。
上述した荷電粒子を注入する技術では、半導体基板の厚さ方向に沿って荷電粒子を注入する。このとき、荷電粒子の加速エネルギーを制御することで、半導体基板に荷電粒子が打ち込まれる深さ（すなわち、半導体基板の厚さ方向における荷電粒子の停止位置）を制御することができる。結晶欠陥は、荷電粒子の停止位置で最も多く形成される。したがって、荷電粒子を注入するエネルギーを制御することで、半導体基板の厚さ方向における結晶欠陥の位置を制御することができる。しかしながら、結晶欠陥は、荷電粒子が停止する位置だけでなく、荷電粒子の移動経路にも形成される。従来の結晶欠陥の形成方法では、結晶欠陥を形成する目標の深さ以外の深さにも、結晶欠陥が形成されてしまうという問題があった。
したがって、本明細書では、目標の深さ以外の深さに結晶欠陥が形成されることを抑制しながら、目標の深さに結晶欠陥を形成することができる技術を提供する。
本明細書は、半導体装置の製造方法を開示する。この製造方法は、半導体基板の有効領域に向けて光を照射する工程を有している。前記光の波長は、前記光の強度が高くなると半導体基板の光吸収率が高くなる波長である。前記工程では、半導体基板の内部で焦点が形成されるように光を照射する。
なお、上記の「光の強度が高くなると半導体基板の光吸収率が高くなる」とは、光の強度が高いほど半導体基板の光吸収率が高くなる（すなわち、光吸収率が連続的に上昇する）ことと、光の強度が所定値を超えると半導体基板の光吸収率が高くなる（すなわち、光吸収率がステップ状に上昇する）こととを含む。例えば、光の強度が所定値未満では半導体基板の光吸収率が低く、光の強度が所定値以上となると二光子吸収が生じて半導体基板の光吸収率が高くなるような波長の光を用いることができる。
また、上記の「有効領域」とは、半導体装置の端面（ダイシングにより形成される半導体基板の端面）となる領域以外の領域を意味する。前記光は、有効領域に向けて照射される必要があるが、特に、半導体装置の使用時に電流が流れる領域（すなわち、キャリアが通過する領域）に照射されることが好ましい。
この製造方法では、半導体基板の内部で焦点が形成されるように半導体基板に向けて光を照射する。焦点以外の領域では光の強度が低いので、半導体基板の光吸収率が低い。このため、焦点以外の領域では半導体基板が光を透過し易い。したがって、焦点以外の領域には結晶欠陥が形成され難い。一方、焦点は光の強度が高いので、半導体基板の光吸収率が高い。このため、焦点では半導体基板が光を吸収する。したがって、半導体基板中の焦点の位置に結晶欠陥が形成される。このように、この製造方法では、焦点以外の領域に結晶欠陥が形成されることを抑制しながら、焦点の位置に結晶欠陥を形成することができる。したがって、結晶欠陥を形成する目標の深さに焦点を位置させることで、目標の深さ以外の深さに結晶欠陥が形成されることを抑制しながら、目標の深さに結晶欠陥を形成することができる。この製造方法によれば、半導体基板中で焦点の位置を移動させることで、半導体基板中に自由に結晶欠陥を分布させることができる。
上述した製造方法は、前記工程において、前記焦点を半導体基板の深さ方向に移動させることが好ましい。
このような構成によれば、結晶欠陥を半導体基板の厚さ方向に沿って分布させることができる。なお、従来の荷電粒子を注入する技術でも、結晶欠陥を半導体基板の厚さ方向に沿って分布させることはできる。しかしながら、従来の技術では、荷電粒子の停止位置に形成される結晶欠陥の密度と荷電粒子の移動経路に形成される結晶欠陥の密度とが異なるので、半導体基板の厚さ方向における結晶欠陥の密度分布を制御することができない。これに対し、この技術では、焦点を半導体基板の深さ方向に移動させるときの光の強度や移動速度を制御することで、半導体基板の厚さ方向における結晶欠陥の密度分布を制御することができる。したがって、この技術によれば、従来にない態様で結晶欠陥を分布させることができる。また、前記焦点の位置に、キャリアの再結合中心として機能する結晶欠陥が形成されてもよい。
半導体装置１０の断面図。 半導体基板１２にレーザ光を照射する工程の説明図。 半導体基板１２にレーザ光を照射する工程の説明図。 半導体基板１２にレーザ光を照射する工程の説明図。 第１変形例の半導体装置の断面図。 第２変形例の半導体装置の断面図。 第３変形例の半導体装置の断面図。 第４変形例の半導体装置の断面図。 第５変形例の半導体装置の断面図。 第６変形例の半導体装置の断面図。
（実施例）
図１は、実施例の製造方法により製造される半導体装置１０の縦断面図を示している。半導体装置１０は、シリコンからなる半導体基板１２と、半導体基板１２の上面及び下面に形成されている金属層及び絶縁層等を備えている。半導体基板１２には、ダイオード領域２０とＩＧＢＴ領域４０が形成されている。なお、以下の説明では、ダイオード領域２０からＩＧＢＴ領域４０に向かう方向をＸ方向といい、半導体基板１２の厚さ方向をＺ方向といい、Ｘ方向とＺ方向の両方に直交する方向をＹ方向という。
ダイオード領域２０内の半導体基板１２の上面には、アノード電極２２が形成されている。ＩＧＢＴ領域４０内の半導体基板１２の上面には、エミッタ電極４２が形成されている。半導体基板１２の下面には、共通電極６０が形成されている。
ダイオード領域２０には、アノード層２６、ダイオードドリフト層２８、カソード層３０が形成されている。
アノード層２６は、ｐ型である。アノード層２６は、アノードコンタクト領域２６ａと低濃度アノード層２６ｂを備えている。アノードコンタクト領域２６ａは、半導体基板１２の上面に露出する範囲に、島状に形成されている。アノードコンタクト領域２６ａは、不純物濃度が高い。アノードコンタクト領域２６ａは、アノード電極２２に対してオーミック接続されている。低濃度アノード層２６ｂは、アノードコンタクト領域２６ａの下側及び側方に形成されている。低濃度アノード層２６ｂの不純物濃度は、アノードコンタクト領域２６ａより低い。
ダイオードドリフト層２８は、アノード層２６の下側に形成されている。ダイオードドリフト層２８は、ｎ型であり、不純物濃度が低い。
カソード層３０は、ダイオードドリフト層２８の下側に形成されている。カソード層３０は、半導体基板１２の下面に露出する範囲に形成されている。カソード層３０は、ｎ型であり、不純物濃度が高い。カソード層３０は、共通電極６０に対してオーミック接続されている。
アノード層２６、ダイオードドリフト層２８、及び、カソード層３０によってダイオードが形成されている。
ＩＧＢＴ領域４０には、エミッタ領域４４、ボディ層４８、ＩＧＢＴドリフト層５０、コレクタ層５２、及び、ゲート電極５４等が形成されている。
ＩＧＢＴ領域４０内の半導体基板１２の上面には、複数のトレンチが形成されている。各トレンチの内面には、ゲート絶縁膜５６が形成されている。各トレンチの内部に、ゲート電極５４が形成されている。ゲート電極５４の上面は絶縁膜５８により覆われている。ゲート電極５４は、エミッタ電極４２から絶縁されている。
エミッタ領域４４は、半導体基板１２の上面に露出する範囲に、島状に形成されている。エミッタ領域４４は、ゲート絶縁膜５６に接する範囲に形成されている。エミッタ領域４４は、ｎ型であり、不純物濃度が高い。エミッタ領域４４は、エミッタ電極４２に対してオーミック接続されている。
ボディ層４８は、ｐ型である。ボディ層４８は、ボディコンタクト領域４８ａと低濃度ボディ層４８ｂを備えている。ボディコンタクト領域４８ａは、半導体基板１２の上面に露出する範囲に、島状に形成されている。ボディコンタクト領域４８ａは、２つのエミッタ領域４４の間に形成されている。ボディコンタクト領域４８ａは、不純物濃度が高い。ボディコンタクト領域４８ａは、エミッタ電極４２に対してオーミック接続されている。低濃度ボディ層４８ｂは、エミッタ領域４４及びボディコンタクト領域４８ａの下側に形成されている。低濃度ボディ層４８ｂは、ゲート電極５４の下端より浅い範囲に形成されている。低濃度ボディ層４８ｂの不純物濃度は、ボディコンタクト領域４８ａよりも低い。低濃度ボディ層４８ｂによって、エミッタ領域４４がＩＧＢＴドリフト層５０から分離されている。ゲート電極５４は、エミッタ領域４４とＩＧＢＴドリフト層５０を分離している範囲の低濃度ボディ層４８ｂにゲート絶縁膜５６を介して対向している。
ＩＧＢＴドリフト層５０は、ボディ層４８の下側に形成されている。ＩＧＢＴドリフト層５０は、ｎ型である。ＩＧＢＴドリフト層５０は、ドリフト層５０ａとバッファ層５０ｂを備えている。ドリフト層５０ａは、ボディ層４８の下側に形成されている。ドリフト層５０ａは、不純物濃度が低い。ドリフト層５０ａは、ダイオードドリフト層２８と略同じ不純物濃度を有しており、ダイオードドリフト層２８と連続する層である。バッファ層５０ｂは、ドリフト層５０ａの下側に形成されている。バッファ層５０ｂは、ドリフト層５０ａよりも不純物濃度が高い。
コレクタ層５２は、ＩＧＢＴドリフト層５０の下側に形成されている。コレクタ層５２は、半導体基板１２の下面に露出する範囲に形成されている。コレクタ層５２は、ｐ型であり、不純物濃度が高い。コレクタ層５２は、共通電極６０に対してオーミック接続されている。
エミッタ領域４４、ボディ層４８、ＩＧＢＴドリフト層５０、コレクタ層５２、及び、ゲート電極５４によってＩＧＢＴが形成されている。
ダイオード領域２０とＩＧＢＴ領域４０の間には、分離領域７０が形成されている。分離領域７０は、半導体基板１２の上面からアノード層２６の下端及びボディ層４８の下端より深い深さまでの範囲に形成されている。分離領域７０は、アノード層２６及びボディ層４８に接している。分離領域７０は、ｐ型である。分離領域７０の不純物濃度は、低濃度アノード層２６ｂ及び低濃度ボディ層４８ｂより高い。分離領域７０は、アノード層２６とボディ層４８の間において電界が集中することを抑制する。特に、分離領域７０は、分離領域７０近傍のゲート電極５４に電界が集中することを抑制する。
分離領域７０の下側では、ダイオードドリフト層２８とドリフト層５０ａが連続している。また、分離領域７０の下側では、カソード層３０とコレクタ層５２とが互いに接している。
半導体基板１２内には、ライフタイム制御領域３９、４９、５９が形成されている。ライフタイム制御領域３９、４９、５９は、多数の結晶欠陥が存在している領域である。ライフタイム制御領域３９、４９、５９内の結晶欠陥密度は、その周囲の半導体層に比べて極めて高い。
ライフタイム制御領域３９は、ダイオードドリフト層２８内に形成されている。ライフタイム制御領域３９は、ＸＹ平面に沿って形成されている。ライフタイム制御領域３９は、アノード層２６の近傍の深さであり、分離領域７０の下端より深い深さに形成されている。
ライフタイム制御領域５９は、ドリフト層５０ａ内に形成されている。ライフタイム制御領域５９は、ＸＹ平面に沿って形成されている。ライフタイム制御領域５９は、バッファ層５０ｂの近傍の深さに形成されている。
ライフタイム制御領域４９は、分離領域７０の下側のｎ型領域内（すなわち、ダイオードドリフト層２８とドリフト層５０ａとが連続している領域）内に形成されている。ライフタイム制御領域４９は、ＹＺ平面に沿って形成されている。ライフタイム制御領域４９は、ライフタイム制御領域３９の端部３９ａから、ライフタイム制御領域５９の端部５９ａまで伸びている。
半導体装置１０のダイオードの動作について説明する。アノード電極２２と共通電極６０の間に、アノード電極２２がプラスとなる電圧（すなわち、順電圧）を印加すると、ダイオードがオンする。すなわち、アノード電極２２から、アノード層２６、ダイオードドリフト層２８、及び、カソード層３０を経由して、共通電極６０に電流が流れる。ダイオードに印加される電圧を順電圧から逆電圧に切り換えると、ダイオードが逆回復動作を行う。すなわち、順電圧印加時にダイオードドリフト層２８内に存在していたホールがアノード電極２２に排出され、順電圧印加時にダイオードドリフト層２８内に存在していた電子が共通電極６０に排出される。これによって、ダイオードに逆電流が流れる。逆電流は、短時間で減衰し、その後は、ダイオードに流れる電流は略ゼロとなる。ダイオードライフタイム制御領域３９に形成されている結晶欠陥は、キャリアの再結合中心として機能する。したがって、逆回復動作時に、ダイオードドリフト層２８内のキャリアの多くが、ダイオードライフタイム制御領域３９内で再結合により消滅する。したがって、半導体装置１０では、逆回復動作時に生じる逆電流が抑制される。
半導体装置１０のＩＧＢＴの動作について説明する。エミッタ電極４２と共通電極６０の間に共通電極６０がプラスとなる電圧を印加し、ゲート電極５４にオン電位（チャネルが形成されるのに必要な電位以上の電位）を印加すると、ＩＧＢＴがオンする。すなわち、ゲート電極５４へのオン電位の印加により、ゲート絶縁膜５６に接する範囲の低濃度ボディ層４８ｂにチャネルが形成される。すると、電子が、エミッタ電極４２から、エミッタ領域４４、チャネル、ＩＧＢＴドリフト層５０、及び、コレクタ層５２を介して、共通電極６０に流れる。また、ホールが、共通電極６０から、コレクタ層５２、ＩＧＢＴドリフト層５０、低濃度ボディ層４８ｂ、及び、ボディコンタクト領域４８ａを介して、エミッタ電極４２に流れる。すなわち、共通電極６０からエミッタ電極４２に電流が流れる。ゲート電極５４に印加する電位を、オン電位からオフ電位に切り換えると、チャネルが消失する。しかしながら、ドリフト層５０ａ内に残留しているキャリアによって、短時間の間はＩＧＢＴに電流（テール電流と呼ばれる）が流れ続ける。テール電流は、短時間で減衰し、その後は、ＩＧＢＴに流れる電流は略ゼロとなる。ライフタイム制御領域５９に形成されている結晶欠陥は、キャリアの再結合中心として機能する。したがって、ターンオフ動作時に、ドリフト層５０ａ内のキャリアの多くが、ライフタイム制御領域５９内で再結合により消滅する。したがって、半導体装置１０では、ターンオフ動作時にテール電流が生じ難い。
半導体装置１０では、ダイオード領域２０とＩＧＢＴ領域４０の間（分離領域７０の下側）に、ライフタイム制御領域４９が形成されている。ライフタイム制御領域４９によって、上述した逆電流やテール電流が、ダイオードドリフト領域２８とドリフト領域５０ａの間に跨って流れることが抑制される。これによっても、逆電流とテール電流が抑制される。
次に、半導体装置１０の製造方法について説明する。最初に、従来公知の方法によって、図１に示す半導体装置１０の構造のうち、共通電極６０と、ライフタイム制御領域３９、４９、５９以外の構造を形成する。次に、図２に示すように、レーザ照射装置８０によって、半導体基板１２の裏面側から半導体基板１２にレーザ光８２を照射する。以下、レーザ光８２を照射する工程について、詳細に説明する。
レーザ照射装置８０が照射するレーザ光８２は、近赤外線である。また、レーザ照射装置８０は、レーザ光源と、レーザ光源からのレーザ光８２を集光する光学系を備えている。光学系は、複数のレンズ等によって構成されている。レーザ照射装置８０により照射されるレーザ光８２は、所定の位置に焦点を結ぶ。
レーザ光８２の強度が低い場合には、近赤外線であるレーザ光８２はシリコンからなる半導体基板１２を透過する。レーザ光８２の強度（すなわち、光子密度）が閾値以上である場合には、半導体基板１２中で二光子吸収が生じる。したがって、この場合にはレーザ光８２が半導体基板１２に吸収される。すなわち、レーザ光８２の強度が高くなると、半導体基板１２の光吸収率が高くなる。レーザ光８２の強度は、焦点以外の位置では前記閾値よりも低く、焦点では前記閾値よりも高い。
半導体基板１２にレーザ光を照射する工程では、最初に、半導体基板１２とレーザ照射装置８０との間の距離を調節する。ここでは、図２に示すように、ライフタイム制御領域３９に相当する深さでレーザ光８２の焦点８４が結ばれるように距離を調節する。なお、レーザ光８２は、半導体基板１２の下面において屈折するので、距離を調節する必要がある。
次に、レーザ照射装置８０でレーザ光８２を照射する。レーザ照射装置８０から照射されたレーザ光は、焦点８４以外では強度が低い。したがって、レーザ光は半導体基板１２内に入射し、ライフタイム制御領域３９に相当する深さで焦点８４を結ぶ。焦点８４では、レーザ光の強度が高い。このため、半導体基板１２中の焦点８４の位置で二光子吸収が起こり、その位置に結晶欠陥が形成される。また、レーザ光８２を照射しながら、図２の矢印９０に示すように、レーザ照射装置８０と半導体基板１２との相対位置を変化させる。ここでは、Ｚ方向におけるこれらの相対位置を変化させないで、Ｘ方向及びＹ方向においてこれらの相対位置を変化させる。すなわち、焦点８４をＸＹ平面に沿って移動させる。これによって、ダイオードドリフト領域２８内を焦点８４により走査する。その結果、図３に示すように、ダイオードドリフト領域２８内にＸＹ平面に沿って分布する多数の結晶欠陥が形成される。すなわち、ライフタイム制御領域３９が形成される。
図３に示すようにライフタイム制御領域３９を形成したら、次に、ライフタイム制御領域４９を形成する。すなわち、分離領域７０の下側において、図３の矢印９２に示すようにレーザ照射装置８０を移動させて、焦点８４をＹＺ平面に沿って移動させる。これによって、ライフタイム制御領域４９に相当する領域をレーザ光８２により走査する。その結果、図４に示すように、ＹＺ平面に沿って分布する多数の結晶欠陥が形成される。すなわち、ライフタイム制御領域４９が形成される。
ライフタイム制御領域４９を形成したら、次に、ライフタイム制御領域５９を形成する。すなわち、ライフタイム制御領域５９に相当する深さにおいて、図４の矢印９４に示すようにレーザ照射装置８０を移動させて、焦点８４をＸＹ平面に沿って移動させる。これによって、ライフタイム制御領域５９に相当する領域をレーザ光８２により走査する。その結果、ドリフト領域５９ａ内にＸＹ平面に沿って分布する多数の結晶欠陥が形成される。すなわち、ライフタイム制御領域５９が形成される。
レーザ光の照射によりライフタイム制御領域３９、４９、５９を形成したら、半導体基板１２に対して３００℃〜５００℃の低温アニールを行う。これによって、形成した結晶欠陥を安定化させる。
低温アニールを行ったら、共通電極６０を形成し、その後にダイシングを行うことで、半導体装置１０が完成する。
以上に説明したように、本実施例の技術によれば、レーザ光の焦点の位置に結晶欠陥を形成することができ、焦点以外の位置（レーザ光の強度が低い位置）には結晶欠陥がほとんど形成されない。したがって、この技術によれば、目標の深さ以外の深さに結晶欠陥が形成されることを抑制しながら、目標の深さに結晶欠陥を形成することができる。このため、従来に比べてより自由に結晶欠陥を分布させることができる。また、この技術では、レーザ照射装置８０を移動させていない状態であれば、レーザの照射方向に対して直交する方向（実施例でいうＸ方向及びＹ方向）においても、焦点の位置だけに結晶欠陥を形成することができる。このため、半導体基板１２中で焦点８４の位置を移動させることで、自由に結晶欠陥を分布させることができる。すなわち、レーザ光を操作する速度、及び、レーザ光の強度を制御することで、結晶欠陥の密度を制御することができる。従来の荷電粒子を注入する方法のように、ステンシルマスク等を用いて荷電粒子の注入範囲を制限したりする必要が無く、より簡単に結晶欠陥を形成することができる。
また、実施例の技術によれば、焦点８４を半導体基板１２の厚さ方向に移動させることで、結晶欠陥を半導体基板１２の厚さ方向に沿って分布させることができる。密度を制御した状態で結晶欠陥を厚さ方向に分布させることができるので、従来に無い態様で結晶欠陥が分布している半導体装置を製造することができる。例えば、一定の密度で結晶欠陥を厚さ方向に分布させることができる。
なお、上述した実施例の製造方法は、ライフタイム制御領域３９、４９、５９を形成したが、必ずしもこれらの全てを形成する必要はない。必要に応じて、これらのうちの一部のみを形成するようにしてもよいし、これらの他に結晶欠陥を形成してもよい。
また、上述した実施例では、ダイオードとＩＧＢＴを有する半導体装置１０の製造方法について説明したが、本明細書に開示の技術により他の半導体装置を製造してもよい。例えば、図５に示すように、ＩＧＢＴのみを備える半導体装置を製造してもよい。また、図６、７に示すように、ＩＧＢＴの回りにＦＬＲ８８等の耐圧構造を備えた半導体装置を製造してもよい。なお、図６、７に示すように、結晶欠陥の位置は適宜変更することができる。図６では、ＦＬＲ８８の下部には結晶欠陥（すなわち、ライフタイム制御領域５９）を形成していない。図７では、ＦＬＲ８８の下部に結晶欠陥を形成し、かつ、ボディ領域４８ｂの下部に結晶欠陥を厚く形成している。また、図８に示すように、ダイオードのみを備える半導体装置を製造してもよい。また、図９、１０に示すように、ダイオードの回りにＦＬＲ８９等の耐圧構造を備えた半導体装置を製造してもよい。なお、図９、１０に示すように、結晶欠陥の位置は適宜変更することができる。図９では、ＦＬＲ８９の下部には結晶欠陥（すなわち、ライフタイム制御領域３９）を形成していない。図１０では、ＦＬＲ８９の下部に結晶欠陥を形成し、かつ、アノード領域２６の下部に結晶欠陥を厚く形成している。なお、上述した図５〜図１０の半導体装置において、図１の半導体装置と機能が共通する部分については、同じ参照番号を付している。

Claims (5)

  1. 半導体装置の製造方法であって、
    半導体基板に向けて光を照射する工程を有しており、
    前記光の波長は、前記光の強度が高くなると半導体基板の光吸収率が高くなる波長であり、
    前記工程では、半導体基板の内部の領域であって、製造される半導体装置の端面となる領域以外の領域で焦点が形成されるように光を照射し、
    前記工程において、前記焦点を半導体基板の深さ方向に移動させる、
    ことを特徴とする製造方法。
  2. 半導体装置の製造方法であって、
    前記半導体基板には、ＩＧＢＴが形成されており、
    半導体基板に向けて光を照射する工程を有しており、
    前記光の波長は、前記光の強度が高くなると半導体基板の光吸収率が高くなる波長であり、
    前記工程では、半導体基板の内部の領域であって、製造される半導体装置の端面となる領域以外の領域で焦点が形成されるように光を照射し、
    前記工程において、ＩＧＢＴのドリフト領域内に焦点を形成する、
    ことを特徴とする製造方法。
  3. 半導体装置の製造方法であって、
    前記半導体基板には、ダイオードが形成されており、
    半導体基板に向けて光を照射する工程を有しており、
    前記光の波長は、前記光の強度が高くなると半導体基板の光吸収率が高くなる波長であり、
    前記工程では、半導体基板の内部の領域であって、製造される半導体装置の端面となる領域以外の領域で焦点が形成されるように光を照射し、
    前記工程において、ダイオードのドリフト領域内に焦点を形成する、
    ことを特徴とする製造方法。
  4. 半導体装置の製造方法であって、
    前記半導体基板には、ＩＧＢＴとダイオードが形成されており、
    ＩＧＢＴのドリフト領域とダイオードのドリフト領域が連続しており、
    半導体基板に向けて光を照射する工程を有しており、
    前記光の波長は、前記光の強度が高くなると半導体基板の光吸収率が高くなる波長であり、
    前記工程では、半導体基板の内部の領域であって、製造される半導体装置の端面となる領域以外の領域で焦点が形成されるように光を照射し、
    前記工程において、ＩＧＢＴのドリフト領域とダイオードのドリフト領域の間で焦点を移動させる、
    ことを特徴とする製造方法。
  5. 前記焦点の位置に、キャリアの再結合中心として機能する結晶欠陥が形成されることを特徴とする請求項１〜４の何れか一項の製造方法。
JP2012518688A 2010-11-10 2010-11-10 半導体装置の製造方法 Expired - Fee Related JP5472462B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/070055 WO2012063342A1 (ja) 2010-11-10 2010-11-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP5472462B2 true JP5472462B2 (ja) 2014-04-16
JPWO2012063342A1 JPWO2012063342A1 (ja) 2014-05-12

Family

ID=46050523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012518688A Expired - Fee Related JP5472462B2 (ja) 2010-11-10 2010-11-10 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8748236B2 (ja)
EP (1) EP2657958B1 (ja)
JP (1) JP5472462B2 (ja)
CN (1) CN102870201B (ja)
WO (1) WO2012063342A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5605073B2 (ja) * 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
JP5881322B2 (ja) * 2011-04-06 2016-03-09 ローム株式会社 半導体装置
JP2013030618A (ja) 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
JP5751106B2 (ja) * 2011-09-20 2015-07-22 株式会社デンソー 半導体装置の製造方法
CN104685613B (zh) 2012-10-02 2017-08-04 三菱电机株式会社 半导体装置、半导体装置的制造方法
DE112013006780B4 (de) * 2013-03-06 2021-01-21 Denso Corporation Verfahren zum Reduzieren einer Nichtgleichförmigkeit einer Vorwärtsspannung eines Halbleiterwafers
WO2014156849A1 (ja) 2013-03-25 2014-10-02 富士電機株式会社 半導体装置
JP2015115401A (ja) * 2013-12-10 2015-06-22 三菱電機株式会社 レーザアニール方法およびレーザアニール装置
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP2015153784A (ja) * 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
JP2016001670A (ja) * 2014-06-12 2016-01-07 サンケン電気株式会社 半導体装置
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置
CN106158928B (zh) * 2015-03-25 2019-11-29 三垦电气株式会社 半导体装置及其制造方法
JP6611532B2 (ja) * 2015-09-17 2019-11-27 ローム株式会社 半導体装置および半導体装置の製造方法
JP6311770B2 (ja) * 2016-10-25 2018-04-18 三菱電機株式会社 半導体装置の製造方法
DE112017005529B4 (de) * 2016-11-01 2024-03-14 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
WO2018110703A1 (ja) * 2016-12-16 2018-06-21 富士電機株式会社 半導体装置および製造方法
JP6742925B2 (ja) * 2017-01-18 2020-08-19 株式会社 日立パワーデバイス 半導体装置、及びそれを用いた電力変換装置
CN109256422B (zh) * 2017-07-12 2022-04-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN110546767B (zh) 2017-11-15 2022-07-29 富士电机株式会社 半导体装置
CN110462839B (zh) * 2017-12-27 2023-07-07 新电元工业株式会社 Mosfet、mosfet的制造方法以及电力转换电路
JP7488778B2 (ja) * 2021-01-29 2024-05-22 株式会社東芝 半導体装置
JP2022148177A (ja) 2021-03-24 2022-10-06 株式会社東芝 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112161A (ja) * 1985-11-12 1987-05-23 Sanyo Electric Co Ltd フオトマスクの欠損欠陥修正方法
JP2003264194A (ja) * 2002-03-11 2003-09-19 Hamamatsu Photonics Kk レーザゲッタリング方法及び半導体基板
JP2003318412A (ja) * 2002-02-20 2003-11-07 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP2007036211A (ja) * 2005-06-20 2007-02-08 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
JP2007142000A (ja) * 2005-11-16 2007-06-07 Denso Corp レーザ加工装置およびレーザ加工方法
JP2008258313A (ja) * 2007-04-03 2008-10-23 Denso Corp 半導体装置およびその製造方法
JP2009188336A (ja) * 2008-02-08 2009-08-20 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2009260310A (ja) * 2008-03-28 2009-11-05 Semiconductor Energy Lab Co Ltd 光電変換装置の製造方法及び光電変換装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528058A (en) * 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
JPH08102545A (ja) 1994-09-30 1996-04-16 Meidensha Corp 半導体素子のライフタイム制御方法
JPH1022495A (ja) 1996-07-01 1998-01-23 Meidensha Corp 半導体素子の製造方法
US6274892B1 (en) * 1998-03-09 2001-08-14 Intersil Americas Inc. Devices formable by low temperature direct bonding
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
US7253032B2 (en) * 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP4123913B2 (ja) 2001-11-26 2008-07-23 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
KR100614106B1 (ko) * 2002-03-12 2006-08-22 미쓰보시 다이야몬도 고교 가부시키가이샤 취성재료의 가공방법 및 가공장치
JP2004221193A (ja) 2003-01-10 2004-08-05 Toyota Industries Corp 半導体装置およびその製造方法
DE102004030268B4 (de) * 2003-06-24 2013-02-21 Fuji Electric Co., Ltd Verfahren zum Herstellen eines Halbleiterelements
EP1649965B1 (en) * 2003-07-18 2012-10-24 Hamamatsu Photonics K. K. Method of laser beam machining a machining target
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
US7897452B2 (en) * 2005-06-20 2011-03-01 Fuji Electric Systems Co., Ltd. Method of producing a semiconductor device with an aluminum or aluminum alloy rear electrode
JP2007103770A (ja) * 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
WO2007046290A1 (en) * 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070117287A1 (en) * 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
JP2007220825A (ja) 2006-02-15 2007-08-30 Sumco Corp シリコンウェーハの製造方法
DE102006055885B4 (de) * 2006-11-27 2018-02-15 Infineon Technologies Austria Ag Verfahren zum Dotieren eines Halbleiterkörpers
JP5043445B2 (ja) 2007-01-16 2012-10-10 三菱電機株式会社 半導体デバイスの製造方法
JP5162163B2 (ja) * 2007-06-27 2013-03-13 株式会社ディスコ ウェーハのレーザ加工方法
JP5396703B2 (ja) * 2007-10-09 2014-01-22 富士通セミコンダクター株式会社 熱処理装置及び方法、並びに半導体装置の製造方法
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP5365063B2 (ja) * 2008-05-07 2013-12-11 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
WO2010044279A1 (ja) * 2008-10-16 2010-04-22 株式会社Sumco ゲッタリングシンクを有する固体撮像素子用エピタキシャル基板、半導体デバイス、裏面照射型固体撮像素子およびそれらの製造方法
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP5424363B2 (ja) * 2009-03-05 2014-02-26 国立大学法人大阪大学 集光照射基板を用いた半導体薄膜の製造方法、半導体薄膜の製造装置、および半導体薄膜の選択成長方法
CN102396056B (zh) * 2009-12-15 2014-03-12 丰田自动车株式会社 半导体装置的制造方法
WO2012020498A1 (ja) * 2010-08-12 2012-02-16 富士電機株式会社 半導体装置の製造方法
JPWO2012056536A1 (ja) * 2010-10-27 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112161A (ja) * 1985-11-12 1987-05-23 Sanyo Electric Co Ltd フオトマスクの欠損欠陥修正方法
JP2003318412A (ja) * 2002-02-20 2003-11-07 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2003264194A (ja) * 2002-03-11 2003-09-19 Hamamatsu Photonics Kk レーザゲッタリング方法及び半導体基板
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP2007036211A (ja) * 2005-06-20 2007-02-08 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
JP2007142000A (ja) * 2005-11-16 2007-06-07 Denso Corp レーザ加工装置およびレーザ加工方法
JP2008258313A (ja) * 2007-04-03 2008-10-23 Denso Corp 半導体装置およびその製造方法
JP2009188336A (ja) * 2008-02-08 2009-08-20 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2009260310A (ja) * 2008-03-28 2009-11-05 Semiconductor Energy Lab Co Ltd 光電変換装置の製造方法及び光電変換装置

Also Published As

Publication number Publication date
WO2012063342A1 (ja) 2012-05-18
EP2657958A4 (en) 2014-04-16
US20120309208A1 (en) 2012-12-06
EP2657958B1 (en) 2016-02-10
US8748236B2 (en) 2014-06-10
CN102870201B (zh) 2016-01-13
JPWO2012063342A1 (ja) 2014-05-12
CN102870201A (zh) 2013-01-09
EP2657958A1 (en) 2013-10-30

Similar Documents

Publication Publication Date Title
JP5472462B2 (ja) 半導体装置の製造方法
US10629678B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6078961B2 (ja) 半導体装置の製造方法
JP5083468B2 (ja) ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
US20080079119A1 (en) Semiconductor device and method for manufacturing the same
JP5499692B2 (ja) 半導体装置及びその製造方法
JP2013074181A (ja) 半導体装置とその製造方法
US9397206B2 (en) Semiconductor device and method for manufacturing the same
CN107710417B (zh) 半导体装置的制造方法
US10516020B2 (en) Semiconductor device including crystal defect region and method for manufacturing the same
JP2010147239A (ja) 半導体装置及びその製造方法
JP2018082007A (ja) 半導体装置の製造方法
US20110086500A1 (en) Impurity implantation method and ion implantation apparatus
JP2012084722A (ja) 半導体装置の製造方法
US6031276A (en) Semiconductor device and method of manufacturing the same with stable control of lifetime carriers
JP6665713B2 (ja) 半導体装置
WO2015037101A1 (ja) 半導体装置とその製造方法
JP2017055046A (ja) 半導体装置の製造方法
JP5751106B2 (ja) 半導体装置の製造方法
JP2015222787A (ja) イオン注入方法および半導体装置の製造方法
JP2014195004A (ja) 半導体素子の製造方法及び半導体素子の製造装置
JP2014072306A (ja) 半導体装置及び半導体装置の製造方法
JP5609078B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R151 Written notification of patent or utility model registration

Ref document number: 5472462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees