CN102870201B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN102870201B
CN102870201B CN201080066417.8A CN201080066417A CN102870201B CN 102870201 B CN102870201 B CN 102870201B CN 201080066417 A CN201080066417 A CN 201080066417A CN 102870201 B CN102870201 B CN 102870201B
Authority
CN
China
Prior art keywords
semiconductor substrate
manufacture method
focus
crystal defect
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080066417.8A
Other languages
English (en)
Other versions
CN102870201A (zh
Inventor
谷田笃志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN102870201A publication Critical patent/CN102870201A/zh
Application granted granted Critical
Publication of CN102870201B publication Critical patent/CN102870201B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种制造方法，其为半导体装置的制造方法，并包括朝向半导体基板的有效区域照射光的工序，所述光的波长为，当所述光的强度增高时半导体基板的光吸收率将增高的波长，在所述工序中，以在半导体基板的内部形成焦点的方式照射光。能够在所述光的焦点的位置处形成结晶缺陷，而在焦点以外的位置（激光的强度较低的位置）处几乎不会形成结晶缺陷。因此，根据该技术，能够对在目标深度以外的深度处形成结晶缺陷的情况进行抑制，且在目标深度处形成结晶缺陷。因此，与现有的技术相比能够使结晶缺陷更加自由地分布。

Description

半导体装置的制造方法
技术领域
本说明书中公开的技术涉及一种具有形成了结晶缺陷的半导体层的半导体装置的制造方法。
背景技术
已知一种通过在半导体基板中注入带电粒子(电子或离子等)，从而在半导体基板中形成结晶缺陷的技术。例如，日本专利公开公报2008-177203(以下，称为专利文献1)中，公开了通过向半导体基板注入杂质离子，从而在半导体基板中形成结晶缺陷的技术。通过在半导体基板中形成结晶缺陷，从而能够使形成有该结晶缺陷的区域中的载流子的寿命缩短化。以这种方式，能够控制半导体装置的特性。
发明内容
发明所要解决的课题
在上述的注入带电粒子的技术中，沿着半导体基板的厚度方向而注入带电粒子。此时，通过对带电粒子的加速能量进行控制，从而能够对带电粒子被打入至半导体基板中的深度(即，在半导体基板的厚度方向上的、带电粒子的停止位置)进行控制。结晶缺陷在带电粒子的停止位置处形成得最多。因此，通过对注入带电粒子的能量进行控制，从而能够对在半导体基板的厚度方向上的、结晶缺陷的位置进行控制。但是，结晶缺陷不仅形成于带电粒子所停止的位置处，还形成于带电粒子的移动路径上。在现有的结晶缺陷的形成方法中，存在如下的问题，即，在形成结晶缺陷的目标深度以外的深度处也形成有结晶缺陷的问题。
因此，在本说明书中提供一种如下的技术，即，能够对在目标深度以外的深度处形成结晶缺陷的情况进行抑制，且在目标深度处形成结晶缺陷的技术。
用于解决课题的方法
本说明书公开了一种半导体装置的制造方法。该制造方法包括朝向半导体基板的有效区域照射光的工序。所述光的波长为，当所述光的强度增高时半导体基板的光吸收率将增高的波长。在所述工序中，以在半导体基板的内部形成焦点的方式照射光。
另外，上述的“当光的强度增高时半导体基板的光吸收率将增高”包括如下情况，即，光的强度越高则半导体基板的光吸收率越增高(即，光吸收率连续地上升)的情况，和在光的强度超过预定值时半导体基板的光吸收率将增高(即，光吸收率呈阶梯状上升)的情况。例如，能够使用如下这种波长的光，即，在光的强度小于预定值时半导体基板的光吸收率较低，而在光的强度达到预定值以上时产生双光子吸收，从而半导体基板的光吸收率增高。
此外，上述的“有效区域”是指，成为半导体装置的端面(通过切割而形成的半导体基板的端面)的区域以外的区域。虽然所述光需要朝向有效区域而被照射，但是，尤其优选为，向在半导体装置的使用时电流所流通的区域(即，载流子所通过的区域)被照射。
在该制造方法中，以在半导体基板的内部形成焦点的方式朝向半导体基板照射光。由于在焦点以外的区域中光的强度较低，因此半导体基板的光吸收率较低。因此，在焦点以外的区域中半导体基板容易使光透过。因此，在焦点以外的区域内不易形成结晶缺陷。另一方面，由于在焦点处光的强度较高，因此半导体基板的光吸收率较高。因此，在焦点处半导体基板吸收光。因此，在半导体基板中的焦点的位置处形成结晶缺陷。以这种方式，通过该制造方法，能够对在焦点以外的区域中形成结晶缺陷的情况进行抑制，且在焦点的位置处形成结晶缺陷。因此，通过使焦点位于形成结晶缺陷的目标深度处，从而能够对在目标深度以外的深度处形成结晶缺陷的情况进行抑制，且在目标深度处形成结晶缺陷。根据该制造方法，通过使焦点的位置在半导体基板中进行移动，从而能够使结晶缺陷在半导体基板中自由地分布。
在上述的制造方法中，优选为，在所述工序中，使所述焦点在半导体基板的深度方向上进行移动。
根据这种的结构，能够使结晶缺陷沿着半导体基板的厚度方向而分布。另外，在现有的注入带电粒子的技术中，也能够使结晶缺陷沿着半导体基板的厚度方向而分布。但是，在现有的技术中，由于被形成在带电粒子的停止位置处的结晶缺陷的密度和被形成在带电粒子的移动路径上的结晶缺陷的密度有所不同，因此无法控制在半导体基板的厚度方向上的、结晶缺陷的密度分布。与此相对，在本技术中，通过对使焦点在半导体基板的深度方向上进行移动时的、光的强度和移动速度进行控制，从而能够对在半导体基板的厚度方向上的、结晶缺陷的密度分布进行控制。因此，根据本技术，能够使结晶缺陷以现有技术中所没有的方式进行分布。
附图说明
图1为半导体装置10的剖视图。
图2为向半导体基板12照射激光的工序的说明图。
图3为向半导体基板12照射激光的工序的说明图。
图4为向半导体基板12照射激光的工序的说明图。
图5为第一改变例的半导体装置的剖视图。
图6为第二改变例的半导体装置的剖视图。
图7为第三改变例的半导体装置的剖视图。
图8为第四改变例的半导体装置的剖视图。
图9为第五改变例的半导体装置的剖视图。
图10为第六改变例的半导体装置的剖视图。
具体实施方式
(实施例)
图1图示了通过实施例的制造方法所制造出的半导体装置10的纵剖视图。半导体装置10具备由硅构成的半导体基板12，和被形成在半导体基板12的上表面和下表面上的金属层和绝缘层等。在半导体基板12上，形成有二极管区20和IGBT（绝缘栅双极性晶体管）区40。另外，在以下的说明中，将从二极管区20朝向IGBT区4O的方向称为X方向，将半导体基板12的厚度方向称为Z方向，将与X方向和Z方向双方正交的方向称为Y方向。
在二极管区20内的半导体基板12的上表面上，形成有阳极电极22。在IGBT区40内的半导体基板12的上表面上，形成有发射电极42。在半导体基板12的下表面上，形成有共用电极60。
在二极管区20中，形成有阳极层26、二极管漂移层28、阴极层30。
阳极层26为p型。阳极层26具备阳极接触区26a和低浓度阳极层26b。阳极接触区26a在露出于半导体基板12的上表面的范围内被形成为岛状。阳极接触区26a的杂质浓度较高。阳极接触区26a与阳极电极22欧姆连接。低浓度阳极层26b被形成于阳极接触区26a的下侧和侧方。低浓度阳极层26b的杂质浓度低于阳极接触区26a。
二极管漂移层28被形成于阳极层26的下侧。二极管漂移层28为n型，且杂质浓度较低。
阴极层30被形成于二极管漂移层28的下侧。阴极层30被形成在露出于半导体基板12的下表面的范围内。阴极层30为n型，且杂质浓度较高。阴极层30与共用电极60欧姆连接。
通过阳极层26、二极管漂移层28、以及阴极层30而形成了二极管。
在IGBT区40中，形成有发射区44、体层48、IGBT漂移层50、集电层52、以及栅电极54等。
在IGBT区40内的半导体基板12的上表面上，形成有多个沟槽。在各个沟槽的内表面上，形成有栅绝缘膜56。在各个沟槽的内部，形成有栅电极54。栅电极54的上表面被绝缘膜58所覆盖。栅电极54与发射电极42绝缘。
发射区44在露出于半导体基板12的上表面的范围内被形成为岛状。发射区44被形成在与栅绝缘膜56相接的范围内。发射区44为n型，且杂质浓度较高。发射区44与发射电极42欧姆连接。
体层48为p型。体层48具备体接触区48a和低浓度体层48b。体接触区48a在露出于半导体基板12的上表面的范围内被形成为岛状。体接触区48a被形成在两个发射区44之间。体接触区48a的杂质浓度较高。体接触区48a与发射电极42欧姆连接。低浓度体层48b被形成在发射区44以及体接触区48a的下侧。低浓度体层48b被形成在浅于栅电极54的下端的范围内。低浓度体层48b的杂质浓度低于体接触区48a。通过低浓度体层48b，而使发射区44与IGBT漂移层50隔离。栅电极54经由栅绝缘膜56而与将发射区44和IGBT漂移层50隔离的范围内的低浓度体层48b对置。
IGBT漂移层50被形成在体层48的下侧。IGBT漂移层50为n型。IGBT漂移层50具备漂移层50a和缓冲层50b。漂移层50a被形成在体层48的下侧。漂移层50a的杂质浓度较低。漂移层50a具有与二极管漂移层28大致相同的杂质浓度，且为与二极管漂移层28连续的层。缓冲层50b被形成在漂移层50a的下侧。缓冲层50b的杂质浓度高于漂移层50a。
集电层52被形成在IGBT漂移层50的下侧。集电层52被形成在露出于半导体基板12的下表面的范围内。集电层52为p型，且杂质浓度较高。集电层52与共用电极60欧姆连接。
通过发射区44、体层48、IGBT漂移层50、集电层52以及栅电极54而形成了IGBT。
在二极管区20和IGBT区40之间形成有分隔区70。分隔区70从半导体基板12的上表面起，被形成至与阳极层26的下端和体层48的下端相比较深的深度为止的范围内。分隔区70与阳极层26及体层48相接。分隔区70为p型。分隔区70的杂质浓度高于低浓度阳极层26b以及低浓度体层48b。分隔区70对电场在阳极层26和体层48之间集中的情况进行抑制。尤其是，分隔区70对电场在分隔区70的附近的栅电极54处集中的情况进行抑制。
在分隔区70的下侧，二极管漂移层28与漂移层50a连续。此外，在分隔区70的下侧，阴极层30与集电层52相接。
在半导体基板12内，形成有寿命控制区39、49、59。寿命控制区39、49、59为存在有多个结晶缺陷的区域。寿命控制区39、49、59内的结晶缺陷密度与其周围的半导体层相比极高。
寿命控制区39被形成于二极管漂移层28内。寿命控制区39沿着XY平面而被形成。寿命控制区39被形成于，阳极层26的附近的深度且与分隔区70的下端相比较深的深度处。
寿命控制区59被形成于漂移层50a内。寿命控制区59沿着XY平面而被形成。寿命控制区59被形成于缓冲层50b的附近的深度处。
寿命控制区49被形成于分隔区70的下侧的n型区域(即，二极管漂移层28与漂移层50a连续的区域)内。寿命控制区49沿着YZ平面而被形成。寿命控制区49从寿命控制区39的端部39a起延伸至寿命控制区59的端部59a为止。
以下对半导体装置10的二极管的动作进行说明。当向阳极电极22和共用电极60之间施加使阳极电极22成为正电位的电压（即正向电压）时，二极管导通。即，电流从阳极电极22起，经由阳极层26、二极管漂移层28以及阴极层30，而向共用电极60流通。当将被施加于二极管的电压从正向电压切换成反向电压时，二极管将实施反向恢复动作。即，当施加正向电压时，存在于二极管漂移层28内的空穴向阳极电极22被排出，并且当施加正向电压时，存在于二极管漂移层28内的电子向共用电极60被排出。由此，在二极管中流通有反向电流。反向电流在短时间内衰减，之后，在二极管中流通的电流大致变为零。被形成在二极管寿命控制区39中的结晶缺陷作为载流子的再结合中心而发挥功能。因此，在进行反向恢复动作时，二极管漂移层28内的大多数的载流子通过在二极管寿命控制区39内再结合而消失。因此，在半导体装置10中，抑制了在反向恢复动作时产生的反向电流。
对半导体装置10的IGBT的动作进行说明。当向发射电极42和共用电极60之间施加使共用电极60成为正电位的电压，且向栅电极54施加导通电位（形成沟道时所需的电位以上的电位）时，IGBT将导通。即，通过向栅电极54施加导通电位，从而在与栅绝缘膜56相接的范围内的低浓度体层48b中形成沟道。于是，电子从发射电极42起，经由发射区44、沟道、IGBT漂移层50以及集电层52，而向共用电极60流通。此外，空穴从共用电极60起，经由集电层52、IGBT漂移层50、低浓度体层48b以及体接触区48a，而向发射电极42流通。即，电流从共用电极60向发射电极42流通。当将施加于栅电极54的电位从导通电位切换成截止电位时，沟道将消失。但是，由于残留在漂移层50a内的载流子，从而在短时间内，于IGBT中持续流通有电流(称为尾电流)。尾电流在短时间内衰减，之后，在IGBT内流通的电流大致成为零。被形成在寿命控制区59内的结晶缺陷作为载流子的再结合中心而发挥功能。因此，在断开动作时，漂移层50a内的大多数载流子通过在寿命控制区59内再结合而消失。因此，在半导体装置10中，在断开动作时不易产生尾电流。
在半导体装置10中，在二极管区20和IGBT区40之间(分隔区70的下侧)，形成有寿命控制区49。通过寿命控制区49，从而抑制了上述的反向电流或尾电流横跨二极管漂移区28和漂移区50a之间而流通的情况。以这种方式，也抑制了反向电流和尾电流。
接下来，对半导体装置10的制造方法进行说明。首先，通过现有公知的方法，来形成图1所示的半导体装置10的结构中除共通电极60、寿命控制区39、49、59以外的结构。接下来，如图2所示，通过激光照射装置80，而从半导体基板12的背面侧向半导体基板12照射激光82。以下，对照射激光82的工序进行详细说明。
激光照射装置80所照射的激光82为近红外线。此外，激光照射装置80具备激光光源、及对来自激光光源的激光82进行聚光的光学系统。光学系统通过多个透镜等而构成。通过激光照射装置80而被照射的激光82在预定的位置处聚焦焦点。
当激光82的强度较低时，作为近红外线的激光82将透过由硅构成的半导体基板12。当激光82的强度(即，光子密度)在阈值以上时，在半导体基板12中将发生双光子吸收。因此，此时激光82被半导体基板12所吸收。即，当激光82的强度增高时，半导体基板12的光吸收率将增高。激光82的强度在焦点以外的位置处低于所述阈值，而在焦点处高于所述阈值。
在向半导体基板12照射激光的工序中，首先，对半导体基板12和激光照射装置80之间的距离进行调节。此处，如图2所示，对距离进行调节，以使激光82的焦点84在相当于寿命控制区39的深度处聚焦。另外，由于激光82在半导体基板12的下表面处发生折射，因此需要调节距离。
接下来，由激光照射装置80照射激光82。从激光照射装置8O照射出的激光在焦点84以外的位置处强度较低。因此，激光入射到半导体基板12内，并在相当于寿命控制区39的深度处聚焦焦点84。在焦点84处，激光的强度较高。因此，在半导体基板12中的焦点84的位置处发生双光子吸收，从而在该位置处形成结晶缺陷。此外，在照射激光82的同时，如图2的箭头标记90所示，使激光照射装置80和半导体基板12之间的相对位置发生变化。此处，不使激光照射装置80和半导体基板12的、在Z方向上的相对位置发生变化，而在X方向和Y方向上使它们的相对位置发生变化。即，使焦点84沿着XY平面而进行移动。以这种方式，通过焦点84而对二极管漂移区28内进行扫描。其结果为，如图3所示，在二极管漂移区28内形成了沿着XY平面而分布的多个结晶缺陷。即，形成了寿命控制区39。
如图3所示，在形成了寿命控制区39之后，接下来，形成寿命控制区49。即，在分隔区70的下侧，如图3中的箭头标记92所示那样使激光照射装置80进行移动，从而使焦点84沿着YZ平面而进行移动。以这种方式，通过激光82而对相当于寿命控制区49的区域进行扫描。其结果为，如图4所示，形成了沿着YZ平面而分布的多个结晶缺陷。即，形成了寿命控制区49。
在形成了寿命控制区49之后，接下来，形成寿命控制区59。即，在相当于寿命控制区59的深度处，如图4中的箭头标记94所示那样使激光照射装置80进行移动，从而使焦点84沿着XY平面而进行移动。以这种方式，通过激光82而对相当于寿命控制区59的区域进行扫描。其结果为，在漂移区59a内形成了沿着XY平面而分布的多个结晶缺陷。即，形成了寿命控制区59。
在通过激光的照射而形成了寿命控制区39、49、59之后，对半导体基板12实施300℃至500℃的低温退火。以这种方式，使所形成的结晶缺陷稳定化。
在实施了低温退火之后，形成共用电极60，之后，通过进行切割从而制成半导体装置10。
如以上所进行的说明，根据本实施例的技术，能够在激光的焦点的位置处形成结晶缺陷，而在焦点以外的位置(激光的强度较低的位置)处几乎不会形成结晶缺陷。因此，根据该技术，能够对在目标深度以外的深度处形成结晶缺陷的情况进行抑制，且在目标深度处形成结晶缺陷。因此，与现有的技术相比能够使结晶缺陷更加自由地分布。此外，在该技术中，如果处于未使激光照射装置80进行移动的状态，则即使在与激光的照射方向正交的方向(实施例中所称的X方向和Y方向)上，也能够仅在焦点的位置处形成结晶缺陷。因此，通过使焦点84的位置在半导体基板12中进行移动，从而能够使结晶缺陷自由地分布。即，通过对操作激光的速度、和激光的强度进行控制，从而能够对结晶缺陷的密度进行控制。无需如现有的注入带电粒子的方法那样，利用图案掩膜等而对带电粒子的注入范围进行制限，从而能够更加简单地形成结晶缺陷。
此外，根据实施例的技术，通过使焦点84在半导体基板12的厚度方向上进行移动，从而能够使结晶缺陷沿着半导体基板12的厚度方向而分布。由于能够在对密度进行控制的状态下使结晶缺陷在厚度方向上进行分布，因此能够制造出结晶缺陷以在现有技术中所没有的方式进行分布的半导体装置。例如，能够以固定的密度使结晶缺陷在厚度方向上进行分布。
另外，虽然在上述的实施例的制造方法中，形成了寿命控制区39、49、59，然而并非必须形成这些寿命控制区39、49、59的全部。根据需要，既可以仅形成这些寿命控制区39、49、59中的一部分，也可以形成这些寿命控制区39、49、59以外的结晶缺陷。
此外，虽然在上述的实施例中，对具有二极管和IGBT的半导体装置1O的制造方法进行了说明，但也可以通过本说明书所公开的技术来制造其他的半导体装置。例如，如图5所示，可以制造仅具备IGBT的半导体装置。此外，如图6、图7所示，可以制造在IGBT的周围具备FLR88等耐压结构的半导体装置。另外，如图6、图7所示，结晶缺陷的位置可以适当改变。在图6中，在FLR88的下部未形成有结晶缺陷(即，寿命控制区59)。在图7中，在FLR88的下部形成有结晶缺陷，并且在体区48b的下部将结晶缺陷形成得较厚。此外，如图8所示，可以制造仅具备二极管的半导体装置。此外，如图9、图10所示，可以制造在二极管的周围具备FLR89等耐压结构的半导体装置。另外，如图9、图10所示，结晶缺陷的位置可以适当改变。在图9中，在FLR89的下部未形成结晶缺陷(即，寿命控制区39)。在图1O中，FLR89的下部形成有结晶缺陷，并且，在阳极区26的下部将结晶缺陷形成得较厚。另外，在上述的图5至图10的半导体装置中，对功能与图1的半导体装置共通的部分标注相同的参照符号。

Claims (5)

1.一种制造方法，其为半导体装置的制造方法，所述制造方法的特征在于，
包括朝向半导体基板照射光的工序，
所述光的波长为，当所述光的强度增高时半导体基板的光吸收率将增高的波长，
在所述工序中，以在半导体基板的内部的区域，且成为被制造的半导体装置的端面的区域以外的区域内形成焦点的方式照射光，
在所述半导体基板上，形成有绝缘栅型双极性晶体管，
在所述工序中，在绝缘栅型双极性晶体管的漂移区内形成焦点。
2.一种制造方法，其为半导体装置的制造方法，所述制造方法的特征在于，
包括朝向半导体基板照射光的工序，
所述光的波长为，当所述光的强度增高时半导体基板的光吸收率将增高的波长，
在所述工序中，以在半导体基板的内部的区域，且成为被制造的半导体装置的端面的区域以外的区域内形成焦点的方式照射光，
在所述半导体基板上，形成有二极管，
在所述工序中，在二极管的漂移区内形成焦点。
3.一种制造方法，其为半导体装置的制造方法，所述制造方法的特征在于，
包括朝向半导体基板照射光的工序，
所述光的波长为，当所述光的强度增高时半导体基板的光吸收率将增高的波长，
在所述工序中，以在半导体基板的内部的区域，且成为被制造的半导体装置的端面的区域以外的区域内形成焦点的方式照射光，
在所述半导体基板上，形成有绝缘栅型双极性晶体管和二极管，
绝缘栅型双极性晶体管的漂移区和二极管的漂移区连续，
在所述工序中，使焦点在绝缘栅型双极性晶体管的漂移区和二极管的漂移区之间进行移动。
4.如权利要求1至3中的任一项所述的制造方法，其中，
在所述工序中，使所述焦点在半导体基板的深度方向上进行移动。
5.如权利要求1至3中的任一项所述的制造方法，其中，
在所述工序中，在焦点的位置处生成使载流子寿命缩短化的结晶缺陷。
CN201080066417.8A 2010-11-10 2010-11-10 半导体装置的制造方法 Expired - Fee Related CN102870201B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/070055 WO2012063342A1 (ja) 2010-11-10 2010-11-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102870201A CN102870201A (zh) 2013-01-09
CN102870201B true CN102870201B (zh) 2016-01-13

Family

ID=46050523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080066417.8A Expired - Fee Related CN102870201B (zh) 2010-11-10 2010-11-10 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US8748236B2 (zh)
EP (1) EP2657958B1 (zh)
JP (1) JP5472462B2 (zh)
CN (1) CN102870201B (zh)
WO (1) WO2012063342A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5605073B2 (ja) * 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
JP5881322B2 (ja) * 2011-04-06 2016-03-09 ローム株式会社 半導体装置
JP2013030618A (ja) 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
JP5751106B2 (ja) * 2011-09-20 2015-07-22 株式会社デンソー 半導体装置の製造方法
CN104685613B (zh) 2012-10-02 2017-08-04 三菱电机株式会社 半导体装置、半导体装置的制造方法
DE112013006780B4 (de) * 2013-03-06 2021-01-21 Denso Corporation Verfahren zum Reduzieren einer Nichtgleichförmigkeit einer Vorwärtsspannung eines Halbleiterwafers
WO2014156849A1 (ja) 2013-03-25 2014-10-02 富士電機株式会社 半導体装置
JP2015115401A (ja) * 2013-12-10 2015-06-22 三菱電機株式会社 レーザアニール方法およびレーザアニール装置
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP2015153784A (ja) * 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
JP2016001670A (ja) * 2014-06-12 2016-01-07 サンケン電気株式会社 半導体装置
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置
CN106158928B (zh) * 2015-03-25 2019-11-29 三垦电气株式会社 半导体装置及其制造方法
JP6611532B2 (ja) * 2015-09-17 2019-11-27 ローム株式会社 半導体装置および半導体装置の製造方法
JP6311770B2 (ja) * 2016-10-25 2018-04-18 三菱電機株式会社 半導体装置の製造方法
DE112017005529B4 (de) * 2016-11-01 2024-03-14 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
WO2018110703A1 (ja) * 2016-12-16 2018-06-21 富士電機株式会社 半導体装置および製造方法
JP6742925B2 (ja) * 2017-01-18 2020-08-19 株式会社 日立パワーデバイス 半導体装置、及びそれを用いた電力変換装置
CN109256422B (zh) * 2017-07-12 2022-04-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN110546767B (zh) 2017-11-15 2022-07-29 富士电机株式会社 半导体装置
CN110462839B (zh) * 2017-12-27 2023-07-07 新电元工业株式会社 Mosfet、mosfet的制造方法以及电力转换电路
JP7488778B2 (ja) * 2021-01-29 2024-05-22 株式会社東芝 半導体装置
JP2022148177A (ja) 2021-03-24 2022-10-06 株式会社東芝 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1967783A (zh) * 2005-11-16 2007-05-23 株式会社电装 激光加工设备和激光加工方法
CN101546794A (zh) * 2008-03-28 2009-09-30 株式会社半导体能源研究所 光电转换装置及其制造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112161A (ja) * 1985-11-12 1987-05-23 Sanyo Electric Co Ltd フオトマスクの欠損欠陥修正方法
US5528058A (en) * 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
JPH08102545A (ja) 1994-09-30 1996-04-16 Meidensha Corp 半導体素子のライフタイム制御方法
JPH1022495A (ja) 1996-07-01 1998-01-23 Meidensha Corp 半導体素子の製造方法
US6274892B1 (en) * 1998-03-09 2001-08-14 Intersil Americas Inc. Devices formable by low temperature direct bonding
JP4659300B2 (ja) * 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
US7253032B2 (en) * 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP4123913B2 (ja) 2001-11-26 2008-07-23 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
JP4298953B2 (ja) 2002-03-11 2009-07-22 浜松ホトニクス株式会社 レーザゲッタリング方法
KR100614106B1 (ko) * 2002-03-12 2006-08-22 미쓰보시 다이야몬도 고교 가부시키가이샤 취성재료의 가공방법 및 가공장치
JP2004221193A (ja) 2003-01-10 2004-08-05 Toyota Industries Corp 半導体装置およびその製造方法
DE102004030268B4 (de) * 2003-06-24 2013-02-21 Fuji Electric Co., Ltd Verfahren zum Herstellen eines Halbleiterelements
EP1649965B1 (en) * 2003-07-18 2012-10-24 Hamamatsu Photonics K. K. Method of laser beam machining a machining target
JP4759919B2 (ja) * 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
US7897452B2 (en) * 2005-06-20 2011-03-01 Fuji Electric Systems Co., Ltd. Method of producing a semiconductor device with an aluminum or aluminum alloy rear electrode
JP2007036211A (ja) * 2005-06-20 2007-02-08 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
JP2007103770A (ja) * 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
WO2007046290A1 (en) * 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070117287A1 (en) * 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
JP2007220825A (ja) 2006-02-15 2007-08-30 Sumco Corp シリコンウェーハの製造方法
DE102006055885B4 (de) * 2006-11-27 2018-02-15 Infineon Technologies Austria Ag Verfahren zum Dotieren eines Halbleiterkörpers
JP5043445B2 (ja) 2007-01-16 2012-10-10 三菱電機株式会社 半導体デバイスの製造方法
JP4412344B2 (ja) 2007-04-03 2010-02-10 株式会社デンソー 半導体装置およびその製造方法
JP5162163B2 (ja) * 2007-06-27 2013-03-13 株式会社ディスコ ウェーハのレーザ加工方法
JP5396703B2 (ja) * 2007-10-09 2014-01-22 富士通セミコンダクター株式会社 熱処理装置及び方法、並びに半導体装置の製造方法
JP5365009B2 (ja) * 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP5374883B2 (ja) * 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
JP5365063B2 (ja) * 2008-05-07 2013-12-11 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
WO2010044279A1 (ja) * 2008-10-16 2010-04-22 株式会社Sumco ゲッタリングシンクを有する固体撮像素子用エピタキシャル基板、半導体デバイス、裏面照射型固体撮像素子およびそれらの製造方法
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
JP5424363B2 (ja) * 2009-03-05 2014-02-26 国立大学法人大阪大学 集光照射基板を用いた半導体薄膜の製造方法、半導体薄膜の製造装置、および半導体薄膜の選択成長方法
CN102396056B (zh) * 2009-12-15 2014-03-12 丰田自动车株式会社 半导体装置的制造方法
WO2012020498A1 (ja) * 2010-08-12 2012-02-16 富士電機株式会社 半導体装置の製造方法
JPWO2012056536A1 (ja) * 2010-10-27 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1967783A (zh) * 2005-11-16 2007-05-23 株式会社电装 激光加工设备和激光加工方法
CN101546794A (zh) * 2008-03-28 2009-09-30 株式会社半导体能源研究所 光电转换装置及其制造方法

Also Published As

Publication number Publication date
WO2012063342A1 (ja) 2012-05-18
EP2657958A4 (en) 2014-04-16
US20120309208A1 (en) 2012-12-06
EP2657958B1 (en) 2016-02-10
US8748236B2 (en) 2014-06-10
JPWO2012063342A1 (ja) 2014-05-12
JP5472462B2 (ja) 2014-04-16
CN102870201A (zh) 2013-01-09
EP2657958A1 (en) 2013-10-30

Similar Documents

Publication Publication Date Title
CN102870201B (zh) 半导体装置的制造方法
CN102376759B (zh) 具有igbt区和二极管区的半导体装置
CN102822968B (zh) 具备具有二极管区和绝缘栅双极性晶体管区的半导体基板的半导体装置
JP5499692B2 (ja) 半導体装置及びその製造方法
US20080079119A1 (en) Semiconductor device and method for manufacturing the same
US20070080407A1 (en) Insulated gate bipolar transistor
US7064384B2 (en) Semiconductor device
CN108074810B (zh) 半导体装置的制造方法
CN102683427B (zh) 半导体器件及其制造方法
CN107710417B (zh) 半导体装置的制造方法
JP2010171057A (ja) 半導体装置およびその製造方法
CN102396056B (zh) 半导体装置的制造方法
WO2020036015A1 (ja) 半導体装置および製造方法
EP2706576A2 (en) Diode and power conversion system
JP5621493B2 (ja) 半導体装置の製造方法
US6031276A (en) Semiconductor device and method of manufacturing the same with stable control of lifetime carriers
JP2007012786A (ja) 半導体装置
JP6665713B2 (ja) 半導体装置
US20170077263A1 (en) Method of manufacturing semiconductor device
JP5751106B2 (ja) 半導体装置の製造方法
JP2014195004A (ja) 半導体素子の製造方法及び半導体素子の製造装置
JP2014056881A (ja) 半導体装置および半導体装置の製造方法
KR20230146535A (ko) 반도체소자의 제조방법 및 반도체소자
JP2000188405A (ja) 半導体装置およびその製造方法
JP2004221193A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200409

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160113

Termination date: 20211110