CN102376759B - 具有igbt区和二极管区的半导体装置 - Google Patents

具有igbt区和二极管区的半导体装置 Download PDF

Info

Publication number
CN102376759B
CN102376759B CN201110251267.4A CN201110251267A CN102376759B CN 102376759 B CN102376759 B CN 102376759B CN 201110251267 A CN201110251267 A CN 201110251267A CN 102376759 B CN102376759 B CN 102376759B
Authority
CN
China
Prior art keywords
subregion
region
igbt
incomplete
diode region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110251267.4A
Other languages
English (en)
Other versions
CN102376759A (zh
Inventor
小山雅纪
大仓康嗣
添野明高
永冈达司
杉山隆英
青井佐智子
井口纮子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN102376759A publication Critical patent/CN102376759A/zh
Application granted granted Critical
Publication of CN102376759B publication Critical patent/CN102376759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

在此公开了一种半导体装置，特别是公开了一种具有IGBT区和二极管区的半导体装置，其中IGBT结构设置在IGBT区中并且二极管结构设置在二极管区中，所述IGBT区和所述二极管区都位于同一个衬底内，并且所述IGBT区与所述二极管区相邻。在这种类型的半导体装置中，当IGBT结构被关断时会发生积聚在IGBT区内的载流子流入二极管区的现象。为防止这种现象，缩短载流子寿命的区域至少设置在所述IGBT区内的与所述二极管区相邻的分区中。在所述分区中，省略了IGBT结构的发射极。

Description

具有IGBT区和二极管区的半导体装置
相关申请的交叉引用
本申请要求于2010年8月17日提交的申请号为2010-182357的日本专利申请的优先权，其内容在此通过引用而并入本申请中。
技术领域
本发明涉及一种半导体装置，其中IGBT区和二极管区都位于同一个衬底内。
背景技术
特开号为2005-317751的日本专利申请和特开号为2008-192737的日本专利申请公开了如下的半导体装置：其中IGBT区和二极管区都位于同一个衬底内。特开号为2005-317751的日本专利申请描述了这样一种结构：其中损伤层整体地设置在IGBT区和二极管区上。特开号为2008-192737的日本专利申请提出了如下的一种结构：其中损伤层只设置在二极管区处。
通过在二极管区处设置损伤层，由于在二极管元件的恢复期间衬底内的过量载流子在损伤层中复合并且被耗尽，因此提高了二极管元件的恢复特性。借助于在特开号为2005-317751的日本专利申请中公开的结构，或者换句话说，借助于将与设置在二极管区处的损伤层类似的损伤层也设置在IGBT区处的结构，IGBT的特性因IGBT区内的损伤层而降低。借助于在特开号为2008-192737的日本专利申请中公开的结构，或者换句话说，借助于将损伤层仅设置在二极管区处的结构，可以防止IGBT的特性因损伤层而降低。
在IGBT区和二极管区都位于同一个衬底内的半导体装置的情况中，当IGBT被关断时会发生问题，因为积聚在IGBT区内的载流子流入二极管区，因此二极管损耗增加。
如在特开号为2005-317751的日本专利申请中所公开的，通过将损伤层整体地设置在IGBT区和二极管区上，可以防止当IGBT被关断时积聚在IGBT区内的载流子流入二极管区。不会发生二极管损耗增加的问题。然而，如在前所描述的，IGBT的特性会降低。如在特开号为2008-192737的日本专利申请中所公开的，当损伤层仅设置在二极管区处时，IGBT的特性保持不被降低。然而，当IGBT被关断时不能阻止积聚在IGBT区内的载流子流入二极管区。因此，二极管损耗增加。
发明内容
本发明的目的在于提供一种半导体装置，其中IGBT的特性不会降低并且二极管损耗不会增加。
在IGBT区和二极管区都位于同一个衬底内的半导体装置的情况中，存在这样的区：其中形成了构成IGBT结构的集电层但不形成构成IGBT结构的发射区域和/或栅电极。该区位于在与二极管区相邻的一侧的IGBT区内。换句话说，IGBT区包括：形成完全IGBT结构的区；和因存在集电层且不存在发射区域和/或栅电极而具有不完全IGBT结构的区。在本说明书中，前者将被称为完全分区而后者将被称为不完全分区。IGBT区包括完全分区和不完全分区。完全分区、不完全分区和二极管区按此顺序布置。
在本发明中，不完全分区用于抑制当IGBT被关断时积聚在IGBT区内的载流子流入二极管区并防止二极管损耗增加。
通过将晶格缺陷引入不完全分区中，晶格缺陷成为载流子的复合中心并且抑制了积聚在IGBT区内的载流子流入二极管区。即使在IGBT区处，只要晶格缺陷被引入IGBT区内的不完全分区中，就能防止IGBT的特性降低。通过将晶格缺陷引入不完全分区中，可以得到不降低IGBT的特性且不增加二极管损耗的半导体装置。引入晶格缺陷等同于引入载流子复合中心并形成缩短载流子寿命的区域。
不需要将晶格缺陷引入完全分区中。在这种情况中，仅将晶格缺陷引入不完全分区中。可以将少量的晶格缺陷引入完全分区中。仅将少量的晶格缺陷引入完全分区中可以改善而不是降低IGBT的特性。当将少量的晶格缺陷引入完全分区中时，将更大量的晶格缺陷引入不完全分区中。在本说明书中所使用的晶格缺陷的密度指的是在衬底的厚度上求平均值的密度。当大量的晶格缺陷被引入特定深度时，晶格缺陷的密度增加。引入不完全分区中的晶格缺陷的密度大于引入完全分区中的晶格缺陷的密度的描述包括两种情况：晶格缺陷未被引入完全分区中的情况；和少量的晶格缺陷被引入完全分区中的情况。
引入二极管区中的晶格缺陷的密度不受限制。引入二极管区中的晶格缺陷的密度可以高于或低于引入不完全分区中的晶格缺陷的密度。引入二极管区中的晶格缺陷不直接影响IGBT的特性并且不直接影响抑制了积聚在IGBT区内的载流子流入二极管区的现象。
可以利用多种技术以保证引入不完全分区中的晶格缺陷的密度高于引入完全分区中的晶格缺陷的密度这种关系。本发明不受这种技术的限制。
附图说明
图1为根据第一实施例的半导体装置的剖视图。
图2a、图2b和图2c为示出在图1中示出的各个部分的杂质分布和寿命的图。
图3为示出缩短寿命区域的形成过程的图。
图4为根据第二实施例的半导体装置的剖视图。
图5a、图5b和图5c为示出在图4中示出的各个部分的杂质分布和寿命的图。
图6为根据第三实施例的半导体装置的剖视图。
图7a、图7b和图7c为示出在图6中示出的各个部分的杂质分布和寿命的图。
图8为根据第四实施例的半导体装置的剖视图。
图9a、图9b和图9c为示出在图8中示出的各个部分的杂质分布和寿命的图。
图10为根据第五实施例的半导体装置的剖视图。
图11为根据第六实施例的半导体装置的剖视图。
图12为根据第七实施例的半导体装置的剖视图。
图13为根据另一实施例的半导体装置的剖视图。
图14为根据又一实施例的半导体装置的剖视图。
图15为根据再一实施例的半导体装置的剖视图。
具体实施方式
现在将结合附图进一步详细地描述本发明的有代表性而非限制性的示例。此详细的描述意图仅在于教导本领域技术人员进一步的细节来实现本教导的优选方案，而不意在限制本发明的范围。而且，在下面所公开的各个附加特征和教导可单独使用或与其他特征和教导结合以提供改进的半导体装置。
而且，在下面详细的描述中所公开的特征和步骤的组合对于实现最宽泛意义上的本发明来说可以不是必需的，而仅是教导本发明特别描述的有代表性的示例。此外，为了提供本教导的另外有用的实施例，本发明的上述和下述的有代表性的示例的各个特征，以及各个独立权利要求和从属权利要求，可以不特定和不明确列举的方式进行组合。
为了原始书面公开的目的以及为了限制要求保护的主题名称的目的，在说明书中和/或权利要求书中所公开的全部特征意图在于彼此单独地且独立地被公开，而与实施例和/或权利要求中的特征组合无关。另外，为了原始书面公开的目的以及为了限制要求保护的主题名称的目的，所有的值的范围或主体群组的表示旨在公开每一个可能的中间值或中间主体。
根据本发明的一种类型，兼作IGBT结构的发射极和二极管结构的阳极电极的表面电极形成在半导体衬底的表面上，而兼作IGBT结构的集电极和二极管结构的阴极电极的后表面电极形成在半导体衬底的后表面上。当从垂直于半导体衬底的方向上观察半导体衬底时，IGBT区和二极管区彼此相邻布置。在IGBT区内的与二极管区相邻的部分处，未形成有发射极并且IGBT结构不完全。IGBT结构完全的完全分区设置有发射极、基极、栅电极、漂移区、场截止(field stop)以及集电极。在不完全分区中，未设置发射极和栅电极中的至少一个。在某些情况下，发射极和栅电极都未形成在不完全分区中。二极管区设置有阳极、漂移区和阴极。IGBT的集电极和二极管区的阴极彼此相邻并且彼此接触。集电极和阴极之间的分界线是IGBT区和二极管区之间的分界线。
当半导体衬底暴露于诸如离子射束或电子射束的能量射束时，晶格缺陷被引入半导体衬底中。晶格缺陷成为载流子的复合中心并且缩短载流子的寿命。晶格缺陷或载流子的复合中心的被引入区成为缩短载流子寿命的区域。
半导体衬底的在其上形成有表面电极的表面和半导体衬底的在其上形成有后表面电极的后表面可以暴露于能量射束。有利地，不完全分区的表面暴露于能量射束而完全分区的表面不暴露于能量射束。虽然不完全分区的后表面必须暴露于能量射束，但完全分区的后表面不需要暴露于能量射束。完全分区的后表面可以暴露于能量射束或者可以不暴露于能量射束。
只有半导体衬底的后表面可以暴露于能量射束。在这种情况下，不完全分区的后表面可以暴露于能量射束而完全分区的后表面可以不暴露于能量射束。不完全分区的后表面和完全分区的后表面可以都暴露于能量射束。在这种情况下，不完全分区的后表面暴露在高强度下而完全分区的后表面暴露在低强度下。
不完全分区所暴露于的能量射束的强度可以是均匀的或者根据位置变化的。在后者的情况下，靠近于完全分区的区域暴露在低强度下而靠近于二极管区的区域暴露在高强度下。在所暴露于的能量射束的强度为高的位置处，具有自后表面的长穿透距离的区成为缩短寿命的区域，而在所暴露于的能量射束的强度为低的位置处，具有自后表面的短穿透距离的区成为缩短寿命的区域。
为了控制能量射束暴露区，可以使用具有特定图案的掩模。厚度根据位置发生变化的掩膜可用于根据位置而使能量射束暴露强度发生变化。
在下文中，将参照附图描述本发明的实施例。在下面的各个实施例中，附图中的彼此相似或等同的部件使用相似的附图标记来表示。
(第一实施例)
将参照附图描述本发明的第一实施例。在本实施例中描述的半导体装置例如用作供电电路用的功率开关元件，例如变换器(inverter)或DC/DC转换器(converter)。
图1为根据本实施例的半导体装置的剖视图。如图中所示，半导体装置包括IGBT区10和二极管区20。IGBT区10和二极管区20形成在同一个半导体衬底32上。IGBT区10形成在与二极管区20相邻的区中。
N-硅片用作未被加工的半导体衬底32。如图1所示，在IGBT区10和二极管区20处，从半导体衬底32的表面33注入P型杂质并且P型杂质受到热处理以形成P型基层31。在IGBT区10和二极管区20处，从半导体衬底32的后表面47注入N型杂质并且N型杂质受到热处理以形成N型场截止层44。在IGBT区10处，从半导体衬底32的后表面47注入P型杂质并且P型杂质受到热处理以形成P+集电层45。在二极管区20处，从半导体衬底32的后表面47注入N型杂质并且N型杂质受到热处理以形成N+阴极层46。集电层45和阴极层46形成在同一个水平面上并且集电层45和阴极层46之间的分界线为IGBT区10和二极管区20之间的分界线40。基层31和场截止层44之间的区作为未被加工的硅片部分被保持并且用作N-漂移层30。
IGBT区10设置有多个沟槽34，沟槽34自基层31的表面33穿透基层31并且到达漂移层30。每个沟槽34在垂直于纸面的方向上沿着半导体衬底32的表面33延伸。多个沟槽34以固定间隔彼此平行布置。
栅极绝缘薄膜35形成在每个沟槽34的内壁上。多晶硅等制成的栅电极36埋置在栅极绝缘薄膜35的内侧。因此，沟槽栅结构被构造而成。而且，栅电极36经由引出配线(未示出)连接到设置在半导体衬底32的表面33上的部分区处的上栅电极(未示出)。
例如，通过光刻刻蚀工艺形成沟槽34，通过热氧化作用、CVD方法等形成栅极绝缘薄膜35。另外，通过CVD方法等将栅电极36埋置入沟槽34中。
N+发射区域37形成在基层31的表面层部上。发射区域37形成在每个沟槽34的两侧。在N+发射区域37和N-漂移层30之间存在的并且经由栅极绝缘薄膜35与栅电极36相对的区构成了沟道区域。当向栅电极36施加正电位时，沟道区域反向成N型并且在N+发射区域37和N-漂移层30之间实现导电。当停止向栅电极36施加正电位时，沟道区域恢复成P型并且在N+发射区域37和N-漂移层30之间实现绝缘。用作IGBT的半导体装置通过发射区域37、基层31、栅极绝缘薄膜35、栅电极36、漂移层30、场截止层44以及集电层45而完成。
在IGBT区10处，在与二极管区20相邻的区10a中未形成有发射区域37和栅电极36。由于形成在区10a中的是集电层45而不是阴极层46，因此区10a是IGBT区10。然而，由于未形成发射区域37和栅电极36，因此未形成完全IGBT结构。在本说明书中，形成有完全IGBT结构的区被称为完全分区10b，形成有集电层45但未形成有发射区域37和栅电极36的区被称为不完全分区10a，而形成有阴极层46的区被称为二极管区。完全分区10b、不完全分区10a和二极管区20按此顺序布置。不完全分区10a形成在IGBT区10内的与二极管区20相邻的区中。
多个P+接触区域42形成在二极管区20处的基层31的表面层部上。另外，P型降低表面电场区域41形成在IGBT区10的外周侧的漂移层30的表面层部上。降低表面电场区域41比基层31深并且用作外周击穿电压增加区域。
由PSG等制成的层间介电薄膜38形成在基层31的上部。层间介电薄膜38覆盖栅电极36的上表面。层间介电薄膜38不覆盖在栅电极36和相邻的栅电极36之间。在栅电极36之间存在的并且没有被层间介电薄膜38覆盖的区构成了接触孔39。发射区域37的上表面和基层31的上表面在接触孔39处暴露。层间介电薄膜38被发射电极43覆盖。在IGBT区10处，发射电极43在接触孔39处与发射区域37和基层31相导电。在二极管区20中，发射电极43与接触区域42和基层31相导电。发射电极43是IGBT区10的发射电极和二极管区20的阳极电极。层间介电薄膜38覆盖IGBT区10中的不完全分区10a的基层31的表面。
集电极48形成在半导体衬底32的后表面47上。集电极48通过喷涂铝等而形成在半导体衬底32的后表面47上。集电极48与IGBT区10处的集电层45相导电并且与二极管区20处的阴极层46相导电。集电极48为IGBT结构中的集电极和二极管结构中的阴极电极。
在上述的结构中，缩短载流子寿命的区域49和61形成在半导体衬底32上。
区域61是自半导体衬底32的表面33(在形成有发射电极43的一侧的表面)暴露于离子射束的区域。离子穿透至半导体衬底32的表面33并且被保持为距半导体衬底32的表面33预定距离。图中的点群61b表示由于离子通过而形成晶格缺陷的区，而X标记符61a表示由于离子保持而形成晶格缺陷的区。由于离子保持而形成的晶格缺陷以一深度形成在基层31的底表面附近。晶格缺陷用作载流子的复合中心并且缩短载流子的寿命。区域61仅形成在二极管区20处和IGBT区10中的不完全分区10a处。区域61不形成在IGBT区10中的完全分区10b处。
区域49是自半导体衬底32的后表面47(在形成有集电极48的一侧的表面)暴露于离子射束的区域。离子穿透至半导体衬底32的后表面47并且被保持为距半导体衬底32的后表面47预定距离。图中的点群49b表示由于离子通过而形成晶格缺陷的区，而X标记符49a表示由于离子保持而形成晶格缺陷的区。由于离子保持而形成的晶格缺陷以一深度形成在场截止层44的顶表面附近。晶格缺陷用作载流子的复合中心并且缩短载流子的寿命。区域49仅形成在IGBT区10处。区域49不形成在二极管区20处。
缩短载流子寿命的区域49和61都形成在IGBT区10中的不完全分区10a处。缩短区域49和61在不完全分区10a处彼此重叠。缩短载流子寿命的区域61不形成在完全分区10b处。缩短载流子寿命的区域49不形成在二极管区20处。引入不完全分区10a中的晶格缺陷的密度大于引入完全分区10b中的晶格缺陷的密度。这里所使用的晶格缺陷的密度是指在半导体衬底32的全部厚度上求平均值的晶格缺陷密度。
晶格缺陷成为空穴和电子复合的中心并且晶格缺陷被耗尽，从而缩短了载流子的寿命。由于引入不完全分区10a中的晶格缺陷，在空穴从IGBT区10的完全分区10b经过不完全分区10a向二极管区20移动的过程中空穴被耗尽。引入不完全分区10a中的晶格缺陷抑制了载流子从IGBT区10流入二极管区20中。
图2a至图2c中的纵坐标指示半导体衬底32内的深度而横坐标指示杂质浓度。具有后缀“a”的数字指示相应层的杂质浓度分布。例如，曲线37a指示发射区域37的杂质浓度分布。横坐标也指示杂质的寿命。曲线99a、99b和99c指示深度和寿命之间的关系。图2a示出了深度和杂质浓度之间的关系以及图1的A-A′部分(在完全分区10b内)处的深度和寿命之间的关系。图2b示出了图1的B-B′部分(在不完全分区10a内)的类似关系。图2c示出了图1的C-C′部分(在二极管区20内)的类似关系。
如图2b所示，在不完全分区10a处，载流子的寿命在离子保持区域61a中被缩短(指的是曲线61at)。载流子的寿命还在离子通过区域61b中被缩短(指的是直线61bt)。另外，载流子的寿命还在离子保持区域49a中被缩短(指的是曲线49at)。载流子的寿命还在离子通过区域49b中被缩短(指的是直线49bt)。在离子保持区域61a和离子保持区域49a之间无晶格缺陷被引入并且载流子的寿命较长。
如图2a所示，完全分区10b不具有离子保持区域61a和离子通过区域61b，因此，不会发生载流子寿命的缩短(曲线61at和直线61bt不存在)。
如图2c所示，二极管区20不具有离子保持区域49a和离子通过区域49b，因此，不会发生载流子寿命的缩短(曲线49at和直线49bt不存在)。
形成在不完全分区10a处的区域49a、49b、61a和61b同时是晶格缺陷引入区域、复合中心引入区域以及缩短寿命区域。当缩短寿命区域49a、49b、61a和61b形成于处在完全分区10b和二极管区20之间的不完全分区10a处时，可以抑制空穴从IGBT区10至二极管区20的注入。因此，在二极管元件的工作期间可以防止栅极干扰，栅极干扰会引起二极管元件的正向电压Vf根据输入至IGBT元件的栅电极36的选通信号发生变化。此外，由于缩短寿命区域49a，49b，61a和61b因复合而使得在恢复期间促成反向电流的载流子被耗尽，因此可防止恢复的失败。
而且，由于形成在完全分区10b处的缩短寿命区域49a和49b，在完全分区10b内的漂移层30中积聚的过量载流子会由于复合而被耗尽。因此，在IGBT元件中，可以在开关损耗和稳定损耗之间获得有利的协调特性。由于在完全分区10b处不存在缩短寿命区域61a和61b，因此绝不会发生漂移层30中积聚的载流子的不足。可充分地降低IGBT元件的导通电阻。另外，当在二极管区20的漂移层30中存在过量载流子时，由于过量载流子通过形成在二极管区20处的缩短寿命区域61a和61b因复合而被耗尽，因此在二极管元件中也可在开关损耗和稳定损耗之间获得有利的协调特性。
当对图2a和图2b进行比较时，明显的是，引入不完全分区10a中的晶格缺陷的数量大于引入完全分区10b中的晶格缺陷的数量。在半导体衬底32的全部厚度上合计的晶格缺陷的数量在不完全分区10a处较大而在完全分区10b处较小。在不完全分区10a处和在完全分区10b处，半导体衬底32的厚度是相同的。换句话说，在不完全分区10a处的晶格缺陷密度(在半导体衬底32的厚度上求平均值的密度)高于在完全分区10b处的晶格缺陷密度。如果这种关系存在，则当IGBT变得导电时，在完全分区10b的漂移层30中产生有效导电率调制现象并且导通电压减小。在不完全分区10a处缩短了寿命。因此，当IGBT被关断时，在完全分区10b处积聚的空穴在空穴通过不完全分区10a移动至二极管区20的过程中会被耗尽。因此，可以防止在二极管工作期间因从IGBT区10被注入二极管区20中的空穴而发生的栅极干扰。
将参照图3描述缩短寿命区域49a、49b、61a和61b的形成过程。首先，基层31、发射区域37和接触区域42形成在漂移层30的表面层部上。接着，形成沟槽栅结构。使用处于晶片状态的衬底32来进行加工。
其后，在形成发射电极43之前，使半导体衬底32的表面33的一部分由氦离子掩膜50覆盖并且使半导体衬底32的表面33暴露于氦离子。氦离子掩膜50由铝、硅、铅等制成。将氦离子掩膜50调整到能够使完全分区10b被覆盖并且使不完全分区10a和二极管区20被暴露的位置和形状。结果，缩短寿命区域61a和61b形成在不完全分区10a和二极管区20处。
接下来，对在与漂移层30的基层31相对的一侧的表面抛光使其变薄至期望的厚度，并且将磷等离子注入(以600千电子伏特、2×1012/cm2)到变薄的全部表面上以形成场截止层44。另外，将磷离子注入(以50千电子伏特、5×1014/cm2)到二极管区20上以形成阴极层46。
其后，使二极管区20由氦离子掩膜51覆盖并且暴露于氦离子。氦离子掩膜51由铝、硅、铅等制成。因此，缩短寿命区域49a和49b形成在完全分区10b和不完全分区10a处。而且，同一个氦离子掩膜51被用于执行硼的离子注入。例如，以100千电子伏特、2×1015/cm2执行硼离子注入以形成集电层45。氦离子掩膜51既用于缩短寿命区域49a和49b的形成过程中又用于集电层45的形成过程中。
其后，执行用于使晶格缺陷稳定的退火和用于使后表面注入层活化的退火并且形成了集电极48。然后将晶片切成小块以生产半导体装置。如上所述，通过使用氦离子掩膜50和51使半导体衬底32暴露于氦离子，缩短寿命区域49a、49b、61a和61b可以形成在半导体衬底32上。在本实施例中，通过使半导体衬底32暴露于氦离子而引入晶格缺陷。可以通过暴露于其他离子射束或电子射束来引入晶格缺陷。通过使半导体衬底32暴露于能量射束，可以产生晶格缺陷并且可以形成缩短载流子寿命的区域。
图1和图3中图示的点表示由于氦离子的通过而引入晶格缺陷的缩短寿命区域的一部分，X标记符表示保持所暴露于的氦离子并且寿命缩短得最多的部分。
(第二实施例)
在本实施例中，将描述不同于第一实施例的部分。图4是根据本实施例的半导体装置的剖视图。图4中的剖视图还示出了用于形成缩短寿命区域49的氦离子掩膜51和用于形成缩短寿命区域62的氦离子掩膜50。
如图4所示，在本实施例中，通过使用掩膜51使半导体衬底32的后表面47中的IGBT区10(完全分区10b和不完全分区10a二者)暴露于氦离子来形成缩短寿命区域49。另外，通过使用掩膜50使半导体衬底32的后表面47中的不完全分区10a和二极管区20暴露于氦离子来形成缩短寿命区域62。
当使用掩膜51使IGBT区10暴露于氦离子时，借助引起氦离子穿透入半导体衬底32正好至距离L1的能量来注入氦离子。氦离子被保持的深度大约等于场截止层44的上表面。在IGBT区10中，大量的晶格缺陷被引入场截止层44的上表面附近中。当使用掩膜50使不完全分区10a和二极管区20暴露于氦离子时，借助引起氦离子穿透入半导体衬底32正好至距离L2的能量来注入氦离子。氦离子被保持的深度大约等于漂移层30的上表面。在不完全分区10a和二极管区20中，大量的晶格缺陷被引入漂移层30的上表面附近中。在不完全分区10a中，既形成了缩短寿命区域49a和49b又形成了缩短寿命区域62a和62b。
在制造过程中，IGBT元件的上部结构和二极管元件的上部结构形成在半导体衬底32的表面33的一侧。接着，对半导体衬底32的后表面47的一侧抛光使其变薄至预定厚度。其后，执行离子注入以形成场截止层44。另外，在二极管区20处执行离子注入以形成阴极层46。
其后，使半导体衬底32的在二极管区20处的后表面47由氦离子掩膜51覆盖并且使IGBT区10暴露于氦离子。结果，在IGBT区10处形成缩短寿命区域49a和49b。另外，使用同一个氦离子掩膜51执行离子注入以形成集电层45。集电层45的形成区等于缩短寿命区域49a和49b的形成区。缩短寿命区域49a和49b形成在集电层45和场截止层44的全部厚度上。
其后，使半导体衬底32的在完全分区10b内的后表面47由氦离子掩膜50覆盖并且使二极管区20和不完全分区10a暴露于氦离子。结果，缩短寿命区域62a和62b形成在二极管区20和不完全分区10a处。缩短寿命区域62a和62b形成在阴极层46、场截止层44和漂移层30的全部厚度上。
一旦缩短寿命区域49a、49b、62a和62b形成，载流子的寿命就如图5a至图5c所示的缩短。如图5a和图5b所示，在IGBT区10(完全分区10b和不完全分区10a二者)处，在场截止层44的附近的一深度处，寿命被显著地缩短。在集电层45的形成区中，寿命也被缩短。
如图5b和图5c所示，在不完全分区10a和二极管区20处，从漂移层30至阴极层46寿命水平被全面缩短。在漂移层30的上表面附近的一深度处，寿命被显著地缩短。
如图5a所示，漂移层30的寿命在完全分区10b处未被缩短。因此，当IGBT变得导电时，在漂移层30中产生有效导电率调制现象并且导通电压减小。漂移层30的寿命在不完全分区10a处被缩短。因此，当IGBT被关断时，在完全分区10b处积聚的空穴在空穴移动至二极管区20的过程中会被耗尽。因此，可以防止在二极管工作期间的因空穴从IGBT区10被注入二极管区20中而发生的栅极干扰。而且，可以防止在不完全分区10a处的元件在反向恢复期间发生故障。
(第三实施例)
在本实施例中，将描述不同于第一实施例的部分。图6是根据本实施例的半导体装置的剖视图，其也示出了用于形成缩短寿命区域49、63和72的掩膜52。
如图6所示，根据本实施例的氦离子掩膜52的后表面在不完全分区10a处以特定角度倾斜。换句话说，掩膜52在完全分区10b处是厚的，而在不完全分区10a处朝着二极管区20变薄。
当通过将氦离子掩膜52布置在半导体衬底32的后表面47的一侧而使半导体衬底32暴露于氦离子时，氦离子的穿透距离在掩膜52的厚部处较短。随着掩膜52变薄氦离子的穿透距离变长，并且在未被掩膜52覆盖的区处穿透得最深。
在图6中，缩短寿命区域49是通过经由厚掩膜52暴露于氦离子而形成的区域，因此，缩短寿命区域49自后表面47具有短的穿透距离。缩短寿命区域63是通过使未被掩膜52覆盖的区暴露于氦离子而形成的区域，因此，缩短寿命区域63自后表面47具有长的穿透距离。缩短寿命区域72是通过经由掩膜52暴露于氦离子而形成的具有变化厚度的区域，因此，越靠近二极管区20，缩短寿命区域72自后表面47所具有的穿透距离就变得越长。在不完全分区10a处，缩短寿命区域72的穿透距离从缩短寿命区域49的短穿透距离变化至缩短寿命区域63的长穿透距离。
图7是示出各个部分的寿命的图。图7a和图7c具有如图5a和图5c的相同寿命分布。另一方面，如图7b所示，在不完全分区10a处，寿命在漂移层30的中心附近最短，并且寿命在漂移层30的中心的后表面47的一侧也被缩短。
如上所述，通过使氦离子掩膜52的厚度发生变化，可以控制在半导体衬底32上形成的缩短寿命区域的穿透距离。
(第四实施例)
在本实施例中，将描述不同于第三实施例的部分。图8是根据本实施例的半导体装置的剖视图，其也示出了用于形成缩短寿命区域49、64b和74的氦离子掩膜53。
如图8所示，为了防止用于使二极管区20暴露的氦离子被氦离子掩膜53阻挡，已经切去了氦离子掩膜53的伸入二极管区20的尖端。氦离子掩膜53的厚度在不完全分区10a和二极管区20之间的分界线处以不连续的方式发生变化。因此，自后表面47深深地穿透的缩短寿命区域64b形成在二极管区20处。在这种情况下，在二极管区20处，氦离子穿透半导体衬底32并且不被保持在半导体衬底32中。
图9a和图9b等同于图7a和图7b。同时，如图9c所示，在二极管区20处，寿命在全部的阴极层46、场截止层44、漂移层30、基层31以及接触区域42上被缩短。
(第五实施例)
在本实施例中，将描述不同于第三实施例的部分。图10是根据本实施例的半导体装置的剖视图，其也示出了用于形成缩短寿命区域65和76的氦离子掩膜54。
如图10所示，根据本实施例的氦离子掩膜54在覆盖完全分区10b的区处较厚并且不允许氦离子经过。因此，缩短寿命区域不形成在IGBT区10中的完全分区10b中。缩短寿命区域76仅形成在IGBT区10中的不完全分区中。越靠近二极管区20，在不完全分区10a处缩短寿命区域76的自后表面47的穿透距离就越大。
在二极管区20处，形成较深的缩短寿命区域65。缩短寿命区域65的在二极管区20处的穿透距离等于缩短寿命区域76a的在不完全分区10a处的最大穿透距离。
(第六实施例)
在本实施例中，将描述不同于第五实施例的部分。图11是根据本实施例的半导体装置的剖视图，其也示出了用于形成缩短寿命区域66b和78的氦离子掩膜55。
如图11所示，在完全分区10b处，氦离子掩膜55较厚，足以防止氦离子经过并且被切割以便不覆盖二极管区20。在不完全分区10a处，氦离子掩膜55朝着二极管区20变薄。氦离子掩膜55的厚度在不完全分区10a和二极管区20之间的分界线40处以不连续的方式发生变化。
在图11示出的实施例中，缩短寿命区域不形成在完全分区10b处。缩短寿命区域78形成在不完全分区10a处。自半导体衬底32的后表面47测量到的缩短寿命区域78的穿透深度按照氦离子掩膜55的厚度变化而发生变化。越靠近二极管区20，穿透得越深。在二极管区20处，氦离子穿透半导体衬底32。在二极管区20处，在半导体衬底32的全部厚度上形成缩短寿命区域66b。
如上所述，缩短寿命区域可不形成在IGBT区10中的完全分区10b处，并且可在二极管区20的全部厚度上形成缩短寿命区域66b。在不完全分区10a处，可以建立朝着二极管区20逐渐变厚的缩短寿命区域78。
(第七实施例)
在本实施例中，将描述不同于第三实施例的部分。图12是根据本实施例的半导体装置的剖视图，其也示出了用于形成缩短寿命区域49、67、80和82的氦离子掩膜56。
如图12所示，氦离子掩膜56的后表面在不完全分区10a处倾斜。其倾斜的角度不是恒定的而是分成急剧区和缓和区。换句话说，掩膜56的厚度在完全分区10b的一侧变化陡峭而在二极管区20的一侧变化和缓。
当使用氦离子掩膜56使半导体衬底32暴露于氦离子时，形成在不完全分区10a处的缩短寿命区域80和82的厚度发生变化。换句话说，在接近完全分区10b的一侧的缩短寿命区域80处的自后表面47的穿透距离陡峭地变化，而在接近二极管区20的一侧的缩短寿命区域82处的自后表面47的穿透距离缓和地变化。
当在接近完全分区10b的一侧的缩短寿命区域80的穿透距离陡峭地地变化时，可毫不费力地实现IGBT导通电压的减小和抑制空穴从IGBT区10移动至二极管区20。不完全分区10a包含作为IGBT元件工作的区域和作为二极管元件工作的区域。因此，可以设置对应于各个工作区域的缩短寿命区域80和82。
如上所述，形成在IGBT区10中的不完全分区10a处的缩短寿命区域的深度可以被构造为具有多个斜率而不是单个斜率。
(其他实施例)
在上述的各个实施例中示出的结构仅是示例性的并且不应被解释为有限制性。可以采用包括本发明的特性的其他结构。
例如，如图13所示，通过切去氦离子掩膜57的伸入二极管区20的尖端，可以形成覆盖二极管区20的全部厚度的缩短寿命区域68。
另外，如图14所示，通过增加氦离子掩膜58中的覆盖完全分区10b的部分的厚度，对于图12示出的结构可以防止缩短寿命区域形成在完全分区10b处。
而且，如图15所示，通过增加覆盖完全分区10b的部分的厚度，对于图13示出的结构可以防止缩短寿命区域形成在完全分区10b处。

Claims (5)

1.一种半导体装置，其包括衬底，所述衬底包括IGBT区和二极管区，所述IGBT区包括完全分区和不完全分区，
其中，
所述IGBT区与所述二极管区相邻，
所述完全分区、所述不完全分区以及所述二极管区依次布置，
包括发射极、栅电极和集电极的完全IGBT结构设置在所述完全分区中，
包括所述集电极但缺少所述发射极和所述栅电极中的至少一个的不完全IGBT结构设置在所述不完全分区中，
二极管结构设置在所述二极管区中，并且
引入所述不完全分区中的载流子的复合中心的密度大于引入所述完全分区中的载流子的复合中心的密度，并且
引入所述不完全分区中的载流子的复合中心的所述密度大于引入所述二极管区中的载流子的复合中心的密度。
2.根据权利要求1所述的半导体装置，
其中，所述衬底具有第一表面和第二表面，
载流子的所述复合中心被引入第一部分和第二部分中，
所述第一部分沿着所述第一表面设置在所述二极管区和所述不完全分区中，
所述第二部分沿着所述第二表面设置在所述不完全分区和所述完全分区中。
3.根据权利要求2所述的半导体装置，
其中，包括载流子的所述复合中心的区域延伸遍及所述二极管区的全部厚度。
4.根据权利要求1所述的半导体装置，其中载流子的所述复合中心由晶格缺陷形成。
5.一种制造半导体装置的方法，所述半导体装置包括依次布置在单个衬底内的处于IGBT区内的完全分区、处于所述IGBT区内的不完全分区以及二极管区，其中包括发射极、栅电极和集电极的完全IGBT结构设置在所述完全分区中，包括所述集电极但缺少所述发射极和所述栅电极中的至少一个的不完全IGBT结构设置在所述不完全分区中，二极管结构设置在所述二极管区中，所述方法包括：
使所述衬底在所述不完全分区处暴露于能量射束，所述能量射束具有的强度高于所述衬底在所述完全分区和所述二极管区处所暴露于的能量射束。
CN201110251267.4A 2010-08-17 2011-08-16 具有igbt区和二极管区的半导体装置 Active CN102376759B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010182357A JP5605073B2 (ja) 2010-08-17 2010-08-17 半導体装置
JP2010-182357 2010-08-17

Publications (2)

Publication Number Publication Date
CN102376759A CN102376759A (zh) 2012-03-14
CN102376759B true CN102376759B (zh) 2014-04-16

Family

ID=45557484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110251267.4A Active CN102376759B (zh) 2010-08-17 2011-08-16 具有igbt区和二极管区的半导体装置

Country Status (4)

Country Link
US (1) US8952449B2 (zh)
JP (1) JP5605073B2 (zh)
CN (1) CN102376759B (zh)
DE (1) DE102011081029B4 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6078961B2 (ja) * 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法
JP2013201206A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 遮蔽板、半導体装置の製造方法、半導体装置
JP2013247248A (ja) * 2012-05-25 2013-12-09 Fuji Electric Co Ltd 半導体装置の製造方法
JP5807724B2 (ja) * 2012-09-13 2015-11-10 富士電機株式会社 半導体装置および半導体装置の製造方法
US9455148B2 (en) 2012-12-07 2016-09-27 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
US9029944B2 (en) 2013-02-18 2015-05-12 Infineon Technologies Austria Ag Super junction semiconductor device comprising implanted zones
CN104160488B (zh) * 2013-03-06 2016-08-31 丰田自动车株式会社 半导体晶片的正向电压偏差减少方法
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP2015153784A (ja) * 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
JP6277814B2 (ja) 2014-03-25 2018-02-14 株式会社デンソー 半導体装置
CN104979160A (zh) * 2014-04-04 2015-10-14 中国科学院微电子研究所 半导体器件的制作方法及ti-igbt的制作方法
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置
JP6648429B2 (ja) * 2014-10-15 2020-02-14 富士電機株式会社 半導体装置
JP2016162807A (ja) 2015-02-27 2016-09-05 トヨタ自動車株式会社 半導体装置とその製造方法
JP6222140B2 (ja) * 2015-03-04 2017-11-01 トヨタ自動車株式会社 半導体装置
JP6272799B2 (ja) * 2015-06-17 2018-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6334465B2 (ja) 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
JP6384425B2 (ja) * 2015-08-21 2018-09-05 株式会社デンソー 半導体装置
CN107408576B (zh) 2015-09-16 2020-11-13 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2017146148A1 (ja) * 2016-02-23 2017-08-31 富士電機株式会社 半導体装置
CN109075211B (zh) * 2016-04-25 2023-04-18 三菱电机株式会社 半导体装置
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
JP6830767B2 (ja) 2016-06-14 2021-02-17 株式会社デンソー 半導体装置
JP6665713B2 (ja) * 2016-06-28 2020-03-13 トヨタ自動車株式会社 半導体装置
JP6643382B2 (ja) 2017-03-20 2020-02-12 インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ パワー半導体デバイス
CN110140199B (zh) * 2017-07-14 2022-07-05 富士电机株式会社 半导体装置
JP6983567B2 (ja) * 2017-07-28 2021-12-17 新電元工業株式会社 半導体装置、およびその製造方法
DE112018001627T5 (de) 2017-11-15 2020-01-16 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN110574146B (zh) 2017-11-16 2024-02-13 富士电机株式会社 半导体装置
CN110785852B (zh) 2017-12-06 2023-10-24 富士电机株式会社 半导体装置
CN111954926B (zh) * 2018-04-11 2024-04-30 三菱电机株式会社 半导体装置、半导体晶片及半导体装置的制造方法
CN111656497B (zh) 2018-08-14 2023-08-08 富士电机株式会社 半导体装置及制造方法
JP7395844B2 (ja) 2019-05-14 2023-12-12 富士電機株式会社 半導体装置および製造方法
WO2021009801A1 (ja) * 2019-07-12 2021-01-21 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
CN113314342B (zh) * 2021-04-15 2022-08-05 华南师范大学 提高介电薄膜电容器储能密度的方法和介电薄膜电容器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2883017B2 (ja) * 1995-02-20 1999-04-19 ローム株式会社 半導体装置およびその製法
JP4167313B2 (ja) 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
JP4198251B2 (ja) * 1999-01-07 2008-12-17 三菱電機株式会社 電力用半導体装置およびその製造方法
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
DE102004028474B4 (de) * 2004-06-11 2009-04-09 X-Fab Semiconductor Foundries Ag Integriertes Bauelement in einer SOI-Scheibe
JP2007134625A (ja) 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
EP2003694B1 (en) * 2007-06-14 2011-11-23 Denso Corporation Semiconductor device
US8434238B2 (en) * 2007-06-29 2013-05-07 Andis Company Hair dryer with light source
DE102007036147B4 (de) * 2007-08-02 2017-12-21 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
JP5206541B2 (ja) 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP4905559B2 (ja) * 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
CN102396056B (zh) * 2009-12-15 2014-03-12 丰田自动车株式会社 半导体装置的制造方法
WO2012063342A1 (ja) * 2010-11-10 2012-05-18 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5605073B2 (ja) 2014-10-15
US8952449B2 (en) 2015-02-10
DE102011081029B4 (de) 2015-08-13
DE102011081029A1 (de) 2012-02-23
US20120043582A1 (en) 2012-02-23
CN102376759A (zh) 2012-03-14
JP2012043891A (ja) 2012-03-01

Similar Documents

Publication Publication Date Title
CN102376759B (zh) 具有igbt区和二极管区的半导体装置
US10784349B2 (en) Semiconductor device
CN102832216B (zh) 包括绝缘栅双极晶体管和二极管的半导体设备
JP5787853B2 (ja) 電力用半導体装置
US10056450B2 (en) Semiconductor device
US8716746B2 (en) Semiconductor device
CN102867846B (zh) 半导体器件
CN102683427B (zh) 半导体器件及其制造方法
CN1705136A (zh) 绝缘栅型半导体器件
CN104221152A (zh) 半导体装置以及半导体装置的制造方法
KR20090031194A (ko) 반도체 장치
CN105047700B (zh) 一种轻穿通igbt器件的制备方法
WO2022123923A1 (ja) 半導体装置
US11158630B2 (en) Semiconductor device
CN112673466B (zh) 半导体装置
JP2020031155A (ja) 半導体装置
WO2021251011A1 (ja) 半導体装置
CN110137250A (zh) 一种具有超低导通压降的高速igbt器件
JP6665713B2 (ja) 半導体装置
KR100670212B1 (ko) 전력용 반도체장치
CN108461536B (zh) 一种双向沟槽栅电荷存储型igbt及其制作方法
CN114600252A (zh) 具有受控阳极注入的逆导型igbt
US6674125B2 (en) Semiconductor power component and a corresponding manufacturing method
US20160049484A1 (en) Semiconductor device
WO2021145079A1 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant