CN104160488B - 半导体晶片的正向电压偏差减少方法 - Google Patents

半导体晶片的正向电压偏差减少方法 Download PDF

Info

Publication number
CN104160488B
CN104160488B CN201380001765.0A CN201380001765A CN104160488B CN 104160488 B CN104160488 B CN 104160488B CN 201380001765 A CN201380001765 A CN 201380001765A CN 104160488 B CN104160488 B CN 104160488B
Authority
CN
China
Prior art keywords
wafer
deviation
impurity
density
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380001765.0A
Other languages
English (en)
Other versions
CN104160488A (zh
Inventor
岩崎真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN104160488A publication Critical patent/CN104160488A/zh
Application granted granted Critical
Publication of CN104160488B publication Critical patent/CN104160488B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

本发明提供一种正向电压的偏差减少方法，其为减少如下的半导体晶片的正向电压Vf的偏差的方法，所述半导体晶片为N型的半导体晶片，并且在俯视观察半导体晶片时N层中所含有的杂质的密度存在偏差。本说明书所公开的正向电压偏差减少方法为，向N型的半导体晶片照射带电粒子，从而在N层中生成缺陷以减少正向电压的偏差的方法。其中一个方式为，以在俯视观察半导体晶片时根据N层的杂质的密度而使深度方向上的到达位置或照射密度不同的方式，照射带电粒子。例如，以向半导体晶片的中央区域照射的带电粒子的晶片深度方向上的到达位置，与向半导体晶片的边缘区域照射的带电粒子的到达位置相比，较靠近于P型半导体层的方式，照射带电粒子。

Description

半导体晶片的正向电压偏差减少方法
技术领域
本发明涉及一种减少俯视观察半导体晶片时的正向电压的偏差的方法。在本说明书中，为了简化说明，有时将“半导体晶片”简称为“晶片”。此外，有时将“P型半导体层”简称为“P层”，且将“N型半导体层”简称为“N层”。
背景技术
已知一种用于缩短二极管的反向恢复时间的寿命控制等方法。该方法为，向层叠有P层和N层的晶片照射带电粒子，从而有意地在N层中生成结晶缺陷的技术。载流子被结晶缺陷捕获从而其寿命终结。带电粒子为离子或电子。作为离子的种类，典型地选定氦离子或质子。
对结晶缺陷进行概括说明。向晶片被照射的带电粒子将结晶结构中的硅原子弹出。于是，在结晶结构中形成缺少硅原子的空孔。该空孔被称为点缺陷。点缺陷本身并不稳定，要与其他的要素相结合才会稳定化。稳定的缺陷的形式之一为，多个点缺陷相结合而形成的缺陷，被称为多孔缺陷。稳定的缺陷的另一个形式为，晶片中所含有的杂质与点缺陷相结合而形成的缺陷，被称为复合缺陷。即，点缺陷与杂质相结合而形成复合缺陷。在此，“杂质”并不是决定半导体的导电型的杂质，而是无助于导电型的物质。在本说明书中，为便于说明，将上述无助于导电型而有助于点缺陷的稳定化的杂质，称为缺陷稳定化杂质，从而与决定导电型的杂质相区别。另外，决定导电型的典型的杂质为硼和磷，典型的缺陷稳定化杂质为氧和碳。
另一方面，已知如下情况，即，寿命与缺陷位置在晶片方向上的深度有关（日本特开2007－251003号公报、日本特开2009－239269号公报）。晶片的深度方向上的缺陷的位置能够通过提供给所照射的带电粒子的能量而进行调节。
发明内容
发明所要解决的课题
然而，一直以来，在制造二极管时经常使用有扩散晶片。另一方面，伴随着这些年电动汽车的普及，推进了逆变器的改良，且研究了将IGBT等晶体管元件和二极管形成于一个芯片上的半导体装置的开发。这是由于，在逆变器中较多地使用有晶体管与二极管的反向并联电路。在一个芯片上形成了IGBT和二极管的反向并联电路的装置被称为反向导通型IGBT（RCIGBT:Reverse Conducted Insulated Gate Bipolar Transistor）。
作为用于形成IGBT等晶体管和二极管的晶片，最好使用适合于制作IGBT的晶片。在制作IGBT时，应用通过FZ法（Floating Zone法）或MCZ法（Magnetic CZ法）而被制作出的晶片。即，适合于形成二极管的晶片与适合于形成IGBT的晶片有所不同。
本申请的发明人为了即使在RCIGBT中也改善二极管的寿命特性，从而向原本使用于IGBT的晶片均匀地照射了带电粒子。于是，发现了如下情况，即，晶片的正向电压Vf产生依赖于俯视观察晶片时的位置的偏差。具体而言，俯视观察晶片时的中央区域处的正向电压Vf高于边缘区域处的正向电压Vf。另外，正向电压Vf是指，在向二极管施加逐渐增大的正向的电压时，电流急剧增大的临界电压。在现有的被使用于二极管的晶片（扩散晶片等）中，未发现正向电压Vf的面内偏差（即使发现也极小）。但是，当向被使用于IGBT的晶片照射带电粒子时，将产生依赖于面内的位置的正向电压Vf的偏差。由于能够由一个晶片来制造多个半导体装置，因此正向电压Vf的偏差不为优选。本说明书公开了减少层叠有P层和N层的晶片的正向电压Vf的偏差的方法。
当追查尽管以相同的方式照射带电粒子，但半导体晶片仍具有正向电压Vf的偏差的原因时，得到了以下的见解。在被使用于二极管的晶片（扩散晶片，通过CZ法而形成的晶片）和被使用于IGBT的晶片（通过FZ法或MCZ法而形成的晶片）中，缺陷稳定化杂质的含有密度（浓度）存在较大差异。在经常被使用于二极管的晶片中，缺陷稳定化杂质的含有密度大概大于4.0xE＋17［atom/cm3］。另一方面，在经常被使用于IGBT的晶片中，缺陷稳定化杂质的含有密度大概小于4.0xE＋17［atom/cm3］。推测为，该差异的原因在于晶片的制造方法。之后，将缺陷稳定化杂质的含有密度大概大于 4.0xE＋17［atom/cm3］的晶片称为杂质高密度晶片，将小于4.0xE＋17［atom/cm3］的晶片称为杂质低密度晶片。
并且，根据发明人的研究，在照射带电粒子而生成缺陷的情况下，在杂质高密度晶片中，点缺陷的密度（即，此密度与所照射的带电粒子的密度等效）为决定复合缺陷的密度的支配性原因，另一方面，明确了在杂质低密度晶片的情况下，缺陷稳定化杂质的密度为决定复合缺陷的密度的支配性原因。而且，在杂质低密度晶片中，缺陷稳定化杂质的密度在面内存在偏差，因此，即使均匀地照射带电粒子，因缺陷稳定化杂质的含有密度的偏差，从而在复合缺陷的密度中产生偏差，其结果推测为，在正向电压Vf中产生偏差。
另外，在杂质高密度晶片的情况下，假设即使缺陷稳定化杂质的分布存在偏差，偏差的分布也不会对所生成的复合缺陷的密度造成较大的影响。认为其原因在于，当缺陷稳定化杂质的密度整体上较高时，即使存在偏差，也存在有足够的、用于与通过带电粒子的照射而产生的几乎全部的点缺陷相互作用从而生成复合缺陷的缺陷稳定化杂质。因此，在经常被使用于二极管的晶片中，缺陷稳定化杂质的晶片面内的偏差的影响并不显著，只要向晶片表面均匀地照射带电粒子，便能够在晶片的整个面上获得大致均匀的正向电压Vf。
但是，在IGBT用的杂质低密度晶片的情况下，即使均匀地照射带电粒子，缺陷稳定化杂质的面内的偏差也会造成显著的影响，从而导致正向电压Vf在面内产生偏差。如上所述，在通过FZ法或MCZ法而被制成的晶片中，在晶片的面内，中央区域与周边区域相比，缺陷稳定化杂质的密度较高，因此，中央区域的正向电压Vf高于边缘区域的正向电压Vf。
根据上述的见解，本说明书提供一种减少晶片面内的正向电压Vf的偏差的方法。在该方法中，在向晶片的N层射入带电粒子从而形成结晶缺陷（点缺陷）时，以向晶片的中央区域照射的带电粒子的照射密度低于向边缘区域照射的带电粒子的照射密度的方式，照射带电粒子。反过来说，以向边缘区域照射的带电粒子的照射密度高于向中央区域照射的带电粒子的照射密度的方式，照射带电粒子。即，在缺陷稳定化杂质的密度较低的边缘区域中，提高所照射的带电粒子的密度，从而生成较多的复合缺陷。通过此种方式，在中央区域中所生成的复合缺陷的密度与边缘区域中的复合缺陷的密度相平衡，从而正向电压Vf在面内被均匀化。即，通过照射带电粒子而使复合缺陷 的偏差减小，其结果为，正向电压Vf被均匀化。在此，“照射密度”是指，向晶片的每单位面积照射的带电粒子的量。
此外，如前文所述，已知在层叠有N层和P层的晶片中，正向电压Vf依赖于在N层中所生成的复合缺陷的位置距P层的距离。即，在N层中所生成的复合缺陷的位置距P层越远，则Vf越高。所生成的复合缺陷的位置（深度）与所射入的带电粒子的深度方向上的到达位置大致等效。因此，通过以向晶片的中央区域照射的带电粒子的到达位置与向晶片的边缘区域照射的带电粒子的到达位置相比较靠近于P层的方式，照射带电粒子，也能够使正向电压Vf均匀化。
本说明书所公开的技术也能够应用于如下的晶片中，即，具有缺陷稳定化杂质的密度的偏差与上述的类型不同的偏差的晶片。例如，当在俯视观察晶片时缺陷稳定化杂质的密度在中央区域较低而在边缘区域较高的情况下，只需以带电粒子的照射密度在中央区域比在边缘区域高的方式进行照射即可。或者，只需以所照射的带电粒子的晶片深度方向上的到达位置在中央区域中比在边缘区域中距P层较远的方式，照射带电粒子即可。如果以将缺陷稳定化杂质的偏差一般化的形式来表现本说明书中所公开的技术，则表现为如下。本说明书中公开了减少如下半导体晶片的正向电压Vf的偏差的方法，所述半导体晶片为，在俯视观察半导体晶片时N型半导体层中所含有的缺陷稳定化杂质的密度存在偏差的半导体晶片。该偏差减少方法可表现为，以根据缺陷稳定化杂质的密度而使深度方向上的到达位置或者照射密度不同的方式，照射带电粒子。更具体而言，本说明书中所公开的正向电压Vf的偏差减少方法可表现为，以向在俯视观察晶片时N层中以第一密度含有缺陷稳定化杂质的第一区域照射的带电粒子的晶片深度方向上的到达位置，与向以低于第一密度的第二密度含有缺陷稳定化杂质的第二区域照射的带电粒子的到达位置相比，较靠近于P层的方式，照射带电粒子。或者，本说明书所公开的方法也可以采用如下方式，即，以向第一区域照射的带电粒子的照射密度低于向第二区域照射的带电粒子的照射密度的方式，照射带电粒子。
有时带电粒子的到达深度会被称为“射程”。射程依赖于提供给带电粒子的能量。即，所提供的能量（加速能量）越小，则射程越短。因此，为了根据面内的区域而改变射程，只需一边改变所提供的能量一边照射带电粒子即可。或者，只需经由厚度对应于晶片面内的位置而有所不同的金属板，而 向晶片照射固定能量的带电粒子即可。由于金属的厚度越厚，则带电粒子的能量越减小，因此能够根据晶片的位置而对所照射的带电粒子的射程进行控制。如此的金属板被称为吸收体。例如，在缺陷稳定化杂质的密度在中央区域高于边缘区域的情况下，只需经由如下的吸收体而从N层侧照射带电粒子即可，在所述吸收体中，与中央区域相对置的区域的厚度薄于与边缘区域相对置的区域的厚度。或者，经由如下的吸收体而从P层侧照射离子或电子，也可得到相同的效果，在所述吸收体中，与中央区域相对置的区域的厚度厚于与边缘区域相对置的区域的厚度。
另外，无需在晶片整个面上实施带电粒子的照射。当在同一晶片上生成IGBT和二极管时，也可以采用向二极管形成预定区域照射带电粒子，而不向IGBT形成预定区域照射带电粒子的方式。即使在这样的情况下，也只需以向分散于晶片整个面上的多个二极管形成预定区域中的、N层中以第一密度含有杂质的第一预定区域照射的带电粒子的到达位置，与向以低于第一密度的第二密度含有杂质的第二预定区域照射的带电粒子的到达位置相比，较靠近于P层的方式，照射带电粒子即可。或者，只需以向第一预定区域照射的带电粒子的照射密度低于向第二预定区域照射的带电粒子的照射密度的方式，照射带电粒子即可。
当使用利用上述的技术而减少了正向电压Vf的面内偏差的晶片时，能够制造出正向电压均匀的多个半导体装置的技术也为本说明书所公开的技术之一。通过实施例而对本说明书中所公开的技术的详细内容和进一步的改善进行说明。
附图说明
图1A为晶片的俯视图。
图1B为对第一实施例的偏差减少方法进行说明的图。
图2为表示带电粒子的到达位置距P层的距离与正向电压的关系的一个示例的曲线图。
图3对第一实施例的改变例的偏差减少方法进行说明的图。
图4A为对第二实施例的偏差减少方法进行说明的图（1）。
图4B为对第二实施例的偏差减少方法进行说明的图（2）。
图5A为对第三实施例的偏差减少方法进行说明的图（第一次照射）。
图5B为对第三实施例的偏差减少方法进行说明的图（第二次照射）。
图5C为对第三实施例的偏差减少方法进行说明的图（第三次照射）。
图6为表示氦离子照射密度与正向电压的关系的一个示例的曲线图。
图7A为具有不同的缺陷稳定化杂质的分布的晶片的俯视图。
图7B为对针对图7A的晶片的正向电压的偏差减少方法的一个示例进行说明的图（第四实施例）。
图8为对第五实施例的偏差减少方法进行说明的图。
图9为表示基板的氧含有密度、正向电压与反向恢复损失的关系的一个示例的图。
具体实施方式
参照附图，对本说明书所公开的半导体晶片的正向电压的偏差减少方法进行说明。
（第一实施例）
图1A为用于制造将IGBT和二极管以反向并联的方式进行连接的反向导通型IGBT（RCIGBT：Reverse Conducted Insulated Gate Bipolar Transistor）的晶片2（半导体晶片）的模式俯视图。例如，晶片2通过FZ法（FloatingZone法：浮区法）、或MCZ法（Magnetic CZ法：磁场直拉法）而被制造，并且N层（N型半导体层）中所含有的缺陷稳定化杂质的密度小于4.0xE＋17［atom/cm3］。在此，缺陷稳定化杂质具体为氧分子或碳分子。将缺陷稳定化杂质的密度小于4.0xE＋17［atom/cm3］的晶片2称为杂质低密度晶片。
晶片2中，在俯视观察时的中央区域R1、边缘区域R3、和两者中间的区域R2中，缺陷稳定化杂质的密度有所不同。缺陷稳定化杂质的密度在中央区域R1中最高，在中间区域R2中第二高，在边缘区域R3中最低。换言之，缺陷稳定化杂质的密度在中央区域R1中比在边缘区域R3中高。当缺陷稳定化杂质的密度在4.0xE＋17［atom/cm3］以下且具有偏差时，即使向晶片整个面照射同样的带电粒子的情况下，正向电压Vf也会产生偏差。在缺陷稳定化杂质的密度在4.0xE＋17［atom/cm3］以下时，缺陷稳定化杂质的密度越低，则正向电压Vf越低。一个示例中，当向晶片整个面以同样的方式照射作为带电粒子的氦离子时，中央区域R1中的正向电压Vf为大约0.15［伏特］，中间 区域R2中的正向电压Vf为大约0.10［伏特］，边缘区域R3中的正向电压Vf在大约0.05［伏特］以下。
使用图1B，对第一实施例的正向电压的偏差减少方法进行说明。图1B为，模式化地表示图1A的晶片2的沿1B－1B线的截面的图。但是，在图1B中，省略了表示截面的剖面线的图示。晶片2中层叠有P层3（P型半导体层）和N层4、5（N型半导体层）。另外，N层由较多地含有N型杂质的N＋层5、和与N＋层5相比N型杂质的含有量较少的N－层4构成。N－层4与N＋层5相比电阻较高，图1B的结构的二极管被称为PIN二极管。在本说明书中，将N－层4和N＋层5合起来统称为“N层”。由于P层3、N层4以及N层5的生成方法为已知的方法，因此省略说明。
在第一实施例的正向电压的偏差减少方法中，从N层侧表面B向晶片2的整个面照射氦离子（Ｈe＋）81a。氦离子的照射强度（加速能量）被调节为如下大小，即，使带电粒子的到达深度到达至P层3的近前侧为止的大小。在本实施例中，经由凹型的吸收体9而照射氦离子。在吸收体9之前，氦离子照射81a具有均匀的强度。吸收体9具有与晶片2的中央区域R1相对置的区域的厚度薄于与边缘区域R3相对置的区域的厚度的凹型形状。经过了这样的吸收体9之后的氦离子照射81b在中央区域R1中能量增高，而在边缘区域R3中能量降低。其结果为，在中央区域R1中氦离子的射程变长，而在边缘区域R3中射程变短。换言之，在第一实施例的正向电压的偏差减少方法中，以在俯视观察晶片2时向中央区域R1照射的氦离子的深度方向上的到达位置，与向边缘区域R3照射的氦离子的到达位置相比较靠近于P层3（P层和N层的边界）的方式，照射带电粒子。图1B的符号E表示氦离子的到达位置。由于在氦离子的到达位置处硅原子被弹出，从而产生点缺陷，因此，符号E所表示的X标记表示通过氦离子照射而产生的点缺陷。如图1B所示，所生成的点缺陷E在中央区域R1处靠近于P层3，并且随着趋向于边缘而远离P层3。另外，虽然所生成的点缺陷E在深度方向上存在分布，但是氦离子到达位置在深度方向上的分布幅度极小（例如，1.0微米左右），从而可以将峰值的位置视为氦离子的到达位置。
如上所述，点缺陷并不稳定，只有与存在于其附近的缺陷稳定杂质相结合才会稳定化。点缺陷与缺陷稳定化杂质相结合而形成的缺陷被称为复合缺陷。通过氦离子照射而形成的点缺陷并不是全部都会成为复合缺陷。尤其是， 晶片2的情况下，缺陷稳定化杂质的密度依赖于区域而有所不同，在密度较高的中央区域R1中以较高的比率生成复合缺陷，而在密度较低的边缘区域R3中生成复合缺陷的概率较低。图中的“缺陷E”虽然在刚刚照射氦离子之后是指点缺陷，但是由于点缺陷的一部分与缺陷稳定化杂质相结合，因此是指复合缺陷。
另一方面，依赖于氦离子的到达位置与P层之间的距离，正向电压Vf有所不同。图2中表示氦离子的到达位置距P层的距离与正向电压Vf之间的关系的一个示例。图2的曲线图为，复合缺陷的生成概率不依赖于缺陷稳定化杂质的密度，而是基于向杂质高密度晶片以同样的方式照射氦离子的实验结果而得到的图。在该示例中，当离子粒子的到达位置距P层的距离在5微米以下时，正向电压Vf大致为零，在距P层的距离为17.5微米时，正向电压Vf为0.05伏特，在距P层的距离为30微米时，正向电压Vf为0.10伏特。
如前文所述，向晶片2以同样的方式照射氦离子的情况下，正向电压Vf在中央区域R1中成为大约0.15伏特，在中间区域中成为大约0.10伏特，而在边缘区域R3中成为大约0.05伏特。因此，只要将吸收体9的厚度调节为，使氦离子到达位置与P层之间的距离d在中央区域R1中成为d1＝0.05微米以下，在中间区域R2中成为d2＝0.10微米，在边缘区域R3中成为d3＝0.30微米，则离子照射后的正向电压Vf在晶片整个面上大体上成为固定。在图1B中图示了氦离子E的到达位置与P层之间的距离d在中央区域R1中成为最短，其次在中间区域R2中成为第二短，在边缘区域R3中成为最长的情况。另外，氦离子的照射强度在晶片的周向上为固定，从而被照射的氦离子的分布呈中央朝向P层侧而突出的凸状。
接下来，参照图3，对第一实施例的改变例进行说明。在第一实施例中，从晶片2的N层侧照射氦离子。此时，经由吸收体9而从N层侧表面B照射氦离子，在所述吸收体9中，与中央区域R1相对置的区域的厚度薄于与边缘区域R3相对置的区域的厚度。同样的氦离子照射81a经过吸收体9之后而形成的照射81b，以向中央区域照射的氦离子的能量高于向边缘区域照射的氦离子的能量的方式，到达晶片2。其结果为，能够得到在中央区域R1中靠近于P层而在边缘区域R3中远离P层的缺陷E的分布。也可以通过如下方式来得到相同的效果，即，经由与中央区域R1相对置的区域的厚度厚于与边缘区域R3相对置的区域的厚度的吸收体39而从P层侧表面F照射氦离子（参照 图3）。同样的氦离子照射81a以向中央区域R1照射的氦离子的能量低于向边缘区域R3照射的氦离子的能量的方式，到达晶片2（照射81c）。其结果为，能够得到在中央区域R1中靠近于P层而在边缘区域R3中远离P层的缺陷E的分布。图3图示了中央区域R1中的氦离子到达位置与P层之间的距离d1短于边缘区域R3中的氦离子到达位置与P层之间的距离d3的情况。
（第二实施例）
接下来，参照图4A和图4B，对第二实施例的正向电压的偏差减少方法进行说明。在该实施例中，准备如下的晶片42，即，N层（尤其是高密度地含有N型杂质的N＋层5）的厚度在缺陷稳定化杂质密度较低的中央区域中较薄，而在缺陷稳定化杂质密度较高的边缘区域中较厚的晶片。从该晶片42的N层侧表面B向晶片整个面照射能量相同的氦离子81a（参照图4A）。由于氦离子的能量是固定的，因此氦离子的射程成为距N层表面B固定的深度。但是，由于N层的厚度在中央区域中较薄而在边缘区域中较厚，因此氦离子的到达位置与P层（P层与N层的边界）之间的距离在中央区域中变短，而在边缘区域中变长。即，通过氦离子的照射而生成的缺陷E具有在中央区域中较靠近于P层3而越趋向边缘则越远离P层的分布。
接下来，如图4B所示，平坦地削去N层侧的表面。在图4B中，符号RV所表示的虚线部分表示削去的部分。当削去N层侧表面时，与第一实施例相同地，能够得到抑制了正向电压Vf的偏差的晶片。
（第三实施例）
接下来，参照图5A至图5C，对第三实施例的偏差减少方法进行说明。晶片2与图1A中所示的晶片为相同的类型，在N层的中央区域中缺陷稳定化杂质的密度较高，而在边缘区域中缺陷稳定化杂质的密度较低。在该实施例中，在缺陷稳定化杂质的密度较高的中央区域中降低氦离子的照射密度，而在缺陷稳定化杂质的密度较低的边缘区域中增高氦离子的照射密度。另外，照射密度是指，向晶片每单位面积照射的氦离子的量。在图6中例示了照射密度与正向电压Vf之间的关系的一个示例。
所照射的氦离子的能量在晶片整个面上为固定即可。通过向缺陷稳定化杂质密度较低的边缘区域照射高密度的氦离子，从而提高了生成复合缺陷的可能性，由此取得与中央区域中所生成的复合缺陷的密度之间的平衡。
使用图5A至图5C，对在晶片的面内使氦离子的密度不同的方法进行说明。在该示例中，将能量为固定的氦离子照射三次。第一次向晶片的整个面照射能量为固定的氦离子82a。其结果为，在晶片的整个区域R11中被射入的离子的面密度成为固定（图5A）。
接下来，经由仅覆盖晶片2的中央区域的小直径的第一遮蔽板59a而照射能量为固定的氦离子82b。第一遮蔽板59a不使氦离子通过。因此，在被第一遮蔽板59a所覆盖的范围内，氦离子不会到达晶片2，所射入的氦离子的密度为第一次照射时的密度。另一方面，由于在未被第一遮蔽板59a所覆盖的区域中，第二次的氦离子照射82b将到达，因此被射入的氦离子的密度将增高（图5B）。在图5B中，与中央区域R21中的氦离子密度相比，其周围的区域R22中的氦离子密度较高。
接下来，经由与第一遮蔽板59a相比直径较大的第二遮蔽板59b而照射能量为固定的氦离子82c。第二遮蔽板59b也不使氦离子通过，因此，在被第二遮蔽板59b所覆盖的范围内，氦离子不会到达晶片2，所射入的氦离子的密度为第二次照射时的密度。另一方面，由于在未被第二遮蔽板59b所覆盖的区域中，第三次的氦离子照射82c将到达，因此被射入的氦离子的密度进一步提高（图5C）。结果为，在中央区域R31中被射入的氦离子的密度成为最低，在中央区域R31的周围的中间区域R32中被射入的氦离子的密度仅次于中央区域R31而成为第二低，在中间区域R32的周围的边缘区域R33中被射入的氦离子的密度成为最高（参照图5C）。如此，能够实现在中央区域中被射入的氦离子的密度为最低而越趋向边缘则密度越高的分布。如上所述，在氦离子的到达位置处生成点缺陷E。由于虽然在边缘区域中与中央区域相比缺陷稳定化杂质的密度较低，但是点缺陷的密度与中央区域相比较高，因此作为结果，所生成的复合缺陷的密度在中央区域和边缘区域中被均匀化。其结果为，能够抑制面内的正向电压Vf的偏差。
（第四实施例）
接下来，对正向电压的偏差减少方法的第四实施例进行说明。第四实施例为，将本技术应用于如下的晶片中的实施例，即，与在第一实施例至第三实施例中所使用的晶片相比缺陷稳定化杂质的分布有所不同的晶片。图7A所示的晶片62为，在俯视图中，N层中的缺陷稳定化杂质的密度在中央区域R4中最低，在中间区域R5中第二低，而在边缘区域R6中最高。因此，当向 该晶片62的整个面照射能量为固定的氦离子时，将产生如下的偏差，即，中央区域R4中的正向电压Vf降低，而随着趋向边缘，正向电压Vf逐渐增高的偏差。因此，在该实施例中，经由吸收体69而从N层表面B侧照射相同的氦离子83a，在所述吸收体69中，与中央区域R4相对置的区域的厚度厚于与边缘区域R6相对置的区域的厚度（图7B）。另外，图7B为模式化地表示图7A中的晶片62的沿7B－7B线的截面的图。但是，在图7B中，省略了表示截面的剖面线的图示。
经过了吸收体69之后的氦离子照射83c具有如下的分布，即，在中央区域中能量较低而在边缘区域中能量较高。当该氦离子被照射时，在晶片62中，氦离子的到达位置将形成如下的分布，即，在中央区域R4中距P层3（P层与N层的边界）最远，且随着靠近于边缘而靠近P层3的分布。氦离子的到达位置与结合缺陷的位置等效。在该晶片62中，虽然在中央区域R4中复合缺陷E的密度较低但其位置远离P层3，与之相反，在边缘区域R6中复合缺陷E的密度较高但其位置靠近P层3。复合缺陷E的位置远离P层3的情况具有使正向电压Vf升高的倾向。因此，缺陷稳定化杂质的密度在中央区域R4中较低而在边缘区域R6中较高的情况，与从P层到氦离子的到达位置的距离在中央区域R4中较远而在边缘区域R6中较近的情况，对正向电压Vf所产生的作用将相互抵消，其结果为，抑制了正向电压Vf的面内偏差。
虽然第一至第三实施例中所使用的晶片2与第四实施例中所使用的晶片62均为杂质低密度晶片，但在N层中所含有的缺陷稳定化杂质的面内分布有所不同。但是，本说明书所公开的技术能够应用于缺陷稳定化杂质的分布偏差有所不同的任意的晶片中。即，本说明书所公开的技术提供一种减少如下的晶片的正向电压Vf的偏差的方法，所述晶片为，N层中的缺陷稳定化杂质的分布在面内存在偏差的晶片。例如，在俯视观察晶片时缺陷稳定化杂质的密度在中央区域较低而在边缘区域较高的情况下，只需以带电粒子的照射密度在中央区域中比在边缘区域中高的方式进行照射即可。或者，以所照射的带电粒子的晶片深度方向上的到达位置在中央区域中比在边缘区域中远离P层的方式，照射带电粒子即可。如果以将缺陷稳定化杂质的偏差一般化的形式来表现本说明书中所公开的技术，则表现为如下。本说明书中所公开的技术为，减少晶片的面内的正向电压Vf的偏差的方法。更具体而言，是向层叠有P型半导体层和N型半导体层的半导体晶片照射带电粒子而使N型半导体 层中产生缺陷，从而减小正向电压的偏差的方法。本说明书中所公开的技术，尤其适合于N层中所含有的缺陷稳定化杂质的密度小于4.0xE＋17［atom/cm3］的晶片。在该方法中，以在俯视观察半导体晶片时根据杂质的密度而使深度方向上的到达位置或照射密度有所不同的方式，照射带电粒子。更具体而言，在本说明书中所公开的方法中，以向在俯视观察半导体晶片时N层中以第一密度含有杂质的第一区域照射的离子（带电粒子）的晶片深度方向上的到达位置，与向以低于第一密度的第二密度含有杂质的第二区域照射的离子的到达位置相比，较靠近于P层的方式，照射离子。或者，以向第一区域照射的离子的照射密度低于向第二区域照射的离子的照射密度的方式，照射离子。以上的表述包括第一至第四实施例。在第一至第三实施例中，中央区域相当于第一区域的一个示例，边缘区域相当于第二区域的一个示例。此外，在第四实施例中，边缘区域相当于第一区域的一个示例，中央区域相当于第二区域的一个示例。
（第五实施例）
进一步参照图8对本说明书中所公开的技术的其他实施例进行说明。本说明书所公开的技术中，根据晶片面内的各个区域中的缺陷稳定化杂质的密度而对所照射的氦离子的能量或密度进行变更。该方法为，能够通过使照射氦离子光束的光束喷枪71在晶片面内进行扫描的装置来实现。图8的光束喷枪71能够在晶片上进行扫描的同时从晶片72的N层侧表面72b照射氦离子光束。如果放慢扫描速度，则离子的密度（即，所生成的点缺陷的密度）将增高。如果增强光束的能量，则射程将增大，从而所生成的点缺陷的位置靠近于P层。因此，通过使用光束喷枪71，从而能够得到与第一实施例至第四实施例相同的结果。
对实施例中所说明的技术所涉及的注意点进行叙述。在实施例中，向杂质低密度晶片的N层照射氦离子，从而生成点缺陷。所照射的带电粒子并不限定于氦离子。所照射的带电粒子也可以为质子或电子。
带电粒子的照射也可以不在晶片的整个面上进行。可以在制造RCIGBT时相对于生成二极管的区域而分散地生成带电粒子。在这样的情况下，也是与缺陷稳定化杂质的含有密度较低的区域相比，以较高的密度向缺陷稳定化杂质的含有密度较高的区域照射带电粒子。或者，以与缺陷稳定化杂质的含 有密度较低的区域相比，在缺陷稳定化杂质的含有密度较高的区域中，到达较靠近于P层的位置的方式，照射带电粒子。
只要使用在上述的任意一个实施例中抑制了正向电压Vf的面内偏差的晶片，便能够减少由一个晶片制造出的多个RCIGBT的正向电压特性的偏差。
作为基础的数据，以作为杂质之一的氧为例，来对杂质的含有密度与正向电压Vf之间的关系的具体示例进行介绍。图9为针对氧含有密度为2.0xE＋17［atom/cm3］的半导体晶片、和4.0xE＋17［atom/cm3］的晶片，对正向电压Vf和反向恢复损失Qrr进行了测量的结果。另外，图9的结果表示几个测量值的平均值。根据图9可知，存在当氧的含有密度较高时正向电压将增高的趋势。在一个示例中，当氧含有密度存在两倍的差时，正向电压将产生1.0［V］的差。在发明人进行的测定中，在一个样品的半导体晶片上观察到了氧浓度为2.0xE＋17［atom/cm3］的区域、和4.0xE＋17［atom/cm3］的区域双方。
此外，如图9所示，氧含有密度与反向恢复损失之间也存在特定的关系。存在当氧的含有密度较高时反向恢复损失将减小的趋势。
参照附图，对本发明的代表性的且非限定性的具体示例进行了详细说明。该详细的说明仅以向本领域技术人员明示用于实施本发明的优选示例的详细内容为目的，而不以对本发明的范围进行限定为目的。此外，所公开的追加的特征以及发明能够独立于其他的特征和发明而使用、或与其他的特征和发明共同使用，以提供进一步被改善的正向电压的偏差减少方法。
此外，在上述的详细说明中所公开的特征和工序的组合，在最广义的意义上来讲并不是实施本发明时所必须的，而是仅为了特别地对本发明的代表性的具体示例进行说明而记载的。而且，上述的代表性的具体示例的各种特征、和独立以及从属权利要求中所记载的各种特征，在提供本发明的追加的且有用的实施方式时，并不一定必须按照如上所述的具体示例或所列举的顺序而进行组合。
本说明书和/或权利要求书中所述的全部的特征旨在独立于实施例和/或权利要求书中所记载的特征的结构，作为针对申请最初的公开以及权利要求书中所述的特定事项的限定，而个别地且相互独立地被公开。而且，与全部的数值范围以及组或群相关的记载具有作为相对于申请最初的公开以及权利要求书中所述的特定事项的限定，而公开其中间的构成的意图。
以上，虽然对本发明的具体示例进行了详细说明，但是这些只不过是示例，并不对权利要求书进行限定。在权利要求书中所记载的技术中，含有对以上所例示的具体示例进行各种各样的变形、变更而得到的技术。本说明书或附图中所说明的技术要素通过单独或各种组合来发挥技术上的有用性，且并不限定于申请时权利要求书中所记载的组合。此外，本说明书或附图中所例示的技术能够同时实现多个目的，且实现其中的一个目的本身也具有技术上的有用性。

Claims (7)

1.一种正向电压的偏差减少方法，其为减少如下的半导体晶片的正向电压的偏差的方法，所述半导体晶片为含有与点缺陷相结合的杂质的N型的半导体晶片，并且在俯视观察半导体晶片时该杂质的密度存在偏差，
所述正向电压的偏差减少方法的特征在于，
以向在俯视观察半导体晶片时以第一密度含有杂质的第一区域照射的带电粒子的照射密度，低于向以低于第一密度的第二密度含有杂质的第二区域照射的带电粒子的照射密度的方式，照射带电粒子，从而使点缺陷与杂质相结合而形成的复合缺陷的偏差与照射前相比减小。
2.如权利要求1所述的偏差减少方法，其特征在于，
在俯视观察半导体晶片时，所述第一区域为半导体晶片的中央区域，所述第二区域为包围中央区域的边缘区域。
3.一种半导体晶片的正向电压的偏差减少方法，其为减少如下的半导体晶片的正向电压的偏差的方法，所述半导体晶片层叠有P型半导体层和N型半导体层，并且在俯视观察半导体晶片时N型半导体层中所含有的杂质的密度存在偏差，
所述半导体晶片的正向电压的偏差减少方法的特征在于，
所述杂质为，与点缺陷相结合而形成复合缺陷的杂质，
以向在俯视观察半导体晶片时以第一密度含有杂质的第一区域照射的带电粒子的到达位置，与向以低于第一密度的第二密度含有杂质的第二区域照射的带电粒子的到达位置相比，较靠近于P型半导体层的方式，照射带电粒子，从而使点缺陷与杂质相结合而形成的复合缺陷的偏差与照射前相比减小。
4.如权利要求3所述的正向电压的偏差减少方法，其特征在于，
在俯视观察半导体晶片时，所述第一区域为半导体晶片的中央区域，所述第二区域为包围中央区域的边缘区域。
5.如权利要求4所述的正向电压的偏差减少方法，其中，
经由吸收体而从N型半导体层侧照射带电粒子，在所述吸收体中，与中央区域相对置的区域的厚度薄于与边缘区域相对置的区域的厚度。
6.如权利要求4所述的正向电压的偏差减少方法，其中，
经由吸收体而从P型半导体层侧照射带电粒子，在所述吸收体中，与中央区域相对置的区域的厚度厚于与边缘区域相对置的区域的厚度。
7.一种半导体装置，其使用如下的半导体晶片而被制造出，所述半导体晶片通过权利要求1至6中的任一项所述的方法而减少了正向电压的面内偏差。
CN201380001765.0A 2013-03-06 2013-03-06 半导体晶片的正向电压偏差减少方法 Expired - Fee Related CN104160488B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/056112 WO2014136215A1 (ja) 2013-03-06 2013-03-06 半導体ウエハの順電圧ばらつき低減方法

Publications (2)

Publication Number Publication Date
CN104160488A CN104160488A (zh) 2014-11-19
CN104160488B true CN104160488B (zh) 2016-08-31

Family

ID=51490778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380001765.0A Expired - Fee Related CN104160488B (zh) 2013-03-06 2013-03-06 半导体晶片的正向电压偏差减少方法

Country Status (6)

Country Link
US (1) US9337058B2 (zh)
JP (1) JP6052392B2 (zh)
CN (1) CN104160488B (zh)
DE (1) DE112013006780B4 (zh)
TW (1) TWI512970B (zh)
WO (1) WO2014136215A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140374882A1 (en) * 2013-06-21 2014-12-25 Infineon Technologies Austria Ag Semiconductor Device with Recombination Centers and Method of Manufacturing
JP6787690B2 (ja) * 2016-05-19 2020-11-18 ローム株式会社 高速ダイオード及びその製造方法
JP6665713B2 (ja) * 2016-06-28 2020-03-13 トヨタ自動車株式会社 半導体装置
US10651281B1 (en) * 2018-12-03 2020-05-12 Globalfoundries Inc. Substrates with self-aligned buried dielectric and polycrystalline layers
WO2021152651A1 (ja) * 2020-01-27 2021-08-05 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4230791A (en) * 1979-04-02 1980-10-28 General Electric Company Control of valley current in a unijunction transistor by electron irradiation
DE69933681T2 (de) 1998-08-05 2007-08-23 Memc Electronic Materials, Inc. Ungleichmässige verteilung von minoritätsträger-lebensdauern in silizium-hochleistungsbauelementen
US6828690B1 (en) 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
DE19835528A1 (de) * 1998-08-06 2000-02-10 Asea Brown Boveri Verfahren zur Einstellung der Trägerlebensdauer in einem Halbleiterbauelement
AU2001270133A1 (en) * 2000-06-22 2002-01-02 Proteros, Llc Ion implantation uniformity correction using beam current control
JP2006108346A (ja) 2004-10-05 2006-04-20 Matsushita Electric Ind Co Ltd チップ型半導体素子とその製造方法
JP5080744B2 (ja) 2006-03-17 2012-11-21 株式会社豊田中央研究所 半導体デバイス及びその製造方法
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2010222241A (ja) * 2009-02-25 2010-10-07 Sumco Corp Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5201077B2 (ja) * 2009-05-15 2013-06-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2011044529A (ja) * 2009-08-20 2011-03-03 Mitsubishi Electric Corp 金属製マスク
CN102422416B (zh) * 2009-09-07 2014-05-14 丰田自动车株式会社 具备具有二极管区和igbt区的半导体基板的半导体装置
CN102396056B (zh) * 2009-12-15 2014-03-12 丰田自动车株式会社 半导体装置的制造方法
JP2011129619A (ja) * 2009-12-16 2011-06-30 Toyota Motor Corp 半導体装置の製造方法
JP5499692B2 (ja) * 2009-12-24 2014-05-21 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5605073B2 (ja) * 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
US8748236B2 (en) * 2010-11-10 2014-06-10 Toyota Jidosha Kabushiki Kaisha Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP6052392B2 (ja) 2016-12-27
TWI512970B (zh) 2015-12-11
DE112013006780T5 (de) 2015-12-17
CN104160488A (zh) 2014-11-19
DE112013006780B4 (de) 2021-01-21
JPWO2014136215A1 (ja) 2017-02-09
WO2014136215A1 (ja) 2014-09-12
US9337058B2 (en) 2016-05-10
TW201501291A (zh) 2015-01-01
US20160005622A1 (en) 2016-01-07

Similar Documents

Publication Publication Date Title
CN104160488B (zh) 半导体晶片的正向电压偏差减少方法
US11335772B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20220140091A1 (en) Semiconductor device and semiconductor device manufacturing method
US9159783B2 (en) Semiconductor device and substrate with chalcogen doped region
US20080079119A1 (en) Semiconductor device and method for manufacturing the same
CN105206515B (zh) 用于处理半导体晶片的方法
US11854782B2 (en) Semiconductor device and fabrication method
US7675108B2 (en) Method for producing a buried N-doped semiconductor zone in a semiconductor body and semiconductor component
WO2013108911A1 (ja) 半導体装置およびその製造方法
JP5261324B2 (ja) 半導体装置とその製造方法
US4311534A (en) Reducing the reverse recovery charge of thyristors by nuclear irradiation
US9887125B2 (en) Method of manufacturing a semiconductor device comprising field stop zone
CN103779194B (zh) 质子辐照时掺杂效率的提高
KR102029647B1 (ko) 실리콘 단결정 기판의 결함 농도 평가 방법
US11715771B2 (en) Semiconductor device and manufacturing method
JP2007251003A (ja) 半導体デバイス及びその製造方法
JPS6381856A (ja) 面積の大きい電力用半導体素子の製造方法
KR100342073B1 (ko) 반도체 소자의 제조 방법
WO2017086018A1 (ja) 半導体装置および半導体装置の製造方法
US20230369477A1 (en) Manufacturing method for semiconductor device
JPH09260686A (ja) 半導体装置及びその製造方法
Macchiolo RD50 recent results: Development of radiation hard sensors for SLHC
Li et al. Investigation of epitaxial silicon layers as a material for radiation hardened silicon detectors
Marchenko et al. Specific features of technology of electron irradiation of large-area p-n silicon structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200408

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160831

CF01 Termination of patent right due to non-payment of annual fee