TW201501291A - 半導體晶圓之正向電壓的偏差減少方法 - Google Patents

半導體晶圓之正向電壓的偏差減少方法 Download PDF

Info

Publication number
TW201501291A
TW201501291A TW103106770A TW103106770A TW201501291A TW 201501291 A TW201501291 A TW 201501291A TW 103106770 A TW103106770 A TW 103106770A TW 103106770 A TW103106770 A TW 103106770A TW 201501291 A TW201501291 A TW 201501291A
Authority
TW
Taiwan
Prior art keywords
density
wafer
region
forward voltage
charged particles
Prior art date
Application number
TW103106770A
Other languages
English (en)
Other versions
TWI512970B (zh
Inventor
Shinya Iwasaki
Original Assignee
Toyota Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Co Ltd filed Critical Toyota Motor Co Ltd
Publication of TW201501291A publication Critical patent/TW201501291A/zh
Application granted granted Critical
Publication of TWI512970B publication Critical patent/TWI512970B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

本發明提供一種正向電壓的偏差減少方法，其為減少如下的半導體晶片的正向電壓Vf的偏差的方法，所述半導體晶片為N型的半導體晶片，並且在平面圖中觀察半導體晶片時N層中所含有的雜質的密度存在偏差。本說明書所公開的正向電壓偏差減少方法為，向N型的半導體晶片照射帶電粒子，從而在N層中生成缺陷以減少正向電壓的偏差的方法。其中一個方式為，以在平面圖中觀察半導體晶片時根據N層的雜質的密度而使深度方向上的到達位置或照射密度不同的方式，照射帶電粒子。例如，以向半導體晶片的中央區域照射的帶電粒子的晶片深度方向上的到達位置，與向半導體晶片的邊緣區域照射的帶電粒子的到達位置相比，較靠近於P型半導體層的方式，照射帶電粒子。

Description

半導體晶圓之正向電壓的偏差減少方法
本發明涉及一種減少在平面圖中觀察半導體晶片時的正向電壓的偏差的方法。在本說明書中，為了簡化說明，有時將“半導體晶片”簡稱為“晶片。此外，有時將“P型半導體層”簡稱為“P層”，且將“N型半導體層”簡稱為“N層”。
已知一種用於縮短二極體的反向恢復時間的壽命控制等方法。該方法為，向層疊有P層和N層的晶片照射帶電粒子，從而有意地在N層中生成結晶缺陷的技術。載流子被結晶缺陷捕獲從而其壽命終結。帶電粒子為離子或電子。作為離子的種類，典型地選定氦離子或質子。
對結晶缺陷進行概括說明。被照射於晶片的帶電粒子將結晶結構中的矽原子彈出。於是，在結晶結構中形成缺少矽原子的空孔。該空孔被稱為點缺陷。點缺陷本身並不穩定，要與其他的要素相結合才會穩定化。穩定的缺陷的形式之一為，多個點缺陷相結合而形成的缺陷，被稱為多孔缺陷。穩定的缺陷的另一個形式為，晶片中所含有的雜 質與點缺陷相結合而形成的缺陷，被稱為複合缺陷。即，點缺陷與雜質相結合而形成複合缺陷。在此，“雜質”並不是決定半導體的導電型的雜質，而是無助於導電型的物質。在本說明書中，為便於說明，將上述無助於導電型而有助於點缺陷的穩定化的雜質，稱為缺陷穩定化雜質，從而與決定導電型的雜質相區別。另外，決定導電型的典型的雜質為硼和磷，典型的缺陷穩定化雜質為氧和碳。
另一方面，已知如下情況，即，壽命與缺陷位置在晶片方向上的深度有關(日本特開2007-251003號公報或日本特開2009-239269號公報)。晶片的深度方向上的缺陷的位置能夠通過提供給所照射的帶電粒子的能量而進行調節。
然而，一直以來，在製造二極體時經常使用有擴散晶片。另一方面，伴隨著近年來電動汽車的普及，推進了反相器(inverter)的改良，且研究了將IGBT等電晶體元件和二極體形成於一個晶片上的半導體裝置的開發。這是由於，在反相器中大多使用有電晶體與二極體的反向並聯電路。在一個晶片上形成了IGBT和二極體的反向並聯電路的裝置被稱為反向導通型IGBT(RCIGBT：Reverse Conducted Insulated Gate Bipolar Transistor)。
作為用於形成IGBT等電晶體和二極體的晶片，最好 使用適合於製作IGBT的晶片。在製作IGBT時，應用通過FZ法(Floating Zone法)或MCZ法(Magnetic CZ法)而被製作出的晶片。即，適合於形成二極體的晶片與適合於形成IGBT的晶片有所不同。
本申請的發明人為了即使在RCIGBT中也改善二極體的壽命特性，從而向原本使用於IGBT的晶片均勻地照射了帶電粒子。於是，發現了如下情況，即，晶片的正向電壓Vf產生依存於平面圖中觀察晶片時的位置的偏差。具體而言，平面圖中觀察晶片時的中央區域處的正向電壓Vf高於邊緣區域處的正向電壓Vf。另外，正向電壓Vf是指，在向二極體施加逐漸增大的正向的電壓時，電流急劇增大的臨界電壓。在現有的被使用於二極體的晶片(擴散晶片等)中，未發現正向電壓Vf的面內偏差(即使發現也極小)。但是，當向被使用於IGBT的晶片照射帶電粒子時，將產生依存於面內的位置的正向電壓Vf的偏差。由於能夠由一個晶片來製造多個半導體裝置，因此正向電壓Vf的偏差不為優選。本說明書公開了減少層疊有P層和N層的晶片的正向電壓Vf的偏差的方法。
當追查儘管以相同的方式照射帶電粒子，但半導體晶片仍具有正向電壓Vf的偏差的原因時，得到了以下的見解。在被使用於二極體的晶片(擴散晶片，通過CZ法而形成的晶片)和被使用於IGBT的晶片(通過FZ法或MCZ法而形成的晶片)中，缺陷穩定化雜質的含有密度(濃度)存在較大差異。在經常被使用於二極體的晶片 中，缺陷穩定化雜質的含有密度大概大於4.0xE+17[atom/cm3]。另一方面，在經常被使用於IGBT的晶片中，缺陷穩定化雜質的含有密度大概小於4.0xE+17[atom/cm3]。推測為，該差異的原因在於晶片的製造方法。之後，將缺陷穩定化雜質的含有密度大概大於4.0xE+17[atom/cm3]的晶片稱為雜質高密度晶片，將小於4.0xE+17[atom/cm3]的晶片稱為雜質低密度晶片。
並且，根據發明人的研究，在照射帶電粒子而生成缺陷的情況下，在雜質高密度晶片中，點缺陷的密度(即，此密度與所照射的帶電粒子的密度等效)為決定複合缺陷的密度的支配性原因，另一方面，明確了在雜質低密度晶片的情況下，缺陷穩定化雜質的密度為決定複合缺陷的密度的支配性原因。而且，在雜質低密度晶片中，缺陷穩定化雜質的密度在面內有偏差，因此，即使均勻地照射帶電粒子，因缺陷穩定化雜質的含有密度的偏差，從而在複合缺陷的密度中產生偏差，其結果推測為，在正向電壓Vf中產生偏差。
另外，在雜質高密度晶片的情況下，假設即使缺陷穩定化雜質的分佈存在偏差，偏差的分佈也不會對所生成的複合缺陷的密度造成較大的影響。認為其原因在於，當缺陷穩定化雜質的密度整體上較高時，即使存在偏差，也存在有足夠的、用於與通過帶電粒子的照射而產生的幾乎全部的點缺陷相互作用從而生成複合缺陷的缺陷穩定化雜質。因此，在經常被使用於二極體的晶片中，缺陷穩定化 雜質的晶片面內的偏差的影響並不顯著，只要向晶片表面均勻地照射帶電粒子，便能夠在晶片的整個面上獲得大致均勻的正向電壓Vf。
但是，在IGBT用的雜質低密度晶片的情況下，即使均勻地照射帶電粒子，缺陷穩定化雜質的面內的偏差也會造成顯著的影響，從而導致正向電壓Vf在面內產生偏差。如上所述，在通過FZ法或MCZ法而被製成的晶片中，在晶片的面內，中央區域與周邊區域相比，缺陷穩定化雜質的密度較高，因此，中央區域的正向電壓Vf高於邊緣區域的正向電壓Vf。
根據上述的見解，本說明書提供一種減少晶片面內的正向電壓Vf的偏差的方法。在該方法中，在向晶片的N層射入帶電粒子從而形成結晶缺陷(點缺陷)時，以向晶片的中央區域照射的帶電粒子的照射密度低於向邊緣區域照射的帶電粒子的照射密度的方式，照射帶電粒子。反過來說，以向邊緣區域照射的帶電粒子的照射密度高於向中央區域照射的帶電粒子的照射密度的方式，照射帶電粒子。即，在缺陷穩定化雜質的密度較低的邊緣區域中，提高所照射的帶電粒子的密度，從而生成較多的複合缺陷。通過此種方式，在中央區域中所生成的複合缺陷的密度與邊緣區域中的複合缺陷的密度相平衡，從而正向電壓Vf在面內被均勻化。即，通過照射帶電粒子而使複合缺陷的偏差減小，其結果為，正向電壓Vf被均勻化。在此，“照射密度”是指，向晶片的每單位面積照射的帶電粒子 的量。
此外，如前文所述，已知在層疊有N層和P層的晶片中，正向電壓Vf依存於在N層中所生成的複合缺陷的位置距P層的距離。即，在N層中所生成的複合缺陷的位置距P層越遠，則Vf越高。所生成的複合缺陷的位置(深度)與所射入的帶電粒子的深度方向上的到達位置大致等效。因此，通過以向晶片的中央區域照射的帶電粒子的到達位置與向晶片的邊緣區域照射的帶電粒子的到達位置相比較靠近於P層的方式，照射帶電粒子，也能夠使正向電壓Vf均勻化。
本說明書所公開的技術也能夠應用於如下的晶片中，即，具有缺陷穩定化雜質的密度的偏差與上述的類型不同的偏差的晶片。例如，當在平面圖中觀察晶片時缺陷穩定化雜質的密度在中央區域較低而在邊緣區域較高的情況下，只需以帶電粒子的照射密度在中央區域比在邊緣區域高的方式進行照射即可。或者，只需以所照射的帶電粒子的晶片深度方向上的到達位置在中央區域中比在邊緣區域中距P層較遠的方式，照射帶電粒子即可。如果將缺陷穩定化雜質的偏差以一般化的形式來表現本說明書中所公開的技術，則表現為如下。本說明書中公開了減少如下半導體晶片的正向電壓Vf的偏差的方法，所述半導體晶片為，在平面圖中觀察半導體晶片時N型半導體層中所含有的缺陷穩定化雜質的密度存在偏差的半導體晶片。該偏差減少方法可表現為，以根據缺陷穩定化雜質的密度而使深 度方向上的到達位置或者照射密度不同的方式，照射帶電粒子。更具體而言，本說明書中所公開的正向電壓Vf的偏差減少方法可表現為，以向在平面圖中觀察晶片時N層中以第一密度含有缺陷穩定化雜質的第一區域照射的帶電粒子的晶片深度方向上的到達位置，與向以低於第一密度的第二密度含有缺陷穩定化雜質的第二區域照射的帶電粒子的到達位置相比，較靠近於P層的方式，照射帶電粒子。或者，本說明書所公開的方法也可以採用如下方式，即，以向第一區域照射的帶電粒子的照射密度低於向第二區域照射的帶電粒子的照射密度的方式，照射帶電粒子。
有時帶電粒子的到達深度會被稱為“射程”。射程依存於提供給帶電粒子的能量。即，所提供的能量(加速能量)越小，則射程越短。因此，為了根據面內的區域而改變射程，只需一邊改變所提供的能量一邊照射帶電粒子即可。或者，只需經由厚度對應於晶片面內的位置而有所不同的金屬板，而向晶片照射固定能量的帶電粒子即可。由於金屬的厚度越厚，則帶電粒子的能量越減小，因此能夠根據晶片的位置而對所照射的帶電粒子的射程進行控制。如此的金屬板被稱為吸收體。例如，在缺陷穩定化雜質的密度在中央區域高於邊緣區域的情況下，只需經由如下的吸收體而從N層側照射帶電粒子即可，在所述吸收體中，與中央區域相對置的區域的厚度薄於與邊緣區域相對置的區域的厚度。或者，經由如下的吸收體而從P層側照射離子或電子，也可得到相同的效果，在所述吸收體中，與中 央區域相對置的區域的厚度厚於與邊緣區域相對置的區域的厚度。
另外，無需在晶片整個面上實施帶電粒子的照射。當在同一晶片上生成IGBT和二極體時，也可以採用向二極體形成預定區域照射帶電粒子，而不向IGBT形成預定區域照射帶電粒子的方式。即使在這樣的情況下，也只需以向分散於晶片整個面上的多個二極體形成預定區域中的、N層中以第一密度含有雜質的第一預定區域照射的帶電粒子的到達位置，與向以低於第一密度的第二密度含有雜質的第二預定區域照射的帶電粒子的到達位置相比，較靠近於P層的方式，照射帶電粒子即可。或者，只需以向第一預定區域照射的帶電粒子的照射密度低於向第二預定區域照射的帶電粒子的照射密度的方式，照射帶電粒子即可。
當使用利用上述的技術而減少了正向電壓Vf的面內偏差的晶片時，能夠製造出正向電壓均勻的多個半導體裝置的技術也為本說明書所公開的技術之一。通過實施例而對本說明書中所公開的技術的詳細內容和進一步的改善進行說明。
Vf‧‧‧正向電壓
R1‧‧‧中央區域
2‧‧‧晶片
R3‧‧‧邊緣區域
R2‧‧‧中間區域
9‧‧‧吸收體
81a‧‧‧氦離子照射
3‧‧‧P層
4‧‧‧N-層
5‧‧‧N+層
81b‧‧‧氦離子照射
E‧‧‧點缺陷
39‧‧‧吸收體
81c‧‧‧照射
d1‧‧‧距離
42‧‧‧晶片
82a‧‧‧氦離子
d3‧‧‧距離
59a‧‧‧第一遮蔽板
82b‧‧‧氦離子照射
R21‧‧‧中央區域
59b‧‧‧第二遮蔽板
82c‧‧‧氦離子照射
R31‧‧‧中央區域
R32‧‧‧中間區域
R33‧‧‧邊緣區域
62‧‧‧晶片
R4‧‧‧中央區域
R5‧‧‧中間區域
R6‧‧‧邊緣區域
83a‧‧‧氦離子
62‧‧‧晶片
69‧‧‧吸收體
83c‧‧‧氦離子照射
71‧‧‧電子束槍
72b‧‧‧N層側表面
72‧‧‧晶片
B‧‧‧N層側表面
F‧‧‧P層側表面
Qrr‧‧‧反向恢復損失
圖1A為晶片的平面圖。
圖1B為對第一實施例的偏差減少方法進行說明的圖。
圖2為表示帶電粒子的到達位置距P層的距離與正向 電壓的關係的一個示例的曲線圖。
圖3對第一實施例的改變例的偏差減少方法進行說明的圖。
圖4A為對第二實施例的偏差減少方法進行說明的圖(1)。
圖4B為對第二實施例的偏差減少方法進行說明的圖(2)。
圖5A為對第三實施例的偏差減少方法進行說明的圖(第一次照射)。
圖5B為對第三實施例的偏差減少方法進行說明的圖(第二次照射)。
圖5C為對第三實施例的偏差減少方法進行說明的圖(第三次照射)。
圖6為表示氦離子照射密度與正向電壓的關係的一個示例的曲線圖。
圖7A為具有不同的缺陷穩定化雜質的分佈的晶片的平面圖。
圖7B為對針對圖6A的晶片的正向電壓的偏差減少方法的一個示例進行說明的圖(第四實施例)。
圖8為對第五實施例的偏差減少方法進行說明的圖。
圖9為表示基板的含氧密度、正向電壓與反向恢復損失的關係的一個示例的圖。
參照附圖，對本說明書所公開的半導體晶片的正向電壓的偏差減少方法進行說明。
(第一實施例)
圖1A為用於製造將IGBT和二極體以反向並聯的方式進行連接的反向導通型IGBT(RCIGBT：Reverse Conducted Insulated Gate Bipolar Transistor)的晶片2(半導體晶片)的模式平面圖。例如，晶片2通過FZ法(Floating Zone法：浮區法)、或MCZ法(Magnetic CZ法：磁場直拉法)而被製造，並且N層(N型半導體層)中所含有的缺陷穩定化雜質的密度小於4.0xE+17[atom/cm3]。在此，缺陷穩定化雜質具體為氧分子或碳分子。將缺陷穩定化雜質的密度小於4.0xE+17[atom/cm3]的晶片2稱為雜質低密度晶片。
晶片2中，在平面觀察時的中央區域R1、邊緣區域R3、和兩者中間的區域R2中，缺陷穩定化雜質的密度有所不同。缺陷穩定化雜質的密度在中央區域R1中最高，在中間區域R2中第二高，在邊緣區域R3中最低。換言之，缺陷穩定化雜質的密度在中央區域R1中比在邊緣區域R3中高。當缺陷穩定化雜質的密度在4.0xE+17[atom/cm3]以下且具有偏差時，即使向晶片整個面照射同樣的帶電粒子的情況下，正向電壓Vf也會產生偏差。在缺陷穩定化雜質的密度在4.0xE+17[atom/cm3]以下時，缺陷穩定化雜質的密度越低，則正向電壓Vf越低。一個示 例中，當向晶片整個面以同樣的方式照射作為帶電粒子的氦離子時，中央區域R1中的正向電壓Vf為大約0.15[伏特]，中間區域R2中的正向電壓Vf為大約0.10[伏特]，邊緣區域R3中的正向電壓Vf在大約0.05[伏特]以下。
使用圖1B，對第一實施例的正向電壓的偏差減少方法進行說明。圖1B為，模式化地表示圖1A的晶片2的沿1B-1B線的截面的圖。但是，在圖1B中，省略了表示截面的剖面線的圖示。晶片2中層疊有P層3(P型半導體層)和N層4、5(N型半導體層)。另外，N層由較多地含有N型雜質的N+層5、和與N+層5相比N型雜質的含有量較少的N-層4構成。N-層4與N+層5相比電阻較高，圖1B的結構的二極體被稱為PIN二極體。在本說明書中，將N-層4和N+層5合起來統稱為“N層”。由於P層3、N層4以及N層5的生成方法為已知的方法，因此省略說明。
在第一實施例的正向電壓的偏差減少方法中，從N層側表面B向晶片2的整個面照射氦離子(He+)81a。氦離子的照射強度(加速能量)被調節為如下大小，即，使帶電粒子的到達深度到達至P層3的近前側為止的大小。在本實施例中，經由凹型的吸收體9而照射氦離子。在吸收體9之前，氦離子照射81a具有均勻的強度。吸收體9具有與晶片2的中央區域R1相對置的區域的厚度薄於與邊緣區域R3相對置的區域的厚度的凹型形狀。經過了這樣的吸收體9之後的氦離子照射81b在中央區域R1中能量 增高，而在邊緣區域R3中能量降低。其結果為，在中央區域R1中氦離子的射程變長，而在邊緣區域R3中射程變短。換言之，在第一實施例的正向電壓的偏差減少方法中，以在平面圖中觀察晶片2時向中央區域R1照射的氦離子的深度方向上的到達位置，與向邊緣區域R3照射的氦離子的到達位置相比較靠近於P層3(P層和N層的邊界)的方式，照射帶電粒子。圖1B的符號E表示氦離子的到達位置。由於在氦離子的到達位置處矽原子被彈出，從而產生點缺陷，因此，符號E所表示的X標記表示通過氦離子照射而產生的點缺陷。如圖1B所示，所生成的點缺陷E在中央區域R1處靠近於P層3，並且隨著趨向於邊緣而遠離P層3。另外，雖然所生成的點缺陷E在深度方向上存在分佈，但是氦離子到達位置在深度方向上的分佈幅度極小(例如，1.0微米左右)，從而可以將峰值的位置視為氦離子的到達位置。
如上所述，點缺陷並不穩定，只有與存在於其附近的缺陷穩定雜質相結合才會穩定化。點缺陷與缺陷穩定化雜質相結合而形成的缺陷被稱為複合缺陷。通過氦離子照射而形成的點缺陷並不是全部都會成為複合缺陷。尤其是，晶片2的情況下，缺陷穩定化雜質的密度依存於區域而有所不同，在密度較高的中央區域R1中以較高的比率生成複合缺陷，而在密度較低的邊緣區域R3中生成複合缺陷的概率較低。圖中的“缺陷E”雖然在剛剛照射氦離子之後是指點缺陷，但是由於點缺陷的一部分與缺陷穩定化雜 質相結合，因此是指複合缺陷。
另一方面，依存於氦離子的到達位置與P層之間的距離，正向電壓Vf有所不同。圖2中表示氦離子的到達位置距P層的距離與正向電壓Vf之間的關係的一個示例。圖2的曲線圖為，複合缺陷的生成概率不依存於缺陷穩定化雜質的密度，而是基於向雜質高密度晶片以同樣的方式照射氦離子的實驗結果而得到的圖。在該示例中，當離子粒子的到達位置距P層的距離在5微米以下時，正向電壓Vf大致為零，在距P層的距離為17.5微米時，正向電壓Vf為0.05伏特，在距P層的距離為30微米時，正向電壓Vf為0.10伏特。
如前文所述，向晶片2以同樣的方式照射氦離子的情況下，正向電壓Vf在中央區域R1中成為大約0.15伏特，在中間區域中成為大約0.10伏特，而在邊緣區域R3中成為大約0.05伏特。因此，只要將吸收體9的厚度調節為，使氦離子到達位置與P層之間的距離d在中央區域R1中成為d1=0.05微米以下，在中間區域R2中成為d2=0.10微米，在邊緣區域R3中成為d3=0.30微米，則離子照射後的正向電壓Vf在晶片整個面上大體上成為固定。在圖1B中表示了氦離子E的到達位置與P層之間的距離d在中央區域R1中成為最短，其次在中間區域R2中成為第二短，在邊緣區域R3中成為最長的情況。另外，氦離子的照射強度在晶片的周向上為固定，從而被照射的氦離子的分佈呈中央朝向P層側而突出的凸狀。
接下來，參照圖3，對第一實施例的改變例進行說明。在第一實施例中，從晶片2的N層側照射氦離子。此時，經由吸收體9而從N層側表面B照射氦離子，在所述吸收體9中，與中央區域R1相對置的區域的厚度薄於與邊緣區域R3相對置的區域的厚度。同樣的氦離子照射81a經過吸收體9之後而形成的照射81b，以向中央區域照射的氦離子的能量高於向邊緣區域照射的氦離子的能量的方式，到達晶片2。其結果為，能夠得到在中央區域R1中靠近於P層而在邊緣區域R3中遠離P層的缺陷E的分佈。也可以通過如下方式來得到相同的效果，即，經由與中央區域R1相對置的區域的厚度厚於與邊緣區域R3相對置的區域的厚度的吸收體39而從P層側表面F照射氦離子(參照圖3)。同樣的氦離子照射81a以向中央區域R1照射的氦離子的能量低於向邊緣區域R3照射的氦離子的能量的方式，到達晶片2(照射81c)。其結果為，能夠得到在中央區域R1中靠近於P層而在邊緣區域R3中遠離P層的缺陷E的分佈。圖3表示了中央區域R1中的氦離子到達位置與P層之間的距離d1短於邊緣區域R3中的氦離子到達位置與P層之間的距離d3的情況。
(第二實施例)
接下來，參照圖4A和圖4B，對第二實施例的正向電壓的偏差減少方法進行說明。在該實施例中，準備如下的晶片42，即，N層(尤其是高密度地含有N型雜質的N+ 層5)的厚度在缺陷穩定化雜質密度較低的中央區域中較薄，而在缺陷穩定化雜質密度較高的邊緣區域中較厚的晶片。從該晶片42的N層側表面B向晶片整個面照射能量相同的氦離子81a(參照圖4A)。由於氦離子的能量是固定的，因此氦離子的射程成為距N層表面B固定的深度。但是，由於N層的厚度在中央區域中較薄而在邊緣區域中較厚，因此氦離子的到達位置與P層(P層與N層的邊界)之間的距離在中央區域中變短，而在邊緣區域中變長。即，通過氦離子的照射而生成的缺陷E具有在中央區域中較靠近於P層3而越趨向邊緣則越遠離P層的分佈。
接下來，如圖4B所示，平坦地削去N層側的表面。在圖4B中，符號RV所表示的虛線部分表示削去的部分。當削去N層側表面時，與第一實施例相同地，能夠得到抑制了正向電壓Vf的偏差的晶片。
(第三實施例)
接下來，參照圖5A至圖5C，對第三實施例的偏差減少方法進行說明。晶片2與圖1A中所示的晶片為相同的類型，在N層的中央區域中缺陷穩定化雜質的密度較高，而在邊緣區域中缺陷穩定化雜質的密度較低。在該實施例中，在缺陷穩定化雜質的密度較高的中央區域中降低氦離子的照射密度，而在缺陷穩定化雜質的密度較低的邊緣區域中增高氦離子的照射密度。另外，照射密度是指，向晶片每單位面積照射的氦離子的量。在圖6中例示了照射密 度與正向電壓Vf之間的關係的一個示例。
所照射的氦離子的能量在晶片整個面上為固定即可。通過向缺陷穩定化雜質密度較低的邊緣區域照射高密度的氦離子，從而提高了生成複合缺陷的可能性，由此取得與中央區域中所生成的複合缺陷的密度之間的平衡。
使用圖5A至圖5C，對在晶片的面內使氦離子的密度不同的方法進行說明。在該示例中，將能量為固定的氦離子照射三次。第一次向晶片的整個面照射能量為固定的氦離子82a。其結果為，在晶片的整個區域R11中被射入的離子的面密度成為固定(圖5A)。
接下來，經由僅覆蓋晶片2的中央區域的小直徑的第一遮蔽板59a而照射能量為固定的氦離子82b。第一遮蔽板59a不使氦離子通過。因此，在被第一遮蔽板59a所覆蓋的範圍內，氦離子不會到達晶片2，所射入的氦離子的密度為第一次照射時的密度。另一方面，由於在未被第一遮蔽板59a所覆蓋的區域中，第二次的氦離子照射82b將到達，因此被射入的氦離子的密度將增高(圖5B)。在圖5B中，與中央區域R21中的氦離子密度相比，其周圍的區域R22中的氦離子密度較高。
接下來，經由與第一遮蔽板59a相比直徑較大的第二遮蔽板59b而照射能量為固定的氦離子82c。第二遮蔽板59b也不使氦離子通過，因此，在被第二遮蔽板59b所覆蓋的範圍內，氦離子不會到達晶片2，所射入的氦離子的密度為第二次照射時的密度。另一方面，由於在未被第二 遮蔽板59b所覆蓋的區域中，第三次的氦離子照射82c將到達，因此被射入的氦離子的密度進一步提高(圖5C)。結果為，在中央區域R31中被射入的氦離子的密度成為最低，在中央區域R31的周圍的中間區域R32中被射入的氦離子的密度僅次高於中央區域R31，在中間區域R32的周圍的邊緣區域R33中被射入的氦離子的密度成為最高(參照圖5C)。如此，能夠實現在中央區域中被射入的氦離子的密度為最低而越趨向邊緣則密度越高的分佈。如上所述，在氦離子的到達位置處生成點缺陷E。雖然在邊緣區域中與中央區域相比缺陷穩定化雜質的密度較低，但是點缺陷的密度與中央區域相比較高，因此作為結果，所生成的複合缺陷的密度在中央區域和邊緣區域中被均勻化。其結果為，能夠抑制面內的正向電壓Vf的偏差。
(第四實施例)
接下來，對正向電壓的偏差減少方法的第四實施例進行說明。第四實施例為，將本技術應用於如下的晶片中的實施例，即，與在第一實施例至第三實施例中所使用的晶片相比缺陷穩定化雜質的分佈有所不同的晶片。圖7A所示的晶片62為，在平面圖中，N層中的缺陷穩定化雜質的密度在中央區域R4中最低，在中間區域R5中次高，而在邊緣區域R6中最高。因此，當向該晶片62的整個面照射能量為固定的氦離子時，將產生如下的偏差，即，中 央區域R4中的正向電壓Vf降低，而隨著趨向邊緣，正向電壓Vf逐漸增高的偏差。因此，在該實施例中，經由吸收體69而從N層表面B側照射相同的氦離子83a，在所述吸收體69中，與中央區域R4相對置的區域的厚度厚於與邊緣區域R6相對置的區域的厚度(圖7B)。另外，圖7B為模式化地表示圖7A中的晶片62的沿7B-7B線的截面的圖。但是，在圖7B中，省略了表示截面的剖面線的圖示。
經過了吸收體69之後的氦離子照射83c具有如下的分佈，即，在中央區域中能量較低而在邊緣區域中能量較高。當該氦離子被照射時，在晶片62中，氦離子的到達位置將形成如下的分佈，即，在中央區域R4中距P層3(P層與N層的邊界)最遠，且隨著靠近於邊緣而靠近P層3的分佈。氦離子的到達位置與結合缺陷的位置等效。在該晶片62中，雖然在中央區域R4中複合缺陷E的密度較低但其位置遠離P層3，與之相反，在邊緣區域R6中複合缺陷E的密度較高但其位置靠近P層3。複合缺陷E的位置遠離P層3的情況具有使正向電壓Vf升高的傾向。因此，缺陷穩定化雜質的密度在中央區域R4中較低而在邊緣區域R6中較高的情況，與從P層到氦離子的到達位置的距離在中央區域R4中較遠而在邊緣區域R6中較近的情況，對正向電壓Vf所產生的作用將相互抵消，其結果為，抑制了正向電壓Vf的面內偏差。
雖然第一至第三實施例中所使用的晶片2與第四實施 例中所使用的晶片62均為雜質低密度晶片，但在N層中所含有的缺陷穩定化雜質的面內分佈有所不同。但是，本說明書所公開的技術能夠應用於缺陷穩定化雜質的分佈偏差有所不同的任意的晶片中。即，本說明書所公開的技術提供一種減少如下的晶片的正向電壓Vf的偏差的方法，所述晶片為，N層中的缺陷穩定化雜質的分佈在面內產生偏差的晶片。例如，在平面圖中觀察晶片時缺陷穩定化雜質的密度在中央區域較低而在邊緣區域較高的情況下，只需以帶電粒子的照射密度在中央區域中比在邊緣區域中高的方式進行照射即可。或者，以所照射的帶電粒子的晶片深度方向上的到達位置在中央區域中比在邊緣區域中遠離P層的方式，照射帶電粒子即可。如果以將缺陷穩定化雜質的偏差一般化的形式來表現本說明書中所公開的技術，則表現為如下。本說明書中所公開的技術為，減少晶片的面內的正向電壓Vf的偏差的方法。更具體而言，是向層疊有P型半導體層和N型半導體層的半導體晶片照射帶電粒子而使N型半導體層中產生缺陷，從而減小正向電壓的偏差的方法。本說明書中所公開的技術，尤其適合於N層中所含有的缺陷穩定化雜質的密度小於4.0xE+17[atom/cm3]的晶片。在該方法中，以在平面圖中觀察半導體晶片時根據雜質的密度而使深度方向上的到達位置或照射密度有所不同的方式，照射帶電粒子。更具體而言，在本說明書中所公開的方法中，以向在平面圖中觀察半導體晶片時N層中以第一密度含有雜質的第一區域照射的離子 (帶電粒子)的晶片深度方向上的到達位置，與向以低於第一密度的第二密度含有雜質的第二區域照射的離子的到達位置相比，較靠近於P層的方式，照射離子。或者，以向第一區域照射的離子的照射密度低於向第二區域照射的離子的照射密度的方式，照射離子。以上的表述包括第一至第四實施例。在第一至第三實施例中，中央區域相當於第一區域的一個示例，邊緣區域相當於第二區域的一個示例。此外，在第四實施例中，邊緣區域相當於第一區域的一個示例，中央區域相當於第二區域的一個示例。
(第五實施例)
進一步參照圖8對本說明書中所公開的技術的其他實施例進行說明。本說明書所公開的技術中，根據晶片面內的各個區域中的缺陷穩定化雜質的密度而對所照射的氦離子的能量或密度進行變更。該方法為，能夠通過使照射氦離子束的電子束槍(beam gun)71在晶片面內進行掃描的裝置來實現。圖8的電子束槍71能夠在晶片上進行掃描的同時從晶片72的N層側表面72b照射氦離子束。如果放慢掃描速度，則離子的密度(即，所生成的點缺陷的密度)將增高。如果增強光束的能量，則射程將增大，從而所生成的點缺陷的位置靠近於P層。因此，通過使用電子束槍71，從而能夠得到與第一實施例至第四實施例相同的結果。
對實施例中所說明的技術所涉及的注意點進行敘述。 在實施例中，向雜質低密度晶片的N層照射氦離子，從而生成點缺陷。所照射的帶電粒子並不限定於氦離子。所照射的帶電粒子也可以為質子或電子。
帶電粒子的照射也可以不在晶片的整個面上進行。可以在製造RCIGBT時相對於生成二極體的區域而分散地生成帶電粒子。在這樣的情況下，也是與缺陷穩定化雜質的含有密度較低的區域相比，以較高的密度向缺陷穩定化雜質的含有密度較高的區域照射帶電粒子。或者，以與缺陷穩定化雜質的含有密度較低的區域相比，在缺陷穩定化雜質的含有密度較高的區域中，到達較靠近於P層的位置的方式，照射帶電粒子。
只要使用在上述的任意一個實施例中抑制了正向電壓Vf的面內偏差的晶片，便能夠減少由一個晶片製造出的多個RCIGBT的正向電壓特性的偏差。
作為基礎的資料，以作為雜質之一的氧為例，來對雜質的含有密度與正向電壓Vf之間的關係的具體示例進行介紹。圖9為針對氧的含有密度為2.0xE+17[atom/cm3]的半導體晶片、和4.0xE+17[atom/cm3]的晶片，對正向電壓Vf和反向恢復損失Qrr進行了測量的結果。另外，圖9的結果表示幾個測量值的平均值。根據圖9可知，存在當氧的含有密度較高時正向電壓將增高的趨勢。在一個示例中，當含氧密度存在兩倍的差時，正向電壓將產生1.0[V]的差。在發明人進行的測定中，在一個樣品的半導體晶片上觀察到了氧濃度為2.0xE+17[atom/cm3]的區域、和 4.0xE+17[atom/cm3]的區域雙方。
此外，如圖9所示，含氧密度與反向恢復損失之間也存在特定的關係。存在當氧的含有密度較高時反向恢復損失將減小的趨勢。
參照附圖，對本發明的代表性的且非限定性的具體示例進行了詳細說明。該詳細的說明僅以向本領域技術人員明示用於實施本發明的優選示例的詳細內容為目的，而不以對本發明的範圍進行限定為目的。此外，所公開的追加的特徵以及發明能夠獨立於其他的特徵和發明而使用、或與其他的特徵和發明共同使用，以提供進一步被改善的正向電壓的偏差減少方法。
此外，在上述的詳細說明中所公開的特徵和工程的組合，在最廣義的意義上來講並不是實施本發明時所必須的，而是僅為了特別地對本發明的代表性的具體示例進行說明而記載的。而且，上述的代表性的具體示例的各種特徵、和獨立以及附屬請求項中所記載的各種特徵，在提供本發明的追加的且有用的實施方式時，並不一定必須按照如上所述的具體示例或所列舉的順序而進行組合。
本說明書和/或申請專利範圍中所述的全部的特徵旨在獨立於實施例和/或申請專利範圍中所記載的特徵的結構，作為針對申請最初的公開以及申請專利範圍中所述的特定事項的限定，而個別地且相互獨立地被公開。而且，與全部的數值範圍以及組或群相關的記載具有作為相對於申請最初的公開以及申請專利範圍中所述的特定事項的限 定，而公開其中間的構成的意圖。
以上，雖然對本發明的具體示例進行了詳細說明，但是這些只不過是示例，並不對申請專利範圍進行限定。在申請專利範圍中所記載的技術中，含有對以上所例示的具體示例進行各種各樣的變形、變更而得到的技術。本說明書或附圖中所說明的技術要素通過單獨或各種組合來發揮技術上的有用性，且並不限定於申請時申請專利範圍中所記載的組合。此外，本說明書或附圖中所例示的技術能夠同時實現多個目的，且實現其中的一個目的本身也具有技術上的有用性。
2‧‧‧晶片
3‧‧‧P層
4‧‧‧N-層
5‧‧‧N+層
9‧‧‧吸收體
81a‧‧‧氦離子照射
81b‧‧‧氦離子照射
B‧‧‧N層側表面
E‧‧‧點缺陷
F‧‧‧P層側表面
d1‧‧‧距離
d2‧‧‧距離
d3‧‧‧距離

Claims (7)

  1. 一種正向電壓的偏差減少方法，其為減少如下的半導體晶片的正向電壓的偏差的方法，前述半導體晶片為含有與點缺陷相結合的雜質的N型的半導體晶片，並且在平面圖中觀察半導體晶片時該雜質的密度存在偏差，前述正向電壓的偏差減少方法的特徵在於，以向在平面圖中觀察半導體晶片時以第一密度含有雜質的第一區域照射的帶電粒子的照射密度，低於向以低於第一密度的第二密度含有雜質的第二區域照射的帶電粒子的照射密度的方式，照射帶電粒子，從而使點缺陷與雜質相結合而形成的複合缺陷的偏差比照射前減小。
  2. 如申請專利範圍第1項所述的偏差減少方法，其中，在平面圖中觀察半導體晶片時，前述第一區域為半導體晶片的中央區域，前述第二區域為包圍中央區域的邊緣區域。
  3. 一種半導體晶片的正向電壓的偏差減少方法，其為減少如下的半導體晶片的正向電壓的偏差的方法，前述半導體晶片層疊有P型半導體層和N型半導體層，並且在平面圖中觀察半導體晶片時N型半導體層中所含有的雜質的密度存在偏差，前述半導體晶片的正向電壓的偏差減少方法的特徵在於，前述雜質為，與點缺陷相結合而形成複合缺陷的雜 質，以向在平面圖中觀察半導體晶片時以第一密度含有雜質的第一區域照射的帶電粒子的到達位置，與向以低於第一密度的第二密度含有雜質的第二區域照射的帶電粒子的到達位置相比，較靠近於P型半導體層的方式，照射帶電粒子，從而使點缺陷與雜質相結合而形成的複合缺陷的偏差比照射前減小。
  4. 如申請專利範圍第3項所述的正向電壓的偏差減少方法，其中，在平面圖中觀察半導體晶片時，前述第一區域為半導體晶片的中央區域，前述第二區域為包圍中央區域的邊緣區域。
  5. 如申請專利範圍第4項所述的正向電壓的偏差減少方法，其中，經由吸收體而從N型半導體層側照射帶電粒子，在前述吸收體中，與中央區域相對置的區域的厚度薄於與邊緣區域相對置的區域的厚度。
  6. 如申請專利範圍第4項所述的正向電壓的偏差減少方法，其中，經由吸收體而從P型半導體層側照射帶電粒子，在前述吸收體中，與中央區域相對置的區域的厚度厚於與邊緣區域相對置的區域的厚度。
  7. 一種半導體裝置，其使用如下的半導體晶片而被製造出，前述半導體晶片通過申請專利範圍第1至6項中的任一項所述的方法而減少了正向電壓的偏差。
TW103106770A 2013-03-06 2014-02-27 Deviation method of forward voltage of semiconductor wafers TWI512970B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/056112 WO2014136215A1 (ja) 2013-03-06 2013-03-06 半導体ウエハの順電圧ばらつき低減方法

Publications (2)

Publication Number Publication Date
TW201501291A true TW201501291A (zh) 2015-01-01
TWI512970B TWI512970B (zh) 2015-12-11

Family

ID=51490778

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103106770A TWI512970B (zh) 2013-03-06 2014-02-27 Deviation method of forward voltage of semiconductor wafers

Country Status (6)

Country Link
US (1) US9337058B2 (zh)
JP (1) JP6052392B2 (zh)
CN (1) CN104160488B (zh)
DE (1) DE112013006780B4 (zh)
TW (1) TWI512970B (zh)
WO (1) WO2014136215A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140374882A1 (en) * 2013-06-21 2014-12-25 Infineon Technologies Austria Ag Semiconductor Device with Recombination Centers and Method of Manufacturing
JP6787690B2 (ja) * 2016-05-19 2020-11-18 ローム株式会社 高速ダイオード及びその製造方法
JP6665713B2 (ja) * 2016-06-28 2020-03-13 トヨタ自動車株式会社 半導体装置
US10651281B1 (en) * 2018-12-03 2020-05-12 Globalfoundries Inc. Substrates with self-aligned buried dielectric and polycrystalline layers
CN115004342A (zh) * 2020-01-27 2022-09-02 三菱电机株式会社 碳化硅半导体装置以及碳化硅半导体装置的制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4230791A (en) * 1979-04-02 1980-10-28 General Electric Company Control of valley current in a unijunction transistor by electron irradiation
CN1153262C (zh) 1998-08-05 2004-06-09 Memc电子材料有限公司 具有非均匀少数载流子寿命分布的单晶硅及其形成工艺
US6828690B1 (en) 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
DE19835528A1 (de) * 1998-08-06 2000-02-10 Asea Brown Boveri Verfahren zur Einstellung der Trägerlebensdauer in einem Halbleiterbauelement
US6661016B2 (en) * 2000-06-22 2003-12-09 Proteros, Llc Ion implantation uniformity correction using beam current control
JP2006108346A (ja) * 2004-10-05 2006-04-20 Matsushita Electric Ind Co Ltd チップ型半導体素子とその製造方法
JP5080744B2 (ja) 2006-03-17 2012-11-21 株式会社豊田中央研究所 半導体デバイス及びその製造方法
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2010222241A (ja) * 2009-02-25 2010-10-07 Sumco Corp Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5201077B2 (ja) * 2009-05-15 2013-06-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2011044529A (ja) * 2009-08-20 2011-03-03 Mitsubishi Electric Corp 金属製マスク
KR101335833B1 (ko) * 2009-09-07 2013-12-03 도요타 지도샤（주） 다이오드 영역과 ｉｇｂｔ 영역을 갖는 반도체 기판을 구비하는 반도체 장치
EP2515328B1 (en) * 2009-12-15 2016-05-04 Toyota Jidosha Kabushiki Kaisha Method for manufacturing semiconductor device
JP2011129619A (ja) * 2009-12-16 2011-06-30 Toyota Motor Corp 半導体装置の製造方法
JP5499692B2 (ja) * 2009-12-24 2014-05-21 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5605073B2 (ja) * 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
EP2657958B1 (en) * 2010-11-10 2016-02-10 Toyota Jidosha Kabushiki Kaisha Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20160005622A1 (en) 2016-01-07
TWI512970B (zh) 2015-12-11
CN104160488A (zh) 2014-11-19
CN104160488B (zh) 2016-08-31
WO2014136215A1 (ja) 2014-09-12
DE112013006780T5 (de) 2015-12-17
US9337058B2 (en) 2016-05-10
DE112013006780B4 (de) 2021-01-21
JPWO2014136215A1 (ja) 2017-02-09
JP6052392B2 (ja) 2016-12-27

Similar Documents

Publication Publication Date Title
TWI512970B (zh) Deviation method of forward voltage of semiconductor wafers
CN107408581B (zh) 半导体装置及半导体装置的制造方法
US20080079119A1 (en) Semiconductor device and method for manufacturing the same
JP5261324B2 (ja) 半導体装置とその製造方法
WO2013108911A1 (ja) 半導体装置およびその製造方法
WO2012169022A1 (ja) 半導体装置とその製造方法
JP5523901B2 (ja) Ｐｉｎダイオード
JP6109432B2 (ja) 電力用半導体装置の製造方法
JP5080744B2 (ja) 半導体デバイス及びその製造方法
JP2011146673A (ja) ダイオードとその製造方法
WO2015037101A1 (ja) 半導体装置とその製造方法
JP6365790B2 (ja) 半導体装置および半導体装置の製造方法
JP4858527B2 (ja) 半導体装置の製造方法
JP2008172145A (ja) ダイオードの製造方法
JP6779478B2 (ja) アバランシェフォトダイオード
US11799022B2 (en) Semiconductor device comprising a buffer layer including a complex defect of interstice carbon and interstice oxygen
JP2010161237A (ja) 半導体装置の製造方法
JP2006108346A (ja) チップ型半導体素子とその製造方法
JPH07297414A (ja) 半導体装置とその製造方法
JP5609078B2 (ja) 半導体装置の製造方法
CN116547788A (zh) 半导体装置的制造方法以及半导体装置
JPH09219511A (ja) 半導体装置およびその製造方法
JPH09260686A (ja) 半導体装置及びその製造方法
JP2010258121A (ja) Ｐｉｎダイオード及びその製造方法