JPH08162567A - セラミックス配線基材 - Google Patents

セラミックス配線基材

Info

Publication number
JPH08162567A
JPH08162567A JP30179494A JP30179494A JPH08162567A JP H08162567 A JPH08162567 A JP H08162567A JP 30179494 A JP30179494 A JP 30179494A JP 30179494 A JP30179494 A JP 30179494A JP H08162567 A JPH08162567 A JP H08162567A
Authority
JP
Japan
Prior art keywords
ceramic
base material
wiring board
substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP30179494A
Other languages
English (en)
Inventor
Koji Yamakawa
晃司 山川
Kaoru Koiwa
馨 小岩
Jun Monma
旬 門馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30179494A priority Critical patent/JPH08162567A/ja
Publication of JPH08162567A publication Critical patent/JPH08162567A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 セラミックス製のパッケージや配線基板等と
プリント配線基板等の母基板との間の熱膨張差が大きい
場合においても、熱履歴によるセラミックス破断により
接続部に断線が生じることを抑制したセラミックス配線
基材を提供する。 【構成】 表面および内部の少なくとも一方に配線層が
形成された第1のセラミックス配線基板2と、第1のセ
ラミックス配線基板2より機械的強度が大きく、かつ第
1のセラミックス配線基板2の配線層と電気的に接続さ
れた内部配線層を有し、第1のセラミックス配線基板2
に接合された第2のセラミックス配線基板3とを具備す
るBGAパッケージ1等のセラミックス配線基材であ
る。プリント配線基板10等の母基板とは、第2のセラ
ミックス配線基板3に設けられた半田バンプ8等の接続
用端子により行われる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体用パッケージや
配線基板等として用いられるセラミックス配線基材に関
する。
【0002】
【従来の技術】LSI等の半導体チップが実装されるセ
ラミックス、樹脂、金属等からなる各種のパッケージ
は、LSIの高集積化、高速化、大消費電力化、大型チ
ップ化により、高密度化、高速対応化、高放熱化の傾向
にある。また、これらの半導体の用途も、ワークステー
ション、パーソナルコンピュータ、ミニコンピュータ、
大型コンピュータ等の産業用から、携帯用機器、プリン
タ、コピー、カメラ、テレビ、ビデオ等の電子機器まで
多くの範囲に広がり、半導体の性能自体も向上してい
る。
【0003】上述したような高性能、高集積なLSIを
搭載するパッケージには、LSIおよびプリント基板等
の搭載ボード(母基板)と多端子・狭ピッチで接続がで
きること、配線密度が高いこと、放熱性がよいこと、高
速の信号を扱うことができること等が求められている。
このようなパッケージの多端子・狭ピッチ化を満足させ
るために、パッケージ構造は従来のピン挿入型からQF
P(Quad Flat Package)等の表面実装型に移行してい
る。
【0004】表面実装型の中で特に端子数が多く高速な
ものとしては、多層配線を使用したSM−PGA(Surf
ace Mount type-Pin Grid Array)パッケージや、狭ピッ
チQFPパッケージ等が知られている。しかし、これら
のピンやリードを使用した表面実装型パッケージでは、
パッケージ本体にピンやリードを接合しているため、さ
らに狭ピッチ化することが困難であった。例えば、PG
Aパッケージでは1.27mmピッチ、QFPでは 0.3mmピッ
チより狭ピッチ化するためには、プロセス上問題が大き
い。
【0005】また、PGAやQFP等のピンやリードを
有するパッケージでは、高速信号を扱おうとすると、ピ
ンやリード部分でのインダクタンスの効果が大きくな
り、高周波特性による信号の反射や、インダクタンス成
分による信号の遅延増加等が起こるという問題があっ
た。パッケージ本体の多層配線構造を高速対応させるた
めに、特性インピーダンスを制御したり、電源やグラウ
ンド面を設けてインダクタンスを低減したとしても、上
記したようなピンやリード部分での特性劣化が大きく、
高速信号への対応が困難であった。
【0006】BGA(Ball Grid Array)パッケージは、
上述したような問題を解決すべく提案されたもので、当
初はスーパーコンピュータや大型コンピュータ等の用途
に使用され、最近ではパーソナルコンピュータや携帯機
器等の民生品へと使用用途が広がってきている。BGA
は、パッケージの入出力端子として半田等からなるバン
プ(突起接続体)を用いたパッケージ構造であり、上述
したようなピンやリードに起因するインダクタンスによ
る高速信号の反射や遅延等の問題を改善することを可能
にしたものである。
【0007】また、バンプによる接続距離の短縮化に加
えて、バンプ形成により狭ピッチ・多端子化が容易であ
るため、BGAは今後のLSIパッケージとして有望視
されている。さらに、このバンプ形成による狭ピッチ・
多端子化は、パッケージサイズそのものを縮小化し、プ
リント基板等への実装密度の向上、配線の寄生容量、イ
ンダクタンス、抵抗等の低減による電気特性の向上、パ
ッケージの小型化による高周波特性の改善等が期待でき
る。
【0008】一方、パッケージの放熱面から見ると、L
SIの高速化に伴って消費電力が上昇し、発熱量は年々
増加する傾向にあるため、パッケージ自体にも放熱性に
優れる構造や材料が必要となっている。高放熱性パッケ
ージには、セラミックスパッケージが主として使用され
ている。金属をパッケージ本体とするものや、プリント
基板、樹脂等からなるパッケージに放熱用のヒートシン
クを取り付けたもの等も使用されているが、セラミック
ス材料を使用する場合が多い。セラミックスパッケージ
の中でも、窒化アルミニウム(AlN) 等の高熱伝導性材料
を使用したものは、特にパッケージの熱抵抗が低いもの
として使用されている。
【0009】上述したように、窒化アルミニウム等の高
熱伝導性セラミックスを用いたBGAパッケージは、高
放熱性と優れた電気特性を満足し、かつ多端子・狭ピッ
チ化が可能な高密度パッケージであり、高速化および高
集積化された半導体チップ用のパッケージとして期待さ
れている。
【0010】しかしながら、上述した窒化アルミニウム
製BGAパッケージ等は、プリント基板等に搭載した際
に、窒化アルミニウム等のセラミックス基板とプリント
基板との間の熱膨張係数の差が大きいことに加えて、窒
化アルミニウム等は比較的機械的強度が低いことから、
接続部の信頼性が低いという問題を有していた。
【0011】例えば、窒化アルミニウム製のBGAパッ
ケージをガラスエポキシ製のプリント配線基板に半田バ
ンプを介して接続すると、窒化アルミニウム基板の熱膨
張係数(10-6/Kオーダー)とプリント基板(樹脂基板)
の熱膨張係数(10-5/Kオーダー)の違いにより、接続部
分に応力が発生する。熱膨張差に基く応力は、BGAパ
ッケージをプリント基板に搭載する際の半田リフロー工
程で熱履歴を受けることによるものと、通常の使用中に
おける環境温度変化によるものとがある。半田リフロー
工程での熱履歴の影響は、実装後の半田バンプの変形に
よる応力緩和により、ある程度低減されるものの、使用
環境として熱サイクル等を経ると半田疲労が起こり、さ
らに熱サイクル条件が厳しい場合や基板サイズが大きい
場合には、機械的強度が低い窒化アルミニウム基板側に
応力が集中してセラミックス破断が生じてしまう。この
ようなことから、接続部の断線が発生しやすいという問
題があった。このような問題は窒化アルミニウム基板に
限らず、低誘電率基板として期待されているガラスセラ
ミックス基板や低熱膨張性を有するムライト基板等のセ
ラミックス基板を用いた場合においても同様に生じてい
る。
【0012】上述したような問題に対して様々な対策が
取られている。例えば、パッケージとプリント配線基板
との間に、バンプ材料である半田と熱膨張率が近いフィ
ラー入りの樹脂を充填して固める方法、ダミーバンプや
スペーサによりバンプやセラミックス基板への応力集中
を緩和する方法等が提案されている。しかし、これらの
方法を実施するには、接続材料以外の材料や特殊なパッ
ケージの構造が必要となり、製造工程や接続工程が複雑
になると共に、製造コストの増大を招くという問題があ
る。さらに、それらの施策を行っても接続部の熱サイク
ル信頼性の向上には限界があり、より一層の高寿命化を
達成することは困難であった。
【0013】また、上述したような問題はBGAパッケ
ージに限らず、ショートピンのPGA、表面実装型PG
A、さらには複数の半導体チップをモジュール化した表
面実装部品等、セラミックス基板とプリント配線基板等
との間の熱膨張差が大きく、この熱膨張差に基く応力が
セラミックス基板側に直接的に影響するパッケージや配
線基板等においても同様に生じている問題である。
【0014】
【発明が解決しようとする課題】上述したように、窒化
アルミニウム、ガラスセラミックス、ムライト等の比較
的機械的強度が低いセラミックスを用いたBGAパッケ
ージ、ショートピンPGA、表面実装型PGA、表面実
装部品等においては、実装時のリフロー半田付け工程や
使用中における環境温度変化により熱履歴を受けた場合
に、パッケージや配線基板等のセラミックス基材とプリ
ント配線基板等との間の熱膨張差によって、機械的強度
が低いセラミックス側に破断が生じやすいという問題が
あり、このセラミックス破断より接続部の断線を招いて
いた。
【0015】本発明は、このような課題に対処するため
になされたもので、セラミックス製のパッケージや配線
基板等とプリント配線基板のような母基板との間の熱膨
張差が大きい場合においても、熱履歴によるセラミック
ス破断に起因して接続部に断線が生じることを抑制した
セラミックス配線基材を提供することを目的としてい
る。
【0016】
【課題を解決するための手段】本発明のセラミックス配
線基材は、表面および内部の少なくとも一方に配線層が
形成された第1のセラミックス基材と、前記第1のセラ
ミックス基材より機械的強度が大きく、かつ前記第1の
セラミックス基材に接合された第2のセラミックス基材
とを具備し、前記第2のセラミックス基材が母基板との
接続部を構成することを特徴としている。特に、上記セ
ラミックス配線基材において、前記第2のセラミックス
基材は、前記第1のセラミックス基材の配線層と電気的
に接続された内部配線層を有し、かつ前記第1のセラミ
ックス基材との接合面と反対側の面に前記内部配線層と
電気的に接続された接続用端子が形成されていることを
特徴としている。
【0017】本発明のセラミックス配線基材の具体例と
しては、例えばプリント配線基板のような母基板に実
装、接続されるセラミックスパッケージ、セラミックス
配線基板等が挙げられる。パッケージや配線基板の形態
は、シングルチップのパッケージや配線基板に限らず、
マルチチップ構造のものでもよい。特に、BGAパッケ
ージのような半田等からなる突起接続体(バンプ)を接
続用端子として有するパッケージに好適である。ただ
し、ショートピンPGA、表面実装型PGA等のよう
に、セラミックス配線基材とそれを実装、接続する母基
板との熱膨張係数の差に基く応力がセラミックス配線基
材側に直接的に影響するパッケージ等に対しても有効で
ある。
【0018】上述したように、本発明のセラミックス配
線基材と母基板との電気的な接続方法としては、半田等
からなる突起接続体(バンプ)による接続、ショートピ
ンや表面実装型ピン等のリードピンによる接続等が挙げ
られる。これらの接続方法に用いられる接続用端子(母
基板との接続用端子)は、第2のセラミックス基材側に
設けられるものである。
【0019】また、本発明のセラミックス配線基材は、
それが受ける熱履歴にもよるが、特にセラミックス配線
基材とそれを実装、接続する母基板との熱膨張係数の差
が 5×10-6/K以上の場合に特に効果的である。これらの
熱膨張係数の差が 5×10-6/K以上であると、特に熱膨張
差に起因して発生する応力や変位が大きくなるため、セ
ラミックス破断による接続部の信頼性低下が生じやすく
なる。本発明はこのような接続部の信頼性低下を有効に
防止するものである。
【0020】本発明における第1のセラミックス基材
は、特に限定されるものではないが、パッケージ、配線
基板、実装基板等として種々の優れた特性を有するもの
の、抗折強度や破壊靭性値等の機械的強度に劣るセラミ
ックス基材、例えば熱伝導性に優れる窒化アルミニウム
焼結体、低誘電率のガラスセラミックス焼結体、低熱膨
張性のムライト焼結体等が好適である。本発明は、これ
らのパッケージや配線基板等に適した材料特性(高熱伝
導、低誘電率、低熱膨張等)を生かした上で、接続部の
高信頼化を図るものである。
【0021】また、本発明における第2のセラミックス
基材は、上述した第1のセラミックス基材より抗折強度
や破壊靭性値等の機械的強度が大きいセラミックス材料
からなるものであれば、第1のセラミックス基材との組
合せにより種々の材料を使用することが可能であるが、
特に抗折強度(3点曲げ強度)が 40MPa以上で、破壊靭性
値が4MPa m1/2 以上のセラミックス基材が好適である。
具体的には、アルミナ、窒化ケイ素、炭化ケイ素等が例
示され、また第1のセラミックス基材との組合せによっ
ては、含有酸素量が多い窒化アルミニウムや緻密質なガ
ラスセラミックス等を使用することも可能である。
【0022】本発明における第2のセラミックス基材
は、母基板との接続部を構成するものであり、その具体
的な構造としては、第1のセラミックス基材に形成され
た配線層と電気的に接続された内部配線層を有し、この
内部配線層と電気的に接続された接続用端子が第1のセ
ラミックス基材との接合面とは反対側の面に形成された
ものが挙げられる。
【0023】第1のセラミックス基材と第2のセラミッ
クス基材との具体的な組合せとしては、例えば低含有酸
素量の窒化アルミニウム(第1)と高含有酸素量の窒化
アルミニウム(第2)、窒化アルミニウム(第1)とア
ルミナ(第2)、窒化アルミニウム(第1)と窒化ケイ
素(第2)、窒化アルミニウム(第1)と炭化ケイ素
(第2)、ガラスセラミックス(第1)とアルミナ(第
2)、ムライト(第1)とアルミナ(第2)、ポーラス
なガラスセラミックス(第1)と緻密質なガラスセラミ
ックス(第2)、ガラスセラミックス(第1)と窒化ア
ルミニウム(第2)、ムライト(第1)と窒化アルミニ
ウム(第2)等が例示される。
【0024】また、第1のセラミックス基材と第2のセ
ラミックス基材との接合方法としては、グリーンシート
状態での積層体の同時焼成による接合法、ガラス層、金
属層、はんだ、樹脂等の接合材を使用する方法、 2種の
セラミックス基板相互の反応を利用する方法等が挙げら
れる。同時焼成による接合法を適用する場合には、焼成
時の収縮挙動、熱膨張等を考慮する必要がある。例え
ば、窒化アルミニウムと窒化ケイ素、酸素含有量の異な
る窒化アルミニウム等のグリーンシートに導体配線を印
刷し、これらを積層した後に焼成して 2種のセラミック
ス基材を接合する。また、一方のセラミックス基材を予
め焼成しておき、他方のセラミックス基材をグリーンシ
ートの状態で積層した後に焼成したり、あるいは印刷多
層化する等の方式で積層してもよい。他は通常のパッケ
ージや配線基板と同様にして作製すればよい。
【0025】
【作用】セラミックス製のパッケージやハイブリッド基
板等をガラスエポキシ製のプリント配線基板(母基板)
に半田バンプ等の接続用端子を介して接続する際、セラ
ミックス基材と樹脂基板との熱膨張係数の違いにより接
続部に熱応力が発生する。従来のパッケージやハイブリ
ッド基板等においては、半田付けする際のリフロー工程
や使用環境として熱サイクルを経ることによって、セラ
ミックス破断が起こり、接続部に断線が生じてしまうと
いう問題があった。
【0026】これに対して、本発明のセラミックス配線
基材においては、母基板との熱膨張差に基く熱応力等が
付加される接続部側に、パッケージや配線基板としての
本来の特性を発揮する第1のセラミックス基材より機械
的強度が大きい第2のセラミックス基材を配置してい
る。このように、接続部側のセラミックス基材を強固に
することによって、セラミックス配線基材と母基板との
熱膨張差により生じる熱応力に起因するセラミックス破
断を防止することができ、従って高信頼な接続部を得る
ことが可能となる。これらにより、窒化アルミニウム、
ガラスセラミックス、ムライト等のように、パッケージ
や配線基板等としては優れた特性を有するものの、抗折
強度や破壊靭性値が小さく、それらの用途には強度的に
問題があったものを、それらセラミックス基材のそれぞ
れの材料特性(高熱伝導、低誘電率、低熱膨張等)を生
かした上で、接続部の高信頼化を図ることが可能とな
る。
【0027】
【実施例】以下、本発明の実施例について説明する。
【0028】図1は、本発明の一実施例によるセラミッ
クス製BGAパッケージ1の概略構造を示す図である。
なお、図1は上記セラミックス製BGAパッケージ1を
ガラスエポキシ製のプリント配線基板10に実装、接続
した状態を示している。BGAパッケージ1は、前述し
たように接続用の電極をパッケージ表面にエリア状に形
成することができ、入出力端子を高密度化できるため、
小型・多端子のパッケージを実現可能とするものであ
る。また、接続部が短いためにパッケージの通過特性等
の電気特性への悪影響が小さく、高速用のパッケージと
して使用可能なものである。
【0029】セラミックス製BGAパッケージ1は、第
1のセラミックス基材としてチップ搭載部を構成する窒
化アルミニウム多層配線基板2と、第2のセラミックス
基材としてプリント配線基板10との接続部を構成する
窒化ケイ素配線基板3とから構成されており、これら窒
化アルミニウム多層配線基板2と窒化ケイ素配線基板3
とは接合されている。
【0030】窒化アルミニウム多層配線基板2は、信号
配線層、電源層、グラウンド層等を含む図示を省略した
内部配線層を有している。窒化アルミニウム多層配線基
板2上には半導体チップ4が搭載されており、この半導
体チップ4はボンディングワイヤ5を介して、上記した
窒化アルミニウム多層配線基板2の内部配線層と電気的
に接続されている。また、窒化アルミニウム多層配線基
板2のチップ搭載面には、半導体チップ4を覆うように
リッド6が接合されており、このリッド6により半導体
チップ4は気密封止されている。
【0031】一方、窒化ケイ素配線基板3は、上述した
窒化アルミニウム多層配線基板2の内部配線層と電気的
に接続された図示を省略した内部配線層を有しており、
この内部配線層と電気的に接続された電極パッド7が窒
化ケイ素配線基板3の窒化アルミニウム多層配線基板2
との接合面とは反対側の面にエリア状に形成されてい
る。エリア状に形成された電極パッド7上には、それぞ
れ突起接続体として半田バンブ(半田ボール)8が形成
されている。
【0032】窒化アルミニウム多層配線基板2と窒化ケ
イ素配線基板3とは、グリーンシート状態で積層して一
体の成形体とし、これを同時焼成することにより接合、
一体化したものである。また、窒化アルミニウム多層配
線基板2および窒化ケイ素配線基板3の内部配線層に
は、いずれもセラミックス基材との同時焼成により形成
するために、 WやMo等の高融点金属が用いられている。
さらに、電極パッド7も内部配線層と同様に、セラミッ
クス基材との同時焼成により形成した高融点金属パッ
ド、例えば W導体パッドである。
【0033】ここで、窒化アルミニウム多層配線基板2
は、抗折強度(3点曲げ強度)が40MPa で、破壊靭性値が
2MPa m1/2 である。また、窒化ケイ素配線基板3は、抗
折強度(3点曲げ強度)が 70MPaで、破壊靭性値が5MPa m
1/2 であり、窒化アルミニウム多層配線基板2に比べて
機械的強度に優れるものである。
【0034】上述した窒化アルミニウム多層配線基板2
と窒化ケイ素配線基板3とを接合・一体化して構成した
BGAパッケージ1は、例えば以下のようにして作製す
る。すなわち、まず窒化アルミニウムグリーンシートと
窒化ケイ素グリーンシートをそれぞれ必要枚数用意し、
これらに必要に応じてスルーホールを作製する。次い
で、窒化アルミニウムグリーンシートに例えば W導体ペ
ーストを所望形状に塗布すると共に、スルーホール内に
W導体ペーストを充填する。また、窒化ケイ素グリーン
シートにも同様に W導体ペーストを充填し、さらに電極
パッド7を形成するための印刷層を W導体ペーストで形
成する。
【0035】これら窒化アルミニウムグリーンシートと
窒化ケイ素グリーンシートを積層して一体の成形体とし
た後、 2100K程度の温度で窒化アルミニウムと窒化ケイ
素、さらには内部配線層や電極パッド7となる W導体を
同時焼成する。このようにして、窒化ケイ素配線基板3
側に電極パッド7が形成され、かつ窒化アルミニウム多
層配線基板2と窒化ケイ素配線基板3とが接合・一体化
されたBGAパッケージ1が得られる。そして、電極パ
ッド7上に通常のBGAパッケージと同様にして、半田
ボールを接合して半田バンプ8を形成する。
【0036】なお、上記電極パッド7は、その表面にNi
メッキを行った後に熱処理を施し、Niメッキ層を W導体
パッド部分に強固に接合したものである。さらに表面に
は、Niの酸化防止等を目的として、Auメッキが施されて
いる。Auは半田中に溶解して半田特性を変化させること
があるため、Auによる表面処理を省くこともできる。ま
た、上記したような同時焼成による W導体パッドに代え
て、CuやAg等のセラミックス基材へのメタライズが容易
な金属材料を用いて、BGAパッケージ1の焼成後に電
極パッドを形成することも可能である。この実施例で
は、Auメッキを施したNiメッキ付き W導体パッドを電極
パッド7として用いた。
【0037】窒化ケイ素配線基板3側に設けられた電極
パッド7は 1mmピッチを採用し、パッド径は 0.6mmとし
た。パッド径は半田バンプ8のサイズ(幅、高さ、体積
等)、形状、ピッチ、半田バンプ8の形成プロセス等に
より決定する。
【0038】上述したようなBGAパッケージ1が実装
されるプリント配線基板10は、通常のガラスエポキシ
製銅張積層板からなるものであり、その表面のCu箔を利
用して表面に電極パッド11が設けられている。この電
極パッド11の表面には、さらにAu等が被覆されてい
る。上記ガラスエポキシ製プリント配線基板10の熱膨
張率は30×10-6/Kで、BGAパッケージ11の平均化し
た熱膨張率は 3×10-6/Kであり、これらの熱膨張率の差
は27×10-6/Kとなる。そして、上記BGAパッケージ1
とプリント配線基板10とは、それぞれの電極パッド
7、11間に介在された半田パンプ8により電気的に接
続されている。
【0039】このようにして、プリント配線基板10に
実装したBGAパッケージ1の接続部信頼性を評価する
ために、TCT(熱サイクル試験)を行った後に接続部
の状態を調べた。TCTは208K(0.5h)〜RT〜398K(0.5
h)にて行った。その結果、従来の窒化アルミニウム単独
で構成したBGAパッケージでは、 100サイクルでバン
プ接続部分でセラミックス破断が生じたのに対し、上記
実施例のBGAパッケージ1では、 300サイクル経過後
においてもセラミックス破断等による接続部の不良は発
生せず、良好なコンタクトが得られていた。この実施例
のBGAパッケージによれば、高放熱性を維持した上
で、接続部の信頼性を高めることが可能となる。
【0040】次に、上記BGAパッケージ1において、
チップ搭載部を構成する第1のセラミックス基材にガラ
スセラミックス多層配線基板を用いると共に、プリント
配線基板10との接続部を構成する第2のセラミックス
基材として窒化アルミニウム配線基板を用い、これらを
ガラス層を用いて接合する以外は、上述した実施例と同
様にBGAパッケージを構成した。具体的には、同時焼
成した窒化アルミニウム配線基板に、グリーンシート状
態あるいは別に同時焼成したガラスセラミックス多層配
線基板をガラス層を介して接合する。ガラスセラミック
ス多層配線基板側の内部配線層には、ガラスセラミック
スが低温(例えは 1273K程度)で焼成可能なことから、
Cu、Ag等の導体を使用することができる。ここで、窒化
アルミニウムは、ガラスセラミックスよりも機械的強度
(抗折強度、破壊靭性)が大きく、ガラスセラミックス
製パッケージの接続部信頼性の向上に寄与する。
【0041】上記BGAパッケージを上述した実施例と
同様に、ガラスエポキシ製のプリント配線基板に実装し
た後に、同様にしてTCT(熱サイクル試験)に対する
信頼性を評価した。その結果、従来のガラスセラミック
ス単独で構成したBGAパッケージでは70サイクルでバ
ンプ接続部分にセラミックス破断が生じたのに対し、上
記実施例のBGAパッケージでは、 300サイクル経過後
においてもセラミックス破断等による接続部の不良は発
生せず、良好なコンタクトが得られていた。この実施例
のBGAパッケージによれば、低誘電率を維持した上
で、接続部の信頼性を高めることが可能となる。
【0042】さらに、上記と同様の方法にて、BGAパ
ッケージを含有酸素量が異なる 2種類の窒化アルミニウ
ム配線基板を用いて作製した。プリント配線基板との接
続部を構成する窒化アルミニウム配線基板には、含有酸
素量が多く、窒化アルミニウム粒子間に焼結助剤が存在
する形で、セラミックスの破断試験を行った場合にはセ
ラミックスの粒内破壊を示す窒化アルミニウム基材を用
いた。具体的には、酸素含有量が 0.5重量% で、熱伝導
率が45W/m K 、抗折強度(3点曲げ強度)が45MPa 、破壊
靭性値が4MPa m1/2 の窒化アルミニウム基材を用いた。
一方、チップ搭載部側には、含有酸素量が少なく、熱伝
導性に優れる窒化アルミニウム基材を用いた。具体的に
は、酸素含有量が 0.1重量% で、熱伝導率が 190W/m K
、抗折強度(3点曲げ強度)が 37MPa、破壊靭性値が2MP
a m1/2 の窒化アルミニウム基材を用いた。
【0043】上述したように、窒化アルミニウムは含有
酸素量により機械的強度が異なり、含有酸素量が多いほ
ど熱伝導性は低下するものの機械的強度が向上するた
め、この機械的強度に優れる窒化アルミニウムをプリン
ト配線基板との接続部側に使用することによって、他の
セラミックス材料を用いる場合に比べて、熱伝導性の低
下を抑制した上で、接続部信頼性を高めることができ
る。また、同一材料を使用することによって、同時焼成
時における収縮率の差等を考慮することなく、良好なB
GAパッケージが得られる。作製方法としては、それぞ
れの原料から作製したグリーンシートを印刷、積層し、
これを焼成一体化する方法が好適である。接続方法やめ
っき法等は上記と同様の方式を適用すればよい。
【0044】上記BGAパッケージを上述した実施例と
同様に、ガラスエポキシ製のプリント配線基板に実装し
た後に、同様にしてTCT(熱サイクル試験)に対する
信頼性を評価した。その結果、従来の窒化アルミニウム
単独で構成したBGAパッケージでは 100サイクルでバ
ンプ接続部分でセラミックス破断が生じたのに対し、上
記実施例のBGAパッケージでは、 300サイクル経過後
においてもセラミックス破断等による接続部の不良は発
生せず、良好なコンタクトが得られていた。この実施例
のBGAパッケージによれば、高熱伝導性を維持した上
で、接続部の信頼性を高めることが可能となる。
【0045】次に、本発明の他の実施例について、図2
を参照して説明する。
【0046】図2に示すBGAパッケージ20は、信号
配線層、電源層、グラウンド層等を含む図示を省略した
内部配線層を有し、かつ半導体チップ4のキャビティ2
1aを有する断面ロ字状の第1のセラミックス多層配線
基板21と、この第1のセラミックス多層配線基板21
と同一断面形状を有すると共に、その下面側に接合され
た第2のセラミックス配線基板22とから構成されてい
る。
【0047】第2のセラミックス配線基板22は、上述
した第1のセラミックス多層配線基板21の内部配線層
と電気的に接続された図示を省略した内部配線層を有し
ており、この内部配線層と電気的に接続された電極パッ
ド7が第2のセラミックス多層配線基板22の一面にエ
リア状に形成されている。エリア状に形成された電極パ
ッド7上には、それぞれ突起接続体として半田バンブ
(半田ボール)8が形成されている。
【0048】上述した第1のセラミックス多層配線基板
21や第2のセラミックス配線基板22の構成材料とし
ては、前述した第1の実施例と同様な材料が用いられる
と共に、その作製および接合方法や接続方法、めっき法
等は前述した第1の実施例と同様な方法が適用されてい
る。
【0049】第1のセラミックス多層配線基板21に設
けられたキャビティ21a内には、金属製ヒートスプレ
ッダ23に接合された半導体チップ4がフェースダウン
状態で収容されており、金属製ヒートスプレッダ23は
第1のセラミックス多層配線基板21の上面に気密に接
合されている。また、キャビティ21aの下面側は、第
2のセラミックス配線基板22に接合された金属製リッ
ド24により封止されている。
【0050】上述した第2の実施例によるBGAパッケ
ージ20も、前述した第1の実施例と同様にプリント配
線基板10に実装され、BGAパッケージ20とプリン
ト配線基板10とはそれぞれの電極パッド7、11間に
介在された半田パンプ8により電気的に接続される。
【0051】このようにして、プリント配線基板10に
実装したBGAパッケージ20の接続部信頼性を評価す
るために、第1の実施例と同様にしてTCT(熱サイク
ル試験)に対する信頼性を評価したところ、同様な良好
な結果が得られた。
【0052】次に、本発明のさらに他の実施例につい
て、図3を参照して説明する。
【0053】図3に示すBGAパッケージ30は、表面
配線層32を有する第1のセラミックス配線基板31
と、半導体チップ4のキャビティa33aを有すると共
に、第1のセラミックス配線基板31の下面側に接合さ
れた第2のセラミックス配線基板33とから構成されて
いる。
【0054】第2のセラミックス配線基板33は、上述
した第1のセラミックス配線基板31の表面配線層32
と電気的に接続された図示を省略した内部配線層を有し
ており、この内部配線層と電気的に接続された電極パッ
ド7が第2のセラミックス多層配線基板33の一面にエ
リア状に形成されている。エリア状に形成された電極パ
ッド7上には、それぞれ突起接続体として半田バンブ
(半田ボール)8が形成されている。
【0055】上述した第1のセラミックス配線基板31
や第2のセラミックス配線基板33の構成材料として
は、前述した第1の実施例と同様な材料が用いられると
共に、その作製および接合方法や接続方法、めっき法等
は前述した第1の実施例と同様な方法が適用されてい
る。
【0056】第2のセラミックス配線基板33に設けら
れたキャビティ33a内には、半導体チップ4がフェー
スダウン状態で収容されており、この半導体チップ4は
第1のセラミックス配線基板31の表面配線層32と金
バンプ4a等により電気的に接続されていると共に、樹
脂34により固定されている。
【0057】上述した第3の実施例によるBGAパッケ
ージ30も、前述した第1の実施例と同様にプリント配
線基板10に実装され、BGAパッケージ30とプリン
ト配線基板10とはそれぞれの電極パッド7、11間に
介在された半田パンプ8により電気的に接続される。
【0058】このようにして、プリント配線基板10に
実装したBGAパッケージ30の接続部信頼性を評価す
るために、第1の実施例と同様にしてTCT(熱サイク
ル試験)に対する信頼性を評価したところ、同様な良好
な結果が得られた。
【0059】なお、上述した各実施例においては、本発
明のセラミックス配線基材をBGAパッケージに適用し
た例について説明したが、本発明はこれら限られるもの
ではなく、ショートピンPGAや表面実装型PGA等の
パッケージ、さらにはハイブリッド基板用の配線基板等
に適用することも可能であり、このような場合において
も同様に良好な結果が得られた。
【0060】
【発明の効果】以上説明したように、本発明のセラミッ
クス配線基材よれば、例えばパッケージや配線基板等と
しての基本的な特性には優れる反面、機械的強度に劣る
第1セラミックス基材に、機械的強度が大きい第2のセ
ラミックス基材を接合して使用しているため、セラミッ
クス配線基板とプリント配線基板等の母基板との間の熱
膨張差が大きい場合においても、熱履歴によるセラミッ
クス破断の発生を抑制することが可能となる。従って、
パッケージや配線基板等として好適なセラミックス基材
のそれぞれの材料特性(高熱伝導性、低誘電率、低抵抗
等)を生かした上で、接続部の高信頼化を図ったセラミ
ックス配線基材を再現性よく提供することが可能とな
る。
【図面の簡単な説明】
【図1】 本発明を適用した一実施例のセラミックス製
BGAパッケージの概略構造およびそれをプリント配線
基板に実装した状態を示す断面図である。
【図2】 本発明を適用した他の実施例のセラミックス
製BGAパッケージの概略構造およびそれをプリント配
線基板に実装した状態を示す断面図である。
【図3】 本発明を適用したさらに他の実施例のセラミ
ックス製BGAパッケージの概略構造およびそれをプリ
ント配線基板に実装した状態を示す断面図である。
【符号の説明】
1、20、30……セラミックス製BGAパッケージ 2、21、31……第1のセラミックス配線基板 3、22、33……第2のセラミックス配線基板 4……半導体チップ 7……電極パッド 8……半田バンプ 10…プリント配線基板(母基板) 32…表面配線層

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 表面および内部の少なくとも一方に配線
    層が形成された第1のセラミックス基材と、前記第1の
    セラミックス基材より機械的強度が大きく、かつ前記第
    1のセラミックス基材に接合された第2のセラミックス
    基材とを具備し、前記第2のセラミックス基材が母基板
    との接続部を構成することを特徴とするセラミックス配
    線基材。
  2. 【請求項2】 請求項1記載のセラミックス配線基材に
    おいて、 前記第2のセラミックス基材は、前記第1のセラミック
    ス基材の配線層と電気的に接続された内部配線層を有
    し、かつ前記第1のセラミックス基材との接合面と反対
    側の面に前記配線層と電気的に接続された接続用端子が
    形成されていることを特徴とするセラミックス配線基
    材。
  3. 【請求項3】 請求項2記載のセラミックス配線基材に
    おいて、 前記接続用端子は突起接続体であることを特徴とするセ
    ラミックス配線基材。
  4. 【請求項4】 請求項1記載のセラミックス配線基材に
    おいて、 前記第1のセラミックス基材は、窒化アルミニウム焼結
    体、ガラスセラミックス焼結体およびムライト焼結体か
    ら選ばれる 1種であることを特徴とするセラミックス配
    線基材。
  5. 【請求項5】 請求項1記載のセラミックス配線基材に
    おいて、 前記第1のセラミックス基材は、窒化アルミニウム焼結
    体からなり、かつ前記第2のセラミックス基材は、前記
    第1のセラミックス基材を構成する窒化アルミニウム焼
    結体より含有酸素量が多い窒化アルミニウム焼結体から
    なることを特徴とするセラミックス配線基材。
  6. 【請求項6】 請求項1記載のセラミックス配線基材に
    おいて、 前記第1のセラミックス基材と第2のセラミックス基材
    とは、グリーンシート状態での積層体の同時焼成により
    接合、一体化されていることを特徴とするセラミックス
    配線基材。
  7. 【請求項7】 表面および内部の少なくとも一方に配線
    層が形成された第1のセラミックス基材と、前記第1の
    セラミックス基材より破壊靭性値が大きく、かつ前記第
    1のセラミックス基材に接合された第2のセラミックス
    基材とを具備し、前記第2のセラミックス基材が母基板
    との接続部を構成することを特徴とするセラミックス配
    線基材。
  8. 【請求項8】 表面および内部の少なくとも一方に配線
    層が形成された第1のセラミックス基材と、前記第1の
    セラミックス基材より抗折強度が大きく、かつ前記第1
    のセラミックス基材に接合された第2のセラミックス基
    材とを具備し、前記第2のセラミックス基材が母基板と
    の接続部を構成することを特徴とするセラミックス配線
    基材。
JP30179494A 1994-12-06 1994-12-06 セラミックス配線基材 Withdrawn JPH08162567A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30179494A JPH08162567A (ja) 1994-12-06 1994-12-06 セラミックス配線基材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30179494A JPH08162567A (ja) 1994-12-06 1994-12-06 セラミックス配線基材

Publications (1)

Publication Number Publication Date
JPH08162567A true JPH08162567A (ja) 1996-06-21

Family

ID=17901261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30179494A Withdrawn JPH08162567A (ja) 1994-12-06 1994-12-06 セラミックス配線基材

Country Status (1)

Country Link
JP (1) JPH08162567A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110941A (ja) * 1999-10-06 2001-04-20 Meito Chin 半導体デバイス
US11450647B2 (en) 2019-03-05 2022-09-20 Denso Corporation Semiconductor module and semiconductor device including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110941A (ja) * 1999-10-06 2001-04-20 Meito Chin 半導体デバイス
US11450647B2 (en) 2019-03-05 2022-09-20 Denso Corporation Semiconductor module and semiconductor device including the same

Similar Documents

Publication Publication Date Title
JPH10256429A (ja) 半導体パッケージ
US10699993B2 (en) Wiring board, electronic device, and electronic module
JP2501272B2 (ja) 多層セラミックス回路基板
JP3631638B2 (ja) 半導体素子用パッケージの実装構造
JPH08162567A (ja) セラミックス配線基材
JPH10275522A (ja) 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ
JPH10256428A (ja) 半導体パッケージ
US10290591B2 (en) Wiring board, electronic device, and electronic module
JPH08148595A (ja) 半導体装置
JPH08255851A (ja) 半導体用パッケージ
JPH08204060A (ja) 半導体装置
JPH10256413A (ja) 半導体パッケージ
JP2000340716A (ja) 配線基板
JPH10275878A (ja) 半導体パッケージ
KR101018218B1 (ko) 와이어 본딩 구조체 및 그 제조방법
JPH08167674A (ja) 半導体素子搭載用パッケージ
JPH09181220A (ja) 半導体装置
JPH04144162A (ja) 半導体装置
JPH09260540A (ja) 半導体用パッケージ基体の製造方法
JP3502759B2 (ja) 半導体素子の実装構造、並びに配線基板の実装構造
JP3692215B2 (ja) 配線基板の実装構造
JP3610239B2 (ja) 半導体素子搭載用配線基板およびその実装構造
JPH10242322A (ja) 半導体パッケージ
JP3784209B2 (ja) 半導体素子搭載用の配線基板およびその実装構造
JPH1154665A (ja) 複合パッケージ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020305