JP2001110941A - 半導体デバイス - Google Patents

半導体デバイス

Info

Publication number
JP2001110941A
JP2001110941A JP2000039495A JP2000039495A JP2001110941A JP 2001110941 A JP2001110941 A JP 2001110941A JP 2000039495 A JP2000039495 A JP 2000039495A JP 2000039495 A JP2000039495 A JP 2000039495A JP 2001110941 A JP2001110941 A JP 2001110941A
Authority
JP
Japan
Prior art keywords
die
semiconductor device
mounting
substrate
mounting board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000039495A
Other languages
English (en)
Other versions
JP3568865B2 (ja
Inventor
Meito Chin
明東 沈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JP2001110941A publication Critical patent/JP2001110941A/ja
Application granted granted Critical
Publication of JP3568865B2 publication Critical patent/JP3568865B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 都合よく製造される半導体デバイスを提供す
る。 【解決手段】 本発明の半導体デバイスは、実装基板、
支持基板、ダイ、および複数の電気導体からなってい
る。実装基板は、所定の電気トレースが配設される第１
面と第１面に対向する第２面とを有する。実装基板は、
第１面と第２面を貫通する受入孔が形成されている。支
持基板は、金属材料からなり、その形状は実装基板の受
入孔に収容される。支持基板は、実装基板の受入孔に収
容されて、実装基板の受入孔を制限する周壁との間に少
なくとも１つのダイ受け入れ空間を形成する。ダイは、
複数の接合パッドを備えたパッド実装面を有し、ダイ受
け入れ空間に受け入れられる。電気伝導体は、ダイの接
合パッドを、実装基板の第１面の対応する電気トレース
に電気的に接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体デバイス、
特に都合よく製造される半導体デバイスに関する。
【０００２】
【従来の技術】現在、基板と組み合わされた半導体デバ
イスが一般に使用されている。ダイを基板の片面に形成
する製造方法は、ダイを基板の両面に形成する製造方法
とは異なる。したがって、異なる要求を満たすためには
異なる基板を準備する必要があるため、より多くの材料
を保管する必要があり、保管費用がより上昇する。
【０００３】
【発明が解決しようとする課題】本発明の目的は、前記
従来技術に関連した前述の問題を克服するように都合よ
く製造される半導体デバイスを提供することにある。
【０００４】
【課題を解決するための手段】本発明の一つの特徴によ
れば、本発明の半導体デバイスは、実装基板、支持基
板、ダイ、および複数の電気導体からなっている。前記
実装基板は、所定の電気トレースが配設される第１面と
前記第１面に対向する第２面とを有する。前記実装基板
は、前記第１面と第２面を貫通する受入孔が形成されて
いる。前記支持基板は、金属材料からなり、その形状は
前記実装基板の受入孔に収容される。前記支持基板は、
前記実装基板の受入孔に収容されて、前記実装基板の受
入孔を制限する周壁との間に少なくとも１つのダイ受け
入れ空間を形成する。前記ダイは、複数の接合パッドを
備えたパッド実装面を有し、前記ダイ受け入れ空間に受
け入れられる。前記電気伝導体は、前記ダイの接合パッ
ドを、前記実装基板の第１面の対応する電気トレースに
電気的に接続する。
【０００５】本発明の他の特徴によれば、本発明の半導
体デバイスは、実装基板、支持基板、ダイ、カバープレ
ートおよび複数の電気導体からなっている。前記支持基
板は、所定の電気トレースが配設される第１面と前記第
１面に対向する第２面とを有する。前記実装基板は、前
記第１面と第２面を貫通する受入孔が形成されている。
前記支持基板は、金属材料からなり、その形状は前記実
装基板の受入孔に収容される。前記支持基板は、前記実
装基板の受入孔に収容されて、前記実装基板の受入孔を
制限する周壁との間に少なくとも１つのダイ受け入れ空
間を形成する。前記ダイは、複数の接合パッドを実装す
るためにパッド実装面を有し、前記ダイ受け入れ空間に
受け入れられる。前記カバープレートは、前記ダイの上
のダイ受入空間に受入られる。前記カバープレートは、
前記ダイのパッドを露出させるための少なくとも１つの
アクセス開口部が形成され、空気にさらされるとともに
前記実装基板の第１面の対応する電気トレースに電気的
に接続される所定の電気トレースが設けられている。前
記電気導体は、前記ダイの接合パッドを、前記カバープ
レートの面の対応する電気トレースに電気的に接続され
る。
【０００６】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に従って説明する。
【０００７】全明細書において同一の要素には同一参照
符号が示されている。
【０００８】図１と図２を参照すると、本発明の第１実
施形態による半導体デバイスは、実装基板１、支持基板
２、ダイ３、および複数の電気導体４からなっている。
【０００９】実装基板１は、複数の電気トレース（ｅｌ
ｅｃｔｒｃａｌ ｔｒａｃｅ）１４が配設された第１面
１０と、該第１面と反対側にある第２面１１とを有す
る。実装基板１には、受入孔１２と、複数のめっき貫通
穴（ｐｌａｔｅｄ ｖｉａｓ）１３が形成されている。
受入孔１２とめっき貫通穴１３は、第１面１０と第２面
１１を貫通している。めっき貫通穴１３の壁は導電性材
料で電気めっきされ、該導電性材料は対応する電気トレ
ース１４に電気的に接続されている。実装基板１にはさ
らに、複数のはんだ球（ｓｏｌｄｅｒ ｂａｌｌ）１５
が設けられている。このはんだ球１５は、実装基板１の
面１０と１１のいずれかに設けられ、対応するめっき貫
通穴１３と整列していて、該めっき貫通穴１３の導電性
材料と電気的に接続されている。第１実施形態では、受
入孔１２は矩形であり、実装基板１には４つの固定孔１
６が形成され、各固定孔１６は受入孔１２の角部に隣接
して位置し、孔１２と連通している。
【００１０】支持基板２は、金属材料で形成され、その
形状は、図３に示すように、実装基板１の受入孔１２と
固定孔１６に収容されるようになっている。支持基板２
は実装基板１の受入孔１２に圧入され、支持基板２の４
つの角部２０はさらなる位置決めのために実装基板１の
対応する固定孔１６に延びている。これにより、支持基
板１の受入孔１２の壁と支持基板２の間に、ダイ受入空
間が形成されている。
【００１１】実装基板１の全ての固定孔１６は、エポキ
シのような適当なペースト材料２１で充填して、支持基
板２が実装基板１に対して移動するのを防止することが
できる。
【００１２】ダイ３は、複数の接合パッド３１を実装す
るためのパッド実装面３０を有し、前記ダイ受入空間に
受け入れられている。ダイ３は、ダイ３と支持基板２の
間に位置する接着層３２によって固定されている。
【００１３】電気導体４は、ダイ３の接合パッド３１を
実装基板１の第１面１０の対応する電気トレースに電気
的に接続するのに使用されている。第１実施形態では、
電気導体４は導電性金属ワイヤである。
【００１４】ダイ３と電気導体４を保護するために、該
ダイ３と電気導体４を覆うのに使用される被覆層５を実
装基板１の第１面１０に設けることができる。
【００１５】はんだ球１５やダイ３の数、およびダイ３
の接合パッド３１の配置は、望みどおりに変更すること
ができる。これに対し、実装基板１の受入孔１２および
支持基板２の形状は、図２および図３に示すものに限ら
れず、同一の概念で形成される如何なる形状も使用でき
る。また、空気にさらされる支持基板２の面は、絶縁材
料の層で被覆し、その上に電気トレース（不図示）を必
要に応じて設けてもよい。
【００１６】図４は、本発明の第２実施形態による半導
体デバイスを示す。この第２実施形態では、半導体デバ
イスは、実装基板１、支持基板２、第１ダイ３、第２ダ
イ３´、複数の第１電気導体４、および複数の第２電気
導体４´からなる。
【００１７】実装基板１は、図２に示す電気トレース用
の対応する配置の第１面１１と第２面１２を有し、さら
に第１面１１と第２面１２を貫通する受入孔１２と複数
のめっき貫通穴１３を有している。各めっき貫通穴１３
の壁は、導電性材料で電気めっきされ、該電気めっきは
実装基板１の対応する電気トレースに電気的に接続され
ている。実装基板１はさらに複数のはんだ球１５を有し
ている。導電性はんだ球１５は実装基板１の面１０と１
１の一方に形成され、対応するめっき貫通穴１３と整列
し、対応するめっき貫通穴１３の導電性材料と電気的に
接続されている。第２実施形態では、受入孔１２は矩形
で、実装基板１には４つの固定孔１６が形成され、各固
定孔１６は受入孔１２の角部に隣接して位置し、該受入
孔１２と連通している。
【００１８】第１実施形態と同様に、支持基板２は金属
材料で形成され、支持基板２の形状は実装基板１の受入
孔１２と固定孔１６に収容されるようになっている。支
持基板２は実装基板１の受入孔１２に圧入され、支持基
板２の４つの角部２０はさらなる位置決めのために実装
基板１の対応する固定孔１６に延びている。第１実施形
態の半導体デバイスと異なり、支持基板２は実装基板１
の受入孔１２に受け入れられ、実装基板の受入孔１２の
壁と支持基板２の一方の面との間に第１ダイ受入空間を
形成し、実装基板の受入孔１２の壁と支持基板２の反対
側の他方の面との間に第２受入空間を形成している。
【００１９】ダイ３は、複数の接合パッド３１のための
パッド実装面３０を有し、前記第１ダイ受入空間内に配
置されている。第１ダイ３は、第１ダイ３と支持基板２
の間に設けられた第１接着層３２によって固定されてい
る。
【００２０】第１電気導体４の各々は、第１ダイ３の接
合パッド３１を実装基板１の第１面１０の対応する電気
トレース（不図示）に電気的に接続している。
【００２１】ダイ３と第１電気導体４を保護するため
に、該ダイ３と第１電気導体４を覆うための被覆層５が
実装基板１の第１面１０に設けられている。
【００２２】第２ダイ３´は、複数の接合パッド３１´
のためのパッド実装面３０´を有し、前記第２ダイ受入
空間によって固定されている。第２ダイ３´は、第２ダ
イ３´と支持基板２の間に設けられた第２接着層３２´
によって固定されている。
【００２３】第２電気導体４´の各々は、第２ダイ３´
の接合パッド３１´を実装基板１の第２面１１の対応す
る電気トレース（不図示）に電気的に接続している。
【００２４】ダイ３´と第２電気導体４´を保護するた
めに、該ダイ３´と第２電気導体４´を覆うための被覆
層５´が実装基板１の第２面１１に設けられている。
【００２５】以上説明したように、第１実施形態の構造
と第２実施形態の構造はわずかに異なるが、両実施形態
の実装基板１と支持基板２はストックコストを大いに減
少するために同一になっている。
【００２６】図５は、本発明の第３実施形態による半導
体デバイスを示す。第３実施形態の構造は、実装基板
１、支持基板２、ダイ３、カバープレート６、および複
数の電気導体４からなっている。
【００２７】実装基板１と支持基板２の構造は、前記２
つの実施形態と同一であるので、これらの基板１と２の
説明を省略する。
【００２８】ダイ３は、複数の接合パッド３１を実装す
るためのパッド実装面３０を有し、ダイ受入空間に配置
されている。ダイ３は、該ダイ３と支持基板２との間の
接着層３２によって固定されている。この第３実施形態
では、ダイ３の上の接合パッド３１はパッド実装面３０
の中央部にほとんど配置されている。
【００２９】図６と図７では、カバープレート６の形状
は、支持基板２と同一であり、カバープレート６はダイ
受入空間の内側でかつダイ３の上に設置されている。ま
た、圧入に加え、カバープレート６は、カバープレート
６とダイ３の間に配置された接着層６４によってさらに
固定されている。カバープレート６と接着層６４はとも
に、ダイ３のパッド３１を露出するためのアクセス開口
部６３と６５を有している。さらに、空気にさらされる
カバープレート６の面６０には、所定の電気トレース６
２が設けられている。カバープレート６の電気トレース
６２のそれぞれは、実装基板１の第１面１０の電気トレ
ースの対応する一つに、導電性銀接着部（ｃｏｎｄｕｃ
ｔｉｖｅ ｓｉｌｖｅｒ ｇｌｕｅ）７によって電気的
に接続されている。
【００３０】電気導体４の各々は、ダイ３の接合パッド
３１をカバープレート６の表面６０の対応する電気トレ
ース６２に電気的に接続している。
【００３１】保護のために、カバープレート６と電気導
体４を覆うための被覆層５が実装基板１の第１面１０に
設けることができる。
【００３２】図８において、本発明の第４実施形態によ
る半導体デバイスは、実装基板１、支持基板２、第１ダ
イ３、第１カバープレート６、複数の第１電気導体４、
第２ダイ３´、第２カバープレート６´、および複数の
第２電気導体４´からなっている。
【００３３】第４実施形態の実装基板１の構造は、第２
実施形態のそれと同一であるため、その説明は省略す
る。
【００３４】支持基板２の構造は、前記実施形態のそれ
と同一であるため、その説明は省略する。しかし、第１
および第３実施形態の基板とは、支持基板２が実装基板
１の受入孔１２内に配置されて、支持基板１の受入孔１
２の壁と支持基板２の一方の面との間に第１受入空間を
形成し、支持基板１の受入孔１２の壁と支持基板２の他
方の面との間に第２受入空間を形成している点で相違す
る。
【００３５】第１ダイ３は、複数の接合パッド３１を実
装するためのパッド実装面３０を有し、第１ダイ受入空
間に配置されている。第１ダイ３は、該第１ダイ３と支
持基板２との間の第１接着層３２によって固定されてい
る。
【００３６】第１カバープレート６が第１ダイ受入空間
の内側でかつ第１ダイ３の上に設置されていることは、
第３実施形態と同一である。また、圧入に加え、第１カ
バープレート６は、第１カバープレート６とダイ３の間
の接着層６４によって固定されている。第１カバープレ
ート６と接着層６４はともに、ダイ３の接合パッド３１
を露出するためのアクセス開口部６３と６５を有してい
る。さらに、空気にさらされる第１カバープレート６の
面６０には、前記実施形態と同様の所定の電気トレース
（不図示）が設けられている。第１カバープレート６の
電気トレース６２のそれぞれは、実装基板１の第１面１
０の電気トレースの対応する一つに、導電性銀接着部７
によって電気的に接続されている。
【００３７】第１電気導体４の各々は、第１ダイ３の接
合パッド３１を第１カバープレート６の表面６０の対応
する電気トレース６２に電気的に接続している。
【００３８】第１カバープレートと第１電気導体４の保
護のために、第１カバープレート６と第１電気導体４を
覆うための第１被覆層５が実装基板１の第１面１０に設
けられている。
【００３９】第２ダイ３´は、複数の接合パッド３１´
を実装するためのパッド実装面３０´を有し、第２ダイ
受入空間に配置されている。第２ダイ３´は、該第２ダ
イ３´と支持基板２との間の第２接着層３２´によって
固定されている。
【００４０】第２カバープレート６´が第２ダイ受入空
間の内側でかつ第２ダイ３´の上に設置されていること
は、第１カバープレート６と同一である。また、圧入に
加え、第２カバープレート６´は、第２カバープレート
６´と第２ダイ３´の間の接着層６４´によって固定さ
れている。第２カバープレート６´と接着層６４´はと
もに、第２ダイ３´の接合パッド３１´を露出するため
のアクセス開口部６３´と６５´を有している。さら
に、空気にさらされる第２カバープレート６´の面６０
´には、所定の電気トレース（不図示）が設けられてい
る。第２カバープレート６´の電気トレースのそれぞれ
は、実装基板１の第２面１１の電気トレースの対応する
一つに、第２カバープレート６´の面６０´から実装基
板１の第１面１０へ横切る導電性銀接着部７´によって
電気的に接続されている。
【００４１】第２電気導体４´の各々は、第２ダイ３´
の接合パッド３１´を第２カバープレート６´の表面６
０´の対応する電気トレースに電気的に接続している。
【００４２】第２カバープレート６´と第２電気導体４
´の保護のために、第２カバープレート６´と第２電気
導体４´を覆うための第２被覆層５´が実装基板１の第
２面１１に設けられている。
【００４３】図９において、本発明の第５実施形態によ
る半導体デバイスは、実装基板１、支持基板２、第１ダ
イ３、カバープレート６、複数の第１電気導体４、第２
ダイ３´、および複数の第２電気導体４´からなってい
る。
【００４４】実装基板１と支持基板２の構造は、第２，
第４実施形態のそれと同一であるため、その説明は省略
する。
【００４５】第１ダイ３は、複数の接合パッド３１を実
装するためのパッド実装面３０を有し、第１ダイ受入空
間に受け入れられている。第１ダイ３は、該第１ダイ３
と支持基板２との間の第１接着層３２によって固定され
ている。
【００４６】第１カバープレート６が第１ダイ受入空間
の内側でかつ第１ダイ３の上に設置されていることは、
第３，第４実施形態と同一である。また、圧入に加え、
第１カバープレート６は、第１カバープレート６と第１
ダイ３の間の接着層６４によって固定されている。第１
カバープレート６と接着層６４はともに、ダイ３のパッ
ド３１を露出するためのアクセス開口部６３と６５を有
している。さらに、空気にさらされる第１カバープレー
ト６の面６０には、所定の電気トレースが設けられてい
る。第１カバープレート６の電気トレースのそれぞれ
は、実装基板１の第１面１０の電気トレースの対応する
一つに、導電性銀接着７によって電気的に接続されてい
る。
【００４７】第１電気導体４の各々は、第１ダイ３の接
合パッド３１を第１カバープレート６の表面６０の対応
する電気トレースに電気的に接続している。
【００４８】第１カバープレートと第１電気導体４の保
護のために、第１カバープレート６と第１電気導体４を
覆うための被覆層５が実装基板１の第１面１０に設けら
れている。
【００４９】第２ダイ３´は、複数の接合パッド３１´
を実装するためのパッド実装面３０´を有し、第２ダイ
受入空間に配置されている。第２ダイ３´は、該第２ダ
イ３´と支持基板２との間の第２接着層３２´によって
固定されている。
【００５０】第２電気導体４´の各々は、第２ダイ３´
の接合パッド３１´を実装基板１の第２面１１の対応す
る電気トレースに電気的に接続している。
【００５１】第２ダイ３´と第２電気導体４´の保護の
ために、第２ダイ３´と第２電気導体４´を覆うための
第２被覆層５´が実装基板１の第２面１１に設けられて
いる。
【００５２】以上説明したように、本発明による半導体
デバイスは、前記構造と装置によって前記目的を達成
し、その効果を奏することができる。また、本発明は、
公報には開示されていないし、公知にされていない。し
たがって、本発明は、新規性および進歩性の要件を満た
す。
【００５３】本発明の前記実施形態は、説明のためのも
のにすぎない。請求の範囲を逸脱することなく多くの代
案の実施形態を工夫することができる。
【００５４】
【発明の効果】以上の説明から明らかなように、本発明
によれば、ダイを基板の片面に形成する製造方法と、ダ
イを基板の両面に形成する製造方法とで、同じ基板を準
備すればよいため、保管する材料が減少し、保管費用が
低減するとともに、都合よく製造することができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態による半導体デバイス
の部分断面図。
【図２】 本発明による半導体デバイスの第１実施形態
の基板の概略図。
【図３】 本発明の第１実施形態による半導体デバイス
の支持基板の概略図。
【図４】 本発明の第２実施形態による半導体デバイス
の部分断面図。
【図５】 本発明の第３実施形態による半導体デバイス
の部分断面図。
【図６】 本発明の第３実施形態による半導体デバイス
のカバープレートの概略図。
【図７】 本発明の第３実施形態による半導体デバイス
の接着層の概略図。
【図８】 本発明の第４実施形態による半導体デバイス
の部分断面図。
【図９】 本発明の第５実施形態による半導体デバイス
の部分断面図。
【符号の説明】
１ 実装基板 ２ 支持基板 ３，３´ ダイ ４，４´ 電気導体 ５，５´ 被覆層 ６，６´ カバープレート ７ 接着部 １０ 第１面 １１ 第２面 １２ 受入孔 １３ 貫通穴 １４ 電気トレース １５ はんだ球 １６ 固定孔 ２０ 角部 ２１ ペースト材料 ３０，３０´ パッド実装面 ３１，３１´ 接合パッド ３２，３２´ 接着層 ６０，６０´ 面 ６２ 電気トレース ６３，６３´ アクセス開口部 ６４，６４´ 接着層 ６５，６５´ アクセス開口部

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】 所定の電気トレースが配設される第１面
    と前記第１面に対向する第２面とを有し、前記第１面と
    第２面を貫通する受入孔が形成された実装基板と、 金属材料からなり、前記実装基板の受入孔に収容される
    形状を有し、前記実装基板の受入孔に収容されて、前記
    実装基板の受入孔を制限する周壁との間に少なくとも１
    つのダイ受け入れ空間を形成する支持基板と、 複数の接合パッドを備えたパッド実装面を有し、前記ダ
    イ受け入れ空間に受け入れられるダイと、 前記ダイの接合パッドを、前記実装基板の第１面の対応
    する電気トレースに電気的に接続する複数の電気導体と
    からなる半導体デバイス。
  2. 【請求項２】 前記実装基板の第１面は複数のはんだ球
    が設けられ、該はんだ球は前記実装基板の第１面の対応
    する電気トレースと電気的に接続されている請求項１に
    記載の半導体デバイス。
  3. 【請求項３】 前記実装基板は、複数のめっき貫通穴が
    形成され、各めっき貫通穴は導電性材料で電気めっきさ
    れた周壁で制限され、前記導電性材料は前記実装基板の
    対応する電気トレースに電気的に接続され、 前記実装基板は、複数のはんだ球を有し、該はんだ球
    は、前記実装基板の第１面と第２面の一方に配設され、
    対応するめっき貫通穴と整列して、該対応するめっき貫
    通穴の導電性材料に電気的に接続されている請求項１に
    記載の半導体デバイス。
  4. 【請求項４】 前記実装基板の受入孔は矩形で、前記実
    装基板は複数の固定孔が形成され、該各固定孔は、前記
    受入孔の角に隣接して位置し、前記受入孔と連通し、前
    記支持基板は、前記装着基板の対応する固定孔に延びる
    ４つの角部を有する請求項１に記載の半導体デバイス。
  5. 【請求項５】 前記実装基板の固定孔は、ペースト材料
    が充填され、前記支持基板が前記実装基板に対して移動
    するのを防止している請求項４に記載の半導体デバイ
    ス。
  6. 【請求項６】 前記ダイと前記電気導体を覆うために、
    前記実装基板の第１面に配置された被覆層をさらに有す
    る請求項１に記載の半導体デバイス。
  7. 【請求項７】 前記ダイと前記支持基板との間に位置す
    る接着層をさらに有する請求項１に記載の半導体デバイ
    ス。
  8. 【請求項８】 前記支持基板は、空気に露出するととも
    に絶縁材料からなる絶縁層が設けられた面を有し、前記
    絶縁層はその上に電気トレースが設けられている請求項
    １に記載の半導体デバイス。
  9. 【請求項９】 前記実装基板の第２面は、所定の電気ト
    レースが設けられ、 前記支持基板は、前記実装基板の受入孔に受け入れられ
    て、前記実装基板の受入孔の周壁と前記ダイを受け入れ
    る前記支持基板の一方の面との間に、第１ダイ受入空間
    を形成するとともに、前記実装基板の受入孔の周壁と前
    記支持基板の他方の面との間に、第２ダイ受入空間を形
    成し、 前記半導体デバイスは、さらに、 複数の接合パッドが設けられたパッド実装面を有し、前
    記第２ダイ受入空間に受け入れられる第２ダイと、 前記第２ダイの接合パッドを前記実装基板の第２面の対
    応する電気トレースに電気的に接合するための複数の第
    ２電気導体とからなる請求項１に記載の半導体デバイ
    ス。
  10. 【請求項１０】 前記第２ダイと前記第２電気導体を覆
    うために、前記実装基板の第２面に配置された被覆層を
    さらに有する請求項９に記載の半導体デバイス。
  11. 【請求項１１】 前記第２電気導体は導電性金属ワイヤ
    である請求項９に記載の半導体デバイス。
  12. 【請求項１２】 前記電気導体は導電性金属ワイヤであ
    る請求項１に記載の半導体デバイス。
  13. 【請求項１３】 所定の電気トレースが配設される第１
    面と前記第１面に対向する第２面とを有し、前記第１面
    と第２面を貫通する受入孔が形成された実装基板と、 金属材料からなり、前記実装基板の受入孔に収容される
    形状を有し、前記実装基板の受入孔に収容されて、前記
    実装基板の受入孔を制限する周壁との間に少なくとも１
    つのダイ受け入れ空間を形成する支持基板と、 複数の接合パッドを実装するためにパッド実装面を有
    し、前記ダイ受け入れ空間に受け入れられるダイと、 前記支持基板に収容される形状を有し、前記ダイの上の
    ダイ受入空間に受入られ、前記ダイのパッドを露出させ
    るための少なくとも１つのアクセス開口部が形成され、
    空気にさらされるとともに前記実装基板の第１面の対応
    する電気トレースに電気的に接続される所定の電気トレ
    ースが設けられたカバープレートと、 前記ダイの接合パッドを、前記カバープレートの面の対
    応する電気トレースに電気的に接続する複数の電気導体
    とからなる半導体デバイス。
  14. 【請求項１４】 前記カバープレートと前記電気導体を
    覆うために、前記実装基板の第１面に配置された被覆層
    をさらに有する請求項１３に記載の半導体デバイス。
  15. 【請求項１５】 前記実装基板はその第１面に設けられ
    た複数のはんだ球を有し、該はんだ球は前記実装基板の
    第１面の対応する電気トレースと電気的に接続されてい
    る請求項１３に記載の半導体デバイス。
  16. 【請求項１６】 前記実装基板は、複数のめっき貫通穴
    が形成され、各めっき貫通穴は導電性材料で電気めっき
    された周壁で制限され、前記導電性材料は前記実装基板
    の対応する電気トレースに電気的に接続され、 前記実装基板は、複数のはんだ球を有し、該はんだ球
    は、前記実装基板の第１面と第２面の一方に配設され、
    対応するめっき貫通穴と整列し、前記はんだ球は、前記
    対応するめっき貫通穴の導電性材料に電気的に接続され
    ている請求項１３に記載の半導体デバイス。
  17. 【請求項１７】 前記実装基板の受入孔は矩形で、前記
    実装基板は複数の固定孔が形成され、該各固定孔は、前
    記受入孔の角に隣接して位置し、前記受入孔と連通し、
    前記支持基板は、前記装着基板の対応する固定孔に延び
    る４つの角部を有する請求項１３に記載の半導体デバイ
    ス。
  18. 【請求項１８】 前記実装基板の固定孔は、ペースト材
    料が充填され、前記支持基板が前記実装基板に対して移
    動するのを防止している請求項１３に記載の半導体デバ
    イス。
  19. 【請求項１９】 前記ダイと前記支持基板との間に接着
    層をさらに有する請求項１３に記載の半導体デバイス。
  20. 【請求項２０】 前記支持基板は、空気に露出するとと
    もに絶縁材料からなる絶縁層が設けられた面を有し、前
    記絶縁層はその上に電気トレースが設けられている請求
    項１３に記載の半導体デバイス。
  21. 【請求項２１】 前記カバープレートと前記ダイとの間
    に配置され、前記カバープレートのアクセス開口部に相
    当する少なくとも１つのアクセス開口部が形成された接
    着層をさらに有する請求項１３に記載の半導体デバイ
    ス。
  22. 【請求項２２】 前記実装基板の第２面は、所定の電気
    トレースが設けられ、 前記支持基板は、前記実装基板の受入孔に受け入れられ
    て、前記実装基板の受入孔の周壁と前記ダイを受け入れ
    る前記支持基板の一方の面との間に、第１ダイ受入空間
    を形成するとともに、前記実装基板の受入孔の周壁と前
    記支持基板の他方の面との間に、第２ダイ受入空間を形
    成し、 前記半導体デバイスは、さらに、 複数の接合パッドが設けられたパッド実装面を有し、前
    記第２ダイ受入空間に受け入れられる第２ダイと、 前記第２ダイの上の第２ダイ受入空間に受入られ、前記
    第２ダイのパッドを露出させるための少なくとも１つの
    アクセス開口部が形成され、空気にさらされるとともに
    前記実装基板の第２面の対応する電気トレースに電気的
    に接続される所定の電気トレースが設けられたカバープ
    レートと、 前記第２ダイのパッドを前記実装基板の第２面の対応す
    る電気トレースに電気的に接合するための複数の第２電
    気導体とからなる請求項１３に記載の半導体デバイス。
  23. 【請求項２３】 前記第２カバープレートと前記第２電
    気導体を覆うために、前記実装基板の第２面に配置され
    た被覆層をさらに有する請求項２２に記載の半導体デバ
    イス。
  24. 【請求項２４】 前記第２電気導体は導電性金属ワイヤ
    である請求項２２に記載の半導体デバイス。
  25. 【請求項２５】 前記第２カバープレートと前記第２ダ
    イとの間に配置され、前記第２カバープレートのアクセ
    ス開口部に相当する少なくとも１つのアクセス開口部が
    形成された接着層をさらに有する請求項２２に記載の半
    導体デバイス。
  26. 【請求項２６】 前記電気導体は導電性金属ワイヤであ
    る請求項１３に記載の半導体デバイス。
  27. 【請求項２７】 前記実装基板の第２面は、所定の電気
    トレースが設けられ、 前記支持基板は、前記実装基板の受入孔に受け入れられ
    て、前記実装基板の受入孔の周壁と前記ダイのための前
    記支持基板の一方の面との間に、第１ダイ受入空間を形
    成するとともに、前記実装基板の受入孔の周壁と前記支
    持基板の他方の面との間に、第２ダイ受入空間を形成
    し、 前記半導体デバイスは、さらに、 複数の接合パッドを実装するためのパッド実装面を有
    し、前記第２ダイ受入空間に受け入れられる第２ダイ
    と、 前記第２ダイのパッドを前記実装基板の第２面の対応す
    る電気トレースに電気的に接合するための複数の第２電
    気導体とからなる請求項１３に記載の半導体デバイス。
  28. 【請求項２８】 前記第２ダイと前記第２電気導体を覆
    うために、前記実装基板の第２面に配置された被覆層を
    さらに有する請求項２７に記載の半導体デバイス。
  29. 【請求項２９】 前記第２電気導体は導電性金属ワイヤ
    である請求項２７に記載の半導体デバイス。
  30. 【請求項３０】 前記実装基板の第１面の上の対応する
    電気トレースに対して、前記カバープレートの電気トレ
    ースのそれぞれを横切る導電性銀接着部をさらに有する
    請求項１３に記載の半導体デバイス。
  31. 【請求項３１】 前記実装基板の第２面の上の対応する
    電気トレースに対して、前記カバープレートの電気トレ
    ースのそれぞれを横切る導電性銀接着部をさらに有する
    請求項２２に記載の半導体デバイス。
JP2000039495A 1999-10-06 2000-02-17 半導体デバイス Expired - Fee Related JP3568865B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW88216939 1999-10-06
TW88216939U TW427555U (en) 1999-10-06 1999-10-06 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2001110941A true JP2001110941A (ja) 2001-04-20
JP3568865B2 JP3568865B2 (ja) 2004-09-22

Family

ID=21654459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000039495A Expired - Fee Related JP3568865B2 (ja) 1999-10-06 2000-02-17 半導体デバイス

Country Status (4)

Country Link
US (1) US6380613B1 (ja)
JP (1) JP3568865B2 (ja)
DE (1) DE10006638A1 (ja)
TW (1) TW427555U (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10359260A1 (de) * 2003-12-17 2005-07-21 Conti Temic Microelectronic Gmbh Elektronisches Gerät sowie Verfahren zum Bonden eines elektronischen Geräts
DE102005008600B9 (de) * 2005-02-23 2012-06-21 Infineon Technologies Ag Chipträger, System aus einem Chipträger und Halbleiterchips und Verfahren zum Herstellen eines Chipträgers und eines Systems

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188948A (ja) * 1983-04-11 1984-10-26 Nec Corp チツプキヤリア
JPS61174775U (ja) * 1985-04-19 1986-10-30
JPH0426546U (ja) * 1990-06-26 1992-03-03
JPH04162454A (ja) * 1990-10-24 1992-06-05 Nec Corp 混成集積回路装置
JPH04199663A (ja) * 1990-11-29 1992-07-20 Shinko Electric Ind Co Ltd パッドグリッドアレイパッケージ
JPH04243152A (ja) * 1991-01-17 1992-08-31 Ibiden Co Ltd 収納凹部を有する電子部品搭載用基板
JPH06232287A (ja) * 1993-02-08 1994-08-19 Nec Corp ハイブリッドｉｃ
JPH0846085A (ja) * 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JPH08162567A (ja) * 1994-12-06 1996-06-21 Toshiba Corp セラミックス配線基材
JPH0945814A (ja) * 1995-07-31 1997-02-14 Nec Corp 半導体装置
JPH1041435A (ja) * 1996-07-18 1998-02-13 Shinko Electric Ind Co Ltd 基板製造用配線体、基板およびこれらの製造方法
JPH11220050A (ja) * 1998-01-30 1999-08-10 Matsushita Electric Ind Co Ltd 半導体パッケージ
JP3061116U (ja) * 1999-01-29 1999-09-17 日月光半導體製造股▲分▼有限公司 電子素子の積み重ね構造
JPH11297928A (ja) * 1998-04-14 1999-10-29 Sumitomo Metal Ind Ltd 積層可能な半導体装置およびモジュール
JP2000216284A (ja) * 1999-01-21 2000-08-04 Toshiba Corp 半導体用外囲器、半導体装置、及び半導体用外囲器の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01261848A (ja) * 1988-04-13 1989-10-18 Toshiba Corp 半導体装置
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5481136A (en) * 1992-10-28 1996-01-02 Sumitomo Electric Industries, Ltd. Semiconductor element-mounting composite heat-sink base
JPH0766331A (ja) * 1993-08-02 1995-03-10 Motorola Inc 半導体デバイス・パッケージの製造方法
JPH07221218A (ja) * 1994-02-03 1995-08-18 Toshiba Corp 半導体装置
JPH1174413A (ja) * 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188948A (ja) * 1983-04-11 1984-10-26 Nec Corp チツプキヤリア
JPS61174775U (ja) * 1985-04-19 1986-10-30
JPH0426546U (ja) * 1990-06-26 1992-03-03
JPH04162454A (ja) * 1990-10-24 1992-06-05 Nec Corp 混成集積回路装置
JPH04199663A (ja) * 1990-11-29 1992-07-20 Shinko Electric Ind Co Ltd パッドグリッドアレイパッケージ
JPH04243152A (ja) * 1991-01-17 1992-08-31 Ibiden Co Ltd 収納凹部を有する電子部品搭載用基板
JPH06232287A (ja) * 1993-02-08 1994-08-19 Nec Corp ハイブリッドｉｃ
JPH0846085A (ja) * 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JPH08162567A (ja) * 1994-12-06 1996-06-21 Toshiba Corp セラミックス配線基材
JPH0945814A (ja) * 1995-07-31 1997-02-14 Nec Corp 半導体装置
JPH1041435A (ja) * 1996-07-18 1998-02-13 Shinko Electric Ind Co Ltd 基板製造用配線体、基板およびこれらの製造方法
JPH11220050A (ja) * 1998-01-30 1999-08-10 Matsushita Electric Ind Co Ltd 半導体パッケージ
JPH11297928A (ja) * 1998-04-14 1999-10-29 Sumitomo Metal Ind Ltd 積層可能な半導体装置およびモジュール
JP2000216284A (ja) * 1999-01-21 2000-08-04 Toshiba Corp 半導体用外囲器、半導体装置、及び半導体用外囲器の製造方法
JP3061116U (ja) * 1999-01-29 1999-09-17 日月光半導體製造股▲分▼有限公司 電子素子の積み重ね構造

Also Published As

Publication number Publication date
DE10006638A1 (de) 2001-04-19
JP3568865B2 (ja) 2004-09-22
US6380613B1 (en) 2002-04-30
TW427555U (en) 2001-03-21

Similar Documents

Publication Publication Date Title
JP4178880B2 (ja) モジュール部品
KR100383112B1 (ko) 수지로 밀봉된 반도체 장치
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
JP4058642B2 (ja) 半導体装置
JP3502776B2 (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US4996629A (en) Circuit board with self-supporting connection between sides
EP0863549B1 (en) Semiconductor device comprising a wiring substrate
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
JPH07326688A (ja) 半導体装置
US6369331B1 (en) Printed circuit board for semiconductor package and method of making same
JP3568865B2 (ja) 半導体デバイス
KR100334230B1 (ko) 반도체장치
JP2001118951A (ja) 半導体装置
JPH05218228A (ja) 電子部品搭載用基板
JP2000133745A (ja) 半導体装置
JPH0249731Y2 (ja)
JPH0661404A (ja) 半導体装置
JPH0519974Y2 (ja)
JP2766361B2 (ja) 半導体装置
JP2003007899A (ja) 半導体装置及びその製造方法
JPS6038841A (ja) 半導体装置
JP3039485B2 (ja) 表面実装用の半導体パッケージ及びその製造方法
JPH07169876A (ja) 半導体装置及び半導体装置用実装キャリア
KR100427541B1 (ko) 패턴 필름 제조 방법 및 이를 이용한 칩 모듈
JPS60184306U (ja) プリント化アンテナ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040616

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees